JP2020155733A - 薄膜磁気デバイス - Google Patents

Abstract

【課題】十分な定格電流値を持ち、しかも小型で製造しやすい薄膜磁気デバイスを提供する。【解決手段】薄膜インダクタ２において、磁心層１０とバイアス印加層１６とコイル部と、を有する。コイル部と磁心層１０とバイアス印加層１６とが、それぞれ電気的に切り離されて配置してある。コイル部は、磁心層１０の一部または全部を取り巻くように巻回するパターンで形成してある。バイアス印加層１６が、コイル部により磁心層１０に発生する磁束を打ち消す方向の磁束を与えるように、形成してある。【選択図】図２Ａ

Description

本発明は、薄膜インダクタなどの薄膜磁気デバイスに関する。

近年、電子部品の小型化、薄型化の要求が強まるなかで、薄膜コイルおよび磁性膜を含んでなる薄膜磁気デバイスの開発が進められている。たとえばコンバータ回路などで用いられるパワーインダクタとして、特許文献１および特許文献２に示すような薄膜インダクタが開示されている。

この種の薄膜インダクタは、銅などの導電材料で構成される薄膜コイルが、メッキ法で形成される。また、金属磁性材料で構成される磁心層は、メッキ法やスパッタ法、蒸着法などの薄膜工程によって形成される。このように磁心を薄膜工程で作製する場合には、低い成膜速度に起因するコストの問題から厚膜化するのが困難であり、磁心の断面積が制限されるため磁気飽和しやすくなる。したがって、このような薄膜インダクタは、インダクタンスを小さくするか、定格電流値を小さくするかしかなく、インダクタンスと定格電流値との両立が困難である。

すなわち、薄膜磁気デバイスにおいて、必要なインダクタンスを確保しながら十分な定格電流値を得るためには、磁心の膜厚をある程度確保する必要がある。実際に、特許文献１および２では、少なくとも１０μｍ以上の膜厚を必要としている。しかしながら、磁心の膜厚を数十μｍ確保することは、実際の生産過程において困難な場合がある。

磁心をメッキ法で形成する場合には、成膜速度が比較的速いため、厚膜の形成が比較的容易ではあるが、形成可能な磁性材料の組成が限定される。そのうえメッキ膜は、多くの場合比抵抗値が小さいため、渦電流損失が大きくなり、電源用インダクタとしての実用化に適さない。これに対して、磁心をスパッタ法で形成する場合には、絶縁相などを介在させることで比抵抗値を上げることが可能である。しかし、スパッタ法は成膜速度が遅いため、特性の確保に必要な膜厚を形成することが、工業的に困難である。

このように成膜法に制約があることで、現実的に製造可能な膜厚の範囲では、求められているインダクタンスを確保しながら十分な定格電流値を満足できない。したがって、薄膜磁気デバイスの薄型化、大電流化を実現するためには、必要な磁性体の膜厚を大幅に削減する技術が要求されている。

特開１９９９−０８７１５５ 特開２００８−２０５１７９

本発明は、このような実状に鑑みてなされ、その目的は、十分な定格電流値を有し、しかも小型で製造しやすい薄膜磁気デバイスを提供することである。

上記目的を達成するために、本発明に係る薄膜磁気デバイスは、
磁心層とバイアス印加層とコイルとを有し、
前記コイルと前記磁心層と前記バイアス印加層とが、それぞれ電気的に切り離されて配置してあり、
前記コイルが、前記磁心層の一部または全部を取り巻くように巻回するパターンで形成してあり、
前記バイアス印加層が、前記コイルにより前記磁心層に発生する磁束を打ち消す方向に磁束を与えるように配置してある。

本発明に係る薄膜磁気デバイスでは、磁心層と電気的に切り離された状態でバイアス印加層が形成されており、このバイアス印加層は、コイルに流れる直流電流によって発生する直流磁界を打ち消す方向の磁束を、磁心に対して与える。このように直流磁界を打ち消すように磁束を生じさせることにより、定格電流値をたとえば約２倍まで上昇させることができる。定格電流値が増えるということは、必要な磁心層の厚み、または積層数を減少させることができる。

好ましくは、前記バイアス印加層が、絶縁層を介して前記磁心層に対向して形成してある。バイアス印加層と磁心層との間に、絶縁層を介在させることで、バイアス印加層と磁心層の電気的な接触を確実に防ぐことができる。また、コイルから発生した磁界を打ち消す方向の磁束を適切に与えることができるように、バイアス印加層は磁心層に対向して形成されていることが好ましい。

前記バイアス印加層は、反強磁性層と軟磁性層との積層膜であってもよく、
前記軟磁性層が前記磁心層側に配置され、前記反強磁性層が前記磁心層とは反対側に形成してあることが好ましい。

前記バイアス印加層は、着磁した強磁性体、または、反強磁性層と軟磁性層を含む積層膜であってもよい。反強磁性層と軟磁性層の積層構造とすることにより、反強磁性層と軟磁性層の界面には、交換結合が発現し、軟磁性層のヒステリシス曲線をシフトさせることができる。従って外部磁界で励起させなくても軟磁性層が磁束を発するようになり、この磁束を、コイルから発生する磁束を打ち消す方向で磁心に入れることにより、磁心のヒステリシス曲線をシフトさせ、薄膜の磁心であっても飽和電流値の向上、すなわち定格電流値の向上が図れる。

また、前記バイアス印加層を反強磁性層と軟磁性層の積層膜とした場合には、軟磁性層が磁心層側に形成され、反強磁性層が磁心層とは反対側に形成してあることが好ましい。軟磁性層が磁心層側に形成されることにより、軟磁性層と磁心層との距離が短くなるため、反強磁性層との接合により磁化された軟磁性層から発生する磁束が磁心に入りやすくなる。

前記磁心層は、強磁性体であればよいが、軟磁性薄膜と絶縁膜とが交互に複数積層された多層薄膜であってもよい。磁心を単一の金属膜で形成するよりも、このような多層薄膜とすることで、磁心の電気抵抗値を改善でき、渦電流損失を有効に抑制することができる。

本発明に係る薄膜磁気デバイスでは、前記磁心層と前記バイアス印加層が、前記コイルの内部において前記絶縁層を介して積層してあってもよい。このように構成することで、磁心層とバイアス印加層との距離を縮められるため、バイアス印加層で発生させた磁束を効率よく磁心に入れることができる。

好ましくは、前記磁心層と前記バイアス印加層の間の前記絶縁層の厚みが、５００ｎｍ 以下であり、更に好ましくは１００ｎｍ 以下である。これは、電気絶縁性は絶縁層が厚い方が好ましいが、バイアス印加層と磁心層との距離が近い方がより強い磁束を磁心に与えることができるためである。更に、バイアス印加層と磁心層との距離を交換結合長（１００ｎｍ）以下に抑えることにより、より強い磁束を与えることができるからである。

好ましくは、前記バイアス印加層が、１００（Ｏｅ）以上の保磁力を有する強磁性材料の層を含む。バイアス印加層が大きな保磁力を持つことにより、コイルから発生する磁界によるバイアス印加層の磁化反転を防ぐことが出来る。

なお、本発明は、磁心層や導体コイルをスパッタ法により形成する場合に限らず、ＣＶＤ法や蒸着法、メッキ法といった他の成膜法で薄膜磁気デバイス製造する場合においても活用できる技術である。

上記のような構成によって、薄膜磁気デバイスの定格電流値が向上し、磁心層に必要な膜厚も半減させることが可能となる。さらに、磁心層の膜厚が減少することで、薄膜工程の容易化が図れ、薄膜磁気デバイスの製造コストを低減できる。

図１は、本発明の一実施形態に係る薄膜磁気デバイスの要部平面図である。 図２Ａは、図１のIIA−IIA線に沿う要部断面図である。 図２Ｂは、本発明の一実施形態に係る薄膜磁気デバイスであって、磁心層が多層薄膜として形成してある場合の要部断面図である。 図２Ｃは、本発明の一実施形態に係る薄膜磁気デバイスであって、バイアス印加層が反強磁性層と軟磁性層の２層からなる場合の要部断面図である。 図２Ｄは、本発明の一実施形態に係る薄膜磁気デバイスであって、バイアス印加層の積層位置が図２Ｃとは異なる場合の要部断面図である。 図３（Ａ）は、従来の動作範囲（飽和電流値）の一例を示す図、図３（Ｂ）は、本発明の一実施形態に係るヒステリス曲線のシフトによる動作範囲（飽和電流値）の一例を示す図である 図４Ａは、図１に示す薄膜磁気デバイスの製造例を示す要部平面図である。 図４Ｂは、図４ＡのIVB−IVB線に沿う要部断面図である。 図５Ａは、図４Ａの続きの工程を示す薄膜磁気デバイスの要部平面図である。 図５Ｂは、図５ＡのVB−VB線に沿う要部断面図である。 図６Ａは、図５Ａの続きの工程を示す薄膜磁気デバイスの要部平面図である。 図６Ｂは、図６ＡのVIB−VIB線に沿う要部断面図である。 図７Ａは、図６Ａの続きの工程を示す薄膜磁気デバイスの平面図である。 図７Ｂは、図７ＡのVIIB−VIIB線に沿う要部断面図である。 図８Ａは、図１とは磁心の形態が異なる他の実施形態に係る薄膜磁気デバイスの平面図である。 図８Ｂは、図８ＡのVIIIB−VIIIB線に沿う要部断面図である。 図９Ａは、図８Ａとはバイアス印加層の配置が異なる他の実施形態に係る薄膜磁気デバイスの平面図である。 図９Ｂは、図９ＡのIXB−IXB線に沿う要部断面図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

第１実施形態
本実施形態に係る薄膜磁気デバイスの一実施形態として、図１および図２Ａに示す薄膜インダクタ２について説明する。

図１および図２Ａに示すように、本実施形態に係る薄膜インダクタ２は、コイル部４と磁心パターン１０とバイアス印加層１６とを有する。これらコイル部４と磁心パターン１０とバイアス印加層１６とは、支持基板３０の表面に絶縁層３２〜３６を介して、Ｚ軸方向に積層されており、積層面は支持基板に対して実質的に平行である。

このような積層構造をとることで、支持基板３０の上にコイル部４と磁心パターン１０とバイアス印加層１６とが、電気的に切り離されて積層される。なお、図面において、Ｚ軸は薄膜インダクタ２の積層方向と一致し、Ｘ軸、Ｙ軸、およびＺ軸は相互に略垂直である。

本実施形態では、図１および図２Ａに示すように、磁心パターン１０は略矩形状の薄膜として形成してあり、磁心パターン１０の一部である磁心中央部１１がコイル部４の内部に位置している。なお、本実施形態では、磁心パターンのほぼ全部を取り巻くようにコイル部４が巻回して形成してあり、磁心パターン１０と磁心中央部１１とが同一の箇所を示している。

磁心パターン１０は強磁性体で構成されていればよく、その材質は特に限定されないが、たとえば、コバルト系合金、鉄系合金、ニッケル系合金、各種アモルファス、各種ナノ結晶材などが考えられる。

本実施形態では、図１および図２Ａに示すように、バイアス印加層１６は略矩形状の薄膜であって、磁心パターン４と同様にコイル部４の内部に位置し、磁心パターン１０のＺ軸方向の下部に中間絶縁層３４ｂを介して形成してある。また、本実施形態では、バイアス印加層１６の積層面積が磁心パターン１０よりも大きくなっているが、磁心パターン１０のほうが大きくなってもよく、また等しくあってもよい。磁心パターン１０とバイアス印加層１６の積層面積は、特に限定されない。

磁心パターン１０とバイアス印加層１６とは、中間絶縁層３４ｂが介在することで、電気的に絶縁されて積層してある。中間絶縁層３４ｂの厚みは、５００ｎｍ以下であることが好ましく、１００ｎｍ以下がより好ましい。これは、バイアス印加層１６と磁心パターン１０との距離が近い方がより強い磁束を磁心に与えることができるためである。更に、バイアス印加層１６と磁心パターン１０との距離を交換結合長（１００ｎｍ ）以下に抑えることにより、より強い磁束を与えることができるからである。

バイアス印加層１６は、コイルに流れる直流電流によって磁心パターン１０に発生する直流磁界を打ち消す方向の磁束を、磁心に対して与える。このように直流磁界を打ち消す方向の磁束を与えることにより、磁心パターン１０のヒステリシス曲線（図３（Ａ）参照）を、図３（Ｂ）に示すように、一定方向にシフトさせることができる。ヒステリシス曲線がシフトすることで、定格電流値をたとえば２倍まで向上させることができ、または、必要な磁心層の厚み（積層数）をたとえば１／２に減らすことができる。

なお、直流磁界を打ち消す方向の磁束とは、完全に打ち消す必要は無く、少なくとも一部を打ち消す方向であればよい。

また、バイアス印加層１６の保磁力は、１００（Ｏｅ）以上であることが好ましい。バイアス印加層１６が大きな保磁力を持つことにより、コイルから発生する磁界によるバイアス印加層の磁化反転を防ぐことが出来る。

バイアス印加層１６は、たとえば着磁した硬磁性層であってもよい。着磁した硬磁性層としては、特に限定されないが、たとえば、サマリウムコバルト、ネオジム磁石などの希土類磁石や、Ａｌ−Ｎｉ−Ｃｏ磁石、コバルトおよびコバルト合金、鉄および鉄系の合金などが考えられる。バイアス印加層１６の厚みＴ２は、磁心パターンの厚みＴ１などとの関係で決定される。

図１および図２Ａに示すように、コイル部４は、底面側導体層４ａと表面側導体層４ｂと取出用ビアホール電極４ｃと接続用ビアホール電極４ｄと取出電極６とで構成される。本実施形態では、底面側導体層４ａがそれぞれ分離した複数の電極パターンを有しており、底面側導体層４ａのパターン数によって、コイル部４の巻回数が決定される。本実施形態では、巻回数は特に限定されない。

底面側導電層４ａの分離した複数の電極パターンは、それぞれが略矩形状の薄膜であって、一定の間隔でＸ軸方向に並設してある。また複数の電極パターンは、その長辺がＹ軸方向と略平行に形成されている。これに対して、表面側導電層４ｂは、底面側導電層４ａと対向して形成してあり、分離した複数の電極パターンを有している。

表面側導電層４ｂの分離した複数の電極パターンは、それぞれ略斜方形状の薄膜であり、一定の間隔でＸ軸方向に並設してある。その電極パターンの長辺は、Ｙ軸方向と平行ではなく、Ｘ軸方向にずれるように斜めに形成してある。底面側電極層４ａと表面側導電層４ｂの積層面積および層厚は特に限定されない。また、底面側電極層４ａと表面側導電層４ｂの電極パターンのピッチ間隔も特に限定されない。

底面側導電層４ａと表面側導電層４ｂとの間に、磁心パターン１０とバイアス印加層１６と中間絶縁層３４とが積層されており、底面側導電層４ａと表面側導電層４ｂとは、中間絶縁層３４を貫通して形成してある複数の接続用ビアホール電極４ｄによって、直列に電気的に接続されている。また、接続用ビアホール電極４ｄが接続されていない底面側導電層４ａの端部では、取出用ビアホール電極４ｃが中間絶縁層３４および表面側絶縁層３６を貫通するように形成してある。

本実施形態では、取出用ビアホール電極は、コイル部４の対角の２か所に形成してあり、Ｚ軸上方の端部において取出電極６と接続してある。その取出電極６は、図１に示すように、表面側絶縁層３６の表面に露出しており、この取出電極６を通してコイル部４に電流が供給される。

コイル部４の材質は、導電性材料であれば、特に限定されず、たとえば、Ｃｕ、Ｎｉ、Ｃｕ−Ｎｉ合金、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、およびそれらの合金や積層構造などが考えられる。底面側導体層４ａと表面側導体層４ｂと取出用ビアホール電極４ｃと接続用ビアホール電極４ｄと取出電極６とで、すべて同質材を使用する必要はなく、必要に応じて適宜選択すればよい。たとえば、取出電極６は、ハンダや導電性接着剤と介して外部端子に接続されるものであるため、Ｃｕ、Ｎｉ、ＡｕまたはＣｕ−Ｎｉ合金が好ましく、ＣｕもしくはＡｕが特に好ましい。

支持基板３０としては、材質は特に限定されないが、たとえばシリコン基板、酸化アルミニウム、Ｎｉ箔、ガラス基板、ガラスエポキシ等の樹脂基板などが用いられる。支持基板の厚みは特に限定されない。また、支持基板３０は、研磨して薄くしても良いし、除去しても構わない。

底面側絶縁層３２、中間絶縁層３４、表面側絶縁層３６は、薄膜インダクタ２の各構成要素を電気的に絶縁するものであり、たとえば、酸化ケイ素、アルミナなど酸化物や、ＡｌＮなどの窒化物、ポリイミドなどの樹脂、硬化処理したフォトレジストなどが用いられる。

薄膜インダクタ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。

本実施形態の薄膜インダクタ２の具体的な用途としては、たとえば、小型かつ大電流化が要求されるＡＣ／ＤＣコンバータ回路やＤＣ／ＤＣコンバータ回路、トランス、チョークコイル、フィルターなどの用途が例示させる。

次に、本発明の一実施形態としての薄膜インダクタ２の製造方法について具体的に説明する。

まず、図４Ａおよび図４Ｂに示すように、支持基板３０の全表面に、電極膜を、スパッタ法などにより形成する。なお、電極膜の形成前に、底面側絶縁層３２を形成してもよい。電極膜の表面にレジストを塗布し、露光して現像することにより、レジストをパターニングし、底面側導電層４ａとなる開口部を形成する。

底面側導電層４ａとなるレジストの開口部に選択的にメッキ膜を析出させる。その後に、レジストを除去し、コイルパターン以外の電極膜をイオンミリングやエッチングなどにより除去することで、図４Ａおよび図４Ｂに示すパターン化された底面側電極層４ａが得られる。

次に、図５Ａおよび図５Ｂに示すように、底面側導電層４ａの表面に中間絶縁層３４ａを成膜する。本実施形態において中間絶縁層３４ａは、レジストを塗布し、その後に露光、現像、硬化処理を行うことにより形成している。他の方法として、アルミナなどのセラミックを成膜後にＣＭＰなどで平坦化を行い、コイルの接続部などの開口部をフォトリソグラフィーによるレジストパターニング、ＲＩＥやウェットエッチング、レジスト剥離などの工程で作製することで、中間絶縁層３４ａを形成しても良い。

次に、中間絶縁層３４ａの表面に、バイアス印加層１６をスパッタ法などの薄膜工程により形成し、エッチング（ドライエッチングまたはウェットエッチング）により所定パターンに形成する。なお、中間絶縁層３４ａは、底面側導電層４ａとバイアス印加層１６との間を電気的に絶縁するために形成される。

バイアス印加層１６を硬磁性体で構成する場合には、成膜した後で、磁心層に発生する直流磁界とは逆方向の磁束を与えるように、バイアス印加層１６を着磁する。この着磁の工程は、バイアス印加層１６の作製後であれば、どの工程で実施してもよい。

次に、図６Ａおよび図６Ｂに示すように、バイアス印加層１６の表面に中間絶縁層３４ｂをフォトレジストやスパッタ膜などで形成し、その表面に磁心パターン１０をフォトリソグラフィーとスパッタ法などの薄膜形成法を組み合わせで形成する。中間絶縁層３４ｂは、バイアス印加層１６と磁芯パターン１０との間を電気的に絶縁するために形成される。中間絶縁層３４ｂにも、図７Ａおよび図７Ｂに示すビアホール５ｃ，５ｄを形成する。

ただし、中間絶縁層３４ｂの厚みは、好ましくは５００ｎｍ以下、さらに好ましくは１００ｎｍ以下である。中間絶縁層３４ｂの厚みが５００ｎｍ以上となると、バイアス印加層１６が磁心パターン１０に与える磁束が小さなり、磁心のヒステリシス曲線のシフトが小さくなるので、定格電流値が小さくなる。

次に、図７Ａおよび図７Ｂに示すように、磁心パターン１０の表面に中間絶縁層３４ｃを形成し、表面を平滑化する。中間絶縁層３４ｃをフォトレジストで作製する場合、各ビアホール５ｃ，５ｄは同時に形成される。中間層３４ｃをスパッタ法やＣＶＤ法などによりアルミナ膜やＳｉＯ_２ 膜などで作製する場合には、フォトリソグラフィーとＲＩＥやイオンミリング、ウェットエッチングなどを組み合わせてビアホール５ｃ，５ｄを作製する必要がある。

次に、中間絶縁層３４ｃの上面の全面に、たとえばスパッタ法などにより電極膜を形成する。電極膜の上には、レジストが形成され、フォトリソグラフィー法により、レジストをパターニングして、表面側導体層４ｂのパターンで開口部を形成する。その後に、メッキを行う。

メッキを行うことで、ビアホール５ｃ，５ｄ内部に、図８Ａおよび図８Ｂに示す取出用ビアホール電極４ｃおよび接続用ビアホール電極４ｄが形成される。同時に、図７Ｂに示すように、接続用ビアホール電極４ｄ同士を繋ぐように、表面側導体層４ｂを、所定パターンで形成する。その後に、レジストを除去する。このようにして表面側導体層４ｂを形成することで、底面側導体層４ａと表面側導体層４ｂとが接続用ビアホール電極４ｄを介して、直列に接続され、ソレノイド型のコイル部４が形成される。

図８Ａおよび図８Ｂに示すように、表面側導体層４ｂを形成した後は、その表面に表面側絶縁層３６を形成し、前述と同様な方法により、表面側絶縁層３６を貫通するビアホール５ｃを空け、そこに取出電極６を形成し、取出用ビアホール電極４ｃと接続する。取出電極６は、図１に示すように、表面側絶縁層３６の表面に露出しており、当該箇所に導線ワイヤーなどの外部電極が接続される。

このようにして製造された本実施形態の薄膜インダクタ２は、回路基板の内部に埋め込まれても良く、あるいはプリンント基板上などに実装され、各種の電子機器などに使用される。また、薄膜インダクタ２は、ＣＰＵなどの半導体、センサーなどに形成してもよい。

バイアス印加層１６を形成しない場合には、図３（Ａ）のＢＩ１に示すように、薄膜インダクタのヒステリシス曲線に基づく動作範囲（飽和電流値）はＩ１の範囲に限られる。これに対し、本実施形態の薄膜インダクタ２では、バイアス印加層１６が、磁心パターン１０に発生する磁束を打ち消す方向に磁束を与えることで、図３（Ｂ）のＢＩ２に示すように、ヒステリシス曲線がシフトする。この場合、動作範囲（飽和電流値）Ｉ２は、従来の動作範囲（飽和電流値）Ｉ１よりも広くなる。すなわち、本実施形態では、図３（Ａ）および図３（Ｂ）に示すように、飽和電流値が２倍に向上している。したがって、定格電流値も２倍に向上している。

図３（Ａ）と図３（Ｂ）とを比較して分かるように、インダクタとして必要な動作範囲がＩ１であれば、バイアス印加層を形成することで、磁心パターンの厚みＴ１を１／２に低減することが可能となる。したがって、磁心パターンを形成するためのスパッタ工程に掛かる時間が短縮され、製造コストの低減に繋がる。

第２実施形態
図２Ｂに示すように、本実施形態に係る薄膜インダクタ２ａでは、磁心パターン１０の構成が異なること以外は、第１実施形態の薄膜インダクタ２と同様であり、同様な作用効果を奏する。

この薄膜インダクタ２ａでは、磁心パターン１０が、軟磁性薄膜１２と絶縁膜１４とを交互に積層した構造を有する。このように軟磁性薄膜１２と絶縁膜１４の積層構造とすることで、磁心層の電気抵抗値が高くなり、渦電流によるエネルギー損失を大幅に抑えることができる。このため、周波数が２００ＭＨ以上の高周波領域においても、透磁率が低下しない薄膜インダクタを得ることができる。

軟磁性薄膜１２と絶縁膜１４との積層膜は、たとえばスパッタ法により形成され、その積層数は特に限定されない。軟磁性薄膜１２には、たとえばＦｅ−Ｎｉ、Ｃｏ−Ｆｅ、Ｃｏ、各種アモルファス、各種ナノ結晶材などが用いられる。

また、絶縁膜１４は、アルミやシリコンの酸化物、窒化物、炭化物、ほう化物からなる絶縁性化合物などが用いられ、その一層当たりの厚みは、電気絶縁を確保できるのであれば薄い方が望ましい。

薄膜インダクタ２ａの製造方法は、原則として薄膜インダクタ２の製造方法と相違はない。ただし、積層構造を有する磁心パターンを形成する場合、２種類以上の材料を切り替えて成膜するため、スパッタ法による成膜が好ましい。

第３実施形態
図２Ｃに示すように、本実施形態に係る薄膜インダクタ２ｂでは、バイアス印加層１６の構成が異なること以外は、第１実施形態の薄膜インダクタ２と同様であり、同様な作用効果を奏する。

薄膜インダクタ２ｂでは、バイアス印加層１６が、反強磁性層１８と軟磁性層２０の２層構造をとる。反強磁性層１８と軟磁性層２０は、反強磁性層１８がＺ軸方向下部の中間絶縁層３４ａの表面に位置し、軟磁性層２０が反強磁性層１８の表面に形成してあり、磁芯パターン１０と中間絶縁層３４ｂを介して向き合っている。

このように反強磁性層と軟磁性層の積層構造とすることにより、反強磁性層と軟磁性層の界面には、交換結合が発現し、外部磁界で励起させなくとも軟磁性層が磁束を発するようになる。この磁束を、コイルから発生する磁束を打ち消す方向で磁心に入れることにより、図３（Ａ）から図３（Ｂ）に示すように、ヒステリシス曲線をシフトさせることができる。これによって、定格電流値の向上が図れ、必要な磁心層の厚みを減少させることができる。

反強磁性層１８は、反強磁性を有していればよく材質は特に限定されないが、たとえばＣｒ_２Ｏ_３、ＭｎＯ、ＮｉＯといった酸化物系や、Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｒｕ−Ｍｎ、Ｆｅ−ＭｎといったＭｎ合金、ＭｎＳなどの硫化物、ＭｎＦ_２などのフッ化物などが適用され得る。

軟磁性層２０は、軟磁性体であればよく、その材質は特に限定されないが、たとえば、Ｎｉ−Ｆｅ、Ｃｏ−Ｆｅ、各種Ｆｅ系合金、各種Ｃｏ系合金、各種アモルファス、各種ナノ結晶材などが考えられる。

薄膜インダクタ２ｂの製造方法は、原則として薄膜インダクタ２の製造方法と相違はなく、反強磁性層１８と軟磁性層２０とはスパッタ法により形成される。

なお、図２Ｃでは、反強磁性層１８と軟磁性層２０とがそれぞれ一層ずつ積層されているが、第３実施形態および後述する第４実施形態において、バイアス印加層１６は、反強磁性層１８と軟磁性層２０との組み合わせが絶縁層を介して複数積層される多層膜構造であっても良い。

第４実施形態
図２Ｄに示すように、本実施形態に係る薄膜インダクタ２ｃでは、バイアス印加層１６ａの位置が異なること以外は、第３実施形態の薄膜インダクタ２ｂと同様であり、同様な作用効果を奏する。

薄膜インダクタ２ｂでは、バイアス印加層１６ａが、磁心パターン１０のＺ軸方向上方に位置している。磁心パターン１０とバイアス印加層１６の位置を逆にしたとしても、第１〜第３実施形態と同様に、ヒステリシス曲線をシフトさせることができ、定格電流値の向上が図れる。

ただし、図２Ｄに示すように、軟磁性層２０ａは磁心パターン１０側において、中間絶縁層３４ｂの表面に形成してあり、反強磁性層１８ａは、磁心パターン１０とは反対側で、軟磁性層２０ａの表面に形成してある。

薄膜インダクタ２ｃの製造方法は、積層の順番が異なるのみであり、薄膜インダクタ２の製造方法と同様の方法で製造される。

第５実施形態
図８Ａおよび図８Ｂに示すように、本実施形態に係る薄膜インダクタ２ｄでは、磁心パターン１０ａの形態が異なること以外は、第１実施形態の薄膜インダクタ２と同様であり、同様な作用効果を奏する。

薄膜インダクタ２ｄの磁心パターン１０ａは、第１実施形態の磁心パターン１０と同様に薄膜ではあるが、ＥＥコアのギャップを埋めたような平面形状を有している。すなわち、コイル部４が巻回してある磁心中央部１１ａのＹ軸方向の両脇には、スリット部１１ｅが形成してあり、その外側に磁心側方パターン１１ｂ、１１ｃが形成してある。また、磁心中央部１１ａと磁心側方部１１ｂと１１ｃとを連結するように、Ｙ軸方向と平行に、磁心連結パターン１１ｄが２か所に形成してある。

図８Ａに示すように、本実施形態におけるバイアス印加層１６は、磁心中央部１１ａに対向して形成してあり、第１実施形態と同様にコイル部４の内部に位置している。また、図８Ｂに示すように、各構成要素の積層順は、第１実施形態と同様であり、バイアス印加層１６が中間絶縁層３４ａの表面に形成してあり、その上方に中間絶縁層３４ｂを介して、磁心パターン１０ａが積層してある。

薄膜インダクタ２ｄの製造方法は、第１実施形態の薄膜インダクタ２の製造方法と同様の方法で製造される。

第６実施形態
図９Ａおよび図９Ｂに示すように、本実施形態に係る薄膜インダクタ２ｅでは、バイアス印加層の積層位置が異なること以外は、第５実施形態の薄膜インダクタ２ｄと同様であり、同様な作用効果を奏する。

薄膜インダクタ２ｅの磁心パターン１０ａは、第５実施形態の磁心パターンと同様の形態を有している。ただし、本実施形態のバイアス印加層は、磁心中央部１１ａに対向して形成されているのではなく、磁心側方パターン１１ｂ、１１ｃに対向し、分離した２つのパターン１６ａ、１６ｂとして形成してある。

すなわち、バイアス印加層１６ａ、１６ｂは、コイル部４の外側に位置する。この場合であっても、バイアス印加層１６ａ、１６ｂは、磁心に発生する直流磁界を打ち消す方向の磁束を、磁心に対して与える。

図９Ｂに示すように、バイアス印加層１６ａ、１６ｂの積層位置は、磁心パターン１０ａのＺ軸方向下部であり、中間絶縁層３４ａの表面に積層される。バイアス印加層１６ａ、１６ｂは、中間絶縁層３４ａの表面で、２つの分離したパターンを有するように成膜され、その製法は、第１実施形態と同様である。

本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、本発明の薄膜磁気デバイスは、薄膜インダクタに限らず、薄膜トランスにも適用することが可能である。

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

（実施例１）
図２Ｂに示す薄膜インダクタ２ａを製造した。実施例１では、バイアス印加層１６として、Ｆｅ_５０Ｃｏ_５０からなる強磁性体を用いた。なお、実施例１のバイアス印加層１６の厚みは、２０μｍであった。絶縁層３４ｂとしては、スパッタ法により２０ｎｍで成膜されたＡｌ_２ Ｏ_３ 膜を用いた。磁心パターン１０としては、ＣｏＺｒＴａからなる軟磁性薄膜とＳｉＯ_２ からなる絶縁膜との多層膜とした。また、軟磁性薄膜の一層当たりの厚みは１μｍ、絶縁膜の一層当たりの厚みは、１００ｎｍとし、軟磁性薄膜と絶縁膜とを２０回積層することで、磁心パターン１０の総厚を２０μｍとした。コイル部４のターン数（巻回数）は、５ターンであった。

実施例１で作製した試料に関して、測定周波数１ＭＨｚにおける各試料の定格電流値とインダクタンスの結果を表１に示す。定格電流値は、インダクタンスが初期値（１ｍＡ測定時）の６０％以上を保てる電流値として測定した。また、インダクタンス（ｎＨ）は、電流１ｍＡ時のインダクタンスとした。

（実施例２）
実施例２では、図２Ｃに示す薄膜インダクタ２ｂを製造した。ただし、バイアス印加層１６の働きを強くするために、バイアス印加層１６は、多層膜構造とした。具体的には、スパッタ法によりＰｔＭｎ（２０ｎｍ）／ＣｏＦｅ（３００ｎｍ）／ＳｉＯ_２（１００ｎｍ）の積層膜を３回積層し、その上にＰｔＭｎ（２０ｎｍ）／ＣｏＦｅ（３００ｎｍ）を積層した。実施例１と同様に、定格電流値とインダクタンスとを測定した結果を表１に示す。

（比較例１）
比較例１では、バイアス印加層を形成しないこと以外は、実施例１と同様にして試料を作製し、同様な試験を行った。結果を表１に示す。なお、比較例１の磁心パターンの厚みは、実験例１と同じ２０μｍ膜厚とした。

評価
表１より、実施例１および２では、バイアス印加層を有することで、バイアス印加層を有しない比較例１よりも定格電流値が向上することが確認できた。

２，２ａ〜２ｅ… 薄膜インダクタ
４… コイル部
４ａ… 底面側導体層
４ｂ… 表面側導体層
４ｃ… 取出用ビアホール電極
４ｄ… 接続用ビアホール電極
５ｃ，５ｄ… ビアホール
６… 取出電極
１０，１０ａ… 磁心パターン
１１，１１ａ… 磁心中央部
１１ｂ，１１ｃ… 磁心側方パターン
１１ｄ… 磁心連結パターン
１１ｅ… スリット部
１２… 軟磁性薄膜
１４… 絶縁膜
１６… バイアス印加層
１６ａ，１６ｂ… 側方バイアス印加層
１８，１８ａ… 反強磁性層
２０，２０ａ… 軟磁性層
３０… 支持基板
３２… 底面側絶縁層
３４，３４ａ〜３４ｃ… 中間絶縁層
３６… 表面側絶縁層

Claims (7)

1. 磁心層とバイアス印加層とコイル部と、を有し、
   前記コイル部と前記磁心層と前記バイアス印加層とが、それぞれ電気的に切り離されて配置してあり、
   前記コイル部が、前記磁心層の一部または全部を取り巻くように巻回するパターンで形成してあり、
   前記バイアス印加層が、前記コイル部により前記磁心層に発生する磁束を打ち消す方向の磁束を与えるように配置してあることを特徴とする薄膜磁気デバイス。
2. 前記バイアス印加層が、絶縁層を介して前記磁心層に対向して形成してあることを特徴とする請求項１に記載の薄膜磁気デバイス。
3. 前記バイアス印加層が、反強磁性層と軟磁性層との積層膜であって、
   前記軟磁性層が前記磁心層側に配置され、前記反強磁性層が前記磁心層とは反対側に形成してあることを特徴とする請求項１または２に記載の薄膜磁気デバイス。
4. 前記磁心層が、軟磁性薄膜と絶縁膜とを有しており、
   前記軟磁性薄膜と前記絶縁膜とが交互に複数積層された多層薄膜であることを特徴とする請求項１〜３のいずれかに記載の薄膜磁気デバイス。
5. 前記磁心層と前記バイアス印加層が、前記コイル部の内部において前記絶縁層を介して積層してあることを特徴とする請求項１〜４のいずれかに記載の薄膜磁気デバイス。
6. 前記磁心層と前記バイアス印加層の間の前記絶縁層の厚みが、５００ｎｍ 以下であることを特徴とする請求項５に記載の薄膜磁気デバイス。
7. 前記バイアス印加層が、１００（Ｏｅ）以上の保磁力を有する強磁性材料の層を含むことを特徴とする請求項１〜６のいずれかに記載の薄膜磁気デバイス。

Images