KR20130143079A - 통합 갭을 가진 박막 인덕터 - Google Patents
통합 갭을 가진 박막 인덕터Info
- Publication number
- KR20130143079A KR20130143079A KR1020137015089A KR20137015089A KR20130143079A KR 20130143079 A KR20130143079 A KR 20130143079A KR 1020137015089 A KR1020137015089 A KR 1020137015089A KR 20137015089 A KR20137015089 A KR 20137015089A KR 20130143079 A KR20130143079 A KR 20130143079A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film inductor
- magnetic
- yoke
- section
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 230000005291 magnetic effect Effects 0.000 claims abstract description 60
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 46
- 239000012777 electrically insulating material Substances 0.000 claims description 29
- 239000000945 filler Substances 0.000 claims description 12
- 239000000696 magnetic material Substances 0.000 claims description 12
- 238000004804 winding Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 206010028980 Neoplasm Diseases 0.000 claims 1
- 238000013459 approach Methods 0.000 description 18
- 239000000203 mixture Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000003302 ferromagnetic material Substances 0.000 description 5
- 238000003801 milling Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012762 magnetic filler Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- -1 alumina Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F3/14—Constrictions; Gaps, e.g. air-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
일 실시예에 따른 박막 인덕터는 하나 이상의 암; 각각의 암을 통과하는 하나 이상의 도체; 하나 이상의 암 중 제 1 암에서 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 암 중 제 1 암에서의 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서의 낮은 자기 저항 경로를 통해 서로 결합되는 제 1 강자성 요크; 및 비아 영역 중 적어도 하나에서 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 포함한다. 추가적인 시스템 및 방법이 또한 제공된다.
Description
본 발명은 강자성 인덕터에 관한 것으로서, 특히 본 발명은 전력 변환을 위한 박막 강자성 인덕터에 관한 것이다.
유도 전력 변환기를 실리콘 상에 통합하는 것은 전자 장치의 비용, 무게 및 크기를 줄이는 한가지 방법이다. 완전히 통합된 "온 실리콘(on silicon)" 전력 변환기를 개발하기 위한 주요 과제는 고품질의 박막 인덕터를 개발하는 것이다. 실현 가능하기 위해, 인덕터는 높은 Q, 큰 인덕턴스, 및 단위 면적당 큰 에너지 저장소를 가져야 한다.
일 실시예에 따른 박막 인덕터는 하나 이상의 암; 각각의 암을 통과하는 하나 이상의 도체; 하나 이상의 암 중 제 1 암에서 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 암 중 제 1 암에서의 하나 이상의 도체의 대향 측에 위치된 비아(via) 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서 낮은 자기 저항 경로(low reluctance path)를 통해 서로 결합되는 제 1 강자성 요크; 및 비아 영역 중 적어도 하나에서의 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 포함한다.
일 실시예에 따른 시스템은 전자 장치, 및 박막 인덕터를 통합한 전력 공급 장치를 포함한다. 박막 인덕터는 적어도 2개의 암; 각각의 암을 통과하는 하나 이상의 도체; 암 중 제 1 암에서의 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 암 중 제 1 암에서의 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서의 제 1 낮은 자기 저항 경로를 통해 서로 결합되는 제 1 강자성 요크; 제 1 암의 비아 영역 중 적어도 하나에서 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭; 암 중 제 2 암에서의 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 암 중 제 2 암에서의 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서 제 2 낮은 자기 저항 경로를 통해 서로 결합되는 제 2 강자성 요크; 및 제 2 암의 비아 영역 중 적어도 하나에서의 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 포함한다.
일 실시예에 따른 박막 인덕터를 제조하는 방법은 2개의 요크의 하부 섹션을 형성하는 단계, 2개의 하부 섹션의 각각의 적어도 부분 위에 전기 절연 물질의 제 1 층을 형성하는 단계, 하부 섹션의 각각의 위를 통과하는 하나 이상의 도체를 형성하는 단계, 하나 이상의 도체 위에 전기 절연 물질의 제 2 층을 형성하는 단계, 및 2개의 요크의 상부 섹션을 형성하는 단계를 포함하며, 하나 이상의 비자기 갭은 하나 이상의 비아 영역에 제공되며, 비아 영역은 각각의 요크의 상부 섹션과 하부 섹션 사이의 하나 이상의 도체의 각각의 측면에 위치된다.
본 발명의 다른 양태 및 실시예가 도면과 관련하여 해석될 때 예로서 본 발명의 원리를 예시하는 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 일 실시예에 따른 박막 인덕터의 사시도이다.
도 2는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 3은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 4는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 5는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 6a는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 6b는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 7은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 8은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 9는 일 실시예에 따른 방법의 흐름도이다.
도 10은 일 실시예에 따른 방법의 흐름도이다.
도 11은 일 실시예에 따른 시스템의 단순화된 다이어그램이다.
도 12는 일 실시예에 따른 시스템의 단순화된 회로도이다.
도 2는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 3은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 4는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 5는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 6a는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 6b는 일 실시예에 따른 박막 인덕터의 단면도이다.
도 7은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 8은 일 실시예에 따른 박막 인덕터의 단면도이다.
도 9는 일 실시예에 따른 방법의 흐름도이다.
도 10은 일 실시예에 따른 방법의 흐름도이다.
도 11은 일 실시예에 따른 시스템의 단순화된 다이어그램이다.
도 12는 일 실시예에 따른 시스템의 단순화된 회로도이다.
다음의 설명은 본 발명의 일반적인 원리를 예시할 목적으로 이루어지며, 여기에서 청구된 발명의 개념을 제한하도록 의도되지 않는다. 더욱이, 여기에 설명된 특정한 특징은 다양한 가능한 조합 및 순열의 각각에서 다른 설명된 특징과 조합하여 사용될 수 있다.
특히 본 명세서에서 달리 특별히 정의되지 않는 한, 모든 용어는 당업자가 이해하며/하거나 사전, 전문 서적 등에서 정의된 바와 같은 의미뿐만 아니라 본 명세서에서 암시되는 의미를 포함하는 광범위한 가능한 해석이 주어질 수 있다.
본 명세서 및 첨부된 청구범위에 사용된 바와 같이, 단수 형태는 달리 특정되지 않으면 복수의 지시 대상을 포함한다는 것이 또한 주목되어야 한다.
도면에서, 동일한 요소는 여러 도면에 걸쳐 공통의 번호를 갖는다.
다음의 설명은 도체를 끼운 자기 상부 섹션 및 자기 하부 섹션을 가진 강자성 요크를 갖는 박막 인덕터 구조의 여러 바람직한 실시예를 개시한다. 도체의 양쪽에는 자기 상부 섹션 및 자기 하부 섹션이 낮은 자기 저항 경로를 통해 결합되는 비아 영역이 있다. 비아 영역 중 하나 이상은 또한 비자기 갭을 갖는다. 비자기 갭은 에너지를 저장하고, 강자성 요크가 포화하는 전류를 증가시키는 역할을 한다. 생성된 인덕터는 단위 면적당 많은 에너지를 저장한다.
일반적인 일 실시예에서, 박막 인덕터는 하나 이상의 암; 각각의 암을 통과하는 하나 이상의 도체; 하나 이상의 암 중 제 1 암에서의 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 암 중 제 1 암에서의 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서 낮은 자기 저항 경로를 통해 서로 결합되는 제 1 강자성 요크; 및 비아 영역 중 적어도 하나에서의 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 포함한다.
일반적인 다른 실시예에서, 시스템은 전자 장치, 및 박막 인덕터를 통합한 전력 공급 장치를 포함한다. 박막 인덕터는 적어도 2개의 암; 각각의 암을 통과하는 하나 이상의 도체; 암 중 제 1 암에서의 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하되, 자기 상부 섹션 및 자기 하부 섹션은 제 1 낮은 자기 저항 경로를 통해 서로 결합되는 제 1 강자성 요크; 및 제 1 암의 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 포함한다. 제 2 강자성 요크는 암 중 제 2 암에서의 하나 이상의 도체를 부분적으로 감싸고, 제 2 강자성 요크는 자기 상부 섹션, 자기 하부 섹션, 및 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하고, 자기 상부 섹션 및 자기 하부 섹션은 비아 영역에서의 제 2 낮은 자기 저항 경로를 통해 서로 결합되며, 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭은 제 2 암 내에 있다.
일반적인 또 다른 실시예에서, 박막 인덕터를 제조하는 방법은 2개의 요크의 하부 섹션을 형성하는 단계, 2개의 하부 섹션의 각각의 적어도 부분 위에 전기 절연 물질의 제 1 층을 형성하는 단계, 하부 섹션의 각각의 위를 통과하는 하나 이상의 도체를 형성하는 단계, 하나 이상의 도체 위에 전기 절연 물질의 제 2 층을 형성하는 단계, 및 2개의 요크의 상부 섹션을 형성하는 단계를 포함하며, 하나 이상의 비자기 갭은 하나 이상의 비아 영역에 제공되며, 비아 영역은 각각의 요크의 상부 섹션과 하부 섹션 사이의 하나 이상의 도체의 각각의 측면에 위치된다.
전력을 효율적으로 변환하기 위해, 인덕터는 손실이 적을 필요가 있다. 추가적으로, 박막 인덕터는 실리콘의 제한된 공간에 맞도록 단위 면적당 많은 양의 에너지를 저장할 필요가 있다. 강자성 물질은 인덕터가 주어진 전류에 대해 많은 에너지를 저장할 수 있도록 한다. 강자성 물질의 다른 이점은 손실이 감소된다는 것이다. 인덕터의 주요 손실 메커니즘 중 하나는 도체의 저항에서 비롯된다. 이러한 손실은 전류의 제곱에 비례한다. 강자성 물질을 사용함으로써, 주어진 양의 전력을 저장하는 데 필요한 전류가 감소되어 손실이 감소된다.
그러나, 강자성 물질은 또한 몇 가지 단점이 있다. 강자성 물질의 자장의 크기는 포화 상태에 의해 제한된다. 그래서, 요크의 포화 상태는 최대 전류와 인덕터가 저장할 수 있는 최대 에너지를 제한한다. 추가적으로, 높은 주파수에서 동작하는 자성 물질은 와전류 및 히스테리시스를 통해 손실을 생성한다. 이러한 손실은 인덕터가 매우 높은 주파수에서 동작될 경우에 상당할 수 있다.
작은 갭을 자성 물질에 배치함으로써, 자성 물질의 한계 중 일부는 극복될 수 있다. 갭은 에너지를 저장하고 자기 요크의 자장을 감소시키는 역할을 한다. 이것은 포화 전류를 증가시키고 장치의 크기에 영향을 주지 않고 장치의 에너지 저장을 증가시킨다. 게다가, 여분의 에너지는 어떠한 자기 손실을 생성하지 않는 에어 갭 내에 저장된다. 자기 코어 손실이 높은 경우, 이것은 시스템의 총 손실을 줄이고 Q를 증가시킬 수 있다.
일 실시예에서, 인덕터 구조는 하나 이상의 전기적 도체를 가진 다수의 암을 가지며, 도체의 각각은 각각의 암을 통과하는 하나 이상의 권선을 갖는다. 각각의 암은 하나 이상의 갭을 포함하는 강자성 요크에 의해 둘러싸여 있다.
갭은 플럭스가 요크를 통과시키는 방향에 수직으로 배치된다. 이들은 에너지를 저장하고 인덕터를 포화시키는데 필요한 전류를 증가시키는 역할을 한다. 따라서, 갭은 인덕터가 갭없이 할 수 있는 것보다 단위 면적당 더 많은 에너지를 저장하도록 한다.
도 1을 참조하면, 2개의 암(102, 104) 및 각 암을 통과하는 도체(106)를 가진 박막 인덕터(100)가 도시된다. 이 경우에 도체는 나선형 구성으로 수개의 권선을 갖지만, 다른 접근 방식에는 단일의 권선을 가질 수 있다. 추가의 접근 방식에서, 제각기 하나 이상의 권선을 가진 다수의 도체가 사용될 수 있다.
제 1 강자성 요크(108)는 암 중 제 1 암(102)에서 하나 이상의 도체를 부분적으로 감싼다. 제 1 강자성 요크는 자기 상부 섹션(110) 및 자기 하부 섹션(112)을 포함한다. 도체(106)의 어느 한쪽에는 비아 영역(113 및 115)이 있으며, 여기서 자기 상부 섹션(110) 및 자기 하부 섹션(112)은 낮은 자기 저항 경로를 통해 결합된다. 비아 영역 중 하나 이상은 또한 비자기 갭을 갖는다. 이러한 실시예에서, 낮은 자기 저항 경로는 비아 영역 내에서 상부 및 하부 폴(pole) 사이의 분리를 최소화하여 생성된다. 여러 예시적인 갭 구성은 아래에 상세히 제공된다.
제 2 강자성 요크(114)는 암 중 제 2 암(104)에서 하나 이상의 도체를 부분적으로 감싼다. 제 2 강자성 요크는 자기 상부 섹션(116) 및 제 2 강자성 요크의 자기 상부 섹션에 자기적으로 결합된 자기 하부 섹션(118)을 포함하며, 비아 영역(117, 119) 중 하나 이상에서 상부 섹션과 하부 섹션 사이의 하나 이상의 비자기 갭을 갖는데, 여기서 상부 섹션 및 자기 하부 섹션은 낮은 자기 저항 경로를 통해 서로 결합된다.
도 2는 하나의 특정 갭 구성을 가진 박막 인덕터(100)의 단면도를 도시한다. 인덕터(200)는 2개의 강자성 요크를 가지며, 각 요크는 내부 비아 영역(115, 119)에 단일의 비자기 갭(202)을 갖는다. 도시된 바와 같이, 일부 접근 방식에서, 각 강자성 요크의 비자기 갭은 박막 인덕터의 내부에 위치된다. 다시 말하면, 갭은 서로 마주하거나 그렇지 않으면 박막 인덕터의 중앙으로 배치될 수 있다. 이러한 접근 방식은 프린지 자장(fringing field)이 주변의 다른 구성 요소를 방해할 수 있는 경우와 같이 외부 비아 영역(113, 117)에서 인덕터의 외부 주변으로보다는 인덕터의 중심 근처로 갭을 둘러싼 프린지 자장을 유지하는 것이 바람직한 경우에 선호될 수 있다.
도 2를 계속 참조하면, 코일은 전기 절연 물질(204)의 층에 의해 각각의 요크의 하부 섹션에서 분리될 수 있다. 이러한 및 다른 실시예에서, 전기 절연 물질은 하나 이상의 비자기 갭을 형성할 수 있다. 바람직하게는, 전기 절연 물질의 층은 단일의 층 증착에 의해 생성되는 물리적 및 구조적 특성을 갖는다. 예를 들면, 전기 절연 물질은 층이 전환(transition) 또는 인터페이스 없는 단일의 연속된 층이기보다는 여러 증착 프로세스의 특성인 전환 또는 인터페이스를 갖지 않는 구조를 가질 수 있다. 이러한 층은 전기 절연 물질의 층을 원하는 두께로 형성하거나 원하는 두께보다 크게 형성하는(그 다음에는 에칭, 밀링 등과 같은 감산 프로세스를 통해 감소됨) 스퍼터링, 스핀코팅(spincoating) 등과 같은 단일의 증착 프로세스에 의해 형성될 수 있다.
도 3은 또 다른 갭 구성을 가진 박막 인덕터(300)의 단면을 도시한다. 이러한 구성에서, 인덕터는 2개의 강자성 요크를 가지며, 각 요크의 상부 섹션 및 하부 섹션은 2개의 비자기 갭에 의해 분리된다.
본 발명의 다양한 설계 중 어느 하나와 호환 가능한 일부 접근 방식에서, 제 1 및 2 요크의 상부 섹션 및 하부 섹션 중 적어도 하나는 제 1 및 2 요크에 걸쳐 연속적이다. 예를 들면, 도 4는 2개의 강자성 요크를 가진 박막 인덕터(400)를 도시하며, 여기서 요크의 상부 섹션 및 하부 섹션은 2개의 비자기 갭에 의해 분리되며, 요크의 하부 섹션은 단일의 연속된 부분이다. 도 5는 2개의 강자성 요크를 가진 박막 인덕터(500)의 단면을 도시하며, 여기서 각 요크의 상부 섹션 및 하부 섹션은 2개의 비자기 갭에 의해 분리되며, 요크의 상부 섹션은 단일의 연속된 부분이다. 추가적 실시예에서, 상부 및 하부 섹션의 양자는 연속적일 수 있다.
도 6a는 2개의 강자성 요크를 가진 박막 인덕터(600)의 단면을 도시하며, 여기서 각 요크의 상부 섹션 및 하부 섹션은 서로 다른 두께의 비자기 갭에 의해 분리되며, 두께는 갭 물질의 증착 두께를 나타낸다. 또한, 도 6a에는 단일의 권선을 가진 예시적인 도체가 도시된다. 두 갭중 큰 갭은 두 증착 프로세스에 의해 정의되지만, 두 갭중 작은 갭은 하나의 증착 프로세스에 의해 정의될 수 있다.
도 6b는 단일의 암, 하나의 권선을 가진 단일의 도체 및 단일의 강자성 요크를 가진 박막 인덕터(650)의 단면을 도시하며, 여기서 요크의 상부 섹션 및 하부 섹션은 서로 다른 두께의 비자기 갭에 의해 분리되며, 두께는 갭 물질의 증착 두께를 나타낸다. 물론, 이러한 실시예는 본 개시를 이해할 시 당업자에게는 자명하듯이 도 1-6a 및 7-8에서 발견된 것과 같은 어떤 다른 구성과 유사한 특징을 가질 수 있다.
도 2-6을 참조하여 설명된 실시예에서, 각 요크의 상부 섹션은 등각(conformal)이다. 다시 말하면, 상부 섹션은 일반적으로 기본 구조의 형상에 따르는 단면 프로파일을 갖는다.
도 7 및 8을 참조하면, 박막 인덕터(700, 800)는 제각기 각 요크의 평면 상부 섹션, 및 각 요크의 상부 및 하부 섹션 사이로 연장하는 자기 물질의 필러(pillar)(702)를 가진 것으로 도시된다. 이러한 실시예에서, 낮은 자기 저항 경로는 비아 영역에서 상부 및 하부 섹션 사이의 2개의 추가적인 자기 필러 구조를 이용하여 생성된다. 이러한 자기 필러는 플럭스가 상부 및 하부 폴 사이로 흐르도록 한다. 바람직하게는, 각 필러의 적어도 하나의 단부는 관련된 요크의 상부 및/또는 하부 섹션과 접촉한다. 도 7에 도시된 바와 같이, 각 요크의 하나 이상의 비자기 갭은 필러의 하부에 배치될 수 있다. 도 8에 도시된 바와 같이, 각 요크의 하나 이상의 비자기 갭은 필러의 상부에 배치될 수 있다.
일 실시예에 따라 박막 인덕터를 제조하는 방법(900)은 도 9에 도시된다. 일부 접근 방식에서, 방법(900)은 어떤 원하는 환경에서 수행될 수 있으며 도 1-8과 관련하여 설명된 실시예 및/또는 접근 방식을 포함할 수 있다. 물론, 도 9에 도시된 것보다 많거나 적은 동작이 당업자에게 알려진 바와 같이 수행될 수 있다.
단계(902)에서, 2개의 요크의 하부 섹션이 형성된다. 도금, 스퍼터링, 마스킹 및 밀링 등과 같은 어떤 적절한 프로세스가 이용될 수 있다. 요크의 상부 및 하부 섹션은 철 합금, 니켈 합금, 코발트 합금, 페라이트 등과 같은 어떤 연자성 물질로 구성될 수 있다. 요크의 상부 및/또는 하부 섹션은 연속 형성된 층의 특성일 수 있거나, 자기 및 비자기 층, 예를 들어 번갈아 생성하는 자기 및 비자기 층의 적층(laminate)일 수 있다. 비자기 층은 바람직하게는 전도성의 비자기 층을 가진 실시예가 또한 가능할지라도 비전도성 물질을 포함한다. 더욱이, 도 4를 참조하여 상술한 바와 같이, 하부 섹션은 자기 물질의 연속 층의 부분일 수 있다.
도 9의 단계(904)에서, 전기 절연 물질의 제 1 층은 두 하부 섹션의 각각의 적어도 부분 위에 형성된다. 스퍼터링, 스핀코팅 등과 같은 어떤 적절한 프로세스가 이용될 수 있다. 알루미나, 실리콘 산화물, 레지스트, 폴리머 등과 같이 본 기술 분야에 알려진 어떤 전기 절연 물질이 사용될 수 있다. 이러한 층은 또한 비자성 및 비전도성이기 때문에 서로 다른 또는 유사한 물질의 다수의 층으로 구성될 수 있다. 이러한 층은 선택적으로 강자성 요크에 갭을 생성하는 데 사용될 수 있다. 층은 또한 갭이 배치되도록 의도되는 곳에만 형성되도록 패턴화될 수 있다.
단계(906)에서, 각각의 하부 섹션 및 전기 절연 물질의 제 1 층을 통하는 하나 이상의 도체가 형성된다. 도체는 구리, 금, 알루미늄 등과 같은 어떤 전기 전도성 물질로 구성될 수 있다. 마스크, 다마신 처리, 도체 인쇄, 스퍼터링, 마스킹 및 밀링 등을 통한 도금과 같이 어떤 알려진 제조 기술이 이용될 수 있다.
단계(908)에서, 전기 절연 물질의 제 2 층은 하나 이상의 도체 위에 형성된다. 전기 절연 물질의 제 2 층은 전기 절연 물질의 제 1 층과 유사한 방식 및/또는 조성물로 형성될 수 있거나 다른 물질을 포함할 수 있다.
단계(910)에서, 2개의 요크의 상부 섹션이 형성된다. 상부 섹션은 하부 섹션과 유사한 방식 및/또는 조성물로 형성될 수 있다. 일부 접근 방식에서, 상부 섹션은 하부 섹션과 다른 조성물을 가질 수 있다.
하나 이상의 비자기 갭은 각 요크의 상부 섹션과 하부 섹션 사이에 제공된다. 이러한 갭은 별도의 층, 다른 층의 부산물 등으로 형성될 수 있다. 도금, 스퍼터링 등과 같은 어떤 알려진 프로세스가 이용될 수 있다.
일부 실시예에서, 비자기 갭은 알루미나, 실리콘 산화물, 레지스트, 폴리머 등과 같은 금속 산화물과 같이 본 기술 분야에 알려진 전기 절연 물질로 만들어질 수 있다. 일 접근 방식에서, 전기 절연 물질의 제 1 층은 또한 하나 이상의 비자기 갭을 형성한다. 전기 절연 물질의 제 1 층은 단일의 층의 증착 프로세스에 의해 생성되는 물리적 및 구조적 특성을 가질 수 있다.
다른 실시예에서, 비자기 갭은 루테늄, 탄탈륨, 알루미늄 등과 같이 본 기술 분야에 알려진 전기 전도성 물질로 만들어질 수 있다.
각 요크의 상부 섹션이 예를 들어 도 7 및 8에서와 같이 평면인 경우, 방법은 추가로 각 요크의 상부 및 하부 섹션 사이로 연장되는 자기 물질의 필러를 형성하는 단계를 포함한다. 예를 들면, 도 10은 도 7에 도시된 바와 같이 인덕터를 형성하는 방법(1000)을 도시한다. 일부 접근 방식에서, 방법(100)은 어떤 원하는 환경에서 수행될 수 있고 도 1-9와 관련하여 설명된 실시예 및/또는 접근 방식을 포함할 수 있다. 물론, 도 10에 도시된 것보다 많거나 적은 동작이 당업자에게 알려진 바와 같이 수행될 수 있다.
단계(1002)에서, 2개의 요크의 하부 섹션이 형성된다. 도금, 스퍼터링, 마스킹 및 밀링 등과 같은 어떤 적절한 프로세스가 이용될 수 있다. 요크의 상부 및 하부 섹션은 철 합금, 니켈 합금, 코발트 합금, 페라이트 등과 같은 어떤 연자성 물질로 조성물될 수 있다. 요크의 상부 및/또는 하부 섹션은 연속 형성된 층의 특성일 수 있거나, 자기 및 비자기 층, 예를 들어 번갈아 생성하는 자기 및 비자기 층의 적층일 수 있다. 더욱이, 도 4를 참조하여 상술한 바와 같이, 하부 섹션은 자기 물질의 연속 층의 부분일 수 있다.
도 10의 단계(1004)에서, 전기 절연 물질의 제 1 층은 두 하부 섹션의 각각의 적어도 부분 위에 형성된다. 스퍼터링, 스핀코팅 등과 같은 어떤 적절한 프로세스가 이용될 수 있다. 알루미나, 실리콘 산화물, 레지스트, 폴리머 등과 같이 본 기술 분야에 알려진 어떤 전기 절연 물질이 사용될 수 있다. 이러한 층은 또한 비자성 및 비전도성이기 때문에 서로 다른 또는 유사한 물질의 다수의 층으로 조성물될 수 있다. 이러한 층은 선택적으로 강자성 요크에 갭을 생성하는 데 사용될 수 있다. 층은 또한 갭이 배치되도록 의도되는 곳에만 형성되도록 패턴화될 수 있다.
단계(1006)에서, 필러가 형성된다. 필러는 하부 섹션과 유사한 방식 및/또는 조성물로 형성될 수 있다. 일부 접근 방식에서, 필러는 하부 섹션과 다른 조성물을 가질 수 있다.
단계(1008)에서, 각각의 하부 섹션 및 전기 절연 물질의 제 1 층을 통하는 하나 이상의 도체가 형성된다. 도체는 구리, 금, 알루미늄 등과 같은 어떤 전기 전도성 물질로 구성될 수 있다. 마스크, 다마신 처리, 도체 인쇄, 스퍼터링, 마스킹 및 밀링 등을 통한 도금과 같이 어떤 알려진 제조 기술이 이용될 수 있다.
단계(1010)에서, 전기 절연 물질의 제 2 층은 하나 이상의 도체 위에 형성된다. 전기 절연 물질의 제 2 층은 전기 절연 물질의 제 1 층과 유사한 방식 및/또는 조성물로 형성될 수 있거나 다른 물질을 포함할 수 있다. 그것은 폴리머 층을 포함할 수 있다. 이러한 절연층은 그 후 도체 위의 절연의 영역이 평면이도록 화학적 기계적 평탄화와 같은 다양한 평탄화 기술을 이용하여 평탄화될 수 있다.
단계(1012)에서, 2개의 요크의 상부 섹션이 형성된다. 상부 섹션은 하부 섹션 및/또는 필러와 유사한 방식 및/또는 조성물로 형성될 수 있다. 일부 접근 방식에서, 상부 섹션은 하부 섹션 및/또는 필러와 다른 조성물을 가질 수 있다.
어떤 접근 방식에서, 여러 부분의 치수는 박막 인덕터가 이용되는 특정 응용에 따라 달라질 수 있다. 여기서 가르침을 받은 당업자는 과도한 실험을 수행할 필요없이 적절한 치수를 선택할 수 있다. 일반적인 지침으로서, 이득의 양은 일반적으로 요크의 길이에 비례하여 갭의 크기에 비례하지만, 갭이 클수록 인덕터의 인덕턴스가 낮다. 그러나, 갭가 너무 크면, 자기 요크는 인덕턴스를 증가시키고 장치의 전류를 감소시킬 시에 덜 효과적으로 된다.
사용 중에, 박막 인덕터는 인덕터가 유용한 어떤 응용에 사용될 수 있다. 일반적인 일 실시예에서, 도 11에 도시된 바와 같이, 시스템(1100)은 전자 장치(1102), 및 여기에 설명된 어떤 실시예에 따라 바람직하게는 전자 장치의 전력 공급 장치(1106)에 결합되거나 통합되는 박막 인덕터(1104)를 포함한다. 이러한 전자 장치는 회로 또는 이의 구성 요소, 칩 또는 이의 구성 요소, 마이크로프로세서 또는 이의 구성 요소, 주문형 반도체(ASIC) 등일 수 있다. 추가적 실시예에서, 전자 장치 및 박막 인덕터는 물리적으로 공통 기판 상에 구성(형성)된다. 따라서, 일부 접근 방식에서, 박막 인덕터는 칩, 마이크로 프로세서, ASIC 등에 통합될 수 있다.
도 12에 도시된 예시적인 일 실시예에서, 벅 변환기 회로(1200)가 제공된다. 이러한 예에서, 회로는 2개의 트랜지스터 스위치(1202, 1203), 인덕터(1204) 및 커패시터(1206)를 포함한다. 스위치의 적절한 제어 신호로, 이러한 회로는 효율적으로 보다 큰 입력 전압을 보다 작은 출력 전압으로 변환시킨다. 인덕터를 통합하는 이러한 많은 회로는 당업자에게 알려져 있다. 이 타입의 회로는 독립형 전력 변환기, 또는 칩의 부분 또는 이의 구성 요소, 마이크로프로세서 또는 이의 구성 요소, 주문형 반도체(ASIC) 등일 수 있다. 추가적 실시예에서, 전자 장치 및 박막 인덕터는 물리적으로 공통 기판 상에 구성(형성)된다. 따라서, 일부 접근 방식에서, 박막 인덕터는 칩, 마이크로 프로세서, ASIC 등에 통합될 수 있다.
또 다른 접근 방식에서, 박막 인덕터는 전력 변환과 다른 응용을 위한 회로에 이용되는 전자 장치에 통합될 수 있다. 인덕터는 별도의 구성 요소일 수 있거나 전자 장치와 동일한 기판에 형성될 수 있다.
또 다른 접근 방식에서, 박막 인덕터는 전자 장치를 가진 제 2 칩에 결합된 제 1 칩에 형성될 수 있다. 예를 들면, 제 1 칩은 전력 공급 장치와 제 2 칩 사이의 인터포저(interposer) 역할을 할 수 있다.
예시적인 시스템은 이동 전화, 컴퓨터, 개인용 정보 단말기(PDA), 휴대용 전자 장치 등을 포함할 수 있다. 전력 공급 장치는 전력 공급 라인, 배터리, 변압기 등을 포함할 수 있다.
다양한 실시예가 상술되었지만, 이들은 제한이 아닌 오직 예로서 제공되었다는 것이 이해되어야 한다. 따라서, 본 발명의 실시예의 폭과 범위는 상술한 예시적인 실시예 중 어느 하나에 의해 제한되지 않아야 하며, 다음의 청구범위 및 그 균등물에 따라서만 정의되어야 한다.
Claims (24)
- 하나 이상의 암,
각각의 암을 통과하는 하나 이상의 도체,
상기 하나 이상의 암 중 제 1 암에서 상기 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 상기 하나 이상의 암 중 상기 제 1 암에서 상기 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하는 제 1 강자성 요크 - 상기 자기 상부 섹션 및 상기 자기 하부 섹션은 상기 비아 영역에서 낮은 자기 저항 경로를 통해 서로 결합됨 - , 및
상기 제 1 암의 상기 비아 영역 중 적어도 하나에서 상기 상부 섹션과 상기 하부 섹션 사이의 하나 이상의 비자기 갭을 포함하는
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 비자기 갭은 전기 절연 물질로 만들어지는
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 비자기 갭은 전기 전도성 물질로 만들어지는
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 암 중 제 2 암에서 상기 하나 이상의 도체를 부분적으로 감싸며 자기 상부 섹션, 자기 하부 섹션, 및 상기 하나 이상의 암 중 상기 제 2 암에서 상기 하나 이상의 도체의 대향 측에 위치된 비아 영역을 포함하는 제 2 강자성 요크 - 상기 자기 상부 섹션 및 자기 하부 섹션은 상기 비아 영역에서 낮은 자기 저항 경로를 통해 서로 결합됨 - , 및
상기 제 2 암의 상기 비아 영역 중 적어도 하나에서 상기 상부 섹션과 상기 하부 섹션 사이의 하나 이상의 비자기 갭을 더 포함하는
박막 인덕터.
- 제 4 항에 있어서,
상기 각각의 암에서 상기 하나 이상의 도체를 감싸는 상기 강자성 요크의 각각은 상기 강자성 요크에서 단일의 비자기 갭을 가지는
박막 인덕터.
- 제 4 항에 있어서,
각각의 강자성 요크의 상기 비자기 갭은 상기 박막 인덕터의 내부에 위치되는
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 도체는 나선형 구성을 갖는
박막 인덕터.
- 제 1 항에 있어서,
상기 코일은 전기 절연 물질에 의해 상기 하부 섹션에서 분리되며, 상기 전기 절연 물질은 상기 하나 이상의 비자기 갭을 형성하며 상기 단일의 층 증착에 의해 생성되는 물리적 및 구조적 특성을 갖는
박막 인덕터.
- 제 1 항에 있어서,
상기 제 1 강자성 요크의 상기 상부 섹션 및 상기 하부 섹션은 2개의 비자기 갭에 의해 분리되는
박막 인덕터.
- 제 9 항에 있어서,
상기 2개의 비자기 갭은 두께가 서로 다른
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 전기 도체는 둘 이상의 권선을 갖는
박막 인덕터.
- 제 1 항에 있어서,
상기 하나 이상의 전기 도체는 하나의 권선을 갖는
박막 인덕터.
- 제 1 항에 있어서,
상기 제 1 강자성 요크의 상기 상부 섹션은 평면이며, 자기 물질의 필러는 상기 제 1 강자성 요크의 상기 상부 및 상기 하부 섹션 사이로 연장되는
박막 인덕터.
- 제 13 항에 있어서,
상기 제 1 강자성 요크의 상기 하나 이상의 비자기 갭은 상기 필러의 하부에 있는
박막 인덕터.
- 제 13 항에 있어서,
상기 제 1 강자성 요크의 상기 하나 이상의 비자기 갭은 상기 필러의 상부에 있는
박막 인덕터.
- 제 1 항에 있어서,
상기 제 1 및 2 강자성 요크의 상기 상부 섹션 및 상기 하부 섹션 중 적어도 하나는 상기 제 1 및 제 2 요크에 걸쳐 연속적인
박막 인덕터.
- 제 4 항에 있어서,
상기 제 1 및 제 2 강자성 요크의 상기 상부 섹션 및 상기 하부 섹션 중 적어도 하나는 자기 층 및 비자기 층의 적층인
박막 인덕터.
- 전자 장치, 및
제 4 항에 따른 박막 인덕터를 통합한 전력 공급 장치를 포함하는
시스템.
- 제 1 항 또는 제 18 항에 있어서,
각 요크의 상기 상부 섹션은 등각인
시스템.
- 제 18 항에 있어서,
각 요크의 상기 상부 섹션은 평면이며, 자기 물질의 필러는 각 요크의 상기 상부 및 하부 섹션 사이로 연장되는
시스템.
- 제 18 항에 있어서,
상기 제 1 및 제 2 요크의 상기 상부 섹션 및 상기 하부 섹션 중 적어도 하나는 자기 층 및 비자기 층의 적층인
시스템.
- 제 18 항에 있어서,
상기 박막 인덕터 및 상기 전자 장치는 물리적으로 공통 기판 상에 구성되는
시스템.
- 2개의 요크의 하부 섹션을 형성하는 단계,
상기 2개의 하부 섹션의 각각의 적어도 부분 위에 전기 절연 물질의 제 1 층을 형성하는 단계,
상기 하부 섹션 각각의 위를 통과하는 하나 이상의 도체를 형성하는 단계,
상기 하나 이상의 도체 위에 전기 절연 물질의 제 2 층을 형성하는 단계, 및
상기 2개의 요크의 상부 섹션을 형성하는 단계를 포함하며,
하나 이상의 비자기 갭은 하나 이상의 비아 영역에 존재하며, 상기 비아 영역은 각각의 요크의 상기 상부 섹션과 상기 하부 섹션 사이의 상기 하나 이상의 도체의 각각의 측면에 배치되는
박막 인덕터를 제조하는 방법.
- 제 23 항에 있어서,
각 요크의 상기 상부 섹션은 평면이며, 각 요크의 상기 상부 및 하부 섹션 사이로 연장되는 자기 물질의 필러를 형성하는 단계를 더 포함하는
박막 인덕터를 제조하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/968,118 US8102236B1 (en) | 2010-12-14 | 2010-12-14 | Thin film inductor with integrated gaps |
| US12/968,118 | 2010-12-14 | ||
| PCT/EP2011/068889 WO2012079826A1 (en) | 2010-12-14 | 2011-10-27 | Thin film inductor with integrated gaps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130143079A true KR20130143079A (ko) | 2013-12-30 |
| KR101903804B1 KR101903804B1 (ko) | 2018-10-02 |
Family
ID=44872359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137015089A KR101903804B1 (ko) | 2010-12-14 | 2011-10-27 | 통합 갭을 가진 박막 인덕터 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8102236B1 (ko) |
| EP (1) | EP2652755B1 (ko) |
| JP (1) | JP2014504009A (ko) |
| KR (1) | KR101903804B1 (ko) |
| CN (1) | CN103403816B (ko) |
| TW (1) | TWI596625B (ko) |
| WO (1) | WO2012079826A1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9466419B2 (en) * | 2007-05-10 | 2016-10-11 | Auckland Uniservices Limited | Apparatus and system for charging a battery |
| WO2009082706A1 (en) | 2007-12-21 | 2009-07-02 | The Trustees Of Columbia University In The City Of New York | Active cmos sensor array for electrochemical biomolecular detection |
| US8314676B1 (en) * | 2011-05-02 | 2012-11-20 | National Semiconductor Corporation | Method of making a controlled seam laminated magnetic core for high frequency on-chip power inductors |
| WO2013109889A2 (en) * | 2012-01-18 | 2013-07-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for integrated voltage regulators |
| US20130328165A1 (en) * | 2012-06-08 | 2013-12-12 | The Trustees Of Dartmouth College | Microfabricated magnetic devices and associated methods |
| EP2915212A4 (en) * | 2012-11-01 | 2016-07-20 | Indian Inst Scient | INTEGRATED HIGH FREQUENCY FACILITY WITH IMPROVED INDUCTIVITY AND METHOD THEREFOR |
| US20160149122A1 (en) * | 2013-06-14 | 2016-05-26 | The Trustees Of Dartmouth College | Methods For Fabricating Magnetic Devices And Associated Systems And Devices |
| US9742200B2 (en) | 2013-12-09 | 2017-08-22 | Qualcomm Incorporated | System and method to avoid magnetic power loss while providing alternating current through a ferromagnetic material |
| US9324489B2 (en) | 2014-03-31 | 2016-04-26 | International Business Machines Corporation | Thin film inductor with extended yokes |
| SG11201704301RA (en) * | 2014-12-24 | 2017-07-28 | Intel Corp | Integrated passive components in a stacked integrated circuit package |
| US10636560B2 (en) * | 2016-03-11 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Induction based current sensing |
| US10304603B2 (en) | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| DE112017004761T5 (de) * | 2016-09-22 | 2019-06-27 | Apple Inc. | Gekoppelte Induktorstrukturen unter Verwendung von Magnetfolien |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| US10665385B2 (en) * | 2016-10-01 | 2020-05-26 | Intel Corporation | Integrated inductor with adjustable coupling |
| DE102016219309B4 (de) * | 2016-10-05 | 2024-05-02 | Vitesco Technologies GmbH | Vibrationsfeste Schaltungsanordnung zum elektrischen Verbinden zweier Anschlussbereiche sowie Kraftfahrzeug und Verfahren zum Herstellen der Schaltungsanordnung |
| CN107146690B (zh) * | 2017-03-03 | 2019-11-05 | 华为机器有限公司 | 一种薄膜电感、电源转换电路和芯片 |
| DE102018113765B4 (de) * | 2017-06-09 | 2023-11-02 | Analog Devices International Unlimited Company | Transformator mit einer durchkontaktierung für einen magnetkern |
| WO2020124341A1 (zh) * | 2018-12-17 | 2020-06-25 | 华为技术有限公司 | 薄膜电感及其制作方法、集成电路、终端设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766050A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜インダクタおよび薄膜トランス |
| US7463131B1 (en) * | 2005-01-24 | 2008-12-09 | National Semiconductor Corporation | Patterned magnetic layer on-chip inductor |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051856A (en) * | 1988-10-14 | 1991-09-24 | Hitachi, Ltd. | Thin film magnetic head with mixed crystal structures |
| US4972286A (en) * | 1989-03-03 | 1990-11-20 | Seagate Technology, Inc. | Grounding pole structures in thin film mganetic heads |
| US5379172A (en) * | 1990-09-19 | 1995-01-03 | Seagate Technology, Inc. | Laminated leg for thin film magnetic transducer |
| DE69229906T2 (de) | 1991-12-18 | 1999-12-23 | Hewlett Packard Co | Induktiver Dünnfilmwandler mit verbesserter Schreibfähigkeit |
| KR970000027B1 (ko) * | 1992-10-21 | 1997-01-04 | 마쯔시다덴기산교 가부시기가이샤 | 역학량센서 |
| JP2854513B2 (ja) | 1993-10-21 | 1999-02-03 | アルプス電気株式会社 | 複合型薄膜磁気ヘッド及びその製造方法 |
| JP3373350B2 (ja) * | 1996-02-16 | 2003-02-04 | 日本電信電話株式会社 | 磁性部品およびその製法 |
| US5847634A (en) * | 1997-07-30 | 1998-12-08 | Lucent Technologies Inc. | Article comprising an inductive element with a magnetic thin film |
| JP3305244B2 (ja) * | 1997-12-10 | 2002-07-22 | アルプス電気株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JP2000150238A (ja) * | 1998-11-13 | 2000-05-30 | Alps Electric Co Ltd | 平面型磁気素子及び平面型磁気素子の製造方法 |
| US6856228B2 (en) | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| JP2002025824A (ja) * | 2000-07-11 | 2002-01-25 | Japan Science & Technology Corp | 平面型磁気素子及びその装置 |
| US6700472B2 (en) | 2001-12-11 | 2004-03-02 | Intersil Americas Inc. | Magnetic thin film inductors |
| CN100538924C (zh) | 2002-07-19 | 2009-09-09 | 西门子公司 | 电感元件及该元件的应用 |
| US7061359B2 (en) * | 2003-06-30 | 2006-06-13 | International Business Machines Corporation | On-chip inductor with magnetic core |
| US7468899B1 (en) * | 2007-01-09 | 2008-12-23 | National Semiconductor Corporation | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits |
| US20080238601A1 (en) | 2007-03-28 | 2008-10-02 | Heraeus Inc. | Inductive devices with granular magnetic materials |
| US20080238602A1 (en) | 2007-03-30 | 2008-10-02 | Gerhard Schrom | Components with on-die magnetic cores |
| US7584533B2 (en) * | 2007-10-10 | 2009-09-08 | National Semiconductor Corporation | Method of fabricating an inductor structure on an integrated circuit structure |
| US7843658B2 (en) | 2008-06-26 | 2010-11-30 | Tdk Corporation | Method for measuring magnetic write width in discrete track recording |
-
2010
- 2010-12-14 US US12/968,118 patent/US8102236B1/en active Active
-
2011
- 2011-10-27 CN CN201180059936.6A patent/CN103403816B/zh active Active
- 2011-10-27 JP JP2013543590A patent/JP2014504009A/ja active Pending
- 2011-10-27 WO PCT/EP2011/068889 patent/WO2012079826A1/en active Application Filing
- 2011-10-27 EP EP11775971.2A patent/EP2652755B1/en active Active
- 2011-10-27 KR KR1020137015089A patent/KR101903804B1/ko active IP Right Grant
- 2011-11-10 TW TW100141117A patent/TWI596625B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766050A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜インダクタおよび薄膜トランス |
| US7463131B1 (en) * | 2005-01-24 | 2008-12-09 | National Semiconductor Corporation | Patterned magnetic layer on-chip inductor |
Also Published As
| Publication number | Publication date |
|---|---|
| US8102236B1 (en) | 2012-01-24 |
| EP2652755B1 (en) | 2020-05-13 |
| EP2652755A1 (en) | 2013-10-23 |
| CN103403816A (zh) | 2013-11-20 |
| TW201236032A (en) | 2012-09-01 |
| CN103403816B (zh) | 2016-11-02 |
| KR101903804B1 (ko) | 2018-10-02 |
| WO2012079826A1 (en) | 2012-06-21 |
| JP2014504009A (ja) | 2014-02-13 |
| TWI596625B (zh) | 2017-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101903804B1 (ko) | 통합 갭을 가진 박막 인덕터 | |
| US9679958B2 (en) | Methods for manufacturing integrated multi-layer magnetic films | |
| US9047890B1 (en) | Inductor with non-uniform lamination thicknesses | |
| US8717136B2 (en) | Inductor with laminated yoke | |
| EP3346476B1 (en) | Thin film inductor and power conversion circuit | |
| US20130106552A1 (en) | Inductor with multiple polymeric layers | |
| JP5339398B2 (ja) | 積層インダクタ | |
| US9064628B2 (en) | Inductor with stacked conductors | |
| JP2016186963A (ja) | 積層型電子部品 | |
| US20210383958A1 (en) | Patterned magnetic cores | |
| JP6233246B2 (ja) | 積層型電子部品 | |
| JP2008078177A (ja) | インダクタ | |
| JP2010062409A (ja) | インダクター部品 | |
| KR101853129B1 (ko) | 적층형 파워인덕터 | |
| CN108364749B (zh) | 层叠型电子部件 | |
| JP2007317892A (ja) | 積層インダクタ | |
| JP2009117676A (ja) | カップルドインダクタ | |
| RU2691061C1 (ru) | Индуктор | |
| JP7182766B2 (ja) | チップインダクタ | |
| JP2014053396A (ja) | 積層型インダクタ | |
| JP7288651B2 (ja) | 平面トランス | |
| KR20130031083A (ko) | 적층형 인덕터 | |
| JP6313094B2 (ja) | 積層インダクタ | |
| JP2022172333A (ja) | インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |