JP3373350B2 - 磁性部品およびその製法 - Google Patents
磁性部品およびその製法Info
- Publication number
- JP3373350B2 JP3373350B2 JP05265396A JP5265396A JP3373350B2 JP 3373350 B2 JP3373350 B2 JP 3373350B2 JP 05265396 A JP05265396 A JP 05265396A JP 5265396 A JP5265396 A JP 5265396A JP 3373350 B2 JP3373350 B2 JP 3373350B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- film
- magnetic film
- multilayer
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜技術を使用し
た磁性部品およびその製法に係り、特にコンバータやス
イッチング電源等のパワー用として好適で、小形・薄形
に構成される磁性部品およびその製法に関するものであ
る。
た磁性部品およびその製法に係り、特にコンバータやス
イッチング電源等のパワー用として好適で、小形・薄形
に構成される磁性部品およびその製法に関するものであ
る。
【０００２】
【従来の技術】近年、比較的出力容量の小さい電源の革
新的な小形化を狙いとしてスパッタリングや蒸着法を用
いて製作する小形・薄形の薄膜トランスや薄膜インダク
タ等の薄膜磁性部品の提案がある（例えば、T.YACHI,M.
MINO,A.TAGO,and K.YANAGISAWA,PESC'91 RECORDS,pp.20
-26,1991. ）
新的な小形化を狙いとしてスパッタリングや蒸着法を用
いて製作する小形・薄形の薄膜トランスや薄膜インダク
タ等の薄膜磁性部品の提案がある（例えば、T.YACHI,M.
MINO,A.TAGO,and K.YANAGISAWA,PESC'91 RECORDS,pp.20
-26,1991. ）
【０００３】これらの薄膜磁性部品は、これまでのバル
クの磁性部品に比べて磁性薄膜断面積が非常に小さいた
め、高周波で使用する必要がある。そのため、高周波で
損失の少ない構造設計技術と高周波特性に優れ且つ損失
の少ない磁性材料技術が強く望まれていた。
クの磁性部品に比べて磁性薄膜断面積が非常に小さいた
め、高周波で使用する必要がある。そのため、高周波で
損失の少ない構造設計技術と高周波特性に優れ且つ損失
の少ない磁性材料技術が強く望まれていた。
【０００４】そこで、磁性膜の高周波特性の改善・低損
失化を狙いとして、磁性膜層間にＳｉＯ2 などの非強磁
性絶縁膜を挿入し、磁性膜内の渦電流損失を低減する多
層磁性膜技術を用いた薄膜トランス、薄膜インダクタが
開発されてきた。
失化を狙いとして、磁性膜層間にＳｉＯ2 などの非強磁
性絶縁膜を挿入し、磁性膜内の渦電流損失を低減する多
層磁性膜技術を用いた薄膜トランス、薄膜インダクタが
開発されてきた。
【０００５】
【発明が解決しようとする課題】上述のように、これま
で、薄膜磁性部品においては、多層磁性膜技術などの材
料面から高周波特性、低損失化の改善がもっぱら行なわ
れてきたものの、構造面の改善は進められておらず、以
下のような問題が残されていた。
で、薄膜磁性部品においては、多層磁性膜技術などの材
料面から高周波特性、低損失化の改善がもっぱら行なわ
れてきたものの、構造面の改善は進められておらず、以
下のような問題が残されていた。
【０００６】多層磁性膜は、磁束の流れが磁性膜の面内
方向になる磁化に対しては、磁性膜１枚当たりの断面積
が低減されるために優れた低損失特性と高周波特性を有
している。しかし、磁束の流れが磁性膜の厚さ方向とな
る磁化方向に対しては、断面積の広い平板と等価となる
ため、大きな渦電流が流れ、多層膜化の効果は得られな
かった。また、この磁性膜厚さ方向となる磁化方向に対
しては、磁性膜の相互間に挿入した層間絶縁膜により磁
気抵抗が増加してしまうため、磁束の漏れが増大し、近
傍にあるコイルの交流抵抗を増大させる欠点もあった。
方向になる磁化に対しては、磁性膜１枚当たりの断面積
が低減されるために優れた低損失特性と高周波特性を有
している。しかし、磁束の流れが磁性膜の厚さ方向とな
る磁化方向に対しては、断面積の広い平板と等価となる
ため、大きな渦電流が流れ、多層膜化の効果は得られな
かった。また、この磁性膜厚さ方向となる磁化方向に対
しては、磁性膜の相互間に挿入した層間絶縁膜により磁
気抵抗が増加してしまうため、磁束の漏れが増大し、近
傍にあるコイルの交流抵抗を増大させる欠点もあった。
【０００７】図４は従来技術を用いて製作した閉磁路・
外鉄形の薄膜インダクタの構造を示す模試図で、（ａ）
は平面図、（ｂ）は（ａ）のＸ−Ｘ’線における厚さ方
向を拡大した断面図である。図４において、１は上部多
層磁性膜、２は下部多層磁性膜、３はコイル、４は上部
多層磁性膜１と下部多層磁性膜２とをつなぐスルーホー
ル（ヴィアホール）部、５は基板、６ａ〜６ｃは絶縁
膜、８は多層磁性膜１、２からなる磁気回路、９はコイ
ル３の電極である。
外鉄形の薄膜インダクタの構造を示す模試図で、（ａ）
は平面図、（ｂ）は（ａ）のＸ−Ｘ’線における厚さ方
向を拡大した断面図である。図４において、１は上部多
層磁性膜、２は下部多層磁性膜、３はコイル、４は上部
多層磁性膜１と下部多層磁性膜２とをつなぐスルーホー
ル（ヴィアホール）部、５は基板、６ａ〜６ｃは絶縁
膜、８は多層磁性膜１、２からなる磁気回路、９はコイ
ル３の電極である。
【０００８】図中のスルーホール部４においては、磁束
の流れが磁性膜１、２の厚さ方向となるため、大きな渦
電流が流れ、損失が発生する。加えて、多層磁性膜１、
２の磁性層間に存在する絶縁層のため、磁気抵抗が増大
するので、スルーホール近傍において磁束が多層磁性膜
１、２中を通らずに、多層磁性膜１、２の間のギャップ
を流れる漏れ磁束が発生する。
の流れが磁性膜１、２の厚さ方向となるため、大きな渦
電流が流れ、損失が発生する。加えて、多層磁性膜１、
２の磁性層間に存在する絶縁層のため、磁気抵抗が増大
するので、スルーホール近傍において磁束が多層磁性膜
１、２中を通らずに、多層磁性膜１、２の間のギャップ
を流れる漏れ磁束が発生する。
【０００９】図５はこの漏れ磁束の様子を示す図であ
る。１ａは上部多層磁性膜１中の磁性膜、１ｂは上部多
層磁性膜１中の絶縁膜である。また、２ａは下部多層磁
性膜２中の磁性膜、２ｂは下部多層磁性膜２中の絶縁膜
である。７はスルーホール部４における渦電流並びに磁
気抵抗の増加により生じた漏れ磁束を模式的に表したも
のである。この漏れ磁束７は、スルーホール部４の近傍
のコイル３と錯交し、高周波におけるコイル抵抗を大き
く増加させるため、薄膜インダクタの損失が著しく増加
し、高周波化を妨げていた。
る。１ａは上部多層磁性膜１中の磁性膜、１ｂは上部多
層磁性膜１中の絶縁膜である。また、２ａは下部多層磁
性膜２中の磁性膜、２ｂは下部多層磁性膜２中の絶縁膜
である。７はスルーホール部４における渦電流並びに磁
気抵抗の増加により生じた漏れ磁束を模式的に表したも
のである。この漏れ磁束７は、スルーホール部４の近傍
のコイル３と錯交し、高周波におけるコイル抵抗を大き
く増加させるため、薄膜インダクタの損失が著しく増加
し、高周波化を妨げていた。
【００１０】このように、従来の薄膜磁性部品において
は、実際の３次元構造を有するデバイス構造を考慮した
最適構造設計がとられておらず、高周波化並びに低損失
化が充分なものとはいえなかった。
は、実際の３次元構造を有するデバイス構造を考慮した
最適構造設計がとられておらず、高周波化並びに低損失
化が充分なものとはいえなかった。
【００１１】本発明の目的は、高周波特性および低損失
特性を有する小形・薄形の磁性部品およびその製法を提
供することである。
特性を有する小形・薄形の磁性部品およびその製法を提
供することである。
【００１２】
【課題を解決するための手段】第１の発明は、上部多層
磁性膜と、下部多層磁性膜と、該両多層磁性膜で絶縁状
態で挟持されたコイルと、該コイルを前記両多層磁性膜
で囲むように前記両多層磁性膜をつなぐスルーホール部
とを具備する磁性部品において、前記両多層磁性膜を低
比抵抗・高透磁率系の磁性膜で構成し、且つ前記スルー
ホール部を高比抵抗系の磁性膜で構成した。
磁性膜と、下部多層磁性膜と、該両多層磁性膜で絶縁状
態で挟持されたコイルと、該コイルを前記両多層磁性膜
で囲むように前記両多層磁性膜をつなぐスルーホール部
とを具備する磁性部品において、前記両多層磁性膜を低
比抵抗・高透磁率系の磁性膜で構成し、且つ前記スルー
ホール部を高比抵抗系の磁性膜で構成した。
【００１３】第２の発明は、前記第１の発明において、
前記両多層磁性膜の外側に高磁気飽和特性の別の多層磁
性膜を設けて構成した。
前記両多層磁性膜の外側に高磁気飽和特性の別の多層磁
性膜を設けて構成した。
【００１４】第３の発明は、第１又は２の発明のコイル
により発生する磁束の流れる方向と直交する方向に直流
磁界を印加しながら前記請求項１又は２の多層磁性膜お
よび前記スルーホール部の磁性膜を形成するようにし
た。
により発生する磁束の流れる方向と直交する方向に直流
磁界を印加しながら前記請求項１又は２の多層磁性膜お
よび前記スルーホール部の磁性膜を形成するようにし
た。
【００１５】
【００１６】
［第１の実施の形態］図１は本発明の第１の実施の形態
の薄膜インダクタを示す図で、（ａ）は平面図、（ｂ）
は（ａ）のＸ−Ｘ’線断面図で、厚さ方向を拡大したも
のである。図１において、１１は磁性膜と絶縁膜を交互
に積層した上部多層磁性膜、１２も磁性膜と絶縁膜を交
互に積層した下部多層磁性膜、１３はコイル、１４は上
下の多層磁性膜１１、１２をつなぐスルーホール（ヴィ
アホール）部、１５はシリコン基板、１６ａ〜１６ｃは
絶縁層である。１７はスルーホール部１４に形成した磁
性膜、１８は磁気回路、１９はコイル１３の電極であ
る。
の薄膜インダクタを示す図で、（ａ）は平面図、（ｂ）
は（ａ）のＸ−Ｘ’線断面図で、厚さ方向を拡大したも
のである。図１において、１１は磁性膜と絶縁膜を交互
に積層した上部多層磁性膜、１２も磁性膜と絶縁膜を交
互に積層した下部多層磁性膜、１３はコイル、１４は上
下の多層磁性膜１１、１２をつなぐスルーホール（ヴィ
アホール）部、１５はシリコン基板、１６ａ〜１６ｃは
絶縁層である。１７はスルーホール部１４に形成した磁
性膜、１８は磁気回路、１９はコイル１３の電極であ
る。
【００１７】ここでは、上部多層磁性膜１１−スルーホ
ール部１４の磁性膜１７−下部多層磁性膜１２によりコ
イル１３を囲む磁気回路１８が形成されるが、この磁気
回路１８を上部並びに下部の多層磁性膜１１、１２の部
分（要素１）と、スルーホール部磁性膜１７（要素２）
の２つに分けている。
ール部１４の磁性膜１７−下部多層磁性膜１２によりコ
イル１３を囲む磁気回路１８が形成されるが、この磁気
回路１８を上部並びに下部の多層磁性膜１１、１２の部
分（要素１）と、スルーホール部磁性膜１７（要素２）
の２つに分けている。
【００１８】要素１においては、多層磁性膜１１、１２
中を流れる磁束が基板１５と平行する面内方向であるた
め、比抵抗が小さいものの、保磁力が小さく透磁率が大
きいＣｏ−Ｈｆ−Ｔａなどの低比抵抗・高透磁率系の多
層磁性膜を、図１の（ａ）のＹ−Ｙ’方向が容易磁化方
向となるように、磁気異方性を付与して成膜している。
このため、Ｘ−Ｘ’方向（コイル１３により発生する磁
束の流れる方向）の磁化に対して回転磁化モードを用い
た低損失な磁化特性が実現される。
中を流れる磁束が基板１５と平行する面内方向であるた
め、比抵抗が小さいものの、保磁力が小さく透磁率が大
きいＣｏ−Ｈｆ−Ｔａなどの低比抵抗・高透磁率系の多
層磁性膜を、図１の（ａ）のＹ−Ｙ’方向が容易磁化方
向となるように、磁気異方性を付与して成膜している。
このため、Ｘ−Ｘ’方向（コイル１３により発生する磁
束の流れる方向）の磁化に対して回転磁化モードを用い
た低損失な磁化特性が実現される。
【００１９】一方、スルーホール部１４となる要素２に
おいては、磁束の流れが磁性膜の厚さ方向となることを
考慮し、比抵抗の大きなＦｅ−Ａｌ−Ｂ−Ｏなどの高比
抵抗系磁性材料を使用しており、要素１と同様に成膜中
に図１の（ａ）のＹ−Ｙ’方向又はＸ−Ｘ’方向が容易
磁化方向となるように、磁気異方性を付与している。こ
のため、厚さ方向の磁化に対して回転磁化モードを用い
た低損失な磁気特性が実現されるとともに、スルーホー
ル部１４の磁気抵抗が低減されるため、漏れ磁束も減少
する。
おいては、磁束の流れが磁性膜の厚さ方向となることを
考慮し、比抵抗の大きなＦｅ−Ａｌ−Ｂ−Ｏなどの高比
抵抗系磁性材料を使用しており、要素１と同様に成膜中
に図１の（ａ）のＹ−Ｙ’方向又はＸ−Ｘ’方向が容易
磁化方向となるように、磁気異方性を付与している。こ
のため、厚さ方向の磁化に対して回転磁化モードを用い
た低損失な磁気特性が実現されるとともに、スルーホー
ル部１４の磁気抵抗が低減されるため、漏れ磁束も減少
する。
【００２０】なお、この第１の実施の形態では、要素１
の高透磁率磁性材料として、Ｃｏ−Ｈｆ−Ｔａを用いた
が、Ｃｏ−Ｚｒ−Ｒｅ、Ｃｏ−Ｚｒ−Ｎｂ、Ｃｏ−Ｚｒ
−Ｔａ、Ｃｏ−Ｈｆ−ＮｂなどのＣｏ系アモルファス磁
性材料、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ、Ｆｅ−Ｓｉ−Ｂなどの
鉄系アモルファス磁性材料、Ｆｅ−Ｎｉ（パーマロイ）
などを用いることができる。また、要素２の高比抵抗系
磁性材料として、Ｆｅ−Ａｌ−Ｂ−Ｏを用いたが、Ｆｅ
−Ｂ−Ｏ、Ｆｅ−Ｂ−Ｎ、Ｆｅ−Ａｌ−Ｎ、Ｆｅ−Ａｌ
−Ｏなどの窒化鉄系磁性材料、酸化鉄系磁性材料、フェ
ライトなどを用いることができる。
の高透磁率磁性材料として、Ｃｏ−Ｈｆ−Ｔａを用いた
が、Ｃｏ−Ｚｒ−Ｒｅ、Ｃｏ−Ｚｒ−Ｎｂ、Ｃｏ−Ｚｒ
−Ｔａ、Ｃｏ−Ｈｆ−ＮｂなどのＣｏ系アモルファス磁
性材料、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ、Ｆｅ−Ｓｉ−Ｂなどの
鉄系アモルファス磁性材料、Ｆｅ−Ｎｉ（パーマロイ）
などを用いることができる。また、要素２の高比抵抗系
磁性材料として、Ｆｅ−Ａｌ−Ｂ−Ｏを用いたが、Ｆｅ
−Ｂ−Ｏ、Ｆｅ−Ｂ−Ｎ、Ｆｅ−Ａｌ−Ｎ、Ｆｅ−Ａｌ
−Ｏなどの窒化鉄系磁性材料、酸化鉄系磁性材料、フェ
ライトなどを用いることができる。
【００２１】このように、要素１、要素２の部分に適し
た磁性材料を用いることにより、磁性体特性に適した励
磁を行なえるため、コイル１３に流れた電流により発生
する磁束は、低比抵抗・高透磁率の多層磁性膜１１、１
２（要素１）中の面内ならびに高比抵抗磁性材料のスル
ーホール磁性膜１７の（要素２）の厚さ方向に効率的に
流れるため、渦電流ならびに漏れ磁束による損失が少な
く、高周波特性に優れた磁気回路を実現できる。
た磁性材料を用いることにより、磁性体特性に適した励
磁を行なえるため、コイル１３に流れた電流により発生
する磁束は、低比抵抗・高透磁率の多層磁性膜１１、１
２（要素１）中の面内ならびに高比抵抗磁性材料のスル
ーホール磁性膜１７の（要素２）の厚さ方向に効率的に
流れるため、渦電流ならびに漏れ磁束による損失が少な
く、高周波特性に優れた磁気回路を実現できる。
【００２２】次に、製作方法について述べる。表面を熱
酸化したシリコン基板１５上に、ＳｉＯ2 、ハードキュ
アしたフォトレジスト、あるいはポリイミドなどの絶縁
層１６ａを形成した後、イオンビームスパッタリング、
ＲＦスパッタリング、あるいは蒸着などの手法により、
Ｃｏ−Ｈｆ−ＴａとＳｉＯ2 を順次交互に成膜して、下
部多層磁性膜１２（要素１）を形成する。
酸化したシリコン基板１５上に、ＳｉＯ2 、ハードキュ
アしたフォトレジスト、あるいはポリイミドなどの絶縁
層１６ａを形成した後、イオンビームスパッタリング、
ＲＦスパッタリング、あるいは蒸着などの手法により、
Ｃｏ−Ｈｆ−ＴａとＳｉＯ2 を順次交互に成膜して、下
部多層磁性膜１２（要素１）を形成する。
【００２３】そして、形成した下部多層磁性膜１２をフ
ォトレジストを用いてパタンニングを行なった後、イオ
ンビームスパッタリング、ＲＦスパッタリング、あるい
はケミカルエッチングなどを用いてパタン加工を行な
う。
ォトレジストを用いてパタンニングを行なった後、イオ
ンビームスパッタリング、ＲＦスパッタリング、あるい
はケミカルエッチングなどを用いてパタン加工を行な
う。
【００２４】続いて、絶縁層１６ｂを前記と同様に形成
した後、コイル１３の形成のために、ＣｕあるいはＡｌ
などの高導電率材料を前記した磁性膜１２の形成と同様
に形成し、エッチングによりコイル１３のパタンの加工
を行なう。なお、コイル１３の形成方法としては、選択
ＣＶＤ方やフレームめっき法などを用いることもでき
る。
した後、コイル１３の形成のために、ＣｕあるいはＡｌ
などの高導電率材料を前記した磁性膜１２の形成と同様
に形成し、エッチングによりコイル１３のパタンの加工
を行なう。なお、コイル１３の形成方法としては、選択
ＣＶＤ方やフレームめっき法などを用いることもでき
る。
【００２５】続いて、絶縁層１６ｂを形成した後、下部
多層磁性膜１２の成膜と同様に、上部多層磁性膜１１を
形成する。
多層磁性膜１２の成膜と同様に、上部多層磁性膜１１を
形成する。
【００２６】続いて、メタルのシャドーマスクを用いた
エッチングを行ない、スルーホール部１４の窓開けを行
なう。そして、メタルのシャドーマスクを用いてＦｅ−
Ａｌ−Ｂ−Ｏを酸素雰囲気中で成膜し、スルーホール部
１４に磁性膜１７（要素２）を充填する。この後、保護
膜としての絶縁層１６ｃを形成してから配線用端子の窓
開けを行ない完成する。
エッチングを行ない、スルーホール部１４の窓開けを行
なう。そして、メタルのシャドーマスクを用いてＦｅ−
Ａｌ−Ｂ−Ｏを酸素雰囲気中で成膜し、スルーホール部
１４に磁性膜１７（要素２）を充填する。この後、保護
膜としての絶縁層１６ｃを形成してから配線用端子の窓
開けを行ない完成する。
【００２７】なお、磁性膜１１、１２、１７に磁気異方
性を付与するために、磁性膜成膜中は、図１の（ａ）の
Ｙ−Ｙ’方向が磁石のＮ極Ｓ極の方向となるように、シ
リコン基板１５の下に永久磁石を配置している。このと
き、磁界強度は、磁性材料が充分に飽和する値であるこ
とが望ましく、例えば、数ｋＡ／ｍ程度の値が用いられ
る。この磁界により、磁性膜には〜数ｋＡ／ｍ程度の異
方性磁界が付与され高周波特性が改善される。
性を付与するために、磁性膜成膜中は、図１の（ａ）の
Ｙ−Ｙ’方向が磁石のＮ極Ｓ極の方向となるように、シ
リコン基板１５の下に永久磁石を配置している。このと
き、磁界強度は、磁性材料が充分に飽和する値であるこ
とが望ましく、例えば、数ｋＡ／ｍ程度の値が用いられ
る。この磁界により、磁性膜には〜数ｋＡ／ｍ程度の異
方性磁界が付与され高周波特性が改善される。
【００２８】なお、磁性膜の透磁率は異方性磁界に反比
例するため、異方性磁界の値を大きくし過ぎると、イン
ダクタンスが小さくなるので、〜ＭＨｚ程度の比較的低
い周波数で使用する場合には、使用する周波数で性能指
数Ｑ（＝ωＬ／Ｒ）が最大となるように、異方性磁界を
調整する必要がある。このためには、周辺材料が劣化し
ない温度、例えば摂氏２２０度から、図１の（ａ）のＸ
−Ｘ’方向（Ｙ−Ｙ’方向に直角な方向）に直流磁界を
かけながら冷却する磁場中熱処理を行なうことにより、
異方性磁界を成膜後の数ｋＡ／ｍ程度から数百Ａ／ｍ程
度に減少するように、調整する。
例するため、異方性磁界の値を大きくし過ぎると、イン
ダクタンスが小さくなるので、〜ＭＨｚ程度の比較的低
い周波数で使用する場合には、使用する周波数で性能指
数Ｑ（＝ωＬ／Ｒ）が最大となるように、異方性磁界を
調整する必要がある。このためには、周辺材料が劣化し
ない温度、例えば摂氏２２０度から、図１の（ａ）のＸ
−Ｘ’方向（Ｙ−Ｙ’方向に直角な方向）に直流磁界を
かけながら冷却する磁場中熱処理を行なうことにより、
異方性磁界を成膜後の数ｋＡ／ｍ程度から数百Ａ／ｍ程
度に減少するように、調整する。
【００２９】以上のように構成した薄膜インダクタのイ
ンダクタンスと等価直列抵抗の周波数依存性の測定結果
を、従来技術による薄膜インダクタの特性とともに、図
２に示した。本発明による薄膜インダクタの等価直列抵
抗の値は、従来技術によるものに比べて小さく、磁性膜
の渦電流損失が大幅に低減されていることが判る。同時
に、インダクタンスについては、これが向上するととも
に、高周波特性も著しく改善されており、帯域が増加し
ている。
ンダクタンスと等価直列抵抗の周波数依存性の測定結果
を、従来技術による薄膜インダクタの特性とともに、図
２に示した。本発明による薄膜インダクタの等価直列抵
抗の値は、従来技術によるものに比べて小さく、磁性膜
の渦電流損失が大幅に低減されていることが判る。同時
に、インダクタンスについては、これが向上するととも
に、高周波特性も著しく改善されており、帯域が増加し
ている。
【００３０】また、両者の薄膜インダクタを高周波コン
バータに実装して効率を比較したところ、本発明の薄膜
インダクタの損失（鉄損＋銅損）は従来例に比べて１／
３に低減され、コンバータ効率が向上した。さらに、薄
膜インダクタのインダクタンス向上により、ピーク電流
が低減され周辺の半導体部品もより容量の小さな小形の
ものに替えることが可能となった。さらに、薄膜インダ
クタの損失の低減による発熱が減少したことから、コン
バータの基板面積を２／３に縮小できた。
バータに実装して効率を比較したところ、本発明の薄膜
インダクタの損失（鉄損＋銅損）は従来例に比べて１／
３に低減され、コンバータ効率が向上した。さらに、薄
膜インダクタのインダクタンス向上により、ピーク電流
が低減され周辺の半導体部品もより容量の小さな小形の
ものに替えることが可能となった。さらに、薄膜インダ
クタの損失の低減による発熱が減少したことから、コン
バータの基板面積を２／３に縮小できた。
【００３１】［第２の実施の形態］図３は本発明の第２
の実施の形態の薄膜インダクタを示す図で、（ａ）は平
面図、（ｂ）は（ａ）のＸ−Ｘ’線の断面図で、厚さ方
向を拡大したものである。図３において、２１Ａは磁性
膜と絶縁膜を交互に積層した第１（内側）の上部多層磁
性膜、２１Ｂは磁性膜と絶縁膜を交互に積層した第２
（外側）の上部多層磁性膜、２２Ａは磁性膜と絶縁膜を
交互に積層した第１（内側）の下部多層磁性膜、２２Ｂ
は磁性膜と絶縁膜を交互に積層した第２（外側）の下部
多層磁性膜、２３はコイル、２４は上下の磁性膜２１
Ａ、２１Ｂ、２２Ａ、２２Ｂをつなぐスルーホール（ヴ
ィアホール）部、２５はシリコン基板、２６ａ〜２６ｃ
絶縁層である。２７はスルーホール部２４に形成した磁
性膜、２８は磁気回路、２９はコイル２３の電極であ
る。
の実施の形態の薄膜インダクタを示す図で、（ａ）は平
面図、（ｂ）は（ａ）のＸ−Ｘ’線の断面図で、厚さ方
向を拡大したものである。図３において、２１Ａは磁性
膜と絶縁膜を交互に積層した第１（内側）の上部多層磁
性膜、２１Ｂは磁性膜と絶縁膜を交互に積層した第２
（外側）の上部多層磁性膜、２２Ａは磁性膜と絶縁膜を
交互に積層した第１（内側）の下部多層磁性膜、２２Ｂ
は磁性膜と絶縁膜を交互に積層した第２（外側）の下部
多層磁性膜、２３はコイル、２４は上下の磁性膜２１
Ａ、２１Ｂ、２２Ａ、２２Ｂをつなぐスルーホール（ヴ
ィアホール）部、２５はシリコン基板、２６ａ〜２６ｃ
絶縁層である。２７はスルーホール部２４に形成した磁
性膜、２８は磁気回路、２９はコイル２３の電極であ
る。
【００３２】この第２の実施の形態においては、上部多
層磁性膜２１Ａ、２１Ｂ−スルーホール部２４の磁性膜
２７−下部多層磁性膜２２Ａ、２２Ｂにより形成される
磁気回路２８を、第１の上部多層磁性膜２１Ａならびに
第１の下部多層磁性膜２２Ａ（要素１）と、第２の上部
多層磁性膜２１Ｂならびに第２の下部多層磁性膜２２Ｂ
（要素３）と、スルーホール２４の磁性膜２７（要素
２）の３つの部分に分けている。
層磁性膜２１Ａ、２１Ｂ−スルーホール部２４の磁性膜
２７−下部多層磁性膜２２Ａ、２２Ｂにより形成される
磁気回路２８を、第１の上部多層磁性膜２１Ａならびに
第１の下部多層磁性膜２２Ａ（要素１）と、第２の上部
多層磁性膜２１Ｂならびに第２の下部多層磁性膜２２Ｂ
（要素３）と、スルーホール２４の磁性膜２７（要素
２）の３つの部分に分けている。
【００３３】各要素に適した材料としては、要素１につ
いては、磁性膜中を流れる磁束が基板２５と平行する面
内方向であるため、比抵抗が小さいものの保磁力が小さ
く、透磁率の大きい、Ｃｏ−Ｆｅ−Ｓｉ−Ｂなどの低比
抵抗・高透磁率系の多層磁性膜を、また要素３について
は、要素１と同様に磁性膜中を流れる磁束が基板２５と
平行な面内方向であるため、比抵抗が小さいものの飽和
磁束密度の大きい、Ｆｅ−Ｃｏ−Ｓｉ−Ｂなどの低比抵
抗・高飽和磁束密度系の多層磁性膜を、各々図３の
（ａ）のＹ−Ｙ’方向が容易磁化方向となるように磁気
異方性を付与して成膜する。このため、コイル２３に流
れる電流により発生する磁束の流れる方向（Ｘ−Ｘ’方
向）に対して、要素１、３共に回転磁化モードを用いた
低損失な磁化特性が実現される。
いては、磁性膜中を流れる磁束が基板２５と平行する面
内方向であるため、比抵抗が小さいものの保磁力が小さ
く、透磁率の大きい、Ｃｏ−Ｆｅ−Ｓｉ−Ｂなどの低比
抵抗・高透磁率系の多層磁性膜を、また要素３について
は、要素１と同様に磁性膜中を流れる磁束が基板２５と
平行な面内方向であるため、比抵抗が小さいものの飽和
磁束密度の大きい、Ｆｅ−Ｃｏ−Ｓｉ−Ｂなどの低比抵
抗・高飽和磁束密度系の多層磁性膜を、各々図３の
（ａ）のＹ−Ｙ’方向が容易磁化方向となるように磁気
異方性を付与して成膜する。このため、コイル２３に流
れる電流により発生する磁束の流れる方向（Ｘ−Ｘ’方
向）に対して、要素１、３共に回転磁化モードを用いた
低損失な磁化特性が実現される。
【００３４】一方、スルーホール部２４となる要素２に
ついては、磁束の流れが磁性膜の厚さ方向となることを
考慮し、比抵抗の大きなＦｅ−Ａｌ−Ｂ−Ｏなどの高比
抵抗系磁性材料を使用しており、要素１、３と同様に、
成膜中にＹ−Ｙ’方向又はＸ−Ｘ’方向が容易磁化方向
なるように磁気異方性を付与している。このため、厚さ
方向の磁化に対して回転磁化モードを用いた低損失な磁
気特性が実現されるとともに、スルーホール部２４の磁
気抵抗が低減されるため、漏れ磁束も減少するようにな
る。
ついては、磁束の流れが磁性膜の厚さ方向となることを
考慮し、比抵抗の大きなＦｅ−Ａｌ−Ｂ−Ｏなどの高比
抵抗系磁性材料を使用しており、要素１、３と同様に、
成膜中にＹ−Ｙ’方向又はＸ−Ｘ’方向が容易磁化方向
なるように磁気異方性を付与している。このため、厚さ
方向の磁化に対して回転磁化モードを用いた低損失な磁
気特性が実現されるとともに、スルーホール部２４の磁
気抵抗が低減されるため、漏れ磁束も減少するようにな
る。
【００３５】なお、この実施の形態では、要素１の高透
磁率磁性材料としてＣｏ−Ｆｅ−Ｓｉ−Ｂを用いたが、
Ｃｏ−Ｈｆ−Ｔａ、Ｃｏ−Ｚｒ−Ｎｂ、Ｃｏ−Ｚｒ−Ｔ
ａ、Ｃｏ−Ｈｆ−Ｎｂ、Ｃｏ−Ｚｒ−ＲｅなどのＣｏ系
アモルファス磁性材料、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ、Ｆｅ−
Ｓｉ−Ｂなどの鉄系アモルファス磁性材料、Ｆｅ−Ｎｉ
（パーマロイ）を用いることができる。また要素３の高
飽和磁束密度材料としてＦｅ−Ｃｏ−Ｓｉ−Ｂを用いた
が、Ｆｅ−Ｈｆ、Ｆｅ−Ｈｆ−Ｃ、Ｆｅ−Ｚｒ−Ｂ、Ｆ
ｅ−Ｚｒ−Ｂ−Ｃｕなどの鉄系アモルファス磁性材料を
用いることができる。さらに、要素２の高比抵抗系磁性
材料として、Ｆｅ−Ａｌ−Ｂ−Ｏを用いたが、Ｆｅ−Ｂ
−Ｏ、Ｆｅ−Ｂ−Ｎ、Ｆｅ−Ａｌ−Ｎ、Ｆｅ−Ａｌ−Ｏ
などの窒化鉄系磁性材料、酸化鉄系磁性材料、フェライ
トなどを用いることができる。
磁率磁性材料としてＣｏ−Ｆｅ−Ｓｉ−Ｂを用いたが、
Ｃｏ−Ｈｆ−Ｔａ、Ｃｏ−Ｚｒ−Ｎｂ、Ｃｏ−Ｚｒ−Ｔ
ａ、Ｃｏ−Ｈｆ−Ｎｂ、Ｃｏ−Ｚｒ−ＲｅなどのＣｏ系
アモルファス磁性材料、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ、Ｆｅ−
Ｓｉ−Ｂなどの鉄系アモルファス磁性材料、Ｆｅ−Ｎｉ
（パーマロイ）を用いることができる。また要素３の高
飽和磁束密度材料としてＦｅ−Ｃｏ−Ｓｉ−Ｂを用いた
が、Ｆｅ−Ｈｆ、Ｆｅ−Ｈｆ−Ｃ、Ｆｅ−Ｚｒ−Ｂ、Ｆ
ｅ−Ｚｒ−Ｂ−Ｃｕなどの鉄系アモルファス磁性材料を
用いることができる。さらに、要素２の高比抵抗系磁性
材料として、Ｆｅ−Ａｌ−Ｂ−Ｏを用いたが、Ｆｅ−Ｂ
−Ｏ、Ｆｅ−Ｂ−Ｎ、Ｆｅ−Ａｌ−Ｎ、Ｆｅ−Ａｌ−Ｏ
などの窒化鉄系磁性材料、酸化鉄系磁性材料、フェライ
トなどを用いることができる。
【００３６】このように構成した第２の実施の形態の薄
膜インダクタでは、第１の実施の形態の薄膜インダクタ
と同様に、各要素の部分に適した磁性材料を用いている
ので、磁性体特性に適した励磁を行なえるため、コイル
２３に流れた電流により発生する磁束が、磁性膜中を効
率的に流れ、損失が少なく高周波特性に優れた磁気回路
要素を実現できる。
膜インダクタでは、第１の実施の形態の薄膜インダクタ
と同様に、各要素の部分に適した磁性材料を用いている
ので、磁性体特性に適した励磁を行なえるため、コイル
２３に流れた電流により発生する磁束が、磁性膜中を効
率的に流れ、損失が少なく高周波特性に優れた磁気回路
要素を実現できる。
【００３７】加えて、飽和磁束密度の高い磁性材料を要
素３として要素１の外側に付加したので、磁性膜全体の
厚さをさほど増やさずに、磁性膜の磁気飽和を回避でき
るため、インダクタの直流重畳特性を向上させることが
できる。これにより、要素１を所望の厚さ（第１の実施
の形態のように）まで堆積させるのに比べて磁性膜形成
の時間を短縮できるとともに、磁性膜の厚さに起因した
残留応力による膜の剥離などが減少し、歩留りも向上す
る。
素３として要素１の外側に付加したので、磁性膜全体の
厚さをさほど増やさずに、磁性膜の磁気飽和を回避でき
るため、インダクタの直流重畳特性を向上させることが
できる。これにより、要素１を所望の厚さ（第１の実施
の形態のように）まで堆積させるのに比べて磁性膜形成
の時間を短縮できるとともに、磁性膜の厚さに起因した
残留応力による膜の剥離などが減少し、歩留りも向上す
る。
【００３８】さらに、透磁率の高い要素１と飽和磁束密
度の高い要素３を組み合せたことにより、小振幅レベル
から大振幅レベルまで広い範囲で利用できるインダクタ
を小形に構成することができる。
度の高い要素３を組み合せたことにより、小振幅レベル
から大振幅レベルまで広い範囲で利用できるインダクタ
を小形に構成することができる。
【００３９】次に、製作方法について述べる。表面を熱
酸化したシリコン基板２５上に、ＳｉＯ2 、ハードキュ
アしたフォトレジスト、あるいはポリイミドなどの絶縁
層２６ａを形成した後、イオンビームスパッタリング、
ＲＦスパッタリング、あるいは蒸着などの手法により、
Ｆｅ−Ｃｏ−Ｓｉ−ＢとＳｉＯ2 を順次交互に成膜し
て、第２の下部多層磁性膜２２Ｂ（要素３）を形成し、
引き続きＣｏ−Ｆｅ−Ｓｉ−ＢとＳｉＯ2 を順次交互に
積層して第１の下部多層磁性膜２２Ａ（要素１）を形成
する。続いて、形成した下部多層磁性膜２２Ａ、２２Ｂ
をフォトレジストを用いてパタニングを行なった後、イ
オンビームスパッタリング、ＲＦスパッタリング、ある
いはケミカルエッチングなどを用いてパタン加工を行な
う。
酸化したシリコン基板２５上に、ＳｉＯ2 、ハードキュ
アしたフォトレジスト、あるいはポリイミドなどの絶縁
層２６ａを形成した後、イオンビームスパッタリング、
ＲＦスパッタリング、あるいは蒸着などの手法により、
Ｆｅ−Ｃｏ−Ｓｉ−ＢとＳｉＯ2 を順次交互に成膜し
て、第２の下部多層磁性膜２２Ｂ（要素３）を形成し、
引き続きＣｏ−Ｆｅ−Ｓｉ−ＢとＳｉＯ2 を順次交互に
積層して第１の下部多層磁性膜２２Ａ（要素１）を形成
する。続いて、形成した下部多層磁性膜２２Ａ、２２Ｂ
をフォトレジストを用いてパタニングを行なった後、イ
オンビームスパッタリング、ＲＦスパッタリング、ある
いはケミカルエッチングなどを用いてパタン加工を行な
う。
【００４０】続いて、絶縁層２６ｂを前記と同様に形成
した後、コイル２３の形成のために、ＣｕあるいはＡｌ
などの高導電率材料を磁性膜と同様に形成し、エッチン
グによりコイル２３のパタンの加工を行なう。なお、コ
イル２３の形成方法としては、選択ＣＶＤ法やフレーム
めっき法などを用いることもできる。
した後、コイル２３の形成のために、ＣｕあるいはＡｌ
などの高導電率材料を磁性膜と同様に形成し、エッチン
グによりコイル２３のパタンの加工を行なう。なお、コ
イル２３の形成方法としては、選択ＣＶＤ法やフレーム
めっき法などを用いることもできる。
【００４１】続いて、絶縁層２６ｂを形成した後、第１
の下部多層磁性膜２２Ａと同様に第１の上部多層磁性膜
２１Ａを、また第２の下部多層磁性膜２２Ｂと同様に第
２の上部多層磁性膜２１Ｂを形成する。
の下部多層磁性膜２２Ａと同様に第１の上部多層磁性膜
２１Ａを、また第２の下部多層磁性膜２２Ｂと同様に第
２の上部多層磁性膜２１Ｂを形成する。
【００４２】続いて、メタルのシャドーマスクを用いた
エッチングを行ない、スルーホール部２４の窓開けを行
なう。そして、メタルのシャドーマスクを用いてＦｅ−
Ａｌ−Ｂ−Ｏを酸素雰囲気中で成膜し、スルーホール部
２４の磁性膜２７（要素２）を充填する。
エッチングを行ない、スルーホール部２４の窓開けを行
なう。そして、メタルのシャドーマスクを用いてＦｅ−
Ａｌ−Ｂ−Ｏを酸素雰囲気中で成膜し、スルーホール部
２４の磁性膜２７（要素２）を充填する。
【００４３】この後、保護膜としての絶縁膜２６ｃを形
成してから、配線用端子の窓開けを行ない完成する。
成してから、配線用端子の窓開けを行ない完成する。
【００４４】なお、磁性膜に磁気異方性を付与するため
に、磁性膜成膜中は、図３の（ａ）のＹ−Ｙ’方向が磁
石のＮ極Ｓ極の方向となるように、シリコン基板２５の
下に永久磁石を配置し、磁性膜に数百Ａ／ｍ程度の異方
性磁界を付与している。
に、磁性膜成膜中は、図３の（ａ）のＹ−Ｙ’方向が磁
石のＮ極Ｓ極の方向となるように、シリコン基板２５の
下に永久磁石を配置し、磁性膜に数百Ａ／ｍ程度の異方
性磁界を付与している。
【００４５】以上のように構成した第２の実施の形態の
薄膜インダククタの直流重畳特性は、２割り程度の磁性
膜の厚さの増加により約１．５倍となり、わずかな厚さ
の増加で扱える電流を１．５倍にすることができた。ま
た、製作時の膜の剥離などの問題は見られなかった。
薄膜インダククタの直流重畳特性は、２割り程度の磁性
膜の厚さの増加により約１．５倍となり、わずかな厚さ
の増加で扱える電流を１．５倍にすることができた。ま
た、製作時の膜の剥離などの問題は見られなかった。
【００４６】
【発明の効果】以上から第１の発明によれば、磁気回路
を構成する各要素に異なる磁性材料を用いるので当該要
素に適した磁性材料を用いることができ、磁性体特性に
適した励磁を行なえるため、コイルに流れた電流により
発生する磁束が効率的に流れ、渦電流並びに漏れ磁束に
よる損失が少なく、高周波特性に優れた３次元的磁気回
路を実現できるようになる。特に、第２の発明のように
両多層磁性膜を低比抵抗・高透磁率系磁性材料で構成
し、スルホール部を高比抵抗系磁性材料で構成すること
により、その効果は顕著となる。
を構成する各要素に異なる磁性材料を用いるので当該要
素に適した磁性材料を用いることができ、磁性体特性に
適した励磁を行なえるため、コイルに流れた電流により
発生する磁束が効率的に流れ、渦電流並びに漏れ磁束に
よる損失が少なく、高周波特性に優れた３次元的磁気回
路を実現できるようになる。特に、第２の発明のように
両多層磁性膜を低比抵抗・高透磁率系磁性材料で構成
し、スルホール部を高比抵抗系磁性材料で構成すること
により、その効果は顕著となる。
【００４７】また、第３の発明によれば、磁性膜全体の
厚さをさほど増やさずに、磁性膜の磁気飽和を回避でき
るため、インダクタの直流重畳特性を向上させることが
できる。これにより、磁性膜形成の時間を短縮できると
ともに、磁性膜の厚さに起因した残留応力による膜の剥
離などが減少し、歩留りも向上する。
厚さをさほど増やさずに、磁性膜の磁気飽和を回避でき
るため、インダクタの直流重畳特性を向上させることが
できる。これにより、磁性膜形成の時間を短縮できると
ともに、磁性膜の厚さに起因した残留応力による膜の剥
離などが減少し、歩留りも向上する。
【００４８】第４の発明によれば、磁性膜に磁気異方性
を付与できるために、コイルに流れる電流により流れる
磁束の方向の磁化に対して、回転磁化モードを用いた低
損失の磁化特性が実現される。
を付与できるために、コイルに流れる電流により流れる
磁束の方向の磁化に対して、回転磁化モードを用いた低
損失の磁化特性が実現される。
【００４９】以上から、本発明を例えば、コンバータや
スイッチング電源に実装した場合には、特性上から半導
体部品のスペックが緩和でき、低損失・低発熱による小
形化ができ、さらにはより一層の高周波化が可能とな
る。
スイッチング電源に実装した場合には、特性上から半導
体部品のスペックが緩和でき、低損失・低発熱による小
形化ができ、さらにはより一層の高周波化が可能とな
る。
【図１】 本発明の第１の実施の形態の薄膜インダクタ
を示す図であって、（ａ）は平面図、（ｂ）は（ａ）の
Ｘ−Ｘ’線断面図である。
を示す図であって、（ａ）は平面図、（ｂ）は（ａ）の
Ｘ−Ｘ’線断面図である。
【図２】 図１に示した薄膜インダクタのインダクタン
スと等価直列抵抗の周波数依存性を示す特性図である。
スと等価直列抵抗の周波数依存性を示す特性図である。
【図３】 本発明の第２の実施の形態の薄膜インダクタ
を示す図であって、（ａ）は平面図、（ｂ）は（ａ）の
Ｘ−Ｘ’線断面図である。
を示す図であって、（ａ）は平面図、（ｂ）は（ａ）の
Ｘ−Ｘ’線断面図である。
【図４】 従来の薄膜インダクタを示す図であって、
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ’線断面図で
ある。
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ’線断面図で
ある。
【図５】 図４に示した従来の薄膜インダクタの漏れ磁
束発生の説明のための説明図である。
束発生の説明のための説明図である。
１：上部多層磁性膜、１ａ：上部多層磁性膜の磁性層、
１ｂ：上部多層磁性膜の絶縁層、２：下部多層磁性膜、
２ａ：下部多層磁性膜の磁性層、２ｂ：下部多層磁性膜
の絶縁層、３：コイル、４：スルーホール部、５：シリ
コン基板、６ａ〜６ｃ：絶縁層、７：漏れ磁束、８：磁
気回路、９：電極、１１：上部多層磁性膜（要素１）、
１２：下部多層磁性膜（要素１）、１３：コイル、１
４：スルーホール部、１５：シリコン基板、１６：層間
絶縁層、１７：スルホール部の磁性膜（要素２）、１
８：磁気回路、１９：電極、２１Ａ：第１の上部多層磁
性膜（要素１）、２１Ｂ：第２の上部多層磁性膜（要素
３）、２２Ａ：第１の下部多層磁性膜（要素１）、２２
Ｂ：第２の下部多層磁性膜（要素３）、２３：コイル、
２４：スルーホール部、２５：シリコン基板、２６：層
間絶縁層、２７：スルホール部の磁性膜（要素２）、２
８：磁気回路、２９：電極。
１ｂ：上部多層磁性膜の絶縁層、２：下部多層磁性膜、
２ａ：下部多層磁性膜の磁性層、２ｂ：下部多層磁性膜
の絶縁層、３：コイル、４：スルーホール部、５：シリ
コン基板、６ａ〜６ｃ：絶縁層、７：漏れ磁束、８：磁
気回路、９：電極、１１：上部多層磁性膜（要素１）、
１２：下部多層磁性膜（要素１）、１３：コイル、１
４：スルーホール部、１５：シリコン基板、１６：層間
絶縁層、１７：スルホール部の磁性膜（要素２）、１
８：磁気回路、１９：電極、２１Ａ：第１の上部多層磁
性膜（要素１）、２１Ｂ：第２の上部多層磁性膜（要素
３）、２２Ａ：第１の下部多層磁性膜（要素１）、２２
Ｂ：第２の下部多層磁性膜（要素３）、２３：コイル、
２４：スルーホール部、２５：シリコン基板、２６：層
間絶縁層、２７：スルホール部の磁性膜（要素２）、２
８：磁気回路、２９：電極。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｆ 41/04 Ｈ０１Ｆ 31/00 Ｄ
Ａ
(72)発明者 柳沢 佳一
東京都新宿区西新宿三丁目19番２号 日
本電信電話株式会社内
(56)参考文献 特開 平７−320939（ＪＰ，Ａ)
特開 平４−151809（ＪＰ，Ａ)
特開 平７−240315（ＪＰ，Ａ)
特開 平７−66050（ＪＰ，Ａ)
特開 平６−215949（ＪＰ，Ａ)
特開 平８−316100（ＪＰ，Ａ)
特開 平６−124843（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 30/00
H01F 17/00
Claims (3)
- 【請求項１】上部多層磁性膜と、下部多層磁性膜と、該
両多層磁性膜で絶縁状態で挟持されたコイルと、該コイ
ルを前記両多層磁性膜で囲むように前記両多層磁性膜を
つなぐスルーホール部とを具備する磁性部品において、 前記両多層磁性膜を低比抵抗・高透磁率系の磁性膜で構
成し、且つ前記スルーホール部を高比抵抗系の磁性膜で
構成したことを特徴とする磁性部品。 - 【請求項２】前記両多層磁性膜の外側に高磁気飽和特性
の別の多層磁性膜を設けたことを特徴とする請求項１に
記載の磁性部品。 - 【請求項３】請求項１又は２のコイルにより発生する磁
束の流れる方向と直交する方向に直流磁界を印加しなが
ら前記請求項１又は２の多層磁性膜および前記スルーホ
ール部の磁性膜を形成することを特徴とする磁性部品の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265396A JP3373350B2 (ja) | 1996-02-16 | 1996-02-16 | 磁性部品およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05265396A JP3373350B2 (ja) | 1996-02-16 | 1996-02-16 | 磁性部品およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223636A JPH09223636A (ja) | 1997-08-26 |
| JP3373350B2 true JP3373350B2 (ja) | 2003-02-04 |
Family
ID=12920826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05265396A Expired - Fee Related JP3373350B2 (ja) | 1996-02-16 | 1996-02-16 | 磁性部品およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3373350B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538620B2 (en) | 2019-07-24 | 2022-12-27 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100517526C (zh) * | 2002-10-31 | 2009-07-22 | 松下电器产业株式会社 | 电感部件和使用它的电子装置 |
| JP2005116666A (ja) * | 2003-10-06 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 磁性素子 |
| US8102236B1 (en) * | 2010-12-14 | 2012-01-24 | International Business Machines Corporation | Thin film inductor with integrated gaps |
| US9859357B1 (en) * | 2016-07-14 | 2018-01-02 | International Business Machines Corporation | Magnetic inductor stacks with multilayer isolation layers |
| KR102163677B1 (ko) * | 2016-09-22 | 2020-10-12 | 애플 인크. | 자성 막들을 이용한 커플링된 인덕터 구조체들 |
-
1996
- 1996-02-16 JP JP05265396A patent/JP3373350B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538620B2 (en) | 2019-07-24 | 2022-12-27 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223636A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sullivan et al. | Design of microfabricated transformers and inductors for high-frequency power conversion | |
| KR960006848B1 (ko) | 평면형 자기소자 | |
| JP4247518B2 (ja) | 小型インダクタ／変圧器及びその製造方法 | |
| Yamaguchi et al. | Sandwich-type ferromagnetic RF integrated inductor | |
| US6175293B1 (en) | Planar inductor | |
| JP3441082B2 (ja) | 平面型磁気素子 | |
| Park et al. | Ultralow-profile micromachined power inductors with highly laminated Ni/Fe cores: application to low-megahertz DC-DC converters | |
| JP2014531742A (ja) | 接着剤を用いて積層したナノコンポジット膜を使用する磁気装置 | |
| JP2020013937A (ja) | 磁気結合型コイル部品及びその製造方法 | |
| JP3373350B2 (ja) | 磁性部品およびその製法 | |
| JPH1140438A (ja) | 平面型磁気素子 | |
| JP2001267155A (ja) | 平面型磁気素子 | |
| JP3540733B2 (ja) | 平面型磁気素子及びそれを用いた半導体装置 | |
| Yun et al. | Microfabrication and characteristics of low-power high-performance magnetic thin-film transformers | |
| Park et al. | Fabrication of high current and low profile micromachined inductor with laminated Ni/Fe core | |
| Allen | MEMS technology for the fabrication of RF magnetic components | |
| JP2001319813A (ja) | インダクティブ素子 | |
| US6873242B2 (en) | Magnetic component | |
| TWI817268B (zh) | 具有硬鐵磁偏置層的磁芯和包含該磁芯的結構 | |
| JP2001102235A (ja) | 平面型磁気素子及びその製造方法 | |
| US20070202359A1 (en) | Magnetic Thin Film For High Frequency, and Method of Manufacturing Same, and Magnetic Device | |
| JPH0677055A (ja) | 平面磁気素子 | |
| JP3195106B2 (ja) | 平面型磁気素子の製造方法 | |
| Sullivan et al. | Batch fabrication of radial anisotropy toroidal inductors | |
| US7432792B2 (en) | High frequency thin film electrical circuit element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |