JP7182766B2

JP7182766B2 - チップインダクタ

Info

Publication number: JP7182766B2
Application number: JP2018238097A
Authority: JP
Inventors: 勉水野; 穎剛卜
Original assignee: Shinshu University NUC
Current assignee: Shinshu University NUC
Priority date: 2018-12-20
Filing date: 2018-12-20
Publication date: 2022-12-05
Anticipated expiration: 2038-12-20
Also published as: JP2020102482A

Description

本発明は、電子回路に用いられるチップインダクタに関し、特に小型モバイル機器やノート型パソコンに代表される小型電子機器の通信部品や電源部品に使用されるチップインダクタに関する。

近年、小型モバイル機器やノート型パソコンに代表される小型電子機器のRF回路はマルチバンド化、多機能化、高機能化に伴い回路構成が複雑化している。そのため、搭載される部品の点数が増加し、個々の部品で発生する損失が小型電子機器全体の効率に大きく影響する。これに伴い、RF回路に使用されるインダクタは高Q値化が求められている。このQ値はインダクタのインダクタンスが高い、または抵抗が低いほど向上する。

従来のチップインダクタでは、例えば、特許文献１に記載されているように磁性体または絶縁体からなる絶縁層であるグリーンシート上に、金属ペーストからなる導体パターンをスクリーン印刷する。それによって導体パターンが形成された1層分のグリーンシート層が形成される。層間で導体パターンを接続することにより導体パターンが螺旋形のコイルを形成するように個々のグリーンシート層の導体パターンをパターニングし、これらのグリーンシート層を積層して圧着し、焼成することにより、積層体の内部にコイルが埋設されたチップインダクタが得られる。

グリーンシートに磁性体を使うと、非磁性絶縁体を用いたグリーンシートにより形成されたチップインダクタよりもインダクタンスが向上し、Q値も向上する。しかしながら、グリーンシートに磁性体を使用すると、高周波では磁性体の損失が増加しQ値が低下する。そのため、高周波で使用するチップインダクタにはグリーンシートとして高周波特性に優れたセラミックを用いる。セラミックはフェライトよりも透磁率が低くインダクタンスも低下するが、抵抗も低下するため高周波においてはセラミックで封止されたチップインダクタの方がQ値が高くなる。

しかし、高周波帯では表皮効果と近接効果と呼ばれる現象により、インダクタに流れる電流が導体端部に集中する。この表皮効果と近接効果は周波数が増加するに伴い、顕著に表れるために高周波帯のチップインダクタにおいて抵抗が大きくなる要因となっている。

このような表皮効果や近接効果による抵抗増大の対策として、例えば、特許文献１には導体パターンを層間で接続するビアの位置を工夫することにより、ビアによって妨害される磁束の度合いを減少させることが記載されている。また、特許文献２では多層構造のオンチップインダクタにおいて、コイルの積層方向の中心部に近い配線層については、表皮効果による導体中の電流の偏りが他の層よりも大きく表れることから、中心部の配線層の厚さを薄くすることで表皮効果を抑制し、インダクタの抵抗を低減させることが記載されている。
また、特許文献３には、磁性体を導体における２つの端部をそれぞれ独立して覆う２つの覆い部に用いることで平角線における導体の電流密度を均一化し、表皮効果を低減することが記載されている。

しかしながら、特許文献１～３は、チップインダクタの特性を部分的に改善させる方法であり、高周波帯においてチップインダクタのQ値を増大させ抵抗を低減させる方法としては十分とはいえない。

特開２００５－１９１１９１号公報特開２０１０－２７８４００号公報特開２０１４―１６３８２８号公報

本発明は、上記事情に鑑み、小型電子機器のRF回路に用いられるチップインダクタの配線で生じる表皮効果や近接効果による高周波損失を低減して、低抵抗でＱ値の高い高性能のチップインダクタを提供することを目的とする。

本発明に係るチップインダクタは、矩形の断面形状を有するコイル導体を備える配線層が、層間に非磁性材からなる絶縁層を介して積層され、前記コイル導体がエッジワイズ状のコイルとして積層体中に埋設されたチップインダクタであって、前記コイル導体の幅方向の両側面部と両端縁部が、コイル導体の全長にわたり、磁性体により被覆れているが、前記磁性体は前記コイル導体の全周を覆わず、前記コイル導体の断面の長辺の導体中央部表面に前記磁性体が覆わない部分があることを特徴とする。

また、前記配線層に形成されたコイル導体が、層間でビアを介して電気的に接続することで、実質的にエッジワイズ状のコイルとして構成され、コイル導体と絶縁層とが積層された形態のチップインダクタとして提供される。

また、前記コイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の中央部に巻線方向に通過する磁性被覆細線が設けられている構成は、内層のコイル導体から生じる磁束が外層のコイル導体に鎖交することを抑制し、コイルの交流抵抗を低減させるように作用することで、チップインダクタの抵抗を低減させ、Q値を向上させる点で有効である。
また、前記磁性被覆細線の構成として、前記配線層の最外層の一巻分のコイル導体について、隣接する配線層に対向するコイル導体の面上に設けた構成は、チップインダクタの抵抗を低減させ、Q値を向上させる上で有効である。なお、最外層とは配線層が積層された積層方向の最上層と最下層の双方を指す。

また、前記配線層の最外層の一巻分のコイル導体について、隣接する配線層と対向するコイル導体の表面とは反対面上に、当該反対面上のコイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の全域が非磁性絶縁体層により被覆され、該非磁性絶縁体層の外面と前記縁部磁性体とを被覆する磁性被覆層が設けられていることにより、さらにチップインダクタの抵抗を低減させ、Q値を向上させることができる。
また、前記コイル導体の幅方向の両端縁部を被覆する縁部磁性体が前記コイル導体を被覆する幅方向の範囲が、コイル導体の幅寸法の０．１～０．２倍に設定されていることにより、チップインダクタの特性を効果的に向上させることができる。

本発明に係るチップインダクタは、配線層が積層された積層構造として構成され、コイル導体の幅方向の両側面部と両端縁部が磁性体により被覆されていることにより、磁束が磁性体に誘導されコイル導体を迂回して分布し、表皮効果や近接効果による高周波損失を低減させ、低抵抗でＱ値の高い高性能のチップインダクタとして提供することができる。

第１～３の実施の形態に係るチップインダクタのコイルの平面図(a)、断面図(b)、斜視図(c)である。第１の実施の形態に係るチップインダクタのコイル部分の断面図である。第２の実施の形態に係るチップインダクタのコイル部分の断面図である。第３の実施の形態に係るチップインダクタのコイル部分の断面図である。実施例１～３のコイルの解析モデルの平面図である。実施例１のコイルの解析モデルの断面図である。実施例２のコイルの解析モデルの断面図である。実施例３のコイルの解析モデルの断面図である。実施例３のチップインダクタの特性（抵抗RのWv依存性）の解析結果を示すグラフである。実施例３のチップインダクタの特性（インダクタンスLのWv依存性）の解析結果を示すグラフである。実施例３のチップインダクタの特性（Q値のWv依存性）の解析結果を示すグラフである。比較例１と実施例１～３のチップインダクタの特性（抵抗R）の解析結果を示すグラフである。比較例１と実施例１～３のチップインダクタの特性（インダクタンスL）の解析結果を示すグラフである。比較例１と実施例１～３のチップインダクタの特性（Q値）の解析結果を示すグラフである。第１の実施の形態のチップインダクタについて磁束とコイル導体の電流密度を解析した結果を示すグラフである。第２の実施の形態のチップインダクタについて磁束とコイル導体の電流密度を解析した結果を示すグラフである。

本発明に係るチップインダクタは、グリーンシートに所定のパターンでコイル導体と磁性体を形成したグリーンシート層を積層し、層間でコイル導体をビア接続することで、コイル導体が全体としてエッジワイズ状のコイルとして形成され、積層体中に埋設されて形成されたものである。チップインダクタの大きさは０．２～１ｍｍ程度であり、コイル導体の導体幅は数十μｍ程度ときわめて微小である。
以下、本発明の実施の形態に係るチップインダクタについて、図面に基づいて説明するが、本発明はここで述べられる実施の形態に限定されるものではない。

図１は、第１～３の実施形態に係るチップインダクタで、積層体中に埋設されるコイル部分の構成を示す。図１ではコイル導体に設ける磁性体と、コイル導体が支持される非磁性絶縁体の部分は図示していない。
図１(a)はコイルの平面図、図１(b)はA－A′線断面図、図１(c)は斜視図である。
コイルは、矩形断面のコイル導体１が渦巻状に巻回された平面型のエッジワイズコイルである。第１～３の実施形態で示すコイルの巻数は３巻であるが本発明のチップインダクタはこの巻数に限定されない。コイル導体は、銀、アルミニウム、銅あるいはマンガン及びニッケルの合金等の金属からなる。

実施形態のチップインダクタは、平面形状がL字形のコイル導体を一組として、長辺と短辺とを連結することにより平面形状が長方形の１ターンのコイル部分を構成したもので、L字形のコイル導体を形成したグリーンシート層を積層しながら、隣接層のコイル導体の端部をビアで接続することにより、エッジワイズ状のコイルとして構成される。
コイル導体を部分的に被覆する磁性体は、コイル導体に位置合わせしてグリーンシートに磁性材（磁性ペースト）を供給することにより形成することができる。

<第１の実施の形態>
図２は、第１の実施形態に係るチップインダクタについて、その特徴的な構成部分を示すため、図１のB－B′線断面図に相当する部位を示したものである。
第１の実施の形態のチップインダクタは、コイル導体１の幅方向の両側面部と両端縁部が、コイル導体１の全長にわたり、磁性体により被覆したものである。コイル導体１の幅方向の両側面部分を被覆する磁性体を側面磁性体２ａ、両端縁部を被覆する磁性体を縁部磁性体２ｂと称する。
側面磁性体２ａ及び縁部磁性体２ｂは、FeSiCrB等の鉄系アモルファス磁性粉を含有する磁性コンポジット材料やフェライト、電磁鋼板、センダスト、パーマロイ、Ni系、Fe系の強磁性材料等で構成することができる。

第１の実施の形態のチップインダクタでは、コイル導体１の両側面および両端縁上に側面磁性体２ａと縁部磁性体２ｂが設けられているため、磁束が側面磁性体２ａと縁部磁性体２ｂに誘導され、コイル導体１を迂回して分布するようになる。また、側面磁性体２ａと縁部磁性体２ｂがコイル導体１の全周を覆わず、コイル導体１の断面の長辺の導体中央部表面が磁性体により覆われていないため、磁性体によってコイル導体１の全周を覆った場合と比べ、コイル導体１の長辺の表面における磁気抵抗が増大し、側面磁性体２ａからコイル導体１を通過しコイル導体１の長辺表面を通る磁束を低減することができる。そのため、コイルの端部における磁束の集中を低減し、渦電流による電流密度の偏りを抑制することができる。

このとき、コイル導体１の長辺における縁部磁性体２ｂの幅は、コイル導体１の幅の０．１～０．２倍であることが好ましい。縁部磁性体２ｂの幅をこのように設定することにより高い抵抗低減効果を得ることができる。この実験結果については後述する。

<第２の実施の形態>
図３は、本発明に係るチップインダクタの第２の実施形態の特徴的構成部分を示す図であり、コイル断面とコイル導体を部分的に被覆する磁性体の構成を示す。本実施形態のチップインダクタにおいて側面磁性体２ａと縁部磁性体２ｂの構成については第１の実施の形態と同様である。第２の実施の形態において特徴とする構成は、チップインダクタの最外層、すなわち最上層と最下層の配線層に磁性被覆細線２ｃを設けたことにある。

磁性被覆細線２ｃは最上層の配線層については、隣接する配線層（下層の配線層）に対向するコイル導体１の表面（コイル導体の下面）に設け、最下層の配線層については、隣接する配線層（上層の配線層）に対向するコイル導体１の表面（コイル導体の上面）に設ける。
このように磁性被覆細線２ｃを、隣接層に対向するコイル導体１の一方の面に設ける理由は、最外層よりも内側に配置されている配線層のコイル導体１の周囲に生じる磁束が最外層の配線層のコイル導体１に鎖交することを抑制させるようにするためである。

図１５は第１の実施の形態のチップインダクタ、図１６は磁性被覆細線２ｃを設けた第２の実施の形態のチップインダクタについて、コイルに通電したときに生じる磁束とコイル導体の電流密度について解析した結果を示す。図１５に示す第１の実施の形態では、中間層のコイル導体から発生する磁束が上層と下層の配線層のコイル導体に鎖交するのに対し、図１６に示す第２の実施の形態では、磁性被覆細線２ｃを設けたことにより、中間層のコイル導体から生じる磁束が上層と下層の配線層のコイル導体に鎖交することが抑制され、上層と下層のコイル導体の電流密度を低減させるように寄与している。

磁性被覆細線２ｃは、図３に示すように、コイル導体１の一方の表面で縁部磁性体２ｂで挟まれた領域の幅方向の中央部に、縁部磁性体２ｂとは離間させて配置する。磁性被覆細線２ｃは下層のコイル導体から生じる磁束を抑制するようにするためのものであるから、ある程度の幅を確保する必要がある。
磁性被覆細線２ｃを設ける範囲はコイルの最外層でコイル導体が一周（１ターン）する範囲である。配線層を積層して形成するチップインダクタでは配線層が２層でコイルが１ターンとなるから、具体的には最外層とその内層の２層の配線層に磁性被覆細線２ｃを設ける。このように、本明細書において、磁性被覆細線２ｃを配線層に設けるという場合は、コイルの１ターンとなる範囲の配線層に設けることを意味する。

図３に示した第２の実施の形態のチップインダクタは、コイルを３層構成（３ターン）とした例である。コイルを４ターン、５ターンといったように、より多層に構成する場合には、最外層のコイル導体に加えて、より内層の配線層のコイル導体にも磁性被覆細線２ｃを設けることが有効になる場合がある。例えば、５ターンのコイルの場合に、中央のコイル導体（３ターン目）を除き、第１、２ターンと、第４、５ターンのコイル導体に磁性被覆細線２ｃを設ける構成とすることもできる。この場合も、第２ターン、第４ターンのコイル導体については、第３ターンのコイル導体に対向するコイル導体の一方の面に磁性被覆細線２ｃを設ければよい。このように、磁性被覆細線２ｃを設ける配線層については、チップインダクタの設計により適宜選択することができる。

<第３の実施の形態>
図４は、第３の実施形態に係るチップインダクタの特徴的構成部分を示す図である。本実施形態のチップインダクタにおける側面磁性体２ａ及び縁部磁性体２ｂと、コイル導体１の表面に設けた磁性被覆細線２ｃの構成については上述した第２の実施の形態における構成と同様である。本実施形態のチップインダクタにおいて、第２の実施の形態のチップインダクタと相違する構成は、最上層と最下層の配線層のコイル導体１について、磁性被覆細線２ｃを設けた面とは反対面上に非磁性絶縁体層３を設け、非磁性絶縁体層３の外面と縁部磁性体２ｂとを被覆する磁性被覆層２ｄを設けた点にある。

非磁性絶縁体層３は隣接する配線層と対向するコイル導体１の表面とは反対面上で、コイル導体１の両端縁を被覆する縁部磁性体２ｂにより挟まれたコイル導体１の表面の全域を被覆するように設ける。非磁性絶縁体層３は磁性被覆層２ｄをコイル導体１の表面から離間させて配置するためのものであり、縁部磁性体２ｂと同一程度の厚さに設ければよい。
非磁性絶縁体層３は、セラミック、SiO₂やアルミナ、高分子樹脂材料等によって構成される。なお、非磁性絶縁体層３は、常磁性又は反磁性であって抵抗率が１０^８Ωm以上の絶縁性の物質によって構成されればよく、空気等の気体（空隙とする）であってもよい。

本実施形態のチップインダクタは、最外層の縁部磁性体２ｂによって挟まれた領域を非磁性絶縁体層３により被覆したことにより、側面磁性体２ａからコイル導体１を通過し、コイル導体１の表面を幅方向に通る磁束を低減する第１、第２の実施の形態と同様の作用効果を得ることができる。また、非磁性絶縁体層３を被覆するように磁性被覆層２ｄを設けることで、第１、第２の実施の形態に比べて磁性体をより多く装荷したことにより、第１、第２の実施の形態のチップインダクタと比べてインダクタンスを増加させることができ、チップインダクタの性能を表すＱ値を向上させることが可能となる。

<シミュレーション解析モデル>
以下、本発明に係るチップインダクタを実施・適用した場合のシミュレーション結果について述べるが、本発明はここで述べられる適用例に限定されるものではない。

本発明に係るチップインダクタのシミュレーションによる結果を説明する前に、まず、インダクタの特性(抵抗、インダクタンス、Q値)について解析するためのシミュレーションモデルについて説明する。シミュレーション用の解析ソフトには、電磁解析ソフトウェアのANSYS Maxwell（登録商標）を用いた。表１に解析の諸条件をまとめる。

図５は、コイルの計算モデルを説明する図である。ただし、図５はコイル導体のみを示したもので、コイル導体に設ける磁性体については図示していない。コイル導体は、抵抗率１．７２×１０^－８Ωmの銅材を想定している。コイルは巻数が３回巻のエッジワイズコイルで円形巻とした。コイルの外径（直径）をOD、内径（直径）をIDとする。

<チップインダクタへの適用>
本発明に係るチップインダクタの特性についてシミュレーション解析する際には、適用する磁性体の厚さやコイル導体上の長さをパラメータとしてコイル特性(抵抗、インダクタンス、Q値)を計算する。コイルの内径IDを０．４３mm、外径ODを０．６１ mm、コイルに通電する交流電流の周波数を１００MHzとした。

図６は、チップインダクタの第１の実施の形態に対応する解析モデル１を示したもので、図５のA－A′線断面図に相当する。図６ではコイル導体１に加えて側面磁性体２ａと縁部磁性体２ｂをあわせて示す。図６においてコイル導体１の幅W1は６０μm、コイル導体１の厚さD1は１２μm、コイル導体１の層間の距離T1は２４μmとした。また、側面磁性体２ａの厚さと縁部磁性体２ｂの厚さをDv、縁部磁性体２ｂのコイル導体１の側面位置からの長さ（幅）をWvとした。

図７は、チップインダクタの第２の実施の形態に対応する解析モデル２を示す。図７における解析モデルのコイル導体１の幅W1、コイル導体１の厚さD1、コイル導体１の層間距離T1は図６に示したモデルと同一である。また、側面磁性体２ａの厚さ及び縁部磁性体２ｂの厚さをDv、縁部磁性体２ｂの幅をWvとした。また、コイル導体１の表面に設ける磁性被覆細線２ｃの幅を2Wvとした。磁性被覆細線２ｃの厚さはDvである。磁性被覆細線２ｃの幅を2Wvとしたのは、２層目のコイル導体の磁束が最上層と最下層のコイル導体に鎖交する作用を低減するには、コイル導体の表面をある程度の幅で被覆する必要があるからである。

図８は、チップインダクタの第３の実施の形態に対応する解析モデル３を示す。図８において、コイル導体１の幅W1、コイル導体１の厚さD1、コイル導体１の層間距離T1は図６に示したモデルと同一である。また、側面磁性体２ａ、縁部磁性体２ｂの厚さをDv、縁部磁性体２ｂの幅をWv、磁性被覆細線２ｃの幅2Wv、磁性被覆細線２ｃの厚さDvについては実施の形態２と同一である。非磁性絶縁体層３の厚さDv、磁性被覆層２ｄの厚さをDvとした。

<解析モデル３についての計算結果>
図９～図１１は、チップインダクタの第３の実施の形態に対応する解析モデル３について、抵抗Ｒ、インダクタンスＬ及びＱ値のWv依存性について解析した結果を示す。

図９に示す抵抗値についての解析結果から、Dv =７μm以下とすると、すべてのDvの値に対して磁性体を配置しない場合と比較してインダクタの抵抗を下回ることが分かる。特に、コイル導体１の幅W1に対してWvが０．１～０．２倍のとき（Wvが５μm以上１０μm以下のとき)における抵抗低減効果が顕著になることが分かる。

図１０に示すインダクタンスについての解析結果は、WvおよびDvの増加に伴い、磁性体を配置していない場合と比べてインダクタンスが増加することを示す。

図１１に示すQ値についての解析結果は、Q値はWvが１０μmのときそれぞれのDvの値に対し最大となり、DvとWvがともに１０μmの時に最大となる。また、WvとDvの値のいずれの場合においても、磁性体が配置されていないインダクタよりもQ値が向上することを示す。

<解析モデル１～３についての計算結果>
図６～８の解析モデル１～３（実施例１～３）について、抵抗R、インダクタンスL、Q値について解析した結果を図１２～１４に示す。
図中で比較例１とあるのは、図６に示す解析モデル１のコイルと同一形態で磁性体を配置していないコイルについての解析結果である。
図１２～１４には、比較例１、実施例１、実施例２、実施例３について、それぞれWvを１０μm、Dvを７μmとしたときの計算結果を示す。
なお、Wvを５μm、１０μm、１５μmとし、Dvを５μm、７μm、１０μmとして、Q値を計算した結果、実施例１、実施例２についてはWvを１０μm、Dvを７μm、実施例３についてはDvとWvがともに１０μmとした場合が最もQ値が高くなった。

図１２～１４に示す計算結果は、コイルに磁性体を設けていない比較例１と比較して、磁性体を設けた実施例１～３は、いずれも抵抗が低減し、インダクタンスが増加し、Q値が向上することを示し、コイルに磁性体を設けることで特性が改善することを示している。
また、図１４に示す計算結果は、実施例３は、実施例１、実施例２と比較してより高いQ値が得られ、チップインダクタとしての特性がさらに改善されることを示す。

本発明に係るチップインダクタは、小型モバイル機器のRF回路やＤＣ／ＤＣコンバータ等の電源におけるインダクタに利用可能である。

１コイル導体
２ａ側面磁性体
２ｂ縁部磁性体
２ｃ磁性被覆細線
２ｄ磁性被覆層
３非磁性絶縁体層

Claims

矩形の断面形状を有するコイル導体を備える配線層が、層間に非磁性材からなる絶縁層を介して積層され、前記コイル導体がエッジワイズ状のコイルとして積層体中に埋設されたチップインダクタであって、
前記コイル導体の幅方向の両側面部と両端縁部が、コイル導体の全長にわたり、磁性体により被覆されているが、
前記磁性体は前記コイル導体の全周を覆わず、前記コイル導体の断面の長辺の導体中央部表面に前記磁性体が覆わない部分があることを特徴とするチップインダクタ。
前記配線層に形成されたコイル導体が、層間でビアを介して電気的に接続され、実質的にエッジワイズ状のコイルとして構成されていることを特徴とする請求項１記載のチップインダクタ。
前記コイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の中央部に巻線方向に通過する磁性被覆細線が設けられていることを特徴とする請求項１または２記載のチップインダクタ。
前記配線層の最外層の一巻分のコイル導体について、
隣接する配線層に対向するコイル導体の面上に、前記磁性被覆細線が設けられていることを特徴とする請求項３記載のチップインダクタ。
前記配線層の最外層の一巻分のコイル導体について、隣接する配線層と対向するコイル導体の表面とは反対面上に、当該反対面上のコイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の全域が非磁性絶縁体層により被覆され、
該非磁性絶縁体層の外面と前記縁部磁性体とを被覆する磁性被覆層が設けられていることを特徴とする請求項３または４記載のチップインダクタ。
前記コイル導体の幅方向の両端縁部を被覆する縁部磁性体が前記コイル導体を被覆する幅方向の範囲が、コイル導体の幅寸法の０．１～０．２倍に設定されていることを特徴とする請求項１～５のいずれか一項記載のチップインダクタ。