KR101853129B1 - 적층형 파워인덕터 - Google Patents

Abstract

본 발명은 적층형 파워인덕터에 관한 것으로, 상기한 목적들을 달성하기 위한 본 발명의 실시 예에 따른 적층형 파워인덕터는 페라이트로 형성된 자성체층과, 상기 자성체층의 상부에 양단이 엇갈린 고리 형상으로 형성된 도체 패턴과, 상기 자성체층이 적층되어 형성된 적층체 및 상기 적층체의 양단에 형성되어 상기 도체 패턴과 전기적으로 접속된 외부전극을 포함하는 적층형 파워인덕터를 제공한다.
본 발명에 따르면 양단이 엇갈리도록 1턴의 길이로 주회하여 형성된 내부 도체 패턴을 통하여 동일한 인덕턴스를 가지는 인덕터의 구현시 소형화, 슬림화가 가능하며, 동일한 크기의 인덕터 구현 시보다 높은 인덕턴스를 구현할 수 있는 이점이 있다.

Description

적층형 파워인덕터{MULTILAYER POWER INDUCTOR}

본 발명은 적층형 파워인덕터에 관한 것으로, 더욱 상세하게는 하나의 자성체층에 1턴의 전극 패턴을 형성함으로써, 설계효율을 높일 수 있는 적층형 파워인덕터에 관한 것이다.

적층형 파워인덕터는 주로 휴대기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 개발방향은 소형화, 고전류화, 낮은 직류저항 등에 맞추어져 있다. 현재 DC-DC 컨버터의 고주파화 및 소형화에 따라 기존의 권선형 초크 코일(Choke Coil)을 대신하여 적층형 파워인덕터의 사용이 증대되고 있다.

여기서, 적층형 파워인덕터는 내부 도체 패턴이 형성된 복수개의 자성체층(그린시트)을 적층한 구조를 가지며, 내부 도체 패턴은 각 자성체층에 형성된 도전성 비아에 의해 순차적으로 접속되어 적층체의 내부에 코일을 형성하며, 적층체의 양단부에 외부 전극을 마련하여 내부 도체 패턴의 단부와 접속하는 구조로 형성된다.

그러나, 인덕터는 전기 회로의 사양에 의해 여러가지 인덕턴스가 요구되기 때문에 많은 종류의 인덕터가 필요하였다. 이때, 인덕터의 인덕턴스는 내부에 형성되는 코일의 권취수에 따라 변화시킬 수 있기 때문에 적층형 파워인덕터의 내부 도체 패턴의 형상이나 적층 순서 등에 관하여 여러가지 기술이 제안된바 있다.

도 1은 종래의 적층형 파워인덕터의 도체 패턴을 나타낸 사시도이다.

도 1a에서 보는 바와 같이, 적층형 파워인덕터의 내부 도체 패턴은 'ㄷ'자형 혹은 반원형의 1/2턴의 도체 패턴(11)과 상기 도체 패턴과 반대방향으로 형성된 도체 패턴이 형성된 자성체층(10)를 적층하는 구성이 있다. 이때, 외부 전극에 연결되는 리드가 있는 도체 패턴과, 그 이외의 대략 1/2턴의 도체 패턴의 2종류로 형성되어 한 층에 1/2턴만 구현하여 두층을 연결하여 적층시 1턴이 구현되므로 많은 적층 매수가 필요하게 되어 두께와 공정이 증가하는 문제점이 있다. 또한, 도 1b에서 보는 바와 같이, 'ㄷ'자형의 3/4턴의 도체 패턴(12)이 형성된 자성체층(10)을 90°씩 회전시키면서 적층하는 구성으로 구현될 수 있으나, 이와 같은 구성도 많은 적층 매수가 필요하며, 코일축에 수직인 면이 직사각형인 경우에는 적용할 수 없는 문제점이 있다. 이를 극복하기 위하여, 도 1c와 같이, 한 층에 1턴이 구현되는 1/1턴의 도체 패턴(13)이 형성된 자성체층(10)을 적층하는 구조가 있으나, 도 2와 같이, 동일층 내에서 쇼트를 방지하기 위하여 일단부가 내측으로 절곡되어 겹쳐진 형태로 형성되어 A부분 만큼의 면적손실이 발생하므로 오히려 설명한 1/2턴 도체 패턴 또는 3/4 도체 패턴 보다 효율이 떨어지게 되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 적은층의 내부 도체 패턴을 구현하면서 소형화 및 슬림화가 가능한 적층형 파워인덕터를 제공하는데 그 목적이 있다.

페라이트로 형성된 자성체층과, 상기 자성체층의 상부에 양단이 엇갈린 고리 형상으로 형성된 도체 패턴과, 상기 자성체층이 적층되어 형성된 적층체 및 상기 적층체의 양단에 형성되어 상기 도체 패턴과 전기적으로 접속된 외부전극을 포함할 수 있다.

상기 도체 패턴은 하나의 자성체층에 1턴으로 형성될 수 있다.

상기 도체 패턴의 양단은 일측이 돌출된 돌출부가 서로 이격되어 엇갈리도록 형성될 수 있다.

상기 도체 패턴은 양단이 계단 형상으로 단차진 단차부가 서로 이격되어 엇갈리도록 형성될 수 있다.

상기 적층된 자성체층 사이에 삽입되며 비자성체 재질인 갭층을 더 포함할 수 있다.

상술한 바와 같이 본 발명의 실시예에 따른 적층형 파워인덕터는 양단이 엇갈리도록 1턴의 길이로 주회하여 형성된 내부 도체 패턴을 통하여 동일한 인덕턴스를 가지는 인덕터의 구현시 소형화, 슬림화가 가능하며, 동일한 크기의 인덕터 구현시 보다 높은 인덕턴스를 구현할 수 있는 이점이 있다.

도 1은 종래의 적층형 파워인덕터의 도체 패턴을 나타낸 사시도.
도 2는 도 1c 의 문제점을 나타낸 평면도.
도 3은 본 발명의 실시예에 따른 적층형 파워인덕터를 나타낸 사시도.
도 4는 도 3에 도시된 적층형 파워인덕터의 분해사시도.
도 5는 본 발명의 다른 실시예에 따른 적층형 파워인덕터을 나타낸 사시도.
도 6은 도 5에 도시된 적층형 파워인덕터를 나타낸 측면도.

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.

본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.

도 3은 본 발명의 실시예에 따른 적층형 파워인덕터를 나타낸 사시도이고, 도 4는 도 3에 도시된 적층형 파워인덕터의 분해사시도이다.

도 3 및 도 4에서 보는 바와 같이, 본 발명의 실시예에 따른 적층형 파워인덕터는 페라이트로 형성된 자성체층(110)과, 상기 자성체층(110)의 상부에 양단이 엇갈린 고리 형상으로 형성된 도체 패턴(111)과, 상기 자성체층(110)이 적층되어 형성된 적층체(100) 및 상기 적층체(100)의 양단에 형성되어 상기 도체 패턴(111)과 전기적으로 접속된 외부전극(130)을 포함할 수 있다.

상기 적층체(100)는 다수개의 자성체층(110)이 적층되어 형성되는데, 자성체층(110)은 전기절연의 성질을 가지는 사각형 형상의 페라이트(예를 들면, Ni-Zn-Cu페라이트 또는 Ni-Zn페라이트 등)로 형성될 수 있으며, 상부에 도체 패턴(111)이 형성된다. 이때, 도체 패턴(111)은 Ag와 같은 도전성 재료로 통상적인 스크린 인쇄법을 통해 형성될 수 있다.

또한, 도체 패턴(111)은 평면으로 보았을 시 하나의 자성체층(110) 상에 있어서 1턴의 길이로 주회하는 고리 형상의 패턴으로 형성될 수 있으며, 양단의 일부가 엇갈리는 교차부(112)가 형성될 수 있다.

더욱 상세하게는, 일측이 개구된 사각형 형상으로 양단이 대응되도록 형성될 수 있으며, 대응되는 양단에는 일측이 돌출된 돌출부(113)가 형성될 수 있다. 여기서, 상기 양단에 형성된 돌출부(113)는 서로 접속되어 쇼트가 발생하는 것을 방지하기 위하여 이격되어 엇갈리도록 형성되는 것이 바람직하다.

이러한 구조의 도체 패턴(111)은 종래의 하나의 자성체층에 1턴 길이의 도체 패턴이 형성된 구조와 같이 도체 패턴이 겹쳐지는 영역(A)이 없기 때문에 종래의 하나의 자성체층에 1턴 길이의 도체 패턴이 형성된 구조에서 발생하는 면적손실을 줄여 높은 인덕턴스를 얻을 수 있으므로 설계효율을 높일 수 있는 이점이 있다.

또한, 상기 돌출부(113)에는 이웃하게 적층된 자성체층(110)의 도체 패턴(111)과 접촉되는 비아홀도체(114)가 형성될 수 있다. 여기서, 상기 비아홀도체(114)는 도체 패턴(111)과 동일한 재질로 형성되며, 서로 다른 측에 형성된 돌출부(113)와 접촉되도록 형성된다. 예를 들어, 비아홀도체(114)는 한층에 형성된 도체 패턴(111)의 일측 돌출부(113)와 이웃하게 적층된 자성체층(110)의 타측 돌출부(113)가 접촉되도록 형성되는 것이 바람직하다.

한편, 상기 적층체(100)의 최상층에 적층되는 자성체층(110)에는 외부전극(130)과 전기적으로 접속될 수 있도록 리드패턴(미도시)이 형성될 수 있고, 최하층에 적층되는 자성체층(110)에도 외부전극(130)과 전기적으로 접속될 수 있도록 리드패턴(미도시)이 형성될 수 있다. 이때, 리드패턴은 통상의 스크린 인쇄법으로 형성될 수 있다. 또한, 리드패턴은 서로 다른 측의 외부전극(130)과 접속되도록 형성되는 것이 바람직하다.

아울러, 본 발명의 적층체(100)는 갭(Gap)층(미도시)을 더 포함할 수 있다. 갭층은 바자성체 재질로 형성되며 상기 자성체층(110) 사이에 삽입되어 자속을 차단하는 역할을 하므로 인덕턴스의 변화율을 감소시킬 수 있다.

도 5는 본 발명의 다른 실시예에 따른 적층형 파워인덕터의 적층체를 나타낸 사시도이고, 도 6은 도 5에 도시된 적층체를 나타낸 측면도이다.

도 5 및 도 6에서 보는 바와 같이, 본 발명의 다른 실시예에 따른 적층형 파워인덕터의 적층체(200)는 앞서 설명한 실시예와 마찬가지로 양단이 엇갈린 고리 형상으로 형성된 도체 패턴(211)이 형성된 자성체층(210)이 적층되고, 이웃하게 적층되는 자성체층(210)의 도체 패턴(211)이 비아홀도체(214)에 의해 전기적으로 접속되어 형성될 수 있다.

여기서, 상기 도체 패턴(211)은 평면으로 보았을 시 하나의 자성체층(210) 상에 있어서 1턴의 길이로 주회하는 고리 형상의 패턴으로 형성될 수 있다. 또한, 상기 도체 패턴(211)은 소정의 두께를 가지도록 형성될 수 있으며, 도체 패턴(211)의 양단에는 계단 형상으로 단차지게 형성된 단차부(213)가 서로 대응되도록 형성될 수 있다.

이때, 상기 양단에 대응되도록 형성된 단차부(213)는 접속되어 쇼트가 발생하는 것을 방지하기 위하여 이격되어 엇갈리도록 형성되는 것이 바람직하다.

또한, 본 실시예에서는 도체 패턴(211)의 양단부가 계단 형상으로 단차지게 형성된 것으로 설명하였으나, 양단부가 대응되도록 경사지게 형성될 수도 있다.

따라서, 하나의 자성체층에 양단이 엇갈리도록 1턴의 길이로 도체 패턴이 형성됨으로써, 적층되는 자성체층의 갯수를 줄일 수 있으므로 동일한 인덕턴스를 가지는 인덕터의 구현시 소형화, 슬림화가 가능하며, 동일한 크기의 인덕터 구현시 보다 높은 인덕턴스를 구현할 수 있는 이점이 있다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.

그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100, 200 : 적층체 110, 210 : 자성체층
111, 211 : 도체 패턴 112 : 교차부
113 : 돌출부 114, 214 : 비아홀도체
130 : 외부전극 213 : 단차부

Claims (5)

1. 페라이트로 형성된 자성체층;
   상기 자성체층의 상부에 양단이 엇갈린 고리 형상으로 형성된 도체 패턴;
   상기 도체 패턴이 형성된 상기 자성체층이 적층되어 형성된 적층체; 및
   상기 적층체의 양단에 형성되어 상기 도체 패턴과 전기적으로 접속된 외부전극;을 포함하며,
   상기 도체 패턴은 양단이 계단 형상으로 단차진 단차부가 서로 이격되어 엇갈리도록 형성되는 적층형 파워인덕터.
2. 제1항에 있어서,
   상기 도체 패턴은 자성체층에 1턴으로 형성되는 적층형 파워인덕터.
3. 제1항에 있어서,
   상기 도체 패턴의 양단은 일측이 돌출된 돌출부가 서로 이격되어 엇갈리도록 형성되는 적층형 파워인덕터.
4. 삭제
5. 제1항에 있어서,
   상기 적층된 자성체층 사이에 삽입되며 비자성체 재질인 갭층을 더 포함하는 적층형 파워인덕터.

Images