KR101853135B1 - 적층형 파워인덕터 및 이의 제조 방법 - Google Patents

Abstract

본 발명에 의한 적층형 파워인덕터는 복수의 바디시트가 적층된 적층체와, 상기 바디시트에 형성되며 상기 적층체의 측면으로 노출되도록 형성되는 내부전극패턴과, 상기 내부전극패턴의 노출부를 보호하는 씰링부 및 상기 내부전극패턴의 조합으로 형성된 코일부의 양 끝단과 전기적으로 연결되는 외부전극을 포함하여, 코일부의 내부 면적을 40~50% 이상 증대시킬 수 있으므로 자속이 흐를 수 있는 공간을 충분히 확보할 수 있다. 따라서, 인덕터의 초기 용량을 향상시킬 수 있으며, 직류 바이어스 포화 지점의 용량을 증가시킬 수 있다. 또한, 코일부의 외측에 위치하게 되는 자성체의 면적이 좁아지게 되는 효과가 있으므로 자속의 흐름이 근본적으로 차단되고 자속의 포화가 효과적으로 지연되는 장점이 있다.

Description

적층형 파워인덕터 및 이의 제조 방법{Multilayer power inductor and method of manufacturing the same}

본 발명은 파워인덕터(Power inductor)에 관한 것으로, 보다 상세하게는 내부전극이 인쇄된 복수의 바디시트가 적층됨으로써 코일부를 형성하는 적층형 파워인덕터 및 이의 제조 방법에 관한 것이다.

적층형 인덕터는 주로 휴대기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 개발방향은 소형화, 고전류화, 낮은 직류저항 등에 맞추어져 있다. 현재 DC-DC 컨버터의 고주파화 및 소형화에 따라 기존의 권선형 초크 코일(Choke Coil)을 대신하여 적층형 파워인덕터의 사용이 증대되고 있다.

특히 파워파워인덕터의 경우 페라이트의 자화를 지연시켜 고전류 환경에서 인덕턴스 특성을 유지시키는 특성을 가지고 있다. 자화를 지연시키는 방법으로는 비자성체 물질을 자속이 흘러가는 경로 중앙에 배치하는 방법과 자성체 미분을 비자성체로 아이솔레이션(isolation) 시키는 방법 등이 사용된다.

적층형 파워파워인덕터의 경우 고온에서 전극과 함께 페라이트 바디를 동시 소결하여야 하므로 층과 층 사이에 비자성체를 넣는 방법이 주로 사용되고 있는데, 이러한 방법은 권선형에 비해 가격과 신뢰성에서 우수하지만 바이어스(bias) 특성이 좋지 않은 단점을 가지고 있다.

현재 파워인덕터의 주요 사용처인 스마트폰의 디스플레이가 커지고 어플리케이션 프로세서의 동작 속도가 빨라지면서 배터리 소모가 증대되고 있어 DC-DC 컨버터의 효율이 중요해지는 동시에 고전류 파워인덕터의 필요성이 높아지고 있다.

고전류 환경에서 사용되는 파워인덕터는 내부 회로에 사용되는 내부전극의 선폭이 넓고 두껍게 설계된다. 또한 비자성체 사용으로 용량(인덕턴스)을 확보하기 어렵기 때문에 최대한 코일을 크게 돌리는게 유리한데, 그로 인해 칩의 가장자리 마진부가 내부전극의 단차로 인해 벌어져 불량이 발생하기 쉽다.

도 1은 종래의 적층형 파워인덕터의 내부전극을 나타낸 도면으로 A는 내부전극패턴에 의한 코일을 크게 형성하기 위해 내부전극패턴을 확장하는 방향을 나타낸 것이고, B는 내부전극패턴의 선폭을 나타낸 것이다. 도시된 바와 같이 코일을 크게 형성할수록 바디시트의 마진부(C)가 줄어들게 되고 내부전극패턴의 단차로 인하여 칩의 가장자리부가 벌어지는 불량이 발생하게 된다. 따라서, 내부전극패턴에 의한 코일을 크게 형성함으로써 인덕터의 용량을 확보하는 방법에는 한계가 있다.

본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 내부전극패턴에 의한 코일을 최대한 크게 형성함으로써 용량을 확보할 수 있는 적층형 파워인덕터 및 이의 제조 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 적층형 파워인덕터는, 복수의 바디시트가 적층된 적층체와, 상기 바디시트에 형성되며 상기 적층체의 측면으로 노출되도록 형성되는 내부전극패턴과, 상기 내부전극패턴의 노출부를 보호하는 씰링부 및 상기 내부전극패턴의 조합으로 형성된 코일부의 양 끝단과 전기적으로 연결되는 외부전극을 포함할 수 있다.

또한, 상기 씰링부는 자성체 재질일 수 있으며, 특히 자성체 분말인 MC(Metal Composite)일 수 있다.

아울러, 상기 내부전극패턴은 상기 적층체의 양측면으로 노출될 수 있으며,

덧붙여, 상기 적층형 파워인덕터는 상기 적층된 바디시트 사이에 삽입되며 비자성체 재질인 갭층을 더 포함할 수 있다.

한편, 본 발명에 의한 적층형 파워인덕터의 제조 방법은 바디시트의 측면 모서리와 맞닿도록 내부전극패턴을 인쇄하는 단계와, 복수의 상기 바디시트를 적층하는 단계와, 상기 적층된 바디시트의 측면에 씰링부를 형성하는 단계 및 상기 내부전극패턴의 조합으로 형성되는 코일부의 양 끝단과 전기적으로 연결되는 외부단자를 형성하는 단계를 포함할 수 있다.

또한, 상기 씰링부를 형성하는 단계는 자성체 재질로 씰링부를 형성할 수 있으며, 특히 자성체 분말인 MC(Metal Composite)를 도포하여 씰링부를 형성할 수 있다.

그리고, 상기 내부전극패턴을 인쇄하는 단계는 상기 내부전극패턴을 상기 바디시트의 양측면 모서리와 맞닿도록 인쇄할 수 있으며, 상기 씰링부를 형성하는 단계는 상기 적층된 바디시트의 양측면에 씰링부를 형성할 수 있다.

덧붙여, 상기 적층형 파워인덕터의 제조 방법은 상기 바디시트를 적층하는 단계 이전에 상기 바디시트의 사이에 갭층을 삽입하는 단계를 더 포함할 수 있다.

본 발명에 의한 적층형 파워인덕터 및 이의 제조 방법에 따르면, 코일부의 내부 면적을 40~50% 이상 증대시킬 수 있으므로 자속이 흐를 수 있는 공간을 충분히 확보할 수 있다. 따라서, 인덕터의 초기 용량을 향상시킬 수 있으며, 직류 바이어스 포화 지점의 용량을 증가시킬 수 있다.

또한, 코일부의 외측에 위치하게 되는 자성체의 면적이 좁아지게 되는 효과가 있으므로 자속의 흐름이 근본적으로 차단되고 자속의 포화가 효과적으로 지연되는 장점이 있다.

도 1은 종래의 적층형 파워인덕터의 내부전극을 나타낸 도면,
도 2는 본 발명에 의한 적층형 파워인덕터를 나타낸 사시도,
도 3은 도 2에 도시된 적층형 파워인덕터의 측면도,
도 4는 도 2에 도시된 적층형 파워인덕터의 분해사시도,
도 5는 도 4에 도시된 내부전극패턴을 나타낸 도면,
도 6 및 도 7은 바디시트의 마진에 따른 직류 바이어스 특성을 나타낸 그래프이다.

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.

본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.

도 2는 본 발명에 따른 적층형 파워인덕터를 나타낸 사시도, 도 3은 도 2에 도시된 적층형 파워인덕터의 측면도, 도 4는 도 2에 도시된 적층형 파워인덕터의 분해사시도이다.

도 2 내지 도 4를 참조하면 본 발명에 따른 적층형 파워인덕터(100)는 적층체(110), 내부전극패턴(117), 씰링부(130) 및 외부전극(120)을 포함할 수 있다.

상기 적층체(110)는 페라이트 재질의 바디시트(115)가 여러 층으로 적층되어 만들어진다. 일반적으로 페라이트는 자성이 있는 세라믹 같은 물질로 자기장에 대한 투과성이 크고 전기저항이 높은 성질을 가지고 있어 다양한 종류의 전자부품에 사용된다.

상기 바디시트(115)는 얇은 판 형상으로 만들어지며 이 바디시트(115)의 상면에 내부전극패턴(117)이 형성된다. 이 바디시트(115)를 여러 층으로 적층함으로써 내부전극패턴(117)이 상하로 조합되며, 이 조합된 내부전극패턴(117)을 통해 코일부가 만들어진다.

그리고, 상기 적층체(110)에는 외부전극(120)이 위치하며 이 외부전극(120)은 상기 코일부의 양 끝단과 전기적으로 연결된다. 즉, 적층체(110)의 내부에 위치한 코일부는 상기 외부전극(120)을 통해 외부와 전기적으로 연결된다.

여기서, 상기 내부전극패턴(117)은 적층체(110)의 측면으로 노출되도록 형성될 수 있다. 다시 말하면, 내부전극패턴(117)이 바디시트(115)의 측면 모서리에 맞닿도록 형성되어 바디시트(115)가 적층되면 적층체(110)의 측면으로 노출되는 것이다.

도 5는 도 4에 도시된 내부전극패턴(117)을 나타낸 도면으로 바디시트(115)의 측면 모서리(가장자리)와 맞닿는 부분에 내부전극패턴(117)을 형성함으로써 코일부의 직경을 최대한 크게 할 수 있는 효과가 있다.

한편, 상기와 같이 내부전극패턴(117)이 바디시트(115)의 측면 모서리와 맞닿는 부분에 형성되면 내부전극패턴(117)의 단차로 인하여 적층체(110)의 가장자리가 벌어지게 되고 내부전극패턴(117)이 적층체(110)의 외부로 노출되는 문제점이 발생하게 된다.

본 발명에서는 이와 같은 문제점을 해결하기 위하여 적층체(110)의 외부로 노출된 내부전극패턴(117)을 보호하기 위한 씰링부(130)를 더 포함한다. 씰링부(130)는 적층체(110)의 측면에 형성되어 적층체(110)의 벌어진 부분으로 노출된 내부전극패턴(117)을 밀봉/보호하는 역할을 한다.

이와 같이, 본 발명은 바디시트(115)의 면적을 모두 활용하여 코일부를 최대한 크게 형성할 수 있도록 함으로써 코일부의 내부 면적을 40~50% 이상 증대시킬 수 있으므로 자속이 흐를 수 있는 공간을 충분히 확보할 수 있다.

따라서, 인덕터의 초기 용량을 향상시킬 수 있으며, 직류 바이어스 포화 지점의 용량을 증가시킬 수 있다. 또한, 코일부의 외측에 위치하게 되는 자성체의 면적이 좁아지게 되는 효과가 있으므로 자속의 흐름이 근본적으로 차단되고 자속의 포화가 효과적으로 지연된다.

여기서, 상기 씰링부(130)는 자성체 재질을 사용할 수 있다. 자성체 재질을 사용함으로써 MS(Mgnetic saturation)가 높아져 바이어스 특성을 개선할 수 있다. 특히 씰링부(130)의 재료로 자성체 분말 재료인 MC(Metal Composite)를 사용함으로써 본 발명의 적층형 파워인덕터(100)의 신뢰성을 더욱 향상시킬 수 있다.

한편, 상기 내부전극패턴(117)은 상기 적층체(110)의 양측면으로 모두 노출되도록 형성될 수 있다. 내부전극패턴(117)이 적층체(110)의 양측면으로 모두 노출되도록 함으로써 일측면으로만 내부전극패턴(117)이 노출되는 경우에 비해 코일부의 직경을 최대한 크게 할 수 있는 장점이 있다. 이에 따라, 상기 씰링부(130)도 노출된 내부전극패턴(117)을 보호하기 위해 적층체(110)의 양측면에 모두 형성될 수 있다.

덧붙여, 상기 적층형 파워인덕터(100)는 적층된 바디시트(115) 사이에 삽입되며 비자성체 재질인 갭층을 더 포함할 수 있다. 갭층은 바자성체 재질로 형성되며 상기 바디시트(115) 사이에 삽입되어 자속을 차단하는 역할을 한다.

도 6 및 도 7은 바디시트의 마진(도 1의 C 참조)에 따른 바이어스 특성을 나타낸 그래프로써, 바디시트에 150㎛의 마진(C)이 형성된 적층형 인덕터의 양 측면을 절단하면서 바이어스 특성을 평가하는 방법을 사용하였다.

그래프에서 '◇'는 인덕터의 양측면을 절단하기 전의 바이어스 특성이며, '■'는 인덕터의 양측면을 절단하여 마진(C)이 100㎛인 경우의 바이어스 특성, '△'는 마진(C)이 50㎛인 경우의 바이어스 특성, '○'는 마진(C)이 0㎛인 경우 즉 내부전극패턴(117)이 노출된 경우의 바이어스 특성을 나타낸다.

먼저 도 6은 바디시트의 마진(C)에 따른 인덕터의 초기 용량과 포화자화시의 용량을 나타낸 것으로, 인덕터의 초기 용량은 바디시트(115)의 마진(C)이 줄어들수록 낮아지지만 포화자화시의 용량은 큰 차이가 나지 않음을 알 수 있다.

도 7은 인덕터 용량의 변화율을 기준으로 한 그래프로, 파워인덕터에서 주로 평가되는 부분인 ΔLs 30%인 지점을 살펴보면 마진(C)이 0㎛인 경우, 즉 내부전극패턴(117)이 노출된 경우의 용량이 2.2A 에서 2.5A 이상으로 10%이상 개선되었음을 알 수 있다.

이하에서는 본 발명에 의한 적층형 파워인덕터의 제조 방법에 대해 설명하기로 한다.

본 발명에 의한 적층형 파워인덕터의 제조 방법은 먼저 바디시트(115)에 내부전극패턴(117)을 인쇄한다. 그리고, 복수의 상기 바디시트(115)를 적층한 후 외부단자(120)를 형성한다. 이 외부단자(120)는 내부전극패턴(117)의 조합으로 형성되는 코일부의 양 끝단과 전기적으로 연결된다.

여기서, 상기 내부전극패턴(117)은 바디시트(115)의 측면 모서리(가장자리)와 맞닿도록 인쇄한다. 도 5에 도시된 바와 같이 내부전극패턴(117)의 조합으로 형성되는 코일부가 최대한 크게 형성되도록 하기 위함이다.

그리고, 상기 바디시트(115)를 적층하는 단계 이후에, 상기 적층된 바디시트(115)의 양측면에 씰링부(130)를 형성하는 단계를 더 포함할 수 있다. 전술한 바와 같이 상기 씰링부(130)는 바디시트(115)가 적층된 적층체(110)의 외부로 노출된 내부전극패턴(117)을 밀봉/보호하는 역할을 한다.

상기 씰링부(130)는 자성체 재질일 수 있으며, 특히 자성체 분말인 MC(Metal Composite)를 도포하는 방법으로 씰링부(130)를 형성할 수 있다.

한편, 상기 내부전극패턴(117)을 인쇄하는 단계는 상기 내부전극패턴(117)을 상기 바디시트(115)의 양측면 모서리와 맞닿도록 인쇄할 수 있다. 내부전극패턴(117)을 바디시트(115)의 일측면에만 맞닿도록 인쇄하는 경우에 비해 코일부의 직경을 최대한 크게 할 수 있는 장점이 있다.

덧붙여, 본 발명에 의한 적층형 파워인덕터의 제조 방법은, 상기 바디시트(115)를 적층하는 단계 이전에, 상기 바디시트(115)의 사이에 갭층을 삽입하는 단계를 더 포함할 수 있다. 갭층(140)은 내부전극으로부터 누설되는 자속을 차단하는 역할을 한다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.

그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100 : 적층형 파워인덕터
110 : 적층체
115 : 바디시트
117 : 내부전극패턴
120 : 외부전극
130 : 씰링부

Claims (12)

1. 복수의 바디시트가 적층된 적층체;
   상기 바디시트에 형성되며 상기 적층체의 측면으로 노출되도록 형성되는 내부전극패턴;
   상기 내부전극패턴의 노출부를 보호하는 씰링부; 및
   상기 내부전극패턴의 조합으로 형성된 코일부의 양 끝단과 전기적으로 연결되는 외부전극을 포함하고,
   상기 내부전극 패턴의 노출부는 적층체의 측면 모서리와 동일 평면 상에 위치하고,
   상기 씰링부는 자성체 재질이고,
   상기 코일부의 양 끝단 중 하나를 포함하는 내부전극 패턴에서, 상기 내부전극패턴은 상기 끝단이 인출되는 상기 적층체의 모서리 이외에 그와 인접한 상기 적층체의 측면의 양 모서리로 모두 노출되는,
   적층형 파워인덕터.
   
2. 삭제
3. 제 1항에 있어서,
   상기 씰링부는,
   자성체 분말인 MC(Metal Composite)인 적층형 파워인덕터.
   
4. 제 1항에 있어서,
   상기 내부전극패턴은,
   상기 적층체의 양측면으로 노출되는 적층형 파워인덕터.
   
5. 제 4항에 있어서,
   상기 씰링부는,
   상기 적층체의 양측면에 형성되는 적층형 파워인덕터.
   
6. 제 1항에 있어서,
   상기 적층형 파워인덕터는 상기 적층된 바디시트 사이에 삽입되며 비자성체 재질인 갭층을 더 포함하는 적층형 파워인덕터.
   
7. 바디시트의 측면 모서리와 맞닿도록 내부전극패턴을 인쇄하는 단계;
   복수의 상기 바디시트를 적층하는 단계;
   상기 적층된 바디시트의 측면에 씰링부를 형성하는 단계; 및
   상기 내부전극패턴의 조합으로 형성되는 코일부의 양 끝단과 전기적으로 연결되는 외부단자를 형성하는 단계;
   를 포함하고,
   상기 내부전극 패턴의 노출부는 적층체의 측면 모서리와 동일 평면 상에 위치하고,
   상기 씰링부는 자성체 재질이고,
   상기 코일부의 양 끝단 중 하나를 포함하는 내부전극 패턴에서, 상기 내부전극패턴은 상기 끝단이 인출되는 상기 적층체의 모서리 이외에 그와 인접한 상기 적층체의 측면의 양 모서리로 모두 노출되는,
   적층형 파워인덕터의 제조 방법.
   
8. 삭제
9. 제 7항에 있어서,
   상기 씰링부를 형성하는 단계는,
   자성체 분말인 MC(Metal Composite)를 도포하여 씰링부를 형성하는 적층형 파워인덕터의 제조 방법.
   
10. 제 7항에 있어서,
    상기 내부전극패턴을 인쇄하는 단계는,
    상기 내부전극패턴을 상기 바디시트의 양측면 모서리와 맞닿도록 인쇄하는 적층형 파워인덕터의 제조 방법.
    
11. 제 10항에 있어서,
    상기 씰링부를 형성하는 단계는,
    상기 적층된 바디시트의 양측면에 씰링부를 형성하는 적층형 파워인덕터의 제조 방법.
    
12. 제 7항에 있어서,
    상기 적층형 파워인덕터의 제조 방법은,
    상기 바디시트를 적층하는 단계 이전에, 상기 바디시트의 사이에 갭층을 삽입하는 단계를 더 포함하는 적층형 파워인덕터의 제조 방법.

Images