KR20130031581A

KR20130031581A - 적층형 인덕터

Info

Publication number: KR20130031581A
Application number: KR1020110095245A
Authority: KR
Inventors: 김명기; 안성용
Original assignee: 삼성전기주식회사
Priority date: 2011-09-21
Filing date: 2011-09-21
Publication date: 2013-03-29
Also published as: US20130069752A1; US8847724B2

Abstract

본 발명은, 복수의 자성체층이 적층된 본체; 상기 자성체층 사이에 적층되며, Al₂O₃ 유전체와 K-B-Si계 글라스(glass)를 포함하는 적어도 하나의 비자성체층; 및 상기 자성체층 상에 형성된 복수의 내부 전극을 포함하는 적층형 인덕터를 제공한다.

Description

적층형 인덕터 {Laminated Inductor}

본 발명은 적층형 인덕터에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로서, 노이즈를 제거하거나 LC 공진 회로를 이루는 부품 등에 사용된다.

이러한 인덕터는 구조에 따라서 페라이트(ferrite) 코어에 코일을 감거나 인쇄를 하고 양단에 전극을 형성하여 제조하는 권선형 및 박막형과, 자성체 또는 유전체에 내부 전극을 인쇄한 후 적층하여 제조하는 적층형 등 여러 가지로 분류할 수 있다.

이 중에서 적층형 인덕터는 권선형 인덕터에 비해 소형화 및 두께를 낮추는 장점이 있으며 직류저항에도 유리한 점이 있어서, 소형화 및 고전류화가 필요한 전원 회로에 많이 사용된다.

한편, 고전류를 사용하는 파워 인덕터는 사용하는 전류 및 온도에 대한 인덕턴스 변화율의 값이 작은 것을 요구하고 있는데, 기존의 권선형 인덕터는 전류인가에 따른 인덕턴스 값의 변화가 큰 문제점이 있었다.

당 기술분야에서는, 소형화 및 고전류화가 가능하면서도 전류인가에 따른 인덕턴스 값의 변화 특성을 개선할 수 있는 적층형 인덕터의 새로운 방안이 요구되어 왔다.

본 발명의 일 측면은, 복수의 자성체층이 적층된 본체; 상기 자성체층 사이에 적층되며, Al₂O₃ 유전체와 K-B-Si계 글라스(glass)를 포함하는 적어도 하나의 비자성체층; 및 상기 자성체층 상에 형성된 복수의 내부 전극을 포함하는 적층형 인덕터를 제공한다.

본 발명의 일 실시 예에서, 상기 Al₂O₃ 유전체의 함량은 전체 조성물 100 중량%에 대하여 40 내지 60 중량%일 수 있다.

본 발명의 일 실시 예에서, 상기 Al₂O₃ 유전체 분말의 입경은 500 nm 이하일 수 있다.,

본 발명의 일 실시 예에서, 상기 K-B-Si계 글라스는 K₂O-B₂O₃가 10 ~ 15 % 치환된 글라스로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 내부 전극은 Ag, Pt, Pd, Au, Cu 및 Ni 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 본체의 외부 면에 형성되며, 상기 내부 전극의 양단과 각각 연결된 제1 및 제2 외부 전극을 더 포함할 수 있다.

본 발명의 일 실시 예에 따르면, 소형화 및 고전류화가 가능하면서도 전류인가에 따른 인덕턴스 값의 변화 특성을 개선할 수 있는 적층형 인덕터를 제공할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 적층형 인덕터의 사시도이다.
도 2는 도 1의 A-A'선 단면도이다.
도 3은 종래의 적층형 인덕터의 바이어스-TCL 특성을 나타낸 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 적층형 인덕터의 바이어스-TCL 특성을 나타낸 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 적층형 인덕터의 변화율을 나타낸 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

도 1 및 도 2를 참조하면, 본 실시 형태에 따른 적층형 인덕터(1)는 복수의 자성체층이 적층된 본체(30)와, 본체(30) 내부에서 상기 자성체층 사이에 적층되는 비자성체층(50)과, 상기 자성체층 상에 형성된 복수의 내부 전극(40)을 포함한다. 본체(30)의 외부 면에는 내부 전극(40)의 양단과 각각 연결된 제1 및 제2 외부 전극(20)이 형성될 수 있다.

내부 전극(40)은 전기 전도성이 우수한 전도성 물질로 이루어질 수 있으며, 바람직하게는 저항률이 작고 저렴한 물질로 이루어질 수 있다. 예컨대, 내부 전극(40)은 Ag, Pt, Pd, Au, Cu 및 Ni 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

이러한 내부 전극(40)은 본체(30) 내부에 형성되어 전기를 인가함으로써 인덕턴스 또는 임피던스를 구현할 수 있다. 즉, 복수의 내부 전극(40)은 상기 자성체층 사이에, 바람직하게는 비자성체층(50)에 밀접하여 형성할 수 있으며, 각 자성체층에 형성된 비아 전극(미도시)에 의해 순차적으로 접속되어 전체적으로 코일 구조를 형성함으로써 목표하는 임덕턴스 및 임피던스 등의 특성을 구현하는 것이다.

또한, 내부 전극(40)의 끝에 형성된 출력 단자는 외부로 인출되어 제1 및 제2 외부 전극(20)에 각각 전기적으로 연결된다.

이러한 적층형 인덕터(1)는 코일 구조에 전기가 인가되어 코일 내부에 자기장이 형성되고, 상기 자기장에 의해 형성된 자속이 본체(30)를 관통하게 된다.

이때, 비자성체층(50)은 비자성체로 구성되기 때문에 코일에 의해 유도된 자속이 통과하지 못하게 된다. 따라서, 이러한 자속의 차단에 의해 코일 주변이 자화되는 것을 방지할 수 있다.

인덕터의 직류 바이어스 특성은 전류인가에 따른 인덕턴스 값의 변화율이 작을수록 유리하다. 즉, 인덕턴스 값이 낮을수록 출력전압의 리플(ripple)이 커지고 효율이 저하된다. 또한, 각 온도에서의 전류인가에 따른 인덕턴스 값의 변화율이 작을수록 인덕터의 효율이 향상된다.

권선형 인덕터는 공기에 의해 자속이 제한되기 때문에 개자로 효과에 의해 인덕턴스 값의 변화율 특성을 감소시켜 직류 바이어스 특성을 개선할 수 있다.

반면에, 적층형 인덕터는 직류 바이어스를 증가시키면서 인가하는 경우 인덕턴스 값의 변화가 커지기 때문에 효율이 저하되는 문제점이 있었다.

그러나, 본 실시 형태에 따른 적층형 인덕터의 경우 직류 바이어스를 증가시키더라도 비자성체층(50)에 의해 자속이 제한되기 때문에 개자로 효과에 의해 인덕턴스 값의 변화율 특성이 감소하므로 직류 바이어스 특성을 개선할 수 있다.

종래에는 이러한 비자성체층의 재료로 Cu가 치환된 Zn-페라이트를 주로 사용하였는데, 소성시 본체의 Ni 성분이 확산하고 Ni가 확산된 부분은 자성을 갖게 되므로 비자성체층의 Zn 성분이 본체로 확산함으로써, 전체적으로 비자성체층의 두께가 감소하게 된다.

이렇게 비자성체층의 감소된 두께는 온도에 따라 각각의 경화 온도가 다른 곳을 발생시키고, 이 온도에 따라 비자성체층의 두께가 달라지게 된다. 즉, 자성체인 본체와 비자성체인 비자성체층 간의 상호 확산에 의해 직류 바이어스 특성이 저하되어 인덕터의 효율이 저하되는 문제점이 있었다.

본 실시 형태에 따른 적층형 인덕터(1)는, 비자성체층(50)이 Al₂O₃ 유전체를 주성분으로 하며 여기에 K-B-Si계 글라스(glass)를 포함함으로써 자성체층을 포함하는 본체(30)와의 밀착성 및 소결성을 향상시키며, 종래의 인덕터의 Ni와 Zn의 확산에 의한 비자성체층(50)의 두께 감소 현상을 방지할 수 있다.

이때, Al₂O₃는 500 nm 이하를 사용하며, 혼합물의 40 ~ 60 %가 되도록 할 수 있다. 이를 통해 비자성체층(50)의 강도를 향상시킬 수 있다.

K-B-Si계 글라스는 K₂O-B₂O₃가 10 ~ 15 % 치환되어 있는 글라스를 사용한다. 이러한 K-B-Si계 글라스는 소성 공정 후에 비자성체층(50)의 구조를 치밀화시키는 역할을 하며, 자성체층으로 된 본체(30)와의 밀착성을 부여한다.

한편, 기존의 ZnCu 페라이트를 포함하는 비자성체층은 일정 수준의 자속은 차단되나, 소결시 본체의 페라이트 모재와의 수축률 차이로 인해 박리(delamination)가 발생하고 인덕터 내부에 응력이 발생하는 문제점이 있었다.

그러나 본 실시 형태에 따른 적층형 인덕터(1)의 비자성체층(50)은 Al₂O₃ 유전체를 주성분으로 하며 K-B-Si계 글라스(glass)를 포함함으로써, 이러한 문제점을 해결할 수 있다.

본 실시 형태에 따른 비자성체층(50)은 시트 형상으로 형성할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 더불어, 미설명된 도면부호 10은 본체(30)의 양면을 커버하는 커버층(10)을 나타낸다.

도 3은 종래의 적층형 인덕터(이하 "비교 예"라 한다)의 바이어스-TCL 특성을 나타낸 그래프이고, 도 4 및 도 5는 본 실시 형태에 의한 적층형 인덕터(이하 "실시 예"라 한다)의 바이어스-TCL 특성 및 변화율을 나타낸 그래프이다.

비교 예와 실시 예 양쪽 모두 같은 적층 수를 가지며, 비자성체층에 있어서 비교 예는 ZnCu 페라이트 20 ㎛의 시트 3 장을 사용하였고, 실시 예는 Al₂O₃와 K-B-Si계 글래스의 비율을 55:45로 한 8 ㎛의 시트 3 장을 사용하였다.

바이어스-TCL 특성은 전류를 인가한 후의 인덕턴스 값을 측정하는데 여러 온도에서 측정하는 것을 말하며, 통상 +25 ℃ → -30 ℃ → +85 ℃ 순으로 측정한다. 도 3 내지 도 5에서 A는 25 ℃에서의, B는 -30 ℃에서의, C는 85 ℃에서의 인덕턴스를 각각 나타낸다.

도 3을 참조하면, 비교 예는 초기 전류에서의 인덕턴스 값의 차이가 크고, 온도에 따른 인덕턴스 값의 변화도 매우 큰 것을 확인할 수 있다. 반면에, 도 4 및 도 5를 참조하면, 실시 예의 경우 비교 예와 달리 온도에 대해서 초기는 물론 전체 전류상에서 인덕턴스 값의 차이가 거의 없고, 인덕턴스의 변화율도 작음을 확인할 수 있다.

특히, 도 3과 도 4를 비교해 보면, 실시 예의 경우 비자성체층의 두께가 8 ㎛로 더 얇음에도 불구하고 바이어스-TCL 특성은 더 우수함을 확인할 수 있다. 따라서, 본 실시 형태에 따르면, 적층형 인덕터의 바이어스-TCL 특성을 개선함과 동시에 칩의 두께를 감소시킬 수 있음을 알 수 있다.

따라서, 위와 같은 본 실시 형태에 따르면, 코일 내부의 자속 전파 경로를 분산시켜 고전류에서 자화를 억제하여 전류인가에 따른 인덕턴스 값의 변화를 개선할 수 있다.

또한, 온도에 따른 바이어스-TCL 특성을 개선할 수 있다. 특히, 기존의 ZnCu 페라이트 비자성체층 보다 두께가 약 1/2 감소해도 동등 수준의 직류 바이어스 특성을 나타내므로 칩 제작시 두께를 감소시킬 수 있는 장점이 있다.

또한, 기존의 ZnCu 페라이트 비자성체층을 사용할 때 보다 Al₂O₃와 K-B-Si계 글라스의 원가가 더 낮으므로 생산 원가를 절감할 수 있는 효과가 있다.

이하, 본 발명의 일 실시 형태에 따른 적층형 인덕터(1)의 제조방법을 보다 구체적으로 설명한다.

먼저 유전체 Al₂O₃ 및 K-B-Si계 글라스를 마련한다. 이때, Al₂O₃는 500 nm 이하를 사용하며, 혼합물의 40 ~ 60 %가 되도록 할 수 있다. 이를 통해 비자성체층(50)에 강도를 부여할 수 있다.

K-B-Si계 글라스는 K₂O-B₂O₃가 10 ~ 15 % 치환되어 있는 글라스를 사용하며 연화점은 약 800 ~ 850 ℃이다. 이러한 K-B-Si계 글라스는 소성 공정 후에 비자성체층의 구조를 치밀화시키는 역할을 하며, 자성체층으로 된 본체와의 밀착성을 부여한다.

성형 시트를 제조할 때는, 바인더를 글라스의 1차 입자의 크기를 고려하여 15 ~ 25 % 정도 넣는다. 칩을 제작할 때는 기존에 사용하던 ZnCu 페라이트 비자성체층 보다 두게가 1/2이 얇은 시트를 사용하며, 이는 확산이 크게 발생하지 않아서 적은 두께의 비자성체층을 사용하더라도 동등 이상의 효과를 구현할 수 있기 때문이다.

한편, 기존의 ZnCu 페라이트를 사용하면 비자성체층과 본체의 자성체층 간의 구별이 쉽지 않았다. 그러나, 본 실시 형태에서와 같은 재료의 비자성체층(50)을 사용하게 되면 비자성체층(50)과 본체(30)의 자성체층 간의 구별이 보다 확연히 나타나게 되는데, 이는 직류 바이어스 특성이 개선되었음을 나타낸다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

10 ; 커버층 20 ; 외부 전극
30 ; 본체 40 ; 내부 전극
50 ; 비자성체층

Claims

복수의 자성체층이 적층된 본체;
상기 자성체층 사이에 적층되며, Al₂O₃ 유전체와 K-B-Si계 글라스(glass)를 포함하는 적어도 하나의 비자성체층; 및
상기 자성체층 상에 형성된 복수의 내부 전극을 포함하는 적층형 인덕터.
제1항에 있어서,
상기 Al₂O₃ 유전체의 함량이 전체 조성물 100 중량%에 대하여 40 내지 60 중량%인 것을 특징으로 하는 적층형 인덕터.
제1항에 있어서,
상기 Al₂O₃ 유전체 분말의 입경이 500 nm 이하인 것을 특징으로 하는 적층형 인덕터.
제1항에 있어서,
상기 K-B-Si계 글라스는 K₂O-B₂O₃가 10 ~ 15 % 치환된 것을 특징으로 하는 적층형 인덕터.
제1항에 있어서,
상기 내부 전극은 Ag, Pt, Pd, Au, Cu 및 Ni 중 적어도 하나 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 적층형 인덕터.
제1항에 있어서,
상기 본체의 외부 면에 형성되며, 상기 내부 전극의 양단과 각각 연결된 제1 및 제2 외부 전극을 더 포함하는 것을 특징으로 하는 적층형 인덕터.