KR20180071999A

KR20180071999A - 적층 인덕터

Info

Publication number: KR20180071999A
Application number: KR1020180069002A
Authority: KR
Inventors: 다까유끼 아라이; 류이찌 곤도우; 아끼꼬 야마구찌; 신스께 다께오까; 가즈히꼬 오야마; 겐지 오따께
Original assignee: 다이요 유덴 가부시키가이샤
Priority date: 2015-11-17
Filing date: 2018-06-15
Publication date: 2018-06-28
Also published as: US20180114627A1; TWI733759B; JP2017092431A; TWI585788B; KR20170057834A; US10096418B2; CN107017081B; TW201719692A; TW201721675A; KR101954579B1; CN107017081A; US20180358164A1; JP6546074B2; US20170140864A1; KR101870529B1; US9892843B2; US10217557B2

Abstract

자기 특성 및 절연 특성을 저하시키지 않고 박형화를 실현한다.
적층 인덕터는, 제1 자성층과, 내부 도체와, 제2 자성층과, 제3 자성층과, 한 쌍의 외부 전극을 구비한다. 제1 자성층은, 일축 방향을 따른 두께가 4㎛ 이상 19㎛ 이하이고, 상기 일축 방향을 따라 배열되는 3개 이상의 합금 자성 입자와, 상기 합금 자성 입자를 서로 결합하여 Cr을 포함하는 산화막을 갖는다. 내부 도체는, 제1 자성층을 사이에 두고 상기 일축 방향에 대향하여 배치되고, 상기 일축 주위로 권회되는 코일의 일부를 각각 구성하고, 제1 자성층을 통해 서로 전기적으로 접속되는 복수의 도체 패턴을 갖는다. 제2 자성층은, 합금 자성 입자로 구성되고, 제1 자성층을 사이에 두고 상기 일축 방향에 대향하여 도체 패턴의 주위에 각각 배치된다. 제3 자성층은, 합금 자성 입자로 구성되고, 제1 자성층, 제2 자성층 및 내부 도체를 사이에 두고 상기 일축 방향에 대향하여 배치된다.

Description

적층 인덕터{LAMINATED INDUCTOR}

본 발명은, 합금 자성 입자로 구성된 자성체부를 갖는 적층 인덕터에 관한 것이다.

휴대 기기의 다기능화나 자동차의 전자화 등에 의해, 칩 타입이라고 불리는 소형의 코일 부품 혹은 인덕턴스 부품이 널리 사용되고 있다. 특히, 적층형의 인덕턴스 부품(적층 인덕터)은 박형화에 대응할 수 있으므로, 최근, 대전류가 흐르는 파워 디바이스용의 개발이 진행되고 있다.

대전류화에 대응하기 위해, 적층 인덕터의 자성체부를, 종전의 NiCuZn계 페라이트보다도 재료 자체의 포화 자속 밀도가 높은 FeCrSi 합금으로 전환하는 것이 검토되고 있다. 그러나, FeCrSi 합금은, 재료 자체의 체적 저항률이 종전의 페라이트에 비해 낮으므로, 그 체적 저항률을 높이는 고안이 필요해지고 있다.

따라서, 특허문헌 1에는, Fe, Cr, Si를 포함하는 자성 합금의 분말에 SiO₂, B₂O₃, ZnO를 주성분으로 하는 유리를 첨가하고, 비산화 분위기 중(700℃)에서 소성하는 전자 부품의 제조 방법이 개시되어 있다. 이 방법에 의하면, 성형체 내에 형성된 코일의 저항을 높게 하지 않고, 성형체의 절연 저항을 높게 할 수 있다고 되어 있다.

일본 특허 공개 제2010-62424호 공보

그러나, 특허문헌 1에 기재된 방법에서는, 자성 합금 분말에 첨가되는 유리에 의해 자성체부의 체적 저항률을 높이도록 하고 있으므로, 자성체부의 원하는 절연 저항을 얻기 위해서는 유리의 첨가량을 많게 할 필요가 있다. 그 결과, 자성 합금 분말의 충전율이 저하되므로 높은 인덕턴스 특성을 얻는 것이 어렵고, 또한 박형화를 진행할수록 이러한 문제가 현저해진다.

또한, 지금까지는, 자성체부를 형성하는 자성 합금 분말은 투자율을 높게 하는 것을 주안점으로 두는 경우가 많아, 다른 특성 제약이 되지 않는 범위에서 가능한 한 큰 입경의 것을 사용하고 있었다. 그러나, 큰 입경을 사용하는 경우에는, 입경에 따라 표면 조도도 커지기 쉬우므로, 입경에 따라서 적층의 두께를 두껍게 하고, 예를 들어 10㎛의 입경에서는 6개 이상, 6㎛의 입경에서는 5개 이상의 입자가 적층 방향으로 배열되도록 적층 두께를 바꾸고 있었다. 이것은 상기한 바와 같이, 소입경의 자성 합금 분말을 사용함으로써 투자율의 저하를 발생하지 않도록 하기 위함이었다.

이상과 같은 사정에 비추어, 본 발명의 목적은, 자기 특성 및 절연 특성을 저하시키지 않고 박형화를 실현할 수 있는 적층 인덕터를 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명의 일 형태에 관한 적층 인덕터는, 적어도 1개의 제1 자성층과, 내부 도체와, 복수의 제2 자성층과, 복수의 제3 자성층과, 한 쌍의 외부 전극을 구비한다.

상기 적어도 1개의 제1 자성층은, 일축 방향을 따른 두께가 4㎛ 이상 19㎛ 이하이고, 상기 일축 방향을 따라 배열되는 3개 이상의 합금 자성 입자와, 상기 합금 자성 입자를 서로 결합하여 Cr 및 Al 중 적어도 1종으로 이루어지는 제1 성분을 포함하는 제1 산화막을 갖는다.

상기 내부 도체는, 복수의 도체 패턴을 갖는다. 상기 복수의 도체 패턴은, 상기 제1 자성층을 사이에 두고 상기 일축 방향에 대향하여 배치되고, 상기 일축 주위로 권회되는 코일의 일부를 각각 구성하고, 상기 제1 자성층을 통해 서로 전기적으로 접속된다.

상기 복수의 제2 자성층은, 합금 자성 입자로 구성되고, 상기 제1 자성층을 사이에 두고 상기 일축 방향에 대향하여 상기 복수의 도체 패턴의 주위에 각각 배치된다.

상기 복수의 제3 자성층은, 합금 자성 입자로 구성되고, 상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 내부 도체를 사이에 두고 상기 일축 방향에 대향하여 배치된다.

상기 한 쌍의 외부 전극은, 상기 내부 도체와 전기적으로 접속된다.

상기 적층 인덕터에 있어서, 복수의 도체 패턴 사이에 배치되는 제1 자성층은, 4㎛ 이상 19㎛ 이하의 두께를 갖고, 그 두께 방향을 따라 배열되는 4개 이상의 합금 자성 입자의 각각이 제1 산화막을 통해 결합되어 있으므로, 자기 특성 및 절연 특성을 저하시키지 않고, 적층 인덕터 전체의 박형화를 실현할 수 있다.

상기 제1 자성층은, 상기 합금 자성 입자와 상기 제1 산화막 사이에 개재되는 제2 산화막을 더 가져도 된다. 상기 제2 산화막은, Si 및 Zr 중 적어도 1종으로 이루어지는 제2 성분을 포함한다.

상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 제1 성분, 상기 제2 성분 및 Fe를 포함하고, 또한 상기 제1 성분에 대한 상기 제2 성분의 비율이 1보다 큰 합금 자성 입자로 구성되어도 된다.

상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 제1 성분이 1.5∼4wt％, 상기 제2 성분이 5∼8wt％인 합금 자성 입자로 구성되어도 된다.

상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 합금 자성 입자 사이에 함침된 수지 재료를 포함해도 된다.

상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 합금 자성 입자 사이에 인 원소를 포함해도 된다.

이상 서술한 바와 같이 본 발명에 따르면, 자기 특성 및 절연 특성을 저하 시키지 않고, 적층 인덕터 전체의 박형화를 실현할 수 있다.

도 1은 본 발명의 일 실시 형태에 관한 적층 인덕터의 전체 사시도.
도 2는 도 1에 있어서의 A-A선 단면도.
도 3은 상기 적층 인덕터에 있어서의 부품 본체의 분해 사시도.
도 4는 도 1에 있어서의 B-B선 단면도.
도 5는 상기 적층 인덕터에 있어서의 제1 자성층의 두께 방향으로 배열되는 합금 자성 입자를 모식적으로 도시하는 단면도.
도 6은 상기 적층 인덕터에 있어서의 자성체층의 제조 방법을 설명하는 주요부의 개략 단면도.

본 발명은, 지금까지의 큰 입경으로 자성체부를 형성하는 것이 아니라, 소입경에 의해 높은 자기 특성과 절연성을 겸비하는 적층체를 얻는 것이다. 구체적으로는, 내부 도체 사이에 3개 이상의 자성 입자가 배열됨으로써 내부 도체의 사이의 절연성을 확보하고, 부품의 박형화를 진행하는 것이다. 또한, 본 발명은 입경에 의한 투자율 저하의 영향을 받지 않는 범위를 발견하여, 높은 성능을 겸비하는 것을 가능하게 하고 있다.

이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.

도 1은, 본 발명의 일 실시 형태에 관한 적층 인덕터의 전체 사시도이다. 도 2는 도 1에 있어서의 A-A선 단면도이다.

[적층 인덕터의 전체 구성]

본 실시 형태의 적층 인덕터(10)는, 도 1에 도시하는 바와 같이, 부품 본체(11)와, 한 쌍의 외부 전극(14, 15)을 갖는다. 부품 본체(11)는, X축 방향으로 폭 W, Y축 방향으로 길이 L, Z축 방향으로 높이 H를 갖는 직육면체 형상으로 형성된다. 한 쌍의 외부 전극(14, 15)은, 부품 본체(11)의 긴 변 방향(Y축 방향)에 대향하는 2개의 단부면에 설치된다.

부품 본체(11)의 각 부의 치수는 특별히 한정되지 않고, 본 실시 형태에서는, 길이 L이 1.6∼2㎜, 폭 W가 0.8∼1.2㎜, 높이 H가 0.4∼0.6㎜로 된다.

부품 본체(11)는, 도 2에 도시하는 바와 같이, 직육면체 형상의 자성체부(12)와, 자성체부(12)에 의해 덮인 나선 형상의 코일부(13)(내부 도체)를 갖고 있다.

도 3은, 부품 본체(11)의 분해 사시도이다. 도 4는, 도 1에 있어서의 B-B선 단면도이다.

자성체부(12)는, 도 3에 도시하는 바와 같이, 복수의 자성체층 MLU, ML1∼ML7 및 MLD가 높이 방향(Z축 방향)으로 적층되어 일체화된 구조를 갖는다. 자성체층 MLU 및 MLD는, 자성체부(12)의 상하의 커버층(제3 자성층)을 구성한다. 자성체층 ML1∼ML7은, 코일부(13)를 포함하는 도체층을 구성하고, 도 4에 도시하는 바와 같이, 각각, 제1 자성층(121)과, 제2 자성층(122)과, 도체 패턴 C11∼C17을 갖는다.

제1 자성층(121)은, 인접하는 상하의 도체 패턴 C11∼C17의 사이에 개재되는 도체간 층으로서 구성된다. 제1 자성층(121)은, 연자기 특성을 갖는 자성 재료로 구성되고, 자성 재료에는 합금 자성 입자가 사용된다. 여기서 사용하는 자성 재료의 연자기 특성은, 보자력 Hc가 250A/m 이하인 것을 가리키고 있다.

합금 자성 입자에는, Fe(철)와, 제1 성분과, 제2 성분의 합금 입자가 사용된다. 제1 성분은, Cr(크롬) 및 Al(알루미늄) 중 적어도 1종으로 이루어지고, 제2 성분은, Si(실리콘) 및 Zr(지르코늄) 중 적어도 1종으로 이루어진다. 본 실시 형태는, 제1 성분이 Cr, 제2 성분이 Si이며, 따라서 합금 자성 입자는, FeCrSi 합금 입자로 구성된다. 이 합금 자성 입자의 조성은, 전형적으로는, Cr이 1.5∼5wt％, Si가 3∼10wt％이며, 불순물을 제외하고, 잔량부를 Fe로 하여 전체 100％로 한다.

제1 자성층(121)은, 각 합금 자성 입자를 서로 결합하는 제1 산화막을 갖는다. 제1 산화막은, 상기 제1 성분을 포함하고, 본 실시 형태에서는, Cr₂O₃이다. 제1 자성층(121)은, 각 합금 자성 입자와 상기 제1 산화막 사이에 개재되는 제2 산화막을 더 갖는다. 제2 산화막은, 제2 성분을 포함하고, 본 실시 형태에서는, SiO₂이다.

이에 의해, 제1 자성층(121)의 두께가 19㎛ 이하로 얇아도, 도체 패턴 C11∼C17 사이의 필요한 절연 내압을 확보할 수 있다. 또한, 제1 자성층(121)의 두께를 작게 할 수 있는 만큼, 도체 패턴 C11∼C17을 두껍게 형성할 수 있으므로, 코일부(13)의 직류 저항의 저저항화를 도모할 수 있다.

도체 패턴 C11∼C17은, 제1 자성층(121)의 위에 배치된다. 도체 패턴 C11∼C17은, 도 2에 도시하는 바와 같이, Z축 주위로 권회되는 코일의 일부를 구성하고, 비아 V1∼V6을 통해 Z축 방향으로 각각 전기적으로 접속됨으로써, 코일부(13)가 형성된다. 자성체층 ML1의 도체 패턴 C11은, 한쪽의 외부 전극(14)과 전기적으로 접속되는 인출 단부(13e1)를 갖고, 자성체층 ML7의 도체 패턴 C17은, 다른 쪽의 외부 전극(15)과 전기적으로 접속되는 인출 단부(13e2)를 갖는다.

제2 자성층(122)은, 제1 자성층(121)과 동종의 합금 자성 입자(FeCrSi 합금 입자)로 구성된다. 제2 자성층(122)은, 제1 자성층(121)을 사이에 두고 Z축 방향에 대향하고, 제1 자성층(121) 상의 도체 패턴 C11∼C17의 주위에 각각 배치된다. 각 자성체층 ML1∼ML7에 있어서의 제2 자성층(122)의 Z축 방향을 따른 두께는, 전형적으로는, 도체 패턴 C11∼C17의 두께와 동일하지만, 이들 두께에 차가 있어도 된다.

제3 자성층(123)은, 제1 자성층(121)과 동종의 합금 자성 입자(FeCrSi 합금 입자)로 구성된다. 제3 자성층(123)은, 상층의 자성체층 MLU 및 하층의 자성체층 MLD에 각각 상당하고, 자성체층 ML1∼ML7의 제1 자성층(121), 제2 자성층(122) 및 도체 패턴 C11∼C17(코일부(13))을 사이에 두고 Z축 방향에 대향하여 배치된다. 자성체층 MLU, MLD는, 각각 복수의 제3 자성층(123)의 적층체로 구성되지만, 그들의 적층 수는 특별히 한정되지 않는다. 또한, 자성체층 ML7의 제1 자성층(121)은 자성체층(MLD)의 최상층에 위치하는 제3 자성층(123)으로 구성되어도 된다. 또한, 자성체층(MLU)의 최하층은 제1 자성층(121)으로 구성되어도 된다.

제1∼제3 자성층(121∼123)을 구성하는 합금 자성 입자(FeCrSi 합금 입자)의 표면에는, 상술한 바와 같이, 당해 FeCrSi 합금 입자의 산화물막(제1 산화막 및 제2 산화막)이 절연막으로서 존재하고 있다. 각 자성층(121∼123) 내의 FeCrSi 합금 입자는, 상기 산화물막을 통해 서로 결합되고, 코일부(13) 근방의 FeCrSi 합금 입자는, 상기 산화물막을 통해 코일부(13)와 밀착되어 있다. 상기 산화물막은, 전형적으로는, 자성체에 속하는 Fe₃O₄, 비자성체에 속하는 Fe₂O₃, Cr₂O₃, SiO₂ 중 적어도 1개를 포함한다.

FeCrSi 이외의 합금 자성 입자로서는, FeCrZr, FeAlSi, FeTiSi, FeAlZr, FeTiZr 등을 들 수 있고, Fe를 주성분으로 하고, Si 및 Zr 중 어느 하나 이상의 원소(제2 성분)와, Si 또는 Zr 이외의 Fe보다 산화되기 쉬운 1개 이상의 원소(제1 성분)를 포함하는 것이면 된다. 바람직하게는, Fe가 85∼95.5wt％이고, Fe와 Si, Zr의 원소(제2 성분) 이외의 1개 이상의 원소(제1 성분)는 Fe보다 산화되기 쉬운 원소를 포함하고 있고, 제1 성분에 대한 제2 성분의 비율(제2 성분/제1 성분)은 1보다 큰 금속 자성 재료이다. 이러한 자성 재료를 사용함으로써 상기한 산화막은 안정적으로 형성되고, 특히 저온도에서 열처리를 행하는 경우라도, 절연성을 높게 할 수 있다.

또한, 제1∼제3 자성층(121∼123)을 구성하는 합금 자성 입자의 제1 성분에 대한 제2 성분의 비율(제2 성분/제1 성분)을 1보다 크게 함으로써, 이들 합금 자성 입자가 고저항화됨으로써 Q 특성이 좋아져, 회로 동작 시의 효율의 개선에 기여할 수 있다.

제1 성분이 Cr인 경우, FeCrSi계 합금에 있어서의 Cr의 함유율은, 예를 들어 1∼5wt％이다. Cr의 존재는, 열처리 시에 부동태를 형성하여 과잉의 산화를 억제함과 함께, 강도 및 절연 저항을 발현시키는 점에서 바람직하다. 한편, Cr의 함유량이 5wt％를 초과하면, 자기 특성이 저하되는 경향이 있다. 또한, Cr의 함유량이 1wt％ 미만이면, 산화에 의한 합금 자성 입자의 팽창이 진행되어, 제1 자성층(121)과 제2 자성층(122)의 계면에 미소한 딜라미네이션(박리)이 발생하기 쉬워져, 바람직하지 않다. Cr의 함유율은, 1.5∼3.5wt％인 것이 보다 바람직하다.

FeCrSi계 합금에 있어서의 Si의 함유율은, 3∼10wt％이다. Si의 함유량이 많을수록, 고저항이며 또한 고투자율의 자성층을 구성할 수 있고, 고효율의 인덕터 특성(고Q 특성)을 얻을 수 있다. Si의 함유량이 적을수록, 자성층의 성형성이 양호해진다. 이들을 감안하여, Si의 함유량이 조정된다. 특히, 고저항과 고투자율을 겸비함으로써, 소형의 부품이라도 직류 저항이 좋은 부품을 만들 수 있고, Si의 함유율은, 4∼8wt％가 보다 바람직하다. 나아가, Q 특성 뿐만 아니라, 주파수 특성도 좋아짐으로써, 금후의 고주파화에 대응할 수 있다.

FeCrSi계 합금에 있어서, Si 및 Cr 이외의 잔량부는, 불가피 불순물을 제외하고, Fe인 것이 바람직하다. Fe, Si 및 Cr 이외에 포함되어도 되는 금속으로서는, Al, Mg(마그네슘), Ca(칼슘), Ti, Mn(망간), Co(코발트), Ni(니켈), Cu(구리) 등을 들 수 있고, 비금속으로서는, P(인), S(황), C(카본) 등을 들 수 있다.

각 자성층(121∼123)의 두께(Z축 방향을 따른 두께. 이하 동일함) 및 합금 자성 입자의 체적 기준의 입자 직경으로서 본 경우의 평균 입경(메디안 직경)은, 각각 상이한 크기로 구성된다.

본 실시 형태에 있어서, 제1 자성층(121)의 두께는, 4㎛ 이상 19㎛ 이하로 된다. 제1 자성층(121)의 두께는, 제1 자성층(121)을 사이에 두고 Z축 방향에 대향하는 도체 패턴 C11∼C17 사이의 거리(도체간 거리)에 상당한다. 본 실시 형태에 있어서, 제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경은, 상기 두께 치수에 있어서 두께 방향(Z축 방향)으로 3개 이상의 합금 자성 입자가 배열되는 크기로 되고, 예를 들어 1㎛ 이상 4㎛ 이하로 된다. 특히, 박층화와 투자율을 겸비하므로, 합금 자성 입자의 평균 입경은, 2㎛ 이상 3㎛ 이하가 바람직하다.

여기서, 두께 방향으로 3개 이상의 합금 자성 입자가 배열되는 크기라 함은, 이들 3개 이상의 합금 자성 입자가 두께 방향을 따라 동일 직선 상에 정렬되는 경우에 한정되지 않는다. 예를 들어 도 5는, 5개의 합금 자성 입자가 배열되는 예를 모식적으로 도시하고 있다. 즉, 두께 방향으로 배열되는 합금 자성 입자의 수라 함은, 도체 패턴(내부 도체 b, c) 사이에 있어서 두께 방향과 평행한 기준선 Ls에 걸리는 입자의 수를 말하고, 도시한 예에서는 5개인 것을 의미한다.

제1 자성층(121)의 두께가 4㎛ 미만인 경우, 제1 자성층(121)의 절연 특성이 저하되어, 도체 패턴 C11∼C17 사이의 절연 내압을 확보할 수 없을 우려가 있다. 또한, 제1 자성층(121)의 두께가 19㎛를 초과하면, 제1 자성층(121)의 두께가 필요 이상으로 두꺼워져, 부품 본체(11), 나아가서는 적층 인덕터(10)의 박형화가 곤란해진다.

제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경을 2㎛ 이상 5㎛ 이하라고 하는 비교적 작은 입경으로 함으로써, 합금 자성 입자의 표면적이 커지므로, 상기 산화물막을 통해 결합되는 합금 자성 입자 사이의 절연 내압이 향상된다. 이에 의해, 제1 자성층(121)의 두께가 4㎛∼19㎛로 비교적 얇은 경우에 있어서도, 도체 패턴 C11∼C12 사이의 원하는 절연 내압을 확보하는 것이 가능해진다.

또한, 평균 입경이 작을수록, 제1 자성층(121)의 표면 평활성을 높게 할 수 있다. 이에 의해, 제1 자성층(121)의 두께 방향으로 배열되는 입자의 수를 안정시킬 수 있어, 두께를 얇게 해도 절연을 확보할 수 있다. 또한, 제1 자성층(121)과 접하는 제2 자성층(122) 및 도체 패턴 C11∼C17로 확실하게 제1 자성층(121)을 피복하는 것이 가능해진다.

또한, 제1 자성층(121)의 두께를 얇게 할 수 있는 만큼, 도체 패턴 C11∼C17의 두께를 증가시켜도 된다. 이 경우, 코일부(13)의 직류 저항의 저저항화가 도모되므로, 대전력을 취급하는 파워 디바이스에 특히 유리해진다.

한편, 제2 자성층(122)의 두께는, 예를 들어 30㎛ 이상 60㎛ 이하로 되고, 자성체층 MLU, MLD의 각각의 두께(제3 자성층(123)의 총 두께)는, 예를 들어 50㎛ 이상 120㎛ 이하로 된다. 제2 자성층(122) 및 제3 자성층(123)을 구성하는 합금 자성 입자의 평균 입경은 각각, 예를 들어 4㎛ 이상 20㎛ 이하로 된다.

본 실시 형태에서는, 제2 및 제3 자성층(122, 123)은, 제1 자성층(121)을 구성하는 합금 자성 입자보다도 큰 평균 입경을 갖는 합금 자성 입자로 구성된다. 구체적으로, 제2 자성층(122)은 평균 입경이 6㎛인 합금 자성 입자로 구성되고, 제3 자성층(123)은 평균 입경이 4㎛인 합금 자성 입자로 구성된다. 특히, 제2 자성층(122)을 구성하는 합금 자성 입자의 평균 입경을 제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경보다도 크게 함으로써, 자성체부(12) 전체의 투자율이 향상되어, 결과적으로, 손실, 주파수 특성 등의 영향을 억제하면서, 직류 저항을 저감시킬 수 있다.

또한, 제2 자성층(122) 및 제3 자성층(123)을 구성하는 합금 자성 입자는, 각각의 자성층 중에서, 코일부(13)로부터 외부 전극(14, 15)까지의 사이에 배열되는 10 이상의 합금 자성 입자와, 상기 합금 자성 입자를 서로 결합하여 Cr 및 Al 중 적어도 1종으로 이루어지는 제1 성분을 포함하는 제1 산화막을 갖는다. 합금 자성 입자가 10 이상 배열되는 자성 재료를 사용함으로써, 코일부(13)와 외부 전극(14, 15) 사이의 절연을 확보할 수 있다.

코일부(13)는, 도전성 재료로 구성되고, 외부 전극(14)과 전기적으로 접속되는 인출 단부(13e1)와, 외부 전극(15)과 전기적으로 접속되는 인출 단부(13e2)를 갖는다. 코일부(13)는, 도전 페이스트의 소성체로 구성되고, 본 실시 형태에서는, 은(Ag) 페이스트의 소성체로 구성된다.

코일부(13)는, 자성체부(12)의 내부에 있어서 높이 방향(Z축 방향)의 주위로 나선 형상으로 권회된다. 코일부(13)는, 도 3에 도시하는 바와 같이, 자성체층 ML1∼ML7 상에 각각 소정 형상으로 형성된 7개의 도체 패턴 C11∼C17과, 도체 패턴 C11∼C17을 Z축 방향으로 접속하는 총 6개의 비아 V1∼V6을 갖고, 이들이 나선 형상으로 일체화됨으로써 구성된다. 또한, 도체 패턴 C12∼C16은, 코일부(13)의 주회부에 상당하고, 도체 패턴 C11, C17은, 코일부(13)의 인출부에 상당한다. 도시하는 코일부(13)의 권회 수는, 약 5.5이지만, 물론 이것에 한정되지 않는다.

도 3에 도시하는 바와 같이, 코일부(13)는, Z축 방향으로부터 보았을 때, 자성체부(12)의 긴 변 방향을 장축으로 하는 오벌 형상으로 형성된다. 이에 의해, 코일부(13)를 흐르는 전류의 경로를 최단으로 할 수 있으므로, 직류 저항의 저저항화를 실현할 수 있다. 여기서, 오벌 형상이라 함은, 전형적으로는, 타원 또는 긴 원(2개의 반원을 직선으로 연결한 형상), 코너가 둥근 직사각 형상 등을 의미한다. 또한, 이것에 한정되지 않고, 코일부(13)는 Z축 방향으로부터 보았을 때의 형상이 대략 직사각 형상인 것이어도 된다.

[적층 인덕터의 제조 방법]

계속해서, 적층 인덕터(10)의 제조 방법에 대해 설명한다. 도 6의 A∼C는, 적층 인덕터(10)에 있어서의 자성체층 ML1∼ML7의 제조 방법을 설명하는 주요부의 개략 단면도이다.

자성체층 ML1∼ML7의 제조 방법은, 제1 자성층(121)의 제작 공정과, 도체 패턴 C10의 형성 공정과, 제2 자성층(122)의 형성 공정을 갖는다.

(제1 자성층의 제작)

제1 자성층(121)의 제작 시에는, 닥터 블레이드나 다이 코터 등의 도공기(도시 생략)를 사용하여, 미리 준비한 자성체 페이스트(슬러리)를 플라스틱제의 베이스 필름(도시 생략)의 표면에 도공한다. 다음으로, 그 베이스 필름을 열풍 건조기 등의 건조기(도시 생략)를 이용하여, 약 80℃, 약 5분의 조건에서 건조시켜, 자성체층 ML1∼ML7에 대응하는 제1∼제7 자성 시트(121S)를 각각 제작한다(도 6의 A 참조). 이들 자성 시트(121S)는, 제1 자성층(121)을 복수 개 취할 수 있는 사이즈로 각각 형성된다.

여기서 사용한 자성체 페이스트의 조성은, FeCrSi 합금 입자군이 75∼85wt％이고, 부틸카르비톨(용제)이 13∼21.7wt％이고, 폴리비닐부티랄(바인더)이 2∼3.3wt％이고, FeCrSi 입자군의 평균 입경(메디안 직경)에 의해 조정된다. 예를 들어, FeCrSi 합금 입자군의 평균 입경(메디안 직경)이 3㎛ 이상에서는, 각각 85wt％, 13wt％, 2wt％로 하고, 1.5㎛ 이상 3㎛ 미만에서는, 각각 80wt％, 17.3wt％, 2.7wt％로 하고, 1.5㎛ 미만에서는, 각각 75wt％, 21.7wt％, 3.3wt％로 한다. FeCrSi 합금 입자군의 평균 입경은, 제1 자성층(121)의 두께 등에 따라서 선택된다. FeCrSi 합금 입자군은, 예를 들어 아토마이즈법으로 제조된다.

제1 자성층(121)은, 상술한 바와 같이, 두께가 4㎛ 이상 19㎛ 이하이고, 두께 방향을 따라 3개 이상의 합금 자성 입자(FeCrSi 합금 입자)가 배열되도록 구성된다. 따라서 본 실시 형태에서는, 합금 자성 입자의 평균 입경은, 체적 기준에 있어서, d50(메디안 직경)이, 바람직하게는 1∼4㎛로 된다. 합금 자성 입자의 d50은, 레이저 회절 산란법을 이용한 입자 직경·입도 분포 측정 장치(예를 들어, 닛끼소사제의 마이크로트랙)를 사용하여 측정된다.

이어서, 펀칭 가공기나 레이저 가공기 등의 천공기(도시 생략)를 사용하여, 자성체층 ML1∼ML6에 대응하는 제1∼제6 자성 시트(121S)에, 비아 V1∼V6(도 3 참조)에 대응하는 관통 구멍(도시 생략)을 소정 배열로 형성한다. 관통 구멍의 배열에 대해서는, 제1∼제7 자성 시트(121S)를 적층하였을 때, 도체를 충전한 관통 구멍과 도체 패턴 C11∼C17로 내부 도체가 형성되도록 설정된다.

(도체 패턴의 형성)

계속해서, 도 6의 B에 도시하는 바와 같이, 제1∼제7 자성 시트(121S)의 위에 도체 패턴 C11∼C17이 형성된다.

도체 패턴 C11은, 스크린 인쇄기나 그라비아 인쇄기 등의 인쇄기(도시 생략)를 사용하여, 미리 준비한 도체 페이스트를 자성체층 ML1에 대응하는 제1 자성 시트(121S)의 표면에 인쇄된다. 또한, 도체 패턴 C11의 형성 시에, 비아 V1에 대응하는 관통 구멍에 상기 도체 페이스트가 충전된다. 그리고, 열풍 건조기 등의 건조기(도시 생략)를 이용하여, 제1 자성 시트(121S)를 약 80℃, 약 5분의 조건에서 건조시켜, 도체 패턴 C11에 대응하는 제1 인쇄층을 소정 배열로 제작한다.

도체 패턴 C12∼C17 및 비아 V2∼V6에 대해서도 상술과 마찬가지의 방법으로 제작된다. 이에 의해, 자성체층 ML2∼ML7에 대응하는 제2∼제7 자성 시트(121S)의 표면에, 도체 패턴 C12∼C17에 대응하는 제2∼제7 인쇄층이 소정 배열로 제작된다.

여기서 사용한 도체 페이스트의 조성은, Ag 입자군이 85wt％이고, 부틸카르비톨(용제)이 13wt％이고, 폴리비닐부티랄(바인더)이 2wt％이고, Ag 입자군의 d50(메디안 직경)은 약 5㎛이다.

(제2 자성층의 형성)

계속해서, 도 6의 C에 도시하는 바와 같이, 제1∼제7 자성 시트(121S)의 위에 제2 자성층(122)이 형성된다.

제2 자성층(122)의 형성 시에는, 스크린 인쇄기나 그라비아 인쇄기 등의 인쇄기(도시 생략)를 사용하여, 미리 준비한 자성체 페이스트(슬러리)를 제1∼제7 자성 시트(121S) 상의 도체 패턴 C11∼C17의 주위에 도공한다. 다음으로, 그 자성체 페이스트를 열풍 건조기 등의 건조기(도시 생략)를 사용하여, 약 80℃, 약 5분의 조건으로 건조시킨다.

여기서 사용한 자성체 페이스트의 조성은, FeCrSi 합금 입자군이 85wt％이고, 부틸카르비톨(용제)이 13wt％이고, 폴리비닐부티랄(바인더)이 2wt％이다.

제2 자성층(122)의 두께는, 도체 패턴 C11∼C17의 두께와 동일 또는 20％ 이내의 두께의 차로 되도록 조정되어, 적층 방향으로 거의 동일 평면이 형성되고, 각 자성층에 단차를 발생하지 않고, 적층 어긋남 등을 발생하지 않고 자성체부(12)가 얻어진다. 제2 자성층(122)은, 상술한 바와 같이, 금속 자성 입자(FeCrSi 합금 입자)로 구성되고, 제2 자성층(122)의 두께는 30㎛ 이상 60㎛ 이하이다. 본 실시 형태에 있어서 제2 자성층(122)을 구성하는 합금 자성 입자의 평균 입경은, 제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경보다도 크고, 예를 들어 제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경은 1∼4㎛이고, 제2 자성층(122)을 구성하는 합금 자성 입자의 평균 입경은 4∼6㎛이다.

이상과 같이 하여, 자성체층 ML1∼ML7에 대응하는 제1∼제7 시트가 제작된다(도 6의 C 참조).

(제3 자성층의 제작)

제3 자성층(123)의 제작 시에는, 닥터 블레이드나 다이 코터 등의 도공기(도시 생략)를 사용하여, 미리 준비한 자성체 페이스트(슬러리)를 플라스틱제의 베이스 필름(도시 생략)의 표면에 도공한다. 다음으로, 그 베이스 필름을 열풍 건조기 등의 건조기(도시 생략)을 사용하여, 약 80℃, 약 5분의 조건에서 건조시켜, 자성체층 MLU, MLD를 구성하는 제3 자성층(123)에 대응하는 자성 시트를 각각 제작한다. 이들 자성 시트는, 제3 자성층(123)을 복수 개 취할 수 있는 사이즈로 각각 형성된다.

제3 자성층(123)은, 상술한 바와 같이, 자성체층 MLU, MLD의 각각의 두께가 예를 들어 50㎛ 이상 120㎛ 이하로 되도록, 그 적층 수에 따라서 설정된다. 본 실시 형태에 있어서 제3 자성층(123)을 구성하는 합금 자성 입자의 평균 입경은, 제1 자성층(121)을 구성하는 합금 자성 입자의 평균 입경(1∼4㎛) 및 제2 자성층(122)을 구성하는 합금 자성 입자의 평균 입경(6㎛)과 동일하거나, 혹은 그보다도 작은 예를 들어 4㎛이다. 평균 입경이 동일한 경우는, 투자율을 높게 할 수 있고, 작은 경우는, 제3 자성층(123)을 얇게 할 수 있다.

(적층 및 절단)

계속해서, 흡착 반송기와 프레스기(모두 도시 생략)를 사용하여, 제1∼제7 시트(자성체층 ML1∼ML7에 대응)와, 제8 시트군(자성체층 MLU, MLD에 대응)을 도 3에 도시한 순서로 적층하여 열압착하여 적층체를 제작한다.

계속해서, 다이싱기나 레이저 가공기 등의 절단기(도시 생략)를 사용하여, 적층체를 부품 본체 사이즈로 절단하여, 가공 처리 전 칩(가열 처리 전의 자성체부 및 코일부를 포함함)을 제작한다.

(탈지 및 산화물막의 형성)

계속해서, 소성로 등의 가열 처리기(도시 생략)를 사용하여, 대기 등의 산화성 분위기 중에서, 가열 처리 전 칩을 복수 개 일괄적으로 가열 처리한다. 이 가열 처리는, 탈지 프로세스와 산화물막 형성 프로세스를 포함하고, 탈지 프로세스는 약 300℃, 약 1시간의 조건에서 실시되고, 산화물막 형성 프로세스는 약 700℃, 약 2시간의 조건에서 실시된다.

탈지 프로세스를 실시하기 전의 가열 처리 전 칩에 있어서는, 가열 처리 전의 자성체 내의 FeCrSi 합금 입자의 사이에 다수의 미세 간극이 존재하고, 당해 미세 간극에는 바인더 등이 포함되어 있다. 그러나, 이들은 탈지 프로세스에 있어서 소실되므로, 탈지 프로세스가 완료된 후에는 당해 미세 간극은 포어(공극)로 바뀐다. 또한, 가열 처리 전의 코일부 내의 Ag 입자의 사이에도 다수의 미세 간극이 존재하고, 당해 미세 간극에는 바인더 등이 포함되어 있지만, 이들은 탈지 프로세스에 있어서 소실된다.

탈지 프로세스에 계속되는 산화물막 형성 프로세스에서는, 가열 처리 전의 자성체 내의 FeCrSi 합금 입자가 밀집되어 자성체부(12)(도 1, 도 2 참조)가 제작되는 동시에, FeCrSi 합금 입자 각각의 표면에 당해 입자의 산화물막이 형성된다. 또한, 가열 처리 전의 코일부 내의 Ag 입자군이 소결되어 코일부(13)(도 1, 도 2 참조)가 제작되고, 이에 의해 부품 본체(11)가 제작된다.

(외부 전극의 형성)

계속해서, 딥 도포기나 롤러 도포기 등의 도포기(도시 생략)를 사용하여, 미리 준비한 도체 페이스트를 부품 본체(11)의 길이 방향 양단부에 도포하고, 이것을 소성로 등의 가열 처리기(도시 생략)를 사용하여, 약 650℃, 약 20분의 조건에서 베이킹 처리를 행하고, 당해 베이킹 처리에 의해 용제 및 바인더의 소실과 Ag 입자군의 소결을 행하여, 외부 전극(14, 15)(도 1, 도 2 참조)을 제작한다.

여기서 사용한 외부 전극(14, 15)용의 도체 페이스트의 조성은, Ag 입자군이 85wt％ 이상이고, Ag 입자군 이외에 유리, 부틸카르비톨(용제), 폴리비닐부티랄(바인더)을 포함하고, Ag 입자군의 d50(메디안 직경)은 약 5㎛이다.

(수지 함침 처리)

계속해서, 자성체부(12)에 수지 함침의 처리를 행한다. 자성체부(12)에는, 자성체부(12)를 형성하는 합금 자성 입자끼리의 사이에 공간이 존재하고 있다. 여기서의 수지 함침의 처리는, 이 공간을 매립하려고 하는 것이다. 구체적으로는, 실리콘 수지의 수지 재료를 포함하는 용액에 얻어진 자성체부(12)를 침지시킴으로써, 수지 재료를 공간에 충전하고, 그 후, 150℃에서 60분간 열처리함으로써, 수지 재료를 경화시킨다.

수지 함침의 처리로서는, 예를 들어 액체 상태의 수지 재료나 수지 재료의 용액 등과 같은, 수지 재료의 액상물에 자성체부(12)를 침지하여 압력을 낮추거나, 수지 재료의 액상물을 자성체부(12)에 도포하여 표면으로부터 내부로 스며들게 하거나 하는 등의 수단을 들 수 있다. 이 결과, 수지는 합금 자성 입자 표면의 산화막의 외측에 부착되어, 합금 자성 입자끼리의 공간의 일부를 매립할 수 있다. 이 수지는, 강도의 증가나 흡습성의 억제라고 하는 이점이 있어, 수분이 자성 재부(12)의 내부로 들어가기 어려워지므로, 특히 고습하에 있어서 절연성의 저하를 억제할 수 있다.

또한, 다른 효과로서, 외부 전극의 형성에 도금을 사용하는 경우, 도금 신장을 억제하여 수율의 향상을 도모할 수 있다. 수지 재료로서는, 유기 수지나, 실리콘 수지를 들 수 있다. 바람직하게는 실리콘계 수지, 에폭시계 수지, 페놀계 수지, 실리케이트계 수지, 우레탄계 수지, 이미드계 수지, 아크릴계 수지, 폴리에스테르계 수지 및 폴리에틸렌계 수지로 이루어지는 군에서 선택되는 적어도 1종으로 이루어진다.

(인산염 처리)

또한, 더욱 절연을 높게 하는 방법으로서, 자성체부(12)를 형성하는 합금 자성 입자의 표면에 인산계의 산화물을 형성한다. 이 공정은, 외부 전극(14, 15)이 제작된 적층 인덕터(10)를 인산염 처리욕 중에 침지하고, 그 후, 수세, 건조 등이 행해진다. 인산염으로서는, 예를 들어 망간염, 철염, 아연염 등을 들 수 있다. 각각 적절한 농도 조정을 하여 처리를 행한다.

그 결과, 자성체부(12)를 형성하는 합금 자성 입자끼리의 사이에 인 원소를 확인할 수 있다. 인 원소는, 합금 자성 입자끼리의 공간의 일부를 매립하도록 인산계의 산화물로서 존재한다. 이 경우, 자성체부(12)를 형성하는 합금 자성 입자의 표면에는 산화막이 존재하지만, 산화막이 존재하지 않는 부분에 있어서, Fe와 인이 치환되는 형태로 인산계의 산화물이 형성된다.

이 산화막과 인산계의 산화물을 겸비함으로써, 더욱 Fe의 비율이 높은 합금 자성 입자를 사용하는 경우라도 절연성을 확보할 수 있다. 또한, 이 효과로서, 수지 함침과 마찬가지로, 도금 신장을 억제할 수 있다. 또한, 수지 함침과 인산염 처리를 조합함으로써, 절연뿐만 아니라, 내습성을 더욱 좋게 할 수 있는 상승 효과를 기대할 수 있다. 이 조합에 대해서는, 수지 함침 후에 인산염의 처리로 해도, 인산염 후에 수지 함침의 처리로 해도, 마찬가지의 효과를 얻을 수 있다.

마지막으로, 도금을 행한다. 도금은, 일반적인 전기 도금에 의해 행해지고, Ni와 Sn의 금속막이, 먼저 Ag 입자군을 소결하여 형성된 외부 전극(14, 15)에 부착된다. 이와 같이 하여, 적층 인덕터(10)를 얻을 수 있다.

[실시예]

계속해서, 본 발명의 실시예에 대해 설명한다.

(실시예 1)

이하의 조건에서, 길이가 약 1.6㎜, 폭이 약 0.8㎜, 높이가 약 0.54㎜인 직육면체 형상의 적층 인덕터를 제작하였다.

자성 재료로서, FeCrSi계의 합금 자성 입자를 포함하는 자성 페이스트로 제1∼제3 자성층을 제작하였다. 또한, 제1 자성층 및 제2 자성층은, 도 4에 있어서의 제1 자성층(121) 및 제2 자성층(122)에 각각 상당하고, 제3 자성층은, 도 4에 있어서의 자성체층 MLU 및 자성체층 MLD에 상당한다(이하 동일함).

제1∼제3 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성은, 6Cr3Si(Cr: 6wt％, Si: 3wt％, 잔량부: Fe의 합계 100wt％. 단, 불순물은 제외함. 실시예 2 이후도 마찬가지.)로 하였다. 제1 자성층의 두께는 16㎛로 하고, 그 합금 자성 입자의 평균 입경은 4㎛로 하였다. 제2 자성층의 두께는 37㎛로 하고, 그 합금 자성 입자의 평균 입경은 6㎛로 하였다. 제3 자성층의 두께는 56㎛로 하고, 그 합금 자성 입자의 평균 입경은 4.1㎛로 하였다. 제1 및 제2 자성층 층수는 각 8층을 교대로 배치하고, 제3 자성층의 2층을 적층 방향의 양측에 배치하였다.

코일부는, 제1 자성층의 표면에 제2 자성층의 두께로 인쇄한 Ag 페이스트로 형성하였다. 코일부는, 도 3에 도시하는 바와 같이, 약 (5/6)턴분의 코일 길이를 갖는 복수의 주회부와, 소정의 코일 길이를 갖는 인출부를 코일 축 방향으로 적층함으로써 제작하였다. 코일부의 턴 수는 6.5턴으로 하고, 코일부의 두께는, 제2 자성층의 두께와 동일하게 하였다.

상술한 바와 같이 구성된 자성층의 적층체(자성체부)를 부품 본체 사이즈로 절단하고, 300℃에서의 열처리(탈지 프로세스) 및 700℃에서의 열처리(산화물막 형성 프로세스)를 실시하였다. 그리고, 인출부의 단부면이 노출되는 자성체부의 양단부에 Ag 페이스트로 이루어지는 외부 전극의 하지층을 형성하였다. 그리고, 자성체부의 수지 함침 처리를 행한 후, 외부 전극의 하지층에 Ni, Sn 도금을 실시하였다.

이상과 같이 하여 제작한 적층 인덕터에 대해, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가하였다. 각 평가에 있어서는, 먼저 각 시료에 대해서는, LCR 미터를 사용하여, 측정 주파수 1㎒에서의 인덕턴스 값을 측정하고, 설계의 인덕턴스 값(0.22μH)에 대해 10％ 이내로 되는 것을 선택하여, 각 평가를 행하였다.

합금 자성 입자의 수는, 적층 인덕터의 도 1의 A-A 단면에 있어서의 SEM 관찰에 의해 행하였다. 구체적으로는, 상기 A-A 단면을 연마 가공 혹은 밀링 가공하여, 각 내부 도체의 폭 방향 중간 위치에서 각각 내부 도체 사이의 거리가 구해지도록, 내부 도체 사이가 전체적으로 들어가는 배율의 1000∼5000배의 범위에서 관찰하였다. A-A 단면으로 한 이유는, 외부 전극에 가까운 측의 각각 내부 도체의 거리나 입자의 수를 평가하기 위함이다. 그리고, 도 5에 도시하는 바와 같이, 내부 도체 b의 중간 위치로부터 내부 도체 c를 향해 1㎛ 폭에 상당하는 수선(Ls)을 그어, 당해 수선에 걸리는 입자 중에서 내부 도체 b, c 사이의 거리의 1/10 이상의 크기(단면에서 보이는 수선 방향의 길이)의 입자의 수를 카운트하였다. 수선을 그을 수 없는 경우는, 내부 도체 b와 내부 도체 c의 최단 거리에 1㎛ 폭에 상당하는 직선을 긋고, 당해 직선에 걸리는 입자 중에서 내부 도체 b, c의 최단 거리의 1/10 이상의 크기(단면에서 보이는 수선 방향의 길이)의 입자의 수를 카운트하였다. 이 평가를 각 내부 도체 사이에서 행하고, 가장 적은 입자의 수를 제1 자성층에 배열되어 있는 합금 자성 입자의 수로 하였다.

또한, 제2 자성층, 제3 자성층에 대해서도 동일한 시료를 사용하여 평가를 행하였다. 제2 자성층에 있어서는, 내부 도체와 접하는 면으로부터 제2 자성층 측면까지의 최단 거리를 연결하는 1㎛ 폭에 상당하는 직선을 긋고, 당해 직선에 걸리는 입자 중에서 상기한 내부 도체 b, c 사이의 거리의 최솟값의 1/10 이상의 크기(단면에서 보이는 수선 방향의 길이)의 입자의 수를 카운트하였다. 제3 자성층에 있어서는, 내부 도체와 접하는 면으로부터 외부 전극까지의 최단 거리를 연결하는 1㎛ 폭에 상당하는 직선을 긋고, 당해 직선에 걸리는 입자 중에서 상기한 각 내부 도체 b, c 사이의 거리의 최솟값의 1/10 이상의 크기(단면에서 보이는 수선 방향의 길이)의 입자의 수를 카운트하였다. 이 평가에 의해, 제2 자성층 및 제3 자성층의 입자의 수는, 각 실시예 모두 10 이상이었다.

Q 특성은, LCR 미터를 사용하여, 측정 주파수 1㎒에서 얻어지는 Q의 값을 측정하였다. 사용하는 기기는 4285A(키사이트 테크놀로지스 잉크제)로 하였다.

내전압 특성은, 정전기 내전압 시험으로 평가하였다. 정전기 내전압 시험은, 정전기 방전(ESD: electrostatic discharge) 시험에 의해 시료에 전압을 인가하고, 전후에서의 특성 변화의 유무에 의해 행하였다. 시험 조건에는 인체 모델(HBM: human body model)을 사용하고, IEC61340-3-1 규격에 준하여 행한다. 이하에 상세는 시험 방법에 대해 설명한다.

먼저, LCR 미터를 사용하여, 시료인 적층 인덕터의 10㎒에 있어서의 Q값을 구하여, 초기값(시험 전)으로 하였다. 다음으로, 방전 용량 100pF, 방전 저항 1.5kΩ, 시험 전압 1㎸, 펄스 인가 수를 양 극 각 1회의 조건으로 전압을 인가하여, 시험을 실시하였다(1회째의 시험). 이후, 다시 Q값을 구하여, 얻어진 시험 후의 수치가 초기값의 70％ 이상인 것을 양품, 70％ 미만인 것을 불합격이라고 판단하였다.

그리고, 양품이라고 판단된 샘플에 대해, 방전 용량 100pF, 방전 저항 1.5kΩ, 시험 전압 1.2kV, 펄스 인가 수를 양 극 각 1회의 조건으로 전압을 인가하여, 시험을 실시하였다(2회째의 시험). 이후, 다시 Q값을 구하여, 얻어진 시험 후의 수치가 초기값의 70％ 이상인 것을 양품, 70％ 미만인 것을 불합격이라고 판단하였다.

각 3개의 평가에 있어서 적어도 1회째의 시험에서 양품인 것을 합격으로 하고, 2회 모두 양품인 것을 「A」, 1회째의 시험만 양품인 것을 「B」로 하였다. 또한, 1회째의 시험에서 불량품이라고 판단된 것은 불합격(평가 「C」)으로 하였다. 측정 기기에는, 4285A(키사이트 테크놀로지스 잉크제)를 사용하였다.

평가 결과, 내부 도체 사이의 거리는 16㎛, 합금 자성 입자의 수는 4개, 직류 저항은 69mΩ, Q값은 26, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 2)

제1 자성층의 두께를 12㎛, 그 합금 자성 입자의 평균 입경을 3.2㎛, 제2 자성층의 두께를 42㎛, 제3 자성층의 두께를 52㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 12㎛, 합금 자성 입자의 수는 3개, 직류 저항은 60mΩ, Q값은 30, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 3)

제1 자성층의 두께를 7㎛, 그 합금 자성 입자의 평균 입경을 1.9㎛, 제2 자성층의 두께를 46㎛, 제3 자성층의 두께를 52㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.2㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 32, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 4)

제1 자성층의 두께를 7㎛, 그 합금 자성 입자의 평균 입경을 1㎛, 제2 자성층의 두께를 41㎛, 제3 자성층의 두께를 74㎛, 제2 자성층의 합금 자성 입자의 평균 입경을 4㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.5㎛, 합금 자성 입자의 수는 7개, 직류 저항은 63mΩ, Q값은 29, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 5)

제1 자성층의 두께를 3.5㎛, 그 합금 자성 입자의 평균 입경을 1㎛, 제2 자성층의 두께를 42㎛, 제3 자성층의 두께를 82㎛, 제2 자성층의 합금 자성 입자의 평균 입경을 4㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 4.0㎛, 합금 자성 입자의 수는 3개, 직류 저항은 61mΩ, Q값은 30, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 6)

제1∼제3 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 4Cr5Si(Cr: 4wt％, Si: 5wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 3과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.2㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 33, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 7)

제1∼제3 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 2Cr7Si(Cr: 2wt％, Si: 7wt％, 잔량부: Fe의 합계 100wt％), 제1 자성층의 합금 자성 입자의 평균 입경을 2㎛로 한 것 이외에는, 실시예 3과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.3㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 35, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 8)

제1∼제3 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 1.5Cr8Si(Cr: 1.5wt％, Si: 8wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 3과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.4㎛, 합금 자성 입자의 수는 3개, 직류 저항은 56mΩ, Q값은 36, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 9)

제1∼제3 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 1Cr10Si(Cr: 1wt％, Si: 10wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 7과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.8㎛, 합금 자성 입자의 수는 4개, 직류 저항은 59mΩ, Q값은 29, 내전압 특성(절연 파괴 평가)은 「B」였다.

(실시예 10)

제2 및 제3 자성층을 구성하는 FeAlSi계 합금 자성 입자에 있어서의 Al 및 Si의 조성을 4Al5Si(Al: 4wt％, Si: 5wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 7과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.3㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 33, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 11)

제1 자성층을 구성하는 FeAlSi계 합금 자성 입자에 있어서의 Al 및 Si의 조성을 2Al7Si(Al: 2wt％, Si: 7wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 7과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.4㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 35, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 12)

제1 자성층을 구성하는 FeAlSi계 합금 자성 입자에 있어서의 Al 및 Si의 조성을 1.5Al8Si(Al: 1.5wt％, Si: 8wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 7과 동일한 조건에서 적층 인덕터를 제작하였다.

(실시예 13)

제1 자성층을 구성하는 FeCrZr계 합금 자성 입자에 있어서의 Cr 및 Zr의 조성을 2Cr7Zr(Cr: 2wt％, Zr: 7wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 3과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7.2㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 35, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 14)

제1 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 6Cr3Si(Cr: 6wt％, Si: 3wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 6과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 7㎛, 합금 자성 입자의 수는 3개, 직류 저항은 54mΩ, Q값은 32, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 15)

제1 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 6Cr3Si(Cr: 6wt％, Si: 3wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 7과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 6.9㎛, 합금 자성 입자의 수는 3개, 직류 저항은 54mΩ, Q값은 34, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 16)

제1 자성층을 구성하는 FeCrSi계 합금 자성 입자에 있어서의 Cr 및 Si의 조성을 6Cr3Si(Cr: 6wt％, Si: 3wt％, 잔량부: Fe의 합계 100wt％)로 한 것 이외에는, 실시예 8과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 6.9㎛, 합금 자성 입자의 수는 3개, 직류 저항은 55mΩ, Q값은 35, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 17)

제1 자성층의 두께를 13㎛, 그 합금 자성 입자의 평균 입경을 1.9㎛, 제2 자성층의 두께를 42㎛, 제3 자성층의 두께를 48㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 13㎛, 합금 자성 입자의 수는 7개, 직류 저항은 60mΩ, Q값은 30, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 18)

제1 자성층의 두께를 17㎛, 그 합금 자성 입자의 평균 입경을 1.9㎛, 제2 자성층의 두께를 38㎛, 제3 자성층의 두께를 48㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 17㎛, 합금 자성 입자의 수는 9개, 직류 저항은 66mΩ, Q값은 29, 내전압 특성(절연 파괴 평가)은 「A」였다.

(실시예 19)

제1 자성층의 두께를 19㎛, 그 합금 자성 입자의 평균 입경을 1.9㎛, 제2 자성층의 두께를 36㎛, 제3 자성층의 두께를 48㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 19㎛, 합금 자성 입자의 수는 10개, 직류 저항은 70mΩ, Q값은 28, 내전압 특성(절연 파괴 평가)은 「A」였다.

(비교예 1)

제1 자성층의 두께를 24㎛, 그 합금 자성 입자의 평균 입경을 5㎛, 제2 자성층의 두께를 29㎛로 한 것 이외에는, 실시예 1과 동일한 조건에서 적층 인덕터를 제작하였다.

이 적층 인덕터에 대해, 실시예 1과 동일한 조건에서, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수, 전류 특성 및 내전압 특성을 평가한 바, 내부 도체 사이의 거리는 24㎛, 합금 자성 입자의 수는 4개, 직류 저항은 88mΩ, Q값은 24, 내전압 특성(절연 파괴 평가)은 「A」였다.

실시예 1∼19 및 비교예 1에 관한 샘플의 제작 조건을 표 1에, 표 1에 기재된 자성 재료의 종류(합금 자성 입자의 조성)를 표 2에, 그리고, 각 샘플의 평가 결과를 표 3에 각각 나타낸다.

표 1∼표 3에 나타내는 바와 같이, 제1 자성층의 두께가 19㎛ 이하인 실시예 1∼19에 관한 적층 인덕터에 대해서는, 비교예 1에 관한 적층 인덕터보다도 직류 저항이 낮고, 또한 Q값이 높은 것이 확인되었다. 이것은, 제1 자성층의 두께를 작게 한만큼, 제2 자성층 및 내부 도체의 두께를 크게 할 수 있었던 것으로, 코일부의 저저항화를 도모하면서, 높은 Q 특성(저손실)을 얻을 수 있었던 것에 의한 것이라고 추정된다.

또한, 실시예 1∼19에 관한 적층 인덕터에 있어서는, 제1 자성층을 구성하는 합금 자성 입자의 평균 입경이 4㎛ 이하로 작으므로, 합금 자성 입자의 비표면적이 증가하고, 이에 의해 제1 자성층의 절연 특성이 향상되어, 원하는 내전압 특성을 확보할 수 있는 것이 확인되었다.

또한, 실시예 1∼5에 나타내는 바와 같이, 합금 자성 입자의 조성을 동일하게 한 경우, 제1 자성층의 두께가 작은 만큼, 내부 도체의 두께를 크게 할 수 있었으므로, 제1 자성층의 두께가 작을수록 직류 저항의 저저항화 및 Q 특성(손실)의 향상을 도모할 수 있는 것이 확인되었다.

특히, 실시예 6∼8의 Si 5∼8wt％, Cr 1.5∼4wt％의 합금 자성 입자를 이용함으로써, 비교예 1의 약 25％ 이상 높은 Q특성을 얻을 수 있다. 또한, 실시예 2와 같이 합금 자성 입자의 평균 입경이 3.2㎛ 이하인 경우에는, 합금 자성 입자의 수는 3개라도 절연성을 확보할 수 있다. 따라서, 이 3개 이상 입자가 배열되는 범위에서의 박형화를 진행시킬 수 있다.

단, 실시예 4와 같이 합금 자성 입자의 평균 입경이 1㎛인 경우에는, 입자 직경에 의한 투자율의 저하 및 제조 과정에서의 바인더량 등의 증가에 의한 충전율의 저하에 의해 실시예 3보다 직류 저항이 높아져 버린다. 이로 인해, 합금 자성 입자의 평균 입경은 2㎛ 이상 3㎛ 이하로 함으로써, 낮은 직류 저항의 설계가 가능해진다.

실시예 6은 실시예 3보다도 Si 함유량이 많으므로, 실시예 3보다도 높은 Q값이 얻어졌다. 실시예 7과 실시예 3의 관계 및 실시예 8과 실시예 3의 관계에 대해서도 마찬가지였다. 실시예 8과 실시예 7의 관계에 대해서도 마찬가지로, 실시예 8의 쪽이 실시예 7보다도 Si 함유량이 많으므로, 근소하지만 Q값이 향상되었다.

실시예 9는, 실시예 4와 마찬가지의 직류 저항 및 Q값이 얻어졌지만, 다른 실시예보다도 절연 내압 특성이 저하되었다. 이것은, 실시예 9의 Cr 함유량이 다른 실시예의 그것보다도 적으므로 과잉의 산화가 진행되어, 저항값이 낮은 Fe의 산화물(마그네타이트)이 많이 형성된 것에 의한 것이라고 생각된다. 또한, 과잉 산화에 의한 팽창이 진행되어 있음으로써, 내부 도체 사이의 거리를 크게 하는 것으로도 이어져 있다고 생각된다.

실시예 10, 11, 12에 의하면, 상이한 재질의 합금 자성 입자의 조성을 이용해도, 각각이 실시예 6, 7, 8과 동일한 직류 저항, Q 특성을 얻을 수 있는 것이 확인되었다.

실시예 13에 대해서도 마찬가지로, 실시예 7과 동일한 직류 저항, Q 특성을 얻을 수 있다.

실시예 14, 15, 16은 각각, 실시예 6, 7, 8보다 직류 저항을 낮출 수 있다. 이것은, 제1 자성층보다, 제2, 제3 자성층에 Si량이 많은 합금 자성 입자를 이용함으로써, 각각의 경도가 유연한 쪽인 제1 자성층의 합금 자성 입자가 변형을 일으키면서, 제1 자성층의 두께를 얇게, 또한 충전율을 높게 할 수 있는 것에 의한 것이라고 생각된다.

실시예 17, 18은, 각각 실시예 1보다 직류 저항을 낮출 수 있다. 이것은, 실시예 1보다 평균 입경이 작은 합금 자성 입자를 사용하는 것에 의한다. 한편, 실시예 19에서는, 실시예 1과 동일한 직류 저항이 되어, 평균 입경이 작은 합금 자성 입자를 사용하는 효과를 볼 수 없게 되어 있다. 이것으로부터, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수는 9개 이하로 하는 것이 바람직하다. 따라서, 절연성과 직류 저항의 양쪽을 보다 좋게 하기 위해서는, 제1 자성층 내부에 있어서 그 두께 방향으로 배열되는 합금 자성 입자의 수는 3 이상 9 이하로 된다.

이상과 같이, 본 실시예에 관한 적층 인덕터에 의하면, 저저항과 고효율의 디바이스 특성을 얻을 수 있는 것을 알 수 있다. 게다가, 부품의 소형화, 박형화를 실현할 수 있으므로, 파워 디바이스 용도의 적층 인덕터로서도 충분히 적용 가능하다.

이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상술한 실시 형태에만 한정되는 것은 아니며 다양한 변경을 가할 수 있는 것은 물론이다.

예를 들어 이상의 실시 형태에서는, 외부 전극(14, 15)은, 부품 본체(11)의 긴 변 방향에 대향하는 2개의 단부면에 설치되었지만, 이것에 한정되지 않고, 부품 본체(11)의 짧은 변 방향에 대향하는 2개의 측면에 설치되어도 된다.

또한, 이상의 실시 형태에서는 제1 자성층(121)을 복수 구비한 적층 인덕터(10)에 대해 설명하였지만, 제1 자성층(121)이 단층(즉, 내부 도체가 2층)인 적층 인덕터에도 마찬가지로 적용 가능하다.

10 : 적층 인덕터
11 : 부품 본체
12 : 자성체부
13 : 코일부
14, 15 : 외부 전극
C11∼C17 : 도체 패턴
V1∼V6 : 비아

Claims

평균 입경이 4㎛ 이하이며, 일축 방향을 따라 배열되는 3개 이상의 합금 자성 입자와, 상기 합금 자성 입자를 서로 결합하여 Cr 및 Al 중 적어도 1종으로 이루어지는 제1 성분을 포함하는 제1 산화막을 갖는 적어도 1개의 제1 자성층과,
상기 제1 자성층을 사이에 두고 상기 일축 방향에 대향하여 배치되고, 상기 일축 주위로 권회되는 코일의 일부를 각각 구성하고, 상기 제1 자성층을 통해 서로 전기적으로 접속된 복수의 도체 패턴을 갖는 내부 도체와,
합금 자성 입자로 구성되고, 상기 제1 자성층을 사이에 두고 상기 일축 방향에 대향하고 상기 복수의 도체 패턴의 주위에 각각 배치된 복수의 제2 자성층과,
합금 자성 입자로 구성되고, 상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 내부 도체를 사이에 두고 상기 일축 방향에 대향하여 배치된 복수의 제3 자성층과,
상기 내부 도체와 전기적으로 접속되는 한 쌍의 외부 전극을 구비하는, 적층 인덕터.
제1항에 있어서,
상기 제1 자성층은, 상기 합금 자성 입자와 상기 제1 산화막 사이에 개재되는 제2 산화막을 더 갖고,
상기 제2 산화막은, Si 및 Zr 중 적어도 1종으로 이루어지는 제2 성분을 포함하는, 적층 인덕터.
제2항에 있어서,
상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 제1 성분, 상기 제2 성분 및 Fe를 포함하고, 또한 상기 제1 성분에 대한 상기 제2 성분의 비율이 1보다 큰 합금 자성 입자로 구성되는, 적층 인덕터.
제2항에 있어서,
상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 제1 성분이 1.5∼4wt％, 상기 제2 성분이 5∼8wt％인 합금 자성 입자로 구성되는, 적층 인덕터.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 합금 자성 입자의 사이에 함침된 수지 재료를 포함하는, 적층 인덕터.
제1항에 있어서,
상기 제1 자성층, 상기 복수의 제2 자성층 및 상기 복수의 제3 자성층은, 상기 합금 자성 입자의 사이에 인 원소를 포함하는, 적층 인덕터.