JP4724940B2 - 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 - Google Patents
積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 Download PDFInfo
- Publication number
- JP4724940B2 JP4724940B2 JP2001102312A JP2001102312A JP4724940B2 JP 4724940 B2 JP4724940 B2 JP 4724940B2 JP 2001102312 A JP2001102312 A JP 2001102312A JP 2001102312 A JP2001102312 A JP 2001102312A JP 4724940 B2 JP4724940 B2 JP 4724940B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- thickness
- layer
- coil pattern
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層型インダクタンス素子及びその製造方法に関し、特に、スイッチング電源回路及びインバータ電源回路に用いる積層型インダクタンス素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ノート型パーソナルコンピュータ及び携帯電話等の精密機器の小型化が進み、それに伴って電源も小型化され、電源回路に使用されるインダクタンス素子の小型化及び低背化が要求されている。
【０００３】
インダクタンス素子として、捲き線型インダクタンス素子が広く用いられている。捲き線型インダクタンス素子は、素子を小型化及び低背化しようとした場合、磁性体部分が強度的に弱くなり、自動捲き線機等を用いた安価な製造方法が使用できなくなる。しかも、磁性体部分の強度が弱いため、ノート型パーソナルコンピュータ及び携帯電話等の衝撃を受ける機会の多い携帯型端末に使用するには信頼性が低く、採用できない。
【０００４】
インダクタンス素子として、積層型インダクタンス素子を用いることもできる。図６ (ａ), (ｂ) に示すように、積層型インダクタンス素子３６は、コイルパターン６が形成されたグリーンシート３０等のシート状磁性体を積層してなるコイル層４と、コイル層４を挟む磁性体層 (以下、ヨーク層という) ８, １０とを含む。ヨーク層８, １０は、それぞれコイル層４の上, 下にシート状磁性体３２, ３４を積層して形成することができる。
【０００５】
コイルパターン６が形成されたグリーンシート３０の一例を図７ (ａ) に示す。スルーホール４２は下層のコイルパターンとの接続に使用する。スルーホール４０は上層のグリーンシートに形成されたスルーホールであり、上層のコイルパターンとの接続に使用する。コイルパターン６は、スルーホール４０, ４２を介してそれぞれ上層，下層のコイルパターンと電気的に接続され、コイルを形成する。各層のコイルパターンの接続例を図８に示す。コイルパターンは実線で示し、スルーホールを介した他層のコイルパターンとの接続は破線で示す。
【０００６】
積層型インダクタンス素子は、グリーンシート３０の積層数を減少させることで、素子全体の小型化及び低背化の実現が可能である。
【０００７】
しかし、積層型インダクタンス素子は、磁気回路的に閉じており (閉磁路) 、素子に印加される交流電流の直流電流成分が増加した場合、磁場が増加することにより、磁性体層が磁気飽和し、インダクタンスが低下するという問題が生じる。この問題の解決策として、磁性体層の間に非磁性体層を設けることにより、磁気抵抗を上げ、磁気飽和を防ぐ方法又はコイル巻数を増加させることにより、インダクタンス値が低下した場合でも、目標値よりも高い値が得られるようにする方法がある。しかし、非磁性体層を磁性体層間に設けた場合、グリーンシートのプレス及び焼結が困難である。また、コイル巻数を増加させるためには、コイルパターン６及びグリーンシート３０の積層数を増加させる必要があり、低背化の面から限界がある。さらに、コイル長が長くなり、導体抵抗が大きくなる。
【０００８】
コイルパターン６の１層あたりの巻数を増加させることで、低背化を実現しながらインダクタンスを増加させることも考えられる。例えば、図７ (ｂ) に示すように、コイルパターン６の１層あたりの巻数が１回の場合 (以下、１回巻という) を仮定すると、コイルパターン６を６層積層したとき、合計巻数 (以下、ターン数という) が６ターンのコイル層が形成される。図９ (ａ), (ｂ) に示すように、コイルパターン６の１層あたりの巻数が２回の積層型インダクタンス素子３８の場合 (以下、２回巻という) 、コイルパターン６を３層積層したとき、ターン数が６ターンのコイル層が形成される。理論的には、コイルパターン６の１層あたりの巻数を２倍にすることで、コイルパターン６の積層数を半分にすることができる。
【０００９】
【発明が解決しようとする課題】
しかし、図９ (ａ) に示す２回巻の外側のコイルパターンの半径は、図７ (ｂ) に示す１回巻のコイルパターンの半径とほぼ等しいが、２回巻の内側のコイルパターンの半径は、１回巻のコイルパターンの半径よりも小さくなる。そのため、同じ６ターンのコイル層であっても、１回巻のコイル層の方がインダクタンスは高くなる。コイルパターンの１層あたりの巻数を２倍にしても、巻数１回あたりのインダクタンスは２倍にはならない。
【００１０】
コイルパターンを２回巻にした場合、コイル層の小型化及び低背化は実現できるが、インダクタンスは１回巻の場合より低下する。インダクタンスを低下させずに小型化及び低背化を実現することは困難である。
【００１１】
そこで、本発明者らは、積層型インダクタンス素子に対する直流電流印加時の磁束分布を詳細に調査した結果、ヨーク層８, １０が磁気飽和することにより漏洩磁束が発生し、インダクタンスが低下することを知見した。本発明者らは、この知見に基づいて、ヨーク層の厚みに対するインダクタンス特性を調査した。その結果を図４に示す。ただし、素子の平面寸法は４. ５ｍｍ×３. ２ｍｍであり、厚みは０. ８６ｍｍである。グリーンシートの厚みは３３μｍであり、コイルパターンを形成する導体の厚みは２０μｍである。印加する直流電流は３００ｍＡである。
【００１２】
図４は、１回巻の場合及び２回巻の場合のターン数に対するインダクタンス特性を図示している。横軸 (下側) はコイルのターン数であり、縦軸はインダクタンスである。また、図４は、２回巻の場合のコイル層比率に対するインダクタンス特性も図示している。横軸 (上側) はコイル層比率であり、縦軸はインダクタンスである。ここで、コイル層比率は、素子の厚みに対するコイル層の厚みの割合である。素子の厚みは電源回路の設計仕様により制限されていることが多く、ヨーク層の厚みを増加させるためには、コイル層の厚みを減少させる必要がある。
【００１３】
一般的に、ターン数が同一の場合、上述したように１回巻の方がインダクタンスは高くなるはずである。しかし、図４に示す調査結果から、２回巻の方がインダクタンスが高くなるコイル層比率の範囲が存在することが明らかになった。この結果に基づいてコイル層比率の範囲を定めることにより、インダクタンスを低下させずに素子の小型化及び低背化の実現が可能になると考えられる。
【００１４】
本発明は斯かる事情に鑑みてなされたものであり、小型, 低背かつ高インダクタンスの積層型インダクタンス素子、及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る積層型インダクタンス素子は、巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含み、前記コイル層の厚みが、全体の厚みの３５〜６０％の厚みであることを特徴とする。
【００１６】
本発明に係る積層型インダクタンス素子の製造方法は、巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含む積層型インダクタンス素子を製造する方法であって、前記コイルパターンを形成するＡｇまたはＡｇ−Ｐｄ合金を含む導体の厚みが、１５〜３０μｍであり、前記コイルパターンが形成されたシート状磁性体の厚みが、５〜４０μｍであって、９６０度以下の温度での焼結により、前記コイル層の厚みを、全体の厚みの３５〜６０％の厚みとすることを特徴とする。
【００２７】
本発明の積層型インダクタンス素子は、コイルパターンの１層あたりの巻数を２回とし、ターン数が１７を超えるコイルを備えるコイル層の厚みを小さくする一方、コイル層の厚みの減少分の範囲内でヨーク層の厚みを増加して、直流電流印加時のヨーク層部分の磁気飽和を低減する。コイル層比率を３５〜６０％にすることにより、コイルパターンの巻数を２回にした場合でも、巻数が１回の場合よりも高いインダクタンスを得ることができる。
【００２８】
また、本発明の積層型インダクタンス素子は、ＡｇまたはＡｇ−Ｐｄ合金を含む導体により１５〜３０μｍの厚みを有してコイルパターンが形成してあり、５〜４０μｍの厚みを有するシート状磁性体を積層し、９６０度以下の温度にて焼結する手順により製造することができる。
【００２９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００３０】
(第１の実施の形態)
図１は、本発明に係る積層型インダクタンス素子（以下、素子という）２の一例を示す断面図である。素子２は、従来 (図６ (ａ), (ｂ))と同様に、コイルパターン６が形成されたグリーンシート３０等のシート状磁性体を積層してなるコイル層４と、コイル層４の上下にグリーンシート３２, ３４等のシート状磁性体を積層してなるヨーク層８, １０とを含む。本実施の形態では、グリーンシート３０, ３２, ３４は同一のシート状磁性体である。
【００３１】
コイルパターン６の１層あたりの巻数は複数回である。図２に示すように、本実施の形態では、１層あたりの巻数は２回である。コイルパターンは実線で示し、スルーホールを介した他層のコイルパターンとの接続は破線で示す。
【００３２】
本実施の形態では、素子２の厚みＤは０. ８６ｍｍであり、素子２の平面寸法は、４. ５ｍｍ×３. ２ｍｍである。ここで、素子２の厚みＤは後述する焼結後の厚みである。以下、特に記載のない限り、厚みは全て焼結後の厚みである。
【００３３】
コイルパターン６は、スクリーン印刷によって形成される。コイルパターン６を構成する導体材料は、ＡｇまたはＡｇ−Ｐｄ合金を含む。この導体の厚みは１５〜３０μｍである。導体の厚みを１５μｍ以下にした場合、コイルの抵抗値が、電源回路の使用に好ましくない大きさに増加する。コイルの抵抗値は１Ω以下が好ましい。コイルパターン６の厚みを３０μｍ以上にした場合、コイルパターン６を挟むグリーンシート３０の密着力が弱くなるので好ましくない。本実施の形態では、導体の厚みは２０μｍである。
【００３４】
グリーンシート３０, ３２, ３４を構成する磁性材料はＮｉ−Ｚｎ−Ｃｕ系フェライトである。このフェライトの組成は、例えば、ＮｉＯが２０％，ＺｎＯが２０％，ＣｕＯが１３％，Ｆｅ2 Ｏ3 が４７％である。本実施の形態では、グリーンシート３０, ３２, ３４の厚みは３３μｍである。グリーンシート３２, ３４の厚みはグリーンシート３０の厚みと必ずしも同じである必要はない。グリーンシート３０の直流電流印加時のＢ−Ｈ特性の一例を図３に示す。
【００３５】
本実施の形態では、コイルパターン６の層数は１０層である。ただし、図１では３層のみ図示している。コイルパターン６が形成されたグリーンシート３０を１０層積層し、その上下に所要数のグリーンシート３２, ３４を積層する。グリーンシート３２, ３４の積層数は、素子の厚みに基づいて定まる。素子２は、積層されたグリーンシート３０, ３２, ３４をプレスした後、９６０度以下の温度で焼結される。
【００３６】
なお、上述した第１の実施の形態では、ヨーク層８, １０としてグリーンシート３２, ３４等のシート状磁性体を複数積層したものを用いたが、図１０に示すように、コイル層４を形成するコイルパターン６が形成されたグリーンシート３０等のシート状磁性体よりも厚みが厚いシート状磁性体３３, ３５を１層あるいは複数層積層することにより、グリーンシート成形の効率化並びにプレス工程の短縮化を図ることができる。
【００３７】
焼結後のグリーンシート３０の厚みは３３μｍ, 導体の厚みは２０μｍ, コイルパターン６の層数は１０層なので、コイル層４の厚みｄｃは、
(３３μｍ×１０) ＋ (２０μｍ×２) ＝０. ３７ｍｍ
である。ここで、２０μｍ×２＝４０μｍは、コイル層４の最上層及び最下層部分の厚みである。素子２の厚みＤは０. ８６ｍｍなので、コイル層比率は、
０. ３７ｍｍ÷０. ８６ｍｍ＝０. ４４２
である。図４に示すように、コイル層比率が４４. ２％の場合、２回巻の方がインダクタンスが高くなる。
【００３８】
図４のグラフでは、コイル層比率が３５％〜５０％の場合、２回巻の方がインダクタンスが高い。低背化を実現しながら、１回巻よりも高いインダクタンスを得ることができる。コイル層比率が５０％〜６０％の場合、素子の厚み制限から１回巻の方のターン数が増加できなくなるために２回巻の方がインダクタンスは高い。コイル層比率が３５％〜５５％の場合、低背化を実現し、かつ１回巻と変わらない又はそれ以上のインダクタンスを得ることができる。
【００３９】
ただし、図４は上述したある特定のパラメータにおける調査結果を図示しただけに過ぎない。コイルパターンの厚み，コイルパターンを形成するグリーンシートの厚み，グリーンシートを構成する磁性材料及び導体の材料等の種々のパラメータに応じて、２回巻の方がインダクタンスが高くなるコイル層比率の範囲が変動することは十分考えられる。コイル層比率は３０％〜６０％が好ましい。
【００４０】
(第２の実施の形態)
コイルパターン６が形成されるグリーンシート３０に、厚みの薄い極薄グリーンシートを使用することで、コイル層比率を減少させることもできる。本実施の形態の積層型インダクタンス素子の平面寸法は４. ５ｍｍ×３. ２ｍｍであり、厚みは０. ８６ｍｍである。コイルパターン６の巻数は２回、導体の厚みは２０μｍ、積層数は１０層である。
【００４１】
本実施の形態では、厚みが５〜４０μｍのグリーンシート３０を使用する。ただし、この５〜４０μｍは、焼結前の厚みである。グリーンシート３０の厚みが５μｍ以下の場合、コイルパターン６を挟んだグリーンシートの密着が困難になるので好ましくない。グリーンシート３０の厚みが４０μｍ以上の場合、コイルパターン６の間隔が広くなり、インダクタンスが低下するので好ましくない。また、厚みが４０μｍ以上の場合、コイル層比率を増加させるので好ましくない。
【００４２】
図５に、コイル層比率に対するインダクタンス特性を示す。印加する直流電流は３００ｍＡである。図５の縦軸 (左側) はインダクタンスであり、横軸はコイル層比率である。図５にコイル層比率に対するグリーンシート３０の厚み特性も示す。図５の縦軸 (右側) はグリーンシートの厚みであり、横軸はコイル層比率である。図５に示すように、コイル層４を薄くする程、インダクタンスは増加する。グリーンシート３０の厚みが５〜４０μｍの場合のコイル層比率は７〜６０％である。
【００４３】
コイルパターン６を挟んで密着させるため、コイルパターン６が形成されるグリーンシート３０は、ある程度の厚みをもたせることが好ましい。グリーンシートの厚みは、２０〜４０μｍが好ましい。このときのコイル層比率は３０〜６０％である。
【００４４】
【発明の効果】
以上のように本発明の積層型インダクタンス素子及びその製造方法においては、１層あたりのコイルパターン巻数が２回であるグリーンシートを積層し、ターン数が１７を超えるコイル層を形成するという条件下で、コイル層を挟む磁性体層を含めた全体の厚みに対するコイル層の厚みを３５〜６０％としたから、ヨーク層の磁気飽和を低減することができる。これにより、小型化及び低背化を実現した高インダクタンスの積層型インダクタンス素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の積層型インダクタンス素子の一構成例を示す断面図である。
【図２】図１に示す各グリーンシートに形成されたコイルパターンの接続の概要を示す図である。
【図３】コイルパターンが形成されるグリーンシートの直流電流印加時のＢ−Ｈ特性を示す図である。
【図４】コイルパターンの積層数を変化させた場合のインダクタンスの変化を示す図である。
【図５】コイルパターンが形成されたグリーンシートの厚みを変化させた場合のインダクタンスの変化を示す図である。
【図６】従来の積層型インダクタンス素子の構成の概略を示す図であり、 (ａ) はコイル層とヨーク層の積層の概略を示す斜視図であり、 (ｂ) は (ａ) のVI−VI線切断断面図である。
【図７】 (ａ) 及び (ｂ) はグリーンシートに形成されたコイルパターンの一例を示す図である。
【図８】図６ (ａ) の各グリーンシートに形成されたコイルパターンの接続の概要を示す図である。
【図９】グリーンシートに形成されたコイルパターンの他の例を示す図であり、 (ａ) はグリーンシートの表面図であり、 (ｂ) は (ａ) のIX−IX線切断断面図である。
【図１０】ヨーク層を１枚のシート状磁性体で形成する場合の積層型インダクタンス素子の構成の概略を示す斜視図である。
【符号の説明】
２ 積層型インダクタンス素子
４ コイル層
６ コイルパターン
８, １０ ヨーク層
３０ コイルパターンが形成されるグリーンシート (シート状磁性体)
３２, ３３, ３４, ３５ ヨーク層を形成するグリーンシート (シート状磁性体)
３６, ３８ 従来の積層型インダクタンス素子
４０, ４２ スルーホール
【発明の属する技術分野】
本発明は、積層型インダクタンス素子及びその製造方法に関し、特に、スイッチング電源回路及びインバータ電源回路に用いる積層型インダクタンス素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ノート型パーソナルコンピュータ及び携帯電話等の精密機器の小型化が進み、それに伴って電源も小型化され、電源回路に使用されるインダクタンス素子の小型化及び低背化が要求されている。
【０００３】
インダクタンス素子として、捲き線型インダクタンス素子が広く用いられている。捲き線型インダクタンス素子は、素子を小型化及び低背化しようとした場合、磁性体部分が強度的に弱くなり、自動捲き線機等を用いた安価な製造方法が使用できなくなる。しかも、磁性体部分の強度が弱いため、ノート型パーソナルコンピュータ及び携帯電話等の衝撃を受ける機会の多い携帯型端末に使用するには信頼性が低く、採用できない。
【０００４】
インダクタンス素子として、積層型インダクタンス素子を用いることもできる。図６ (ａ), (ｂ) に示すように、積層型インダクタンス素子３６は、コイルパターン６が形成されたグリーンシート３０等のシート状磁性体を積層してなるコイル層４と、コイル層４を挟む磁性体層 (以下、ヨーク層という) ８, １０とを含む。ヨーク層８, １０は、それぞれコイル層４の上, 下にシート状磁性体３２, ３４を積層して形成することができる。
【０００５】
コイルパターン６が形成されたグリーンシート３０の一例を図７ (ａ) に示す。スルーホール４２は下層のコイルパターンとの接続に使用する。スルーホール４０は上層のグリーンシートに形成されたスルーホールであり、上層のコイルパターンとの接続に使用する。コイルパターン６は、スルーホール４０, ４２を介してそれぞれ上層，下層のコイルパターンと電気的に接続され、コイルを形成する。各層のコイルパターンの接続例を図８に示す。コイルパターンは実線で示し、スルーホールを介した他層のコイルパターンとの接続は破線で示す。
【０００６】
積層型インダクタンス素子は、グリーンシート３０の積層数を減少させることで、素子全体の小型化及び低背化の実現が可能である。
【０００７】
しかし、積層型インダクタンス素子は、磁気回路的に閉じており (閉磁路) 、素子に印加される交流電流の直流電流成分が増加した場合、磁場が増加することにより、磁性体層が磁気飽和し、インダクタンスが低下するという問題が生じる。この問題の解決策として、磁性体層の間に非磁性体層を設けることにより、磁気抵抗を上げ、磁気飽和を防ぐ方法又はコイル巻数を増加させることにより、インダクタンス値が低下した場合でも、目標値よりも高い値が得られるようにする方法がある。しかし、非磁性体層を磁性体層間に設けた場合、グリーンシートのプレス及び焼結が困難である。また、コイル巻数を増加させるためには、コイルパターン６及びグリーンシート３０の積層数を増加させる必要があり、低背化の面から限界がある。さらに、コイル長が長くなり、導体抵抗が大きくなる。
【０００８】
コイルパターン６の１層あたりの巻数を増加させることで、低背化を実現しながらインダクタンスを増加させることも考えられる。例えば、図７ (ｂ) に示すように、コイルパターン６の１層あたりの巻数が１回の場合 (以下、１回巻という) を仮定すると、コイルパターン６を６層積層したとき、合計巻数 (以下、ターン数という) が６ターンのコイル層が形成される。図９ (ａ), (ｂ) に示すように、コイルパターン６の１層あたりの巻数が２回の積層型インダクタンス素子３８の場合 (以下、２回巻という) 、コイルパターン６を３層積層したとき、ターン数が６ターンのコイル層が形成される。理論的には、コイルパターン６の１層あたりの巻数を２倍にすることで、コイルパターン６の積層数を半分にすることができる。
【０００９】
【発明が解決しようとする課題】
しかし、図９ (ａ) に示す２回巻の外側のコイルパターンの半径は、図７ (ｂ) に示す１回巻のコイルパターンの半径とほぼ等しいが、２回巻の内側のコイルパターンの半径は、１回巻のコイルパターンの半径よりも小さくなる。そのため、同じ６ターンのコイル層であっても、１回巻のコイル層の方がインダクタンスは高くなる。コイルパターンの１層あたりの巻数を２倍にしても、巻数１回あたりのインダクタンスは２倍にはならない。
【００１０】
コイルパターンを２回巻にした場合、コイル層の小型化及び低背化は実現できるが、インダクタンスは１回巻の場合より低下する。インダクタンスを低下させずに小型化及び低背化を実現することは困難である。
【００１１】
そこで、本発明者らは、積層型インダクタンス素子に対する直流電流印加時の磁束分布を詳細に調査した結果、ヨーク層８, １０が磁気飽和することにより漏洩磁束が発生し、インダクタンスが低下することを知見した。本発明者らは、この知見に基づいて、ヨーク層の厚みに対するインダクタンス特性を調査した。その結果を図４に示す。ただし、素子の平面寸法は４. ５ｍｍ×３. ２ｍｍであり、厚みは０. ８６ｍｍである。グリーンシートの厚みは３３μｍであり、コイルパターンを形成する導体の厚みは２０μｍである。印加する直流電流は３００ｍＡである。
【００１２】
図４は、１回巻の場合及び２回巻の場合のターン数に対するインダクタンス特性を図示している。横軸 (下側) はコイルのターン数であり、縦軸はインダクタンスである。また、図４は、２回巻の場合のコイル層比率に対するインダクタンス特性も図示している。横軸 (上側) はコイル層比率であり、縦軸はインダクタンスである。ここで、コイル層比率は、素子の厚みに対するコイル層の厚みの割合である。素子の厚みは電源回路の設計仕様により制限されていることが多く、ヨーク層の厚みを増加させるためには、コイル層の厚みを減少させる必要がある。
【００１３】
一般的に、ターン数が同一の場合、上述したように１回巻の方がインダクタンスは高くなるはずである。しかし、図４に示す調査結果から、２回巻の方がインダクタンスが高くなるコイル層比率の範囲が存在することが明らかになった。この結果に基づいてコイル層比率の範囲を定めることにより、インダクタンスを低下させずに素子の小型化及び低背化の実現が可能になると考えられる。
【００１４】
本発明は斯かる事情に鑑みてなされたものであり、小型, 低背かつ高インダクタンスの積層型インダクタンス素子、及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る積層型インダクタンス素子は、巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含み、前記コイル層の厚みが、全体の厚みの３５〜６０％の厚みであることを特徴とする。
【００１６】
本発明に係る積層型インダクタンス素子の製造方法は、巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含む積層型インダクタンス素子を製造する方法であって、前記コイルパターンを形成するＡｇまたはＡｇ−Ｐｄ合金を含む導体の厚みが、１５〜３０μｍであり、前記コイルパターンが形成されたシート状磁性体の厚みが、５〜４０μｍであって、９６０度以下の温度での焼結により、前記コイル層の厚みを、全体の厚みの３５〜６０％の厚みとすることを特徴とする。
【００２７】
本発明の積層型インダクタンス素子は、コイルパターンの１層あたりの巻数を２回とし、ターン数が１７を超えるコイルを備えるコイル層の厚みを小さくする一方、コイル層の厚みの減少分の範囲内でヨーク層の厚みを増加して、直流電流印加時のヨーク層部分の磁気飽和を低減する。コイル層比率を３５〜６０％にすることにより、コイルパターンの巻数を２回にした場合でも、巻数が１回の場合よりも高いインダクタンスを得ることができる。
【００２８】
また、本発明の積層型インダクタンス素子は、ＡｇまたはＡｇ−Ｐｄ合金を含む導体により１５〜３０μｍの厚みを有してコイルパターンが形成してあり、５〜４０μｍの厚みを有するシート状磁性体を積層し、９６０度以下の温度にて焼結する手順により製造することができる。
【００２９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００３０】
(第１の実施の形態)
図１は、本発明に係る積層型インダクタンス素子（以下、素子という）２の一例を示す断面図である。素子２は、従来 (図６ (ａ), (ｂ))と同様に、コイルパターン６が形成されたグリーンシート３０等のシート状磁性体を積層してなるコイル層４と、コイル層４の上下にグリーンシート３２, ３４等のシート状磁性体を積層してなるヨーク層８, １０とを含む。本実施の形態では、グリーンシート３０, ３２, ３４は同一のシート状磁性体である。
【００３１】
コイルパターン６の１層あたりの巻数は複数回である。図２に示すように、本実施の形態では、１層あたりの巻数は２回である。コイルパターンは実線で示し、スルーホールを介した他層のコイルパターンとの接続は破線で示す。
【００３２】
本実施の形態では、素子２の厚みＤは０. ８６ｍｍであり、素子２の平面寸法は、４. ５ｍｍ×３. ２ｍｍである。ここで、素子２の厚みＤは後述する焼結後の厚みである。以下、特に記載のない限り、厚みは全て焼結後の厚みである。
【００３３】
コイルパターン６は、スクリーン印刷によって形成される。コイルパターン６を構成する導体材料は、ＡｇまたはＡｇ−Ｐｄ合金を含む。この導体の厚みは１５〜３０μｍである。導体の厚みを１５μｍ以下にした場合、コイルの抵抗値が、電源回路の使用に好ましくない大きさに増加する。コイルの抵抗値は１Ω以下が好ましい。コイルパターン６の厚みを３０μｍ以上にした場合、コイルパターン６を挟むグリーンシート３０の密着力が弱くなるので好ましくない。本実施の形態では、導体の厚みは２０μｍである。
【００３４】
グリーンシート３０, ３２, ３４を構成する磁性材料はＮｉ−Ｚｎ−Ｃｕ系フェライトである。このフェライトの組成は、例えば、ＮｉＯが２０％，ＺｎＯが２０％，ＣｕＯが１３％，Ｆｅ2 Ｏ3 が４７％である。本実施の形態では、グリーンシート３０, ３２, ３４の厚みは３３μｍである。グリーンシート３２, ３４の厚みはグリーンシート３０の厚みと必ずしも同じである必要はない。グリーンシート３０の直流電流印加時のＢ−Ｈ特性の一例を図３に示す。
【００３５】
本実施の形態では、コイルパターン６の層数は１０層である。ただし、図１では３層のみ図示している。コイルパターン６が形成されたグリーンシート３０を１０層積層し、その上下に所要数のグリーンシート３２, ３４を積層する。グリーンシート３２, ３４の積層数は、素子の厚みに基づいて定まる。素子２は、積層されたグリーンシート３０, ３２, ３４をプレスした後、９６０度以下の温度で焼結される。
【００３６】
なお、上述した第１の実施の形態では、ヨーク層８, １０としてグリーンシート３２, ３４等のシート状磁性体を複数積層したものを用いたが、図１０に示すように、コイル層４を形成するコイルパターン６が形成されたグリーンシート３０等のシート状磁性体よりも厚みが厚いシート状磁性体３３, ３５を１層あるいは複数層積層することにより、グリーンシート成形の効率化並びにプレス工程の短縮化を図ることができる。
【００３７】
焼結後のグリーンシート３０の厚みは３３μｍ, 導体の厚みは２０μｍ, コイルパターン６の層数は１０層なので、コイル層４の厚みｄｃは、
(３３μｍ×１０) ＋ (２０μｍ×２) ＝０. ３７ｍｍ
である。ここで、２０μｍ×２＝４０μｍは、コイル層４の最上層及び最下層部分の厚みである。素子２の厚みＤは０. ８６ｍｍなので、コイル層比率は、
０. ３７ｍｍ÷０. ８６ｍｍ＝０. ４４２
である。図４に示すように、コイル層比率が４４. ２％の場合、２回巻の方がインダクタンスが高くなる。
【００３８】
図４のグラフでは、コイル層比率が３５％〜５０％の場合、２回巻の方がインダクタンスが高い。低背化を実現しながら、１回巻よりも高いインダクタンスを得ることができる。コイル層比率が５０％〜６０％の場合、素子の厚み制限から１回巻の方のターン数が増加できなくなるために２回巻の方がインダクタンスは高い。コイル層比率が３５％〜５５％の場合、低背化を実現し、かつ１回巻と変わらない又はそれ以上のインダクタンスを得ることができる。
【００３９】
ただし、図４は上述したある特定のパラメータにおける調査結果を図示しただけに過ぎない。コイルパターンの厚み，コイルパターンを形成するグリーンシートの厚み，グリーンシートを構成する磁性材料及び導体の材料等の種々のパラメータに応じて、２回巻の方がインダクタンスが高くなるコイル層比率の範囲が変動することは十分考えられる。コイル層比率は３０％〜６０％が好ましい。
【００４０】
(第２の実施の形態)
コイルパターン６が形成されるグリーンシート３０に、厚みの薄い極薄グリーンシートを使用することで、コイル層比率を減少させることもできる。本実施の形態の積層型インダクタンス素子の平面寸法は４. ５ｍｍ×３. ２ｍｍであり、厚みは０. ８６ｍｍである。コイルパターン６の巻数は２回、導体の厚みは２０μｍ、積層数は１０層である。
【００４１】
本実施の形態では、厚みが５〜４０μｍのグリーンシート３０を使用する。ただし、この５〜４０μｍは、焼結前の厚みである。グリーンシート３０の厚みが５μｍ以下の場合、コイルパターン６を挟んだグリーンシートの密着が困難になるので好ましくない。グリーンシート３０の厚みが４０μｍ以上の場合、コイルパターン６の間隔が広くなり、インダクタンスが低下するので好ましくない。また、厚みが４０μｍ以上の場合、コイル層比率を増加させるので好ましくない。
【００４２】
図５に、コイル層比率に対するインダクタンス特性を示す。印加する直流電流は３００ｍＡである。図５の縦軸 (左側) はインダクタンスであり、横軸はコイル層比率である。図５にコイル層比率に対するグリーンシート３０の厚み特性も示す。図５の縦軸 (右側) はグリーンシートの厚みであり、横軸はコイル層比率である。図５に示すように、コイル層４を薄くする程、インダクタンスは増加する。グリーンシート３０の厚みが５〜４０μｍの場合のコイル層比率は７〜６０％である。
【００４３】
コイルパターン６を挟んで密着させるため、コイルパターン６が形成されるグリーンシート３０は、ある程度の厚みをもたせることが好ましい。グリーンシートの厚みは、２０〜４０μｍが好ましい。このときのコイル層比率は３０〜６０％である。
【００４４】
【発明の効果】
以上のように本発明の積層型インダクタンス素子及びその製造方法においては、１層あたりのコイルパターン巻数が２回であるグリーンシートを積層し、ターン数が１７を超えるコイル層を形成するという条件下で、コイル層を挟む磁性体層を含めた全体の厚みに対するコイル層の厚みを３５〜６０％としたから、ヨーク層の磁気飽和を低減することができる。これにより、小型化及び低背化を実現した高インダクタンスの積層型インダクタンス素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の積層型インダクタンス素子の一構成例を示す断面図である。
【図２】図１に示す各グリーンシートに形成されたコイルパターンの接続の概要を示す図である。
【図３】コイルパターンが形成されるグリーンシートの直流電流印加時のＢ−Ｈ特性を示す図である。
【図４】コイルパターンの積層数を変化させた場合のインダクタンスの変化を示す図である。
【図５】コイルパターンが形成されたグリーンシートの厚みを変化させた場合のインダクタンスの変化を示す図である。
【図６】従来の積層型インダクタンス素子の構成の概略を示す図であり、 (ａ) はコイル層とヨーク層の積層の概略を示す斜視図であり、 (ｂ) は (ａ) のVI−VI線切断断面図である。
【図７】 (ａ) 及び (ｂ) はグリーンシートに形成されたコイルパターンの一例を示す図である。
【図８】図６ (ａ) の各グリーンシートに形成されたコイルパターンの接続の概要を示す図である。
【図９】グリーンシートに形成されたコイルパターンの他の例を示す図であり、 (ａ) はグリーンシートの表面図であり、 (ｂ) は (ａ) のIX−IX線切断断面図である。
【図１０】ヨーク層を１枚のシート状磁性体で形成する場合の積層型インダクタンス素子の構成の概略を示す斜視図である。
【符号の説明】
２ 積層型インダクタンス素子
４ コイル層
６ コイルパターン
８, １０ ヨーク層
３０ コイルパターンが形成されるグリーンシート (シート状磁性体)
３２, ３３, ３４, ３５ ヨーク層を形成するグリーンシート (シート状磁性体)
３６, ３８ 従来の積層型インダクタンス素子
４０, ４２ スルーホール
Claims (2)
- 巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含み、
前記コイル層の厚みが、全体の厚みの３５〜６０％の厚みであることを特徴とする積層型インダクタンス素子。 - 巻数が２回であるコイルパターンが夫々に形成された複数のシート状磁性体を連続して積層し、ターン数が１７を超えるコイルを構成するコイル層と、コイルパターンが形成されていないシート状磁性体で構成され、前記コイル層を挟む磁性体層とを含む積層型インダクタンス素子を製造する方法であって、
前記コイルパターンを形成するＡｇまたはＡｇ−Ｐｄ合金を含む導体の厚みが、１５〜３０μｍであり、
前記コイルパターンが形成されたシート状磁性体の厚みが、５〜４０μｍであって、
９６０度以下の温度での焼結により、前記コイル層の厚みを、全体の厚みの３５〜６０％の厚みとすることを特徴とする積層型インダクタンス素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102312A JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102312A JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299123A JP2002299123A (ja) | 2002-10-11 |
| JP4724940B2 true JP4724940B2 (ja) | 2011-07-13 |
Family
ID=18955528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001102312A Expired - Lifetime JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4724940B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214341A (ja) * | 2006-02-09 | 2007-08-23 | Taiyo Yuden Co Ltd | 積層インダクタ |
| KR101792273B1 (ko) | 2012-06-14 | 2017-11-01 | 삼성전기주식회사 | 적층 칩 전자부품 |
| KR101872529B1 (ko) | 2012-06-14 | 2018-08-02 | 삼성전기주식회사 | 적층 칩 전자부품 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334407A (ja) * | 1989-06-30 | 1991-02-14 | Tokin Corp | 積層形インダクタ |
| JPH08130117A (ja) * | 1994-10-31 | 1996-05-21 | Kyocera Corp | 積層インダクタ |
| JPH09148118A (ja) * | 1995-11-24 | 1997-06-06 | Tokin Corp | 積層型圧粉磁芯 |
| JPH09180938A (ja) * | 1995-12-26 | 1997-07-11 | Tokin Corp | 積層インダクタおよびその製造方法 |
| JPH09199328A (ja) * | 1996-01-18 | 1997-07-31 | Matsushita Electric Ind Co Ltd | 積層インダクタ部品およびその製造方法 |
| JP2001023823A (ja) * | 1999-07-09 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 積層チップインダクタ |
| JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
| JP3364174B2 (ja) * | 1999-07-30 | 2003-01-08 | ティーディーケイ株式会社 | チップフェライト部品およびその製造方法 |
-
2001
- 2001-03-30 JP JP2001102312A patent/JP4724940B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299123A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621300B2 (ja) | 電源回路用積層インダクタ | |
| KR101853135B1 (ko) | 적층형 파워인덕터 및 이의 제조 방법 | |
| JP2004311944A (ja) | チップタイプパワーインダクタ | |
| JP2001044037A (ja) | 積層インダクタ | |
| CN103093947A (zh) | 多层式电感器及其制造方法 | |
| JP2014022724A (ja) | パワーインダクタ用磁性体モジュール、パワーインダクタ及びその製造方法 | |
| JP2008130736A (ja) | 電子部品及びその製造方法 | |
| JPWO2005122192A1 (ja) | 積層コイル | |
| JP2015079931A (ja) | 積層型電子部品 | |
| WO2008007705A1 (fr) | Inducteur multicouche | |
| JP2019067883A (ja) | 磁気結合型コイル部品 | |
| US20130214889A1 (en) | Multilayer type inductor and method of manufacturing the same | |
| KR20160092779A (ko) | 칩 전자부품 및 그 제조방법 | |
| US11640868B2 (en) | Laminated coil component | |
| KR101565705B1 (ko) | 인덕터 | |
| JP5858630B2 (ja) | インダクタ内蔵基板及び当該基板を含んでなる電気回路 | |
| JP4724940B2 (ja) | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 | |
| US20130027168A1 (en) | Multilayer inductor and method of manufacturing the same | |
| KR20190091421A (ko) | 칩 전자부품의 제조방법 | |
| JP4400430B2 (ja) | 積層型インダクタ | |
| JP2004172396A (ja) | フェライト材料及びインダクタンス素子 | |
| JP2001284125A (ja) | 平面磁気素子 | |
| KR20150042169A (ko) | 적층형 인덕터 및 그 제조 방법 | |
| KR20170097864A (ko) | 코일 부품 및 그 제조방법 | |
| KR20200107151A (ko) | 코일 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070608 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4724940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |