JP2002299123A - 積層型インダクタンス素子 - Google Patents
積層型インダクタンス素子Info
- Publication number
- JP2002299123A JP2002299123A JP2001102312A JP2001102312A JP2002299123A JP 2002299123 A JP2002299123 A JP 2002299123A JP 2001102312 A JP2001102312 A JP 2001102312A JP 2001102312 A JP2001102312 A JP 2001102312A JP 2002299123 A JP2002299123 A JP 2002299123A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- coil
- inductance element
- layer
- coil pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
ンダクタンス素子を提供する。 【解決手段】 コイルパターン6の巻数を複数回にし、
コイル層4の厚みdcを全体の厚みDの30〜60%に
する。または、コイルパターン6が形成されたシート状
磁性体に、厚みが5〜40μmのシート状磁性体を使用
し、コイル層4の厚みdcを全体の厚みDの7〜60%
にする。
Description
ンス素子に関し、特に、スイッチング電源回路及びイン
バータ電源回路に用いる積層型インダクタンス素子に関
する。
及び携帯電話等の精密機器の小型化が進み、それに伴っ
て電源も小型化され、電源回路に使用されるインダクタ
ンス素子の小型化及び低背化が要求されている。
ダクタンス素子が広く用いられている。捲き線型インダ
クタンス素子は、素子を小型化及び低背化しようとした
場合、磁性体部分が強度的に弱くなり、自動捲き線機等
を用いた安価な製造方法が使用できなくなる。しかも、
磁性体部分の強度が弱いため、ノート型パーソナルコン
ピュータ及び携帯電話等の衝撃を受ける機会の多い携帯
型端末に使用するには信頼性が低く、採用できない。
クタンス素子を用いることもできる。図6 (a), (b)
に示すように、積層型インダクタンス素子36は、コイ
ルパターン6が形成されたグリーンシート30等のシー
ト状磁性体を積層してなるコイル層4と、コイル層4を
挟む磁性体層 (以下、ヨーク層という) 8, 10とを含
む。ヨーク層8, 10は、それぞれコイル層4の上, 下
にシート状磁性体32, 34を積層して形成することが
できる。
ート30の一例を図7 (a) に示す。スルーホール42
は下層のコイルパターンとの接続に使用する。スルーホ
ール40は上層のグリーンシートに形成されたスルーホ
ールであり、上層のコイルパターンとの接続に使用す
る。コイルパターン6は、スルーホール40, 42を介
してそれぞれ上層,下層のコイルパターンと電気的に接
続され、コイルを形成する。各層のコイルパターンの接
続例を図8に示す。コイルパターンは実線で示し、スル
ーホールを介した他層のコイルパターンとの接続は破線
で示す。
ート30の積層数を減少させることで、素子全体の小型
化及び低背化の実現が可能である。
気回路的に閉じており (閉磁路) 、素子に印加される交
流電流の直流電流成分が増加した場合、磁場が増加する
ことにより、磁性体層が磁気飽和し、インダクタンスが
低下するという問題が生じる。この問題の解決策とし
て、磁性体層の間に非磁性体層を設けることにより、磁
気抵抗を上げ、磁気飽和を防ぐ方法又はコイル巻数を増
加させることにより、インダクタンス値が低下した場合
でも、目標値よりも高い値が得られるようにする方法が
ある。しかし、非磁性体層を磁性体層間に設けた場合、
グリーンシートのプレス及び焼結が困難である。また、
コイル巻数を増加させるためには、コイルパターン6及
びグリーンシート30の積層数を増加させる必要があ
り、低背化の面から限界がある。さらに、コイル長が長
くなり、導体抵抗が大きくなる。
加させることで、低背化を実現しながらインダクタンス
を増加させることも考えられる。例えば、図7 (b) に
示すように、コイルパターン6の1層あたりの巻数が1
回の場合 (以下、1回巻という) を仮定すると、コイル
パターン6を6層積層したとき、合計巻数 (以下、ター
ン数という) が6ターンのコイル層が形成される。図9
(a), (b) に示すように、コイルパターン6の1層あ
たりの巻数が2回の積層型インダクタンス素子38の場
合 (以下、2回巻という) 、コイルパターン6を3層積
層したとき、ターン数が6ターンのコイル層が形成され
る。理論的には、コイルパターン6の1層あたりの巻数
を2倍にすることで、コイルパターン6の積層数を半分
にすることができる。
示す2回巻の外側のコイルパターンの半径は、図7
(b) に示す1回巻のコイルパターンの半径とほぼ等し
いが、2回巻の内側のコイルパターンの半径は、1回巻
のコイルパターンの半径よりも小さくなる。そのため、
同じ6ターンのコイル層であっても、1回巻のコイル層
の方がインダクタンスは高くなる。コイルパターンの1
層あたりの巻数を2倍にしても、巻数1回あたりのイン
ダクタンスは2倍にはならない。
ル層の小型化及び低背化は実現できるが、インダクタン
スは1回巻の場合より低下する。インダクタンスを低下
させずに小型化及び低背化を実現することは困難であ
る。
ンス素子に対する直流電流印加時の磁束分布を詳細に調
査した結果、ヨーク層8, 10が磁気飽和することによ
り漏洩磁束が発生し、インダクタンスが低下することを
知見した。本発明者らは、この知見に基づいて、ヨーク
層の厚みに対するインダクタンス特性を調査した。その
結果を図4に示す。ただし、素子の平面寸法は4. 5m
m×3. 2mmであり、厚みは0. 86mmである。グ
リーンシートの厚みは33μmであり、コイルパターン
を形成する導体の厚みは20μmである。印加する直流
電流は300mAである。
ターン数に対するインダクタンス特性を図示している。
横軸 (下側) はコイルのターン数であり、縦軸はインダ
クタンスである。また、図4は、2回巻の場合のコイル
層比率に対するインダクタンス特性も図示している。横
軸 (上側) はコイル層比率であり、縦軸はインダクタン
スである。ここで、コイル層比率は、素子の厚みに対す
るコイル層の厚みの割合である。素子の厚みは電源回路
の設計仕様により制限されていることが多く、ヨーク層
の厚みを増加させるためには、コイル層の厚みを減少さ
せる必要がある。
たように1回巻の方がインダクタンスは高くなるはずで
ある。しかし、図4に示す調査結果から、2回巻の方が
インダクタンスが高くなるコイル層比率の範囲が存在す
ることが明らかになった。この結果に基づいてコイル層
比率の範囲を定めることにより、インダクタンスを低下
させずに素子の小型化及び低背化の実現が可能になると
考えられる。
であり、小型, 低背かつ高インダクタンスの積層型イン
ダクタンス素子を提供することを目的とする。
ンダクタンス素子は、コイルパターンが形成されたシー
ト状磁性体を積層してなるコイル層と、コイル層を挟む
磁性体層とを含む積層型インダクタンス素子において、
コイル層の厚みが、全体の厚みの7〜60%の厚みであ
ることを特徴とする。
は、請求項1において、前記コイル層の厚みが全体の厚
みの30〜60%の厚みであることを特徴とする。
は、請求項1において、前記コイル層の厚みが全体の厚
みの35〜55%の厚みであることを特徴とする。
は、請求項1〜3の何れかにおいて、前記磁性体層が、
前記コイル層を形成するシート状磁性体よりも厚みが厚
いシート状磁性体で構成されることを特徴とする。
は、請求項1〜4の何れかにおいて、前記シート状磁性
体に形成されたコイルパターンの巻数が複数回であるこ
とを特徴とする。
は、請求項1〜5の何れかにおいて、前記コイルパター
ンを形成する導体の厚みが15〜30μmであることを
特徴とする。
は、請求項1において、前記コイルパターンが形成され
たシート状磁性体の厚みが、5〜40μmであることを
特徴とする。
は、請求項1において、前記コイルパターンが形成され
たシート状磁性体の厚みが、20〜40μmであること
を特徴とする。
は、請求項7または8において、コイル層の厚みが全体
の厚みの30〜60%の厚みであることを特徴とする。
子は、請求項1〜9の何れかにおいて、前記コイルパタ
ーンを形成する導体が、AgまたはAg−Pd合金を含
むことを特徴とする。
子は、請求項1〜10の何れかにおいて、前記シート状
磁性体を構成する磁性材料が、Ni−Zn−Cu系フェ
ライトであることを特徴とする。
子は、請求項1〜11の何れかにおいて、960度以下
の温度で焼結されたことを特徴とする。
イルパターンの1層あたりの巻数を複数回にし、コイル
層の厚みを減少させる。コイル層の厚みが減少したこと
により、ヨーク層の厚みを増加でき、直流電流印加時の
ヨーク層部分の磁気飽和を低減することができる。コイ
ル層比率を30〜60%に減少させることにより、コイ
ルパターンの巻数を複数回にした場合でも、巻数が1回
の場合よりも高いインダクタンスを得ることができる。
は、コイルパターンが形成されたシート状磁性体に厚み
の薄いシート状磁性体を用いることにより、コイル層の
厚みを減少させる。厚みが5〜40μmのシート状磁性
体を用いて、コイル層比率を7〜60%に減少させるこ
とにより、ヨーク層の厚みを増加し、高いインダクタン
スを得ることができる。
示す図面に基づいて具体的に説明する。
積層型インダクタンス素子(以下、素子という)2の一
例を示す断面図である。素子2は、従来 (図6 (a),
(b))と同様に、コイルパターン6が形成されたグリー
ンシート30等のシート状磁性体を積層してなるコイル
層4と、コイル層4の上下にグリーンシート32, 34
等のシート状磁性体を積層してなるヨーク層8, 10と
を含む。本実施の形態では、グリーンシート30, 3
2, 34は同一のシート状磁性体である。
数回である。図2に示すように、本実施の形態では、1
層あたりの巻数は2回である。コイルパターンは実線で
示し、スルーホールを介した他層のコイルパターンとの
接続は破線で示す。
86mmであり、素子2の平面寸法は、4. 5mm×
3. 2mmである。ここで、素子2の厚みDは後述する
焼結後の厚みである。以下、特に記載のない限り、厚み
は全て焼結後の厚みである。
って形成される。コイルパターン6を構成する導体材料
は、AgまたはAg−Pd合金を含む。この導体の厚み
は15〜30μmである。導体の厚みを15μm以下に
した場合、コイルの抵抗値が、電源回路の使用に好まし
くない大きさに増加する。コイルの抵抗値は1Ω以下が
好ましい。コイルパターン6の厚みを30μm以上にし
た場合、コイルパターン6を挟むグリーンシート30の
密着力が弱くなるので好ましくない。本実施の形態で
は、導体の厚みは20μmである。
る磁性材料はNi−Zn−Cu系フェライトである。こ
のフェライトの組成は、例えば、NiOが20%,Zn
Oが20%,CuOが13%,Fe2 O3 が47%であ
る。本実施の形態では、グリーンシート30, 32, 3
4の厚みは33μmである。グリーンシート32, 34
の厚みはグリーンシート30の厚みと必ずしも同じであ
る必要はない。グリーンシート30の直流電流印加時の
B−H特性の一例を図3に示す。
数は10層である。ただし、図1では3層のみ図示して
いる。コイルパターン6が形成されたグリーンシート3
0を10層積層し、その上下に所要数のグリーンシート
32, 34を積層する。グリーンシート32, 34の積
層数は、素子の厚みに基づいて定まる。素子2は、積層
されたグリーンシート30, 32, 34をプレスした
後、960度以下の温度で焼結される。
ーク層8, 10としてグリーンシート32, 34等のシ
ート状磁性体を複数積層したものを用いたが、図10に
示すように、コイル層4を形成するコイルパターン6が
形成されたグリーンシート30等のシート状磁性体より
も厚みが厚いシート状磁性体33, 35を1層あるいは
複数層積層することにより、グリーンシート成形の効率
化並びにプレス工程の短縮化を図ることができる。
μm, 導体の厚みは20μm, コイルパターン6の層数
は10層なので、コイル層4の厚みdcは、(33μm
×10) + (20μm×2) =0. 37mmである。こ
こで、20μm×2=40μmは、コイル層4の最上層
及び最下層部分の厚みである。素子2の厚みDは0. 8
6mmなので、コイル層比率は、0. 37mm÷0. 8
6mm=0. 442である。図4に示すように、コイル
層比率が44. 2%の場合、2回巻の方がインダクタン
スが高くなる。
〜50%の場合、2回巻の方がインダクタンスが高い。
低背化を実現しながら、1回巻よりも高いインダクタン
スを得ることができる。コイル層比率が50%〜60%
の場合、素子の厚み制限から1回巻の方のターン数が増
加できなくなるために2回巻の方がインダクタンスは高
い。コイル層比率が35%〜55%の場合、低背化を実
現し、かつ1回巻と変わらない又はそれ以上のインダク
タンスを得ることができる。
ータにおける調査結果を図示しただけに過ぎない。コイ
ルパターンの厚み,コイルパターンを形成するグリーン
シートの厚み,グリーンシートを構成する磁性材料及び
導体の材料等の種々のパラメータに応じて、2回巻の方
がインダクタンスが高くなるコイル層比率の範囲が変動
することは十分考えられる。コイル層比率は30%〜6
0%が好ましい。
成されるグリーンシート30に、厚みの薄い極薄グリー
ンシートを使用することで、コイル層比率を減少させる
こともできる。本実施の形態の積層型インダクタンス素
子の平面寸法は4. 5mm×3. 2mmであり、厚みは
0. 86mmである。コイルパターン6の巻数は2回、
導体の厚みは20μm、積層数は10層である。
グリーンシート30を使用する。ただし、この5〜40
μmは、焼結前の厚みである。グリーンシート30の厚
みが5μm以下の場合、コイルパターン6を挟んだグリ
ーンシートの密着が困難になるので好ましくない。グリ
ーンシート30の厚みが40μm以上の場合、コイルパ
ターン6の間隔が広くなり、インダクタンスが低下する
ので好ましくない。また、厚みが40μm以上の場合、
コイル層比率を増加させるので好ましくない。
ンス特性を示す。印加する直流電流は300mAであ
る。図5の縦軸 (左側) はインダクタンスであり、横軸
はコイル層比率である。図5にコイル層比率に対するグ
リーンシート30の厚み特性も示す。図5の縦軸 (右
側) はグリーンシートの厚みであり、横軸はコイル層比
率である。図5に示すように、コイル層4を薄くする
程、インダクタンスは増加する。グリーンシート30の
厚みが5〜40μmの場合のコイル層比率は7〜60%
である。
め、コイルパターン6が形成されるグリーンシート30
は、ある程度の厚みをもたせることが好ましい。グリー
ンシートの厚みは、20〜40μmが好ましい。このと
きのコイル層比率は30〜60%である。
ンス素子は、コイルパターン1層あたりの巻数を複数に
する、またはコイルパターンが形成されるグリーンシー
トの厚さを減少させることにより、全体の厚みに対する
コイル層の厚みを7〜60%に減少させ、ヨーク層の磁
気飽和を低減することができる。これにより、小型化及
び低背化を実現した高インダクタンスの素子を提供する
ことができる。
を示す断面図である。
ルパターンの接続の概要を示す図である。
直流電流印加時のB−H特性を示す図である。
ンダクタンスの変化を示す図である。
厚みを変化させた場合のインダクタンスの変化を示す図
である。
を示す図であり、 (a) はコイル層とヨーク層の積層の
概略を示す斜視図であり、 (b) は (a) のVI−VI線切
断断面図である。
たコイルパターンの一例を示す図である。
イルパターンの接続の概要を示す図である。
他の例を示す図であり、 (a)はグリーンシートの表面
図であり、 (b) は (a) のIX−IX線切断断面図であ
る。
場合の積層型インダクタンス素子の構成の概略を示す斜
視図である。
ート状磁性体) 32, 33, 34, 35 ヨーク層を形成するグリーン
シート (シート状磁性体) 36, 38 従来の積層型インダクタンス素子 40, 42 スルーホール
Claims (12)
- 【請求項1】 コイルパターンが形成されたシート状磁
性体を積層してなるコイル層と、コイル層を挟む磁性体
層とを含む積層型インダクタンス素子において、 コイル層の厚みが、全体の厚みの7〜60%の厚みであ
ることを特徴とする積層型インダクタンス素子。 - 【請求項2】 前記コイル層の厚みが、全体の厚みの3
0〜60%の厚みであることを特徴とする請求項1記載
の積層型インダクタンス素子。 - 【請求項3】 前記コイル層の厚みが、全体の厚みの3
5〜55%の厚みであることを特徴とする請求項1記載
の積層型インダクタンス素子。 - 【請求項4】 前記磁性体層が、前記コイル層を形成す
るシート状磁性体よりも厚みが厚いシート状磁性体で構
成されることを特徴とする請求項1〜3の何れかに記載
の積層型インダクタンス素子。 - 【請求項5】 前記シート状磁性体に形成されたコイル
パターンの巻数が複数回であることを特徴とする請求項
1〜4の何れかに記載の積層型インダクタンス素子。 - 【請求項6】 前記コイルパターンを形成する導体の厚
みが15〜30μmであることを特徴とする請求項1〜
5の何れかに記載の積層型インダクタンス素子。 - 【請求項7】 前記コイルパターンが形成されたシート
状磁性体の厚みが、5〜40μmであることを特徴とす
る請求項1記載の積層型インダクタンス素子。 - 【請求項8】 前記コイルパターンが形成されたシート
状磁性体の厚みが、20〜40μmであることを特徴と
する請求項1記載の積層型インダクタンス素子。 - 【請求項9】 コイル層の厚みが、全体の厚みの30〜
60%の厚みであることを特徴とする請求項7または8
記載の積層型インダクタンス素子。 - 【請求項10】 前記コイルパターンを形成する導体
が、AgまたはAg−Pd合金を含むことを特徴とする
請求項1〜9の何れかに記載の積層型インダクタンス素
子。 - 【請求項11】 前記シート状磁性体を構成する磁性材
料が、Ni−Zn−Cu系フェライトであることを特徴
とする請求項1〜10の何れかに記載の積層型インダク
タンス素子。 - 【請求項12】 960度以下の温度で焼結されたこと
を特徴とする請求項1〜11の何れかに記載の積層型イ
ンダクタンス素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001102312A JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001102312A JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299123A true JP2002299123A (ja) | 2002-10-11 |
JP4724940B2 JP4724940B2 (ja) | 2011-07-13 |
Family
ID=18955528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001102312A Expired - Lifetime JP4724940B2 (ja) | 2001-03-30 | 2001-03-30 | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4724940B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214341A (ja) * | 2006-02-09 | 2007-08-23 | Taiyo Yuden Co Ltd | 積層インダクタ |
KR20130140433A (ko) | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | 적층 칩 전자부품 |
US9349512B2 (en) | 2012-06-14 | 2016-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered chip electronic component |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334407A (ja) * | 1989-06-30 | 1991-02-14 | Tokin Corp | 積層形インダクタ |
JPH08130117A (ja) * | 1994-10-31 | 1996-05-21 | Kyocera Corp | 積層インダクタ |
JPH09148118A (ja) * | 1995-11-24 | 1997-06-06 | Tokin Corp | 積層型圧粉磁芯 |
JPH09180938A (ja) * | 1995-12-26 | 1997-07-11 | Tokin Corp | 積層インダクタおよびその製造方法 |
JPH09199328A (ja) * | 1996-01-18 | 1997-07-31 | Matsushita Electric Ind Co Ltd | 積層インダクタ部品およびその製造方法 |
JP2001023823A (ja) * | 1999-07-09 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 積層チップインダクタ |
JP2001044039A (ja) * | 1999-07-30 | 2001-02-16 | Tdk Corp | チップフェライト部品およびその製造方法 |
JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
-
2001
- 2001-03-30 JP JP2001102312A patent/JP4724940B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334407A (ja) * | 1989-06-30 | 1991-02-14 | Tokin Corp | 積層形インダクタ |
JPH08130117A (ja) * | 1994-10-31 | 1996-05-21 | Kyocera Corp | 積層インダクタ |
JPH09148118A (ja) * | 1995-11-24 | 1997-06-06 | Tokin Corp | 積層型圧粉磁芯 |
JPH09180938A (ja) * | 1995-12-26 | 1997-07-11 | Tokin Corp | 積層インダクタおよびその製造方法 |
JPH09199328A (ja) * | 1996-01-18 | 1997-07-31 | Matsushita Electric Ind Co Ltd | 積層インダクタ部品およびその製造方法 |
JP2001023823A (ja) * | 1999-07-09 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 積層チップインダクタ |
JP2001044039A (ja) * | 1999-07-30 | 2001-02-16 | Tdk Corp | チップフェライト部品およびその製造方法 |
JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214341A (ja) * | 2006-02-09 | 2007-08-23 | Taiyo Yuden Co Ltd | 積層インダクタ |
KR20130140433A (ko) | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | 적층 칩 전자부품 |
CN103515053A (zh) * | 2012-06-14 | 2014-01-15 | 三星电机株式会社 | 多层芯片电子元件 |
US8729999B2 (en) | 2012-06-14 | 2014-05-20 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered chip electronic component |
US9349512B2 (en) | 2012-06-14 | 2016-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered chip electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP4724940B2 (ja) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101853135B1 (ko) | 적층형 파워인덕터 및 이의 제조 방법 | |
EP2652755B1 (en) | Thin film inductor with integrated gaps | |
JP5457542B2 (ja) | 積層型インダクタ | |
JP2008130736A (ja) | 電子部品及びその製造方法 | |
WO2005122192A1 (ja) | 積層コイル | |
CN103093947A (zh) | 多层式电感器及其制造方法 | |
JPWO2008018203A1 (ja) | 積層コイル部品及びその製造方法 | |
JP2006216916A (ja) | 積層インダクタ及び積層基板 | |
US20130214889A1 (en) | Multilayer type inductor and method of manufacturing the same | |
KR20160076656A (ko) | 파워인덕터 및 그 제조방법 | |
KR20160092779A (ko) | 칩 전자부품 및 그 제조방법 | |
JP2007012920A (ja) | 積層インダクタ及びその製造方法並びにグリーンシート | |
KR20180024045A (ko) | 적층 전자부품 및 그 제조방법 | |
JP2007324554A (ja) | 積層インダクタ | |
KR100770249B1 (ko) | 적층코일 | |
KR101853129B1 (ko) | 적층형 파워인덕터 | |
JP2010141191A (ja) | インダクタおよびその製造方法 | |
JP4724940B2 (ja) | 積層型インダクタンス素子及び積層型インダクタンス素子の製造方法 | |
JP4822385B2 (ja) | フェライト材料及びインダクタンス素子 | |
JP4400430B2 (ja) | 積層型インダクタ | |
US20170345549A1 (en) | Chip inductor and method of manufacturing the same | |
JP2005093547A (ja) | 高周波コイル及びその製造方法 | |
KR20150042169A (ko) | 적층형 인덕터 및 그 제조 방법 | |
JP2001284125A (ja) | 平面磁気素子 | |
JP4659463B2 (ja) | 積層型インダクタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4724940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |