JP2001023823A - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JP2001023823A JP2001023823A JP19560899A JP19560899A JP2001023823A JP 2001023823 A JP2001023823 A JP 2001023823A JP 19560899 A JP19560899 A JP 19560899A JP 19560899 A JP19560899 A JP 19560899A JP 2001023823 A JP2001023823 A JP 2001023823A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- magnetic
- chip inductor
- hole
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 導体スルーホールを介して接続される内部導
体パターン間には浮遊容量が発生する。この内部導体間
に発生する浮遊容量が大きければ、その影響で共振周波
数より高周波側のインピーダンスの低下が大きくなる。
この場合の対策として、上下の導体パターンを導体スル
ーホールを介して接続してなる磁性体層に用いる磁性体
シートを１枚で厚くする方法が考えられるが、磁性体シ
ートが厚くなると、磁性体シート成形時にクラックなど
表面状態不具合の発生や導体スルーホールの導通不具合
の原因となる。 【解決手段】 積層チップインダクタにおいて上下の導
体パターンを導体スルーホールを介して接続してなる磁
性体層を、生産が容易で不良発生が少ない比較的薄い磁
性体シートを複数枚重ねて構成することで導体パターン
間の距離を開け、５００ＭHz以上での高周波でのインピ
ーダンスの低下を抑えるという効果を奏するものであ
る。
体パターン間には浮遊容量が発生する。この内部導体間
に発生する浮遊容量が大きければ、その影響で共振周波
数より高周波側のインピーダンスの低下が大きくなる。
この場合の対策として、上下の導体パターンを導体スル
ーホールを介して接続してなる磁性体層に用いる磁性体
シートを１枚で厚くする方法が考えられるが、磁性体シ
ートが厚くなると、磁性体シート成形時にクラックなど
表面状態不具合の発生や導体スルーホールの導通不具合
の原因となる。 【解決手段】 積層チップインダクタにおいて上下の導
体パターンを導体スルーホールを介して接続してなる磁
性体層を、生産が容易で不良発生が少ない比較的薄い磁
性体シートを複数枚重ねて構成することで導体パターン
間の距離を開け、５００ＭHz以上での高周波でのインピ
ーダンスの低下を抑えるという効果を奏するものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル電子機器の
ノイズ抑制用の積層チップインダクタに関するものであ
る。
ノイズ抑制用の積層チップインダクタに関するものであ
る。
【０００２】
【従来の技術】従来の積層チップインダクタには大きく
印刷積層タイプとグリーンシート積層タイプに分けるこ
とができる。印刷タイプは特公昭６０−５０３３１号に
記載されているように、１ターン未満の導体パターンの
印刷と、この導体パターンの一部が露出するようにして
磁性体を印刷し、これを繰り返し積層するものである。
またグリーンシート積層タイプは特開平１−１５１２１
１号に記載されているように貫通孔を形成したグリーン
シートに導体パターンを形成し、これを複数枚積層する
ものがある。
印刷積層タイプとグリーンシート積層タイプに分けるこ
とができる。印刷タイプは特公昭６０−５０３３１号に
記載されているように、１ターン未満の導体パターンの
印刷と、この導体パターンの一部が露出するようにして
磁性体を印刷し、これを繰り返し積層するものである。
またグリーンシート積層タイプは特開平１−１５１２１
１号に記載されているように貫通孔を形成したグリーン
シートに導体パターンを形成し、これを複数枚積層する
ものがある。
【０００３】図３はグリーンシート積層タイプの積層チ
ップインダクタの一部を分解した分解斜視図、図４は積
層チップインダクタの断面図である。
ップインダクタの一部を分解した分解斜視図、図４は積
層チップインダクタの断面図である。
【０００４】以下に従来の積層チップインダクタの製造
方法について説明する。
方法について説明する。
【０００５】まず、フェライト系セラミック粉体と有機
結合剤、可塑剤、溶剤、その他添加物を所定の割合で混
練・分散しセラミック塗料を得る。
結合剤、可塑剤、溶剤、その他添加物を所定の割合で混
練・分散しセラミック塗料を得る。
【０００６】次に、このセラミック塗料をフィルム上に
塗工・乾燥し磁性体シート１ａを成形する。
塗工・乾燥し磁性体シート１ａを成形する。
【０００７】次に、この磁性体シート１ａに機械的パン
チング方式やレーザ方式などの方法で穴開け加工をし、
穴開け加工した磁性体シート１ｄを得る。そしてこの加
工した磁性体シート１ｄに、銀または銀パラジウム等の
導体ペーストをスクリーン印刷等により穴に充填し導体
スルーホール３を形成する。
チング方式やレーザ方式などの方法で穴開け加工をし、
穴開け加工した磁性体シート１ｄを得る。そしてこの加
工した磁性体シート１ｄに、銀または銀パラジウム等の
導体ペーストをスクリーン印刷等により穴に充填し導体
スルーホール３を形成する。
【０００８】磁性体シート１ａ上に銀または銀パラジウ
ム等の導体ペーストを用い所定のパターンをスクリーン
印刷等で形成し導体パターン２ａを配設し内部導体が形
成された磁性体シート１ｂを得る。同様に穴開け加工さ
れ導体スルーホールが形成された磁性体シート１ｄ上に
銀または銀パラジウム等の導体ペーストを用い所定のパ
ターンをスクリーン印刷等で形成し導体パターン２ｂを
形成する。
ム等の導体ペーストを用い所定のパターンをスクリーン
印刷等で形成し導体パターン２ａを配設し内部導体が形
成された磁性体シート１ｂを得る。同様に穴開け加工さ
れ導体スルーホールが形成された磁性体シート１ｄ上に
銀または銀パラジウム等の導体ペーストを用い所定のパ
ターンをスクリーン印刷等で形成し導体パターン２ｂを
形成する。
【０００９】次に、導体パターン２ａ，２ｂが形成され
た磁性体シート１ｂ，１ｄを所定の枚数積み重ねて互い
の導体パターンを導体スルーホール３を介し接続し、１
つの連続したコイルパターンとなるように積層体を作製
する。また積層体の上・下層には保護層となりしかも適
当な磁界を形成するのに必要となる内部電極を配設して
いない磁性体シート１ａも積層する。
た磁性体シート１ｂ，１ｄを所定の枚数積み重ねて互い
の導体パターンを導体スルーホール３を介し接続し、１
つの連続したコイルパターンとなるように積層体を作製
する。また積層体の上・下層には保護層となりしかも適
当な磁界を形成するのに必要となる内部電極を配設して
いない磁性体シート１ａも積層する。
【００１０】通常は生産性を上げるためにコイルパター
ンは複数個同時に形成されるため次に、所定の大きさに
切断し、個片にばらす。
ンは複数個同時に形成されるため次に、所定の大きさに
切断し、個片にばらす。
【００１１】これらの個片にばらされた積層体を焼成
し、この焼結体の端面に導体パターン２と接続するよう
に導体ペーストを塗布・焼成して外部電極４を形成し、
必要に応じてニッケル・はんだ等で外部電極４にめっき
処理を施す。
し、この焼結体の端面に導体パターン２と接続するよう
に導体ペーストを塗布・焼成して外部電極４を形成し、
必要に応じてニッケル・はんだ等で外部電極４にめっき
処理を施す。
【００１２】
【発明が解決しようとする課題】以上のように形成され
た従来の積層チップインダクタにおいて導体スルーホー
ルを介して接続される導体パターン間には浮遊容量が発
生する。この内部導体間に発生する浮遊容量が大きけれ
ば、その影響で共振周波数より高周波側のインピーダン
スの低下が大きくなる。このインピーダンスの低下は周
波数に反比例し特に５００ＭHzより高い周波数の劣化が
クロック周波数の高速化に伴いデジタル電子機器のノイ
ズ除去効果に影響を生じさせている。
た従来の積層チップインダクタにおいて導体スルーホー
ルを介して接続される導体パターン間には浮遊容量が発
生する。この内部導体間に発生する浮遊容量が大きけれ
ば、その影響で共振周波数より高周波側のインピーダン
スの低下が大きくなる。このインピーダンスの低下は周
波数に反比例し特に５００ＭHzより高い周波数の劣化が
クロック周波数の高速化に伴いデジタル電子機器のノイ
ズ除去効果に影響を生じさせている。
【００１３】この場合の対策として、上下の導体パター
ンを導体スルーホールを介して接続してなる磁性体層に
用いる磁性体シートを１枚で厚くする方法が考えられる
が、磁性体シートが１５０μm以上では、磁性体シート
成形の際、乾燥が非常に困難で塗工スピードを極端に落
とさなければ磁性体シート表面にクラックなどが発生す
る。また１５０μm以上の磁性体シートでは導体スルー
ホールを形成するための穴開け加工の際、穴内部にカス
残りが多発したり、導体スルーホール内に導体ペースト
を充填する際、十分に充填されない。これらがすべて導
体スルーホール内の接続不良の原因となる。
ンを導体スルーホールを介して接続してなる磁性体層に
用いる磁性体シートを１枚で厚くする方法が考えられる
が、磁性体シートが１５０μm以上では、磁性体シート
成形の際、乾燥が非常に困難で塗工スピードを極端に落
とさなければ磁性体シート表面にクラックなどが発生す
る。また１５０μm以上の磁性体シートでは導体スルー
ホールを形成するための穴開け加工の際、穴内部にカス
残りが多発したり、導体スルーホール内に導体ペースト
を充填する際、十分に充填されない。これらがすべて導
体スルーホール内の接続不良の原因となる。
【００１４】本発明は上記従来の課題を解決するもの
で、上下の導体パターンを導体スルーホールを介して接
続してなる磁性体層に用いる磁性体シートにおいて、そ
の磁性体シートの成形が容易でしかも導体スルーホール
内部の接続信頼性の優れたものを用い、高周波でのイン
ピーダンス特性に優れた積層チップインダクタを提供す
ることを目的とするものである。
で、上下の導体パターンを導体スルーホールを介して接
続してなる磁性体層に用いる磁性体シートにおいて、そ
の磁性体シートの成形が容易でしかも導体スルーホール
内部の接続信頼性の優れたものを用い、高周波でのイン
ピーダンス特性に優れた積層チップインダクタを提供す
ることを目的とするものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、上下の導体パターンを導体スルーホールを
介して接続してなる磁性体層における上下の導体パター
ン間に位置する磁性体シートを生産が容易で不良発生が
少ない比較的薄い磁性体シートを少なくとも２枚以上重
ねて構成したものである。
に本発明は、上下の導体パターンを導体スルーホールを
介して接続してなる磁性体層における上下の導体パター
ン間に位置する磁性体シートを生産が容易で不良発生が
少ない比較的薄い磁性体シートを少なくとも２枚以上重
ねて構成したものである。
【００１６】これにより、製造方法が容易で高周波での
インピーダンス特性に優れた積層チップインダクタが得
られるものである。
インピーダンス特性に優れた積層チップインダクタが得
られるものである。
【００１７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、上下の導体パターンを導体スルーホールを介して接
続してなる磁性体層における磁性体シートを、シートの
成形が容易でしかも導体スルーホール内部の接続信頼性
の優れた比較的薄いもので少なくとも２枚以上重ねて構
成し上下の導体パターン間の間隔を広げたもので、これ
により高周波でのインピーダンス特性を改善するもので
ある。
は、上下の導体パターンを導体スルーホールを介して接
続してなる磁性体層における磁性体シートを、シートの
成形が容易でしかも導体スルーホール内部の接続信頼性
の優れた比較的薄いもので少なくとも２枚以上重ねて構
成し上下の導体パターン間の間隔を広げたもので、これ
により高周波でのインピーダンス特性を改善するもので
ある。
【００１８】また請求項２に記載の発明は、上下の導体
パターン間に位置する磁性体シート１枚の厚みが２５μ
mから１２５μmに限定したものであり、この範囲の厚み
であれば、磁性体シート成形が容易でありしかも、導体
スルーホール用の穴開け加工が容易で、また導体スルー
ホールの接続信頼性が確保できる。
パターン間に位置する磁性体シート１枚の厚みが２５μ
mから１２５μmに限定したものであり、この範囲の厚み
であれば、磁性体シート成形が容易でありしかも、導体
スルーホール用の穴開け加工が容易で、また導体スルー
ホールの接続信頼性が確保できる。
【００１９】また請求項３に記載の発明は、上下の導体
パターン間に位置する磁性体シートの総厚を１５０μm
から３００μmに限定したものであり、特に５００ＭHz
以上でのインピーダンスを向上させるものである。
パターン間に位置する磁性体シートの総厚を１５０μm
から３００μmに限定したものであり、特に５００ＭHz
以上でのインピーダンスを向上させるものである。
【００２０】（実施の形態１）以下に本発明の実施の形
態１における積層チップインダクタについて、図面を参
照しながら説明する。
態１における積層チップインダクタについて、図面を参
照しながら説明する。
【００２１】図１は本発明の一実施の形態における積層
チップインダクタの一部を分解した分解斜視図である。
チップインダクタの一部を分解した分解斜視図である。
【００２２】まず、ブチラール等の樹脂とフタール酸系
の可塑剤等と酢酸ブチル等の溶剤とを溶解させたビーク
ルとＮｉ，Ｚｎ，Ｃｕ系等のフェライト粉末とを混練し
てなる磁性体スラリーをＰＥＴ等の支持体の上面にドク
ターブレード法等のシート成形方法により塗布し、約４
０℃と約７０℃の乾燥を連続して行い厚さ２５μmから
２５０μmの図１の磁性体シート１ａを得る。
の可塑剤等と酢酸ブチル等の溶剤とを溶解させたビーク
ルとＮｉ，Ｚｎ，Ｃｕ系等のフェライト粉末とを混練し
てなる磁性体スラリーをＰＥＴ等の支持体の上面にドク
ターブレード法等のシート成形方法により塗布し、約４
０℃と約７０℃の乾燥を連続して行い厚さ２５μmから
２５０μmの図１の磁性体シート１ａを得る。
【００２３】次に磁性体シート１ａにパンチング等によ
り直径約０．１mmの貫通孔を形成する。この貫通孔に銀
または銀パラジウム等の導電材料をスクリーン印刷等で
充填し約７０℃で１０分間乾燥し図１の導体スルーホー
ル３ａが形成された磁性体シート１ｃを得る。
り直径約０．１mmの貫通孔を形成する。この貫通孔に銀
または銀パラジウム等の導電材料をスクリーン印刷等で
充填し約７０℃で１０分間乾燥し図１の導体スルーホー
ル３ａが形成された磁性体シート１ｃを得る。
【００２４】次に磁性体シート１ａおよび１ｃに銀また
は銀パラジウム等の導電材料をスクリーン印刷等の方法
により所定のパターンに形成し約７０℃１０分間乾燥し
導体パターン２ａ，２ｂを形成し、導体パターン２ａが
形成された磁性体シート１ｂおよび導体パターン２ｂが
形成され導体スルーホール３ｂが形成された磁性体シー
ト１ｄを得る。このとき磁性体シート１ｄに設けられた
導体パターン２ｂと導体スルーホール３ｂは電気的に接
合されている。
は銀パラジウム等の導電材料をスクリーン印刷等の方法
により所定のパターンに形成し約７０℃１０分間乾燥し
導体パターン２ａ，２ｂを形成し、導体パターン２ａが
形成された磁性体シート１ｂおよび導体パターン２ｂが
形成され導体スルーホール３ｂが形成された磁性体シー
ト１ｄを得る。このとき磁性体シート１ｄに設けられた
導体パターン２ｂと導体スルーホール３ｂは電気的に接
合されている。
【００２５】次に約１３０℃で発泡する粘着シート上に
磁性体シート１ａを積層しＰＥＴ等の支持体を剥離す
る。その上に磁性体シート同士が接するように磁性体シ
ート１ａを置き約６０℃から１２０℃で熱圧着して積層
しＰＥＴ等の支持体を剥離する。この積層を数回繰り返
した後導体パターン２ａを形成した磁性体シート１ｂを
同様の方法にて積層する。
磁性体シート１ａを積層しＰＥＴ等の支持体を剥離す
る。その上に磁性体シート同士が接するように磁性体シ
ート１ａを置き約６０℃から１２０℃で熱圧着して積層
しＰＥＴ等の支持体を剥離する。この積層を数回繰り返
した後導体パターン２ａを形成した磁性体シート１ｂを
同様の方法にて積層する。
【００２６】次に導体スルーホール３ａを形成した磁性
体シート１ｃを同様の方法にて積層する。このとき下部
の導体パターン２ａと導体スルーホール３ａは電気的に
接合されている。
体シート１ｃを同様の方法にて積層する。このとき下部
の導体パターン２ａと導体スルーホール３ａは電気的に
接合されている。
【００２７】次に導体パターン２ｂが形成され、また導
体スルーホール３ｂが形成された磁性体シート１ｄを同
様の方法にて積層する。このとき導体スルーホール３ａ
と導体スルーホール３ｂは電気的に接合されている。
体スルーホール３ｂが形成された磁性体シート１ｄを同
様の方法にて積層する。このとき導体スルーホール３ａ
と導体スルーホール３ｂは電気的に接合されている。
【００２８】次に磁性体シート１ｄ上に磁性体シート１
ａを同様の方法で積層し積層体（磁性体層）を得る。
ａを同様の方法で積層し積層体（磁性体層）を得る。
【００２９】次に複数個取りされるこの積層体を所定の
サイズの個片に切断し、発泡シートを発泡させ個片にば
らす。
サイズの個片に切断し、発泡シートを発泡させ個片にば
らす。
【００３０】次にこれらをセラミック等のさやに所定量
入れ、約９００℃で３時間焼成する。
入れ、約９００℃で３時間焼成する。
【００３１】次に焼結した積層体の対向する端面に図２
の導体パターン２ａおよび２ｂと電気的に接続するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して外部電極４を形成する。
の導体パターン２ａおよび２ｂと電気的に接続するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して外部電極４を形成する。
【００３２】最後に必要に応じて外部電極４を覆うよう
にニッケルめっき、はんだめっき等を施して積層チップ
インダクタを得る。
にニッケルめっき、はんだめっき等を施して積層チップ
インダクタを得る。
【００３３】以上のように構成、製造された本発明の実
施の形態における積層チップインダクタについてその効
果を説明する。
施の形態における積層チップインダクタについてその効
果を説明する。
【００３４】図２は本実施の形態１における積層チップ
インダクタの断面図である。
インダクタの断面図である。
【００３５】上下の導体パターン間に発生する浮遊容量
が大きければ、その影響で共振周波数より高周波側のイ
ンピーダンスの低下が大きくなる。このインピーダンス
の低下は周波数に反比例し特に５００ＭHzより高い周波
数の劣化がクロック周波数の高速化に伴いデジタル電子
機器のノイズ除去効果に影響を生じさせている。この対
策として、上下の導体パターン間に位置する磁性体シー
トを厚くし上下の導体パターン間の距離を広くする方法
が考えられる。しかし、磁性体シートを成形する場合、
その厚みが厚くなるほど乾燥温度・時間の条件設定が難
しく、磁性体シート表面にクラック等の発生が多発す
る。また上下の導体パターン間に位置する磁性体シート
は、上下の導体パターンを電気的に接続するため導体ス
ルーホールを形成しなければならない。この導体スルー
ホールを形成する場合も、その厚みが厚くなるほど穴開
け加工の際、穴内部に磁性体シートやＰＥＴなどの支持
体のカス残りが多発したり、また導体スルーホール内に
導体ペーストを充填する際、印刷条件が難しくなり十分
に充填されず電気的接続ができていない不具合が多発す
る。
が大きければ、その影響で共振周波数より高周波側のイ
ンピーダンスの低下が大きくなる。このインピーダンス
の低下は周波数に反比例し特に５００ＭHzより高い周波
数の劣化がクロック周波数の高速化に伴いデジタル電子
機器のノイズ除去効果に影響を生じさせている。この対
策として、上下の導体パターン間に位置する磁性体シー
トを厚くし上下の導体パターン間の距離を広くする方法
が考えられる。しかし、磁性体シートを成形する場合、
その厚みが厚くなるほど乾燥温度・時間の条件設定が難
しく、磁性体シート表面にクラック等の発生が多発す
る。また上下の導体パターン間に位置する磁性体シート
は、上下の導体パターンを電気的に接続するため導体ス
ルーホールを形成しなければならない。この導体スルー
ホールを形成する場合も、その厚みが厚くなるほど穴開
け加工の際、穴内部に磁性体シートやＰＥＴなどの支持
体のカス残りが多発したり、また導体スルーホール内に
導体ペーストを充填する際、印刷条件が難しくなり十分
に充填されず電気的接続ができていない不具合が多発す
る。
【００３６】（表１）は２５μmから２５０μmの磁性体
シートを成形する際に表面にクラックなどの不具合が発
生しない最適な乾燥時間について、乾燥温度を４０℃と
７０℃で連続して乾燥する乾燥炉を用いて実験した結果
である。
シートを成形する際に表面にクラックなどの不具合が発
生しない最適な乾燥時間について、乾燥温度を４０℃と
７０℃で連続して乾燥する乾燥炉を用いて実験した結果
である。
【００３７】
【表１】
【００３８】磁性体シートを成形する場合、磁性体スラ
リーをＰＥＴなどの支持体に塗工するため有機溶剤の乾
燥は一方の表面からしか行えない。磁性体シートが厚く
なるとＰＥＴなどの支持体に近い部分が乾燥する前に、
反対側の熱風に接している部分がある程度乾燥してしま
う場合がある。この場合、内部に閉じ込められた有機溶
剤の蒸気が、このある程度乾燥した部分を通過するとき
磁性体シートの表面にクラック等の不具合を発生させる
ことになる。
リーをＰＥＴなどの支持体に塗工するため有機溶剤の乾
燥は一方の表面からしか行えない。磁性体シートが厚く
なるとＰＥＴなどの支持体に近い部分が乾燥する前に、
反対側の熱風に接している部分がある程度乾燥してしま
う場合がある。この場合、内部に閉じ込められた有機溶
剤の蒸気が、このある程度乾燥した部分を通過するとき
磁性体シートの表面にクラック等の不具合を発生させる
ことになる。
【００３９】（表１）に示すように、１５０μm以上の
磁性体シートでは低温の４０℃乾燥での時間を４５分以
上に長くしないとＰＥＴなどの支持体に近い部分の乾燥
が十分に行えないため表面にクラックが発生してしま
う。また、７０℃乾燥においても１５分以上の乾燥時間
が必要である。
磁性体シートでは低温の４０℃乾燥での時間を４５分以
上に長くしないとＰＥＴなどの支持体に近い部分の乾燥
が十分に行えないため表面にクラックが発生してしま
う。また、７０℃乾燥においても１５分以上の乾燥時間
が必要である。
【００４０】これに対し、１２５μm以下の磁性体シー
トの場合、４０℃での乾燥時間は２５分以上であればよ
く、また７０℃での乾燥時間は１０分以上であればよい
ので、乾燥時間の短縮を図ることができる。
トの場合、４０℃での乾燥時間は２５分以上であればよ
く、また７０℃での乾燥時間は１０分以上であればよい
ので、乾燥時間の短縮を図ることができる。
【００４１】（実施の形態２）以下、本発明の実施の形
態２における積層チップインダクタについて説明する。
態２における積層チップインダクタについて説明する。
【００４２】実施の形態１により得られる積層チップイ
ンダクタにおいて図１の磁性体シート１ａおよび１ｂの
厚みは７５μmとし、上下の導体パターン間に位置する
磁性体シート１ｃおよび１ｄの厚みを２５μmから２５
０μmのそれぞれ同じ厚さの磁性体シートとし２層およ
び３層重ねて、０．８mm×０．８mm×１．６mmの積層チ
ップインダクタを作製した。そしてそれぞれ厚みの磁性
体シートで、導体スルーホールの形成が容易であるかど
うかと、上下の導体パターンが電気的に接続されている
のか導通確認した。
ンダクタにおいて図１の磁性体シート１ａおよび１ｂの
厚みは７５μmとし、上下の導体パターン間に位置する
磁性体シート１ｃおよび１ｄの厚みを２５μmから２５
０μmのそれぞれ同じ厚さの磁性体シートとし２層およ
び３層重ねて、０．８mm×０．８mm×１．６mmの積層チ
ップインダクタを作製した。そしてそれぞれ厚みの磁性
体シートで、導体スルーホールの形成が容易であるかど
うかと、上下の導体パターンが電気的に接続されている
のか導通確認した。
【００４３】以上の結果を（表２）に積層チップインダ
クタ３００個中の導通不良数として表した。（表２）の
結果より、導体スルーホールが形成される磁性体シート
の厚さが１５０μm以上になると、穴開け加工および導
体印刷が困難になり導通不良数が増加することが判っ
た。
クタ３００個中の導通不良数として表した。（表２）の
結果より、導体スルーホールが形成される磁性体シート
の厚さが１５０μm以上になると、穴開け加工および導
体印刷が困難になり導通不良数が増加することが判っ
た。
【００４４】
【表２】
【００４５】（実施の形態３）以下、本発明の実施の形
態３における積層チップインダクタについて説明する。
態３における積層チップインダクタについて説明する。
【００４６】実施の形態１により得られる積層チップイ
ンダクタにおいて図１の磁性体シート１ａおよび１ｂの
厚みは７５μmとし、上下の導体パターン間に位置する
磁性体シート１ｃおよび１ｄの厚みを５０μmとし１層
から８層重ねて上下の導体パターン間の距離を５０μm
から４００μmの積層チップインダクタを作製した。製
品厚みは、約０．８mmとなるように１ａの積層枚数をそ
れぞれ変えた。また導体パターンは線幅５５μm厚さ１
５μmとし上下の導体パターンを合わせて１７／４ター
ンのものを使用した。形状は１．６mm×０．８mmとし
た。この導体パターンでのインピーダンス目標置は１０
０ＭHzでは６００Ωであり、そして５００ＭHzでは２５
０Ωである。
ンダクタにおいて図１の磁性体シート１ａおよび１ｂの
厚みは７５μmとし、上下の導体パターン間に位置する
磁性体シート１ｃおよび１ｄの厚みを５０μmとし１層
から８層重ねて上下の導体パターン間の距離を５０μm
から４００μmの積層チップインダクタを作製した。製
品厚みは、約０．８mmとなるように１ａの積層枚数をそ
れぞれ変えた。また導体パターンは線幅５５μm厚さ１
５μmとし上下の導体パターンを合わせて１７／４ター
ンのものを使用した。形状は１．６mm×０．８mmとし
た。この導体パターンでのインピーダンス目標置は１０
０ＭHzでは６００Ωであり、そして５００ＭHzでは２５
０Ωである。
【００４７】上下の導体パターン間の距離が５０μmか
ら４００μmの積層チップインダクタについてそれぞれ
１００ＭHzと５００ＭHzのインピーダンスを測定した結
果について（表３）に示す。
ら４００μmの積層チップインダクタについてそれぞれ
１００ＭHzと５００ＭHzのインピーダンスを測定した結
果について（表３）に示す。
【００４８】
【表３】
【００４９】上下のパターン間の距離が１００μm以下
では導体パターン間に発生する浮遊容量により５００Ｍ
Hzでのインピーダンスが１６０Ω以下にしかならない。
また３５０μm以上では、上下のパターン間が広すぎて
磁束にロスが生じ、５００ＭHzでのインピーダンスは満
足するものの１００ＭHzでの値が極端に低下してしま
う。つまり、最適な上下の導体パターン間距離は１５０
μmから３００μmであることが判った。
では導体パターン間に発生する浮遊容量により５００Ｍ
Hzでのインピーダンスが１６０Ω以下にしかならない。
また３５０μm以上では、上下のパターン間が広すぎて
磁束にロスが生じ、５００ＭHzでのインピーダンスは満
足するものの１００ＭHzでの値が極端に低下してしま
う。つまり、最適な上下の導体パターン間距離は１５０
μmから３００μmであることが判った。
【００５０】なお、本実施の形態では、上下の導体パタ
ーンの間に位置する磁性体シートの厚みは同じものを組
み合わせたが、２５μmから１２５μmの異なる厚みのも
のを組み合わせても同様の結果が得られる。また、上下
の導体パターンが同一積層体内に複数組ある場合でも同
様の結果が得られる。
ーンの間に位置する磁性体シートの厚みは同じものを組
み合わせたが、２５μmから１２５μmの異なる厚みのも
のを組み合わせても同様の結果が得られる。また、上下
の導体パターンが同一積層体内に複数組ある場合でも同
様の結果が得られる。
【００５１】尚、実施の形態１〜３では、スルーホール
の直径を約０．１mmとしているが、本発明はこれに拘束
されるものではない。本発明の効果を十分に奏するスル
ーホールの直径は、０．０３mm〜０．１５mmであればよ
いが、好ましくは、０．０５mm〜０．１２mmがよい。
の直径を約０．１mmとしているが、本発明はこれに拘束
されるものではない。本発明の効果を十分に奏するスル
ーホールの直径は、０．０３mm〜０．１５mmであればよ
いが、好ましくは、０．０５mm〜０．１２mmがよい。
【００５２】
【発明の効果】以上のように、本発明は、積層チップイ
ンダクタにおいて上下の導体パターンを導体スルーホー
ルを介して接続してなる磁性体層を生産が容易で不良発
生が少ない比較的薄い磁性体シートを複数枚重ねて構成
することで導体パターン間の距離を開け、５００ＭHz以
上での高周波でのインピーダンスの低下を抑えるという
効果を奏するものである。
ンダクタにおいて上下の導体パターンを導体スルーホー
ルを介して接続してなる磁性体層を生産が容易で不良発
生が少ない比較的薄い磁性体シートを複数枚重ねて構成
することで導体パターン間の距離を開け、５００ＭHz以
上での高周波でのインピーダンスの低下を抑えるという
効果を奏するものである。
【図１】本発明の実施の形態における積層セラミック電
子部品の一部を分解した分解斜視図
子部品の一部を分解した分解斜視図
【図２】本発明の実施の形態における積層セラミック電
子部品の断面図
子部品の断面図
【図３】従来の技術における積層チップインダクタ電子
部品の一部を分解した分解斜視図
部品の一部を分解した分解斜視図
【図４】従来の技術における積層チップインダクタ電子
部品の断面図
部品の断面図
１ａ 磁性体シート １ｂ 導体パターンが形成された磁性体シート １ｃ 導体スルーホールが形成された磁性体シート １ｄ 導体スルーホールが形成され、さらに導体パター
ンも形成された磁性体シート ２ａ，２ｂ 導体パターン ３ａ，３ｂ 導体スルーホール
ンも形成された磁性体シート ２ａ，２ｂ 導体パターン ３ａ，３ｂ 導体スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷲崎 智幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中森 達哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E070 AA01 AB01 BA12 CB03 CB13 CB17 CC01 DB02 EA01
Claims (3)
- 【請求項１】 上下の導体パターンを導体スルーホール
を介して接続してなる磁性体層と、この磁性体層に接続
される一対の外部電極とを備え、前記磁性体層における
上下の導体パターン間に位置するとともに前記導体スル
ーホールを有してなる磁性体シートを少なくとも２枚以
上重ねて構成した積層チップインダクタ。 - 【請求項２】 上下の導体パターン間に位置する磁性体
シート１枚の厚みが２５μmから１２５μmである請求項
１記載の積層チップインダクタ。 - 【請求項３】 上下の導体パターン間に位置する磁性体
シートの総厚みが１５０μmから３００μmである請求項
２記載の積層チップインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19560899A JP2001023823A (ja) | 1999-07-09 | 1999-07-09 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19560899A JP2001023823A (ja) | 1999-07-09 | 1999-07-09 | 積層チップインダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001023823A true JP2001023823A (ja) | 2001-01-26 |
| JP2001023823A5 JP2001023823A5 (ja) | 2006-08-17 |
Family
ID=16344000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19560899A Pending JP2001023823A (ja) | 1999-07-09 | 1999-07-09 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299123A (ja) * | 2001-03-30 | 2002-10-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタンス素子 |
| JP2005294686A (ja) * | 2004-04-02 | 2005-10-20 | Murata Mfg Co Ltd | 積層コイル部品 |
| JP2007214341A (ja) * | 2006-02-09 | 2007-08-23 | Taiyo Yuden Co Ltd | 積層インダクタ |
-
1999
- 1999-07-09 JP JP19560899A patent/JP2001023823A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299123A (ja) * | 2001-03-30 | 2002-10-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタンス素子 |
| JP2005294686A (ja) * | 2004-04-02 | 2005-10-20 | Murata Mfg Co Ltd | 積層コイル部品 |
| JP2007214341A (ja) * | 2006-02-09 | 2007-08-23 | Taiyo Yuden Co Ltd | 積層インダクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| KR100481393B1 (ko) | 적층 세라믹 전자 부품과 그 도전 페이스트 | |
| US20150287516A1 (en) | Multilayer electronic component and manufacturing method thereof | |
| US20150187486A1 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP2001023823A (ja) | 積層チップインダクタ | |
| JPH08186024A (ja) | 積層インダクタ | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JP2005223280A (ja) | チップ型電子部品及びその製造方法 | |
| JP4330850B2 (ja) | 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPH09260144A (ja) | コイル部品およびその製造方法 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| JPH09199331A (ja) | コイル部品およびその製造方法 | |
| JP3582256B2 (ja) | インピーダンス素子及びその製造方法 | |
| JP4185452B2 (ja) | 積層型電子部品 | |
| JPH05101950A (ja) | チツプ型コモンモードチヨークコイル | |
| JP3437019B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2006352568A (ja) | 積層型フィルタ | |
| JP2005222984A (ja) | 積層インダクタンス素子及びその製造方法 | |
| JPH09199328A (ja) | 積層インダクタ部品およびその製造方法 | |
| JPH09199333A (ja) | コイル部品およびその製造方法 | |
| JPH0555045A (ja) | チツプインダクタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060629 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |