JPH09199328A - 積層インダクタ部品およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子回路の直流電源ラインに発生するノイズ
を抑制するノイズ対策部品において、インピーダンス特
性の安定した積層インダクタ部品およびその製造方法を
提供することを目的とする。 【解決手段】 上面に導体部１２を設けたセラミックシ
ート１１を複数枚積層してなる内部導体部１３と、この
内部導体部１３の上・下面のそれぞれに設けられたセラ
ミック積層体１５と、少なくとも内部導体部１３の両端
に電気的に接続する端面電極１７とを備えている。この
内部導体部１３の断面方向の厚みと幅との比を０．５〜
２の範囲とすることにより平均磁路長が短く、効率の良
い磁路が形成でき、安定したインピーダンス値が得られ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小型デジタル電子
機器の高密度実装回路基板に用いられ、電子回路の直流
電源ラインに発生するノイズを抑制する積層インダクタ
部品およびその製造方法に関するものである。

【０００２】

【従来の技術】近年、積層インダクタ部品は、デジタル
機器の小型・薄形化に伴う高密度実装回路基板からのノ
イズを抑制するノイズ対策部品として用途が拡大されて
いる。

【０００３】以下、従来の積層インダクタ部品として、
チップインダクタを例にとり説明する。

【０００４】従来のチップインダクタは、実願昭６３−
３６１８３号（実開平１−１３９４１２号）のマイクロ
フィルムに、蛇行状に形成された導体部を上面に有する
セラミックシートが複数枚積層されてなる内部導体部
と、この内部導体部の上・下面のそれぞれに、セラミッ
クシートのみが複数枚積層されてなる第２の積層体と、
この内部導体部と第２の積層体とを圧着してなる一体積
層物の対向する両端面に外部電極を設けたチップインダ
クタが開示されている。

【０００５】以下に、従来のチップインダクタについ
て、図面を参照しながら説明する。図７は従来のチップ
インダクタの断面図であり、図８は同要部である導体部
を有するセラミックシートの上面図である。

【０００６】図において、１はチップインダクタの断面
の中央部に設けられたフェライトからなるセラミックシ
ートである。２はセラミックシート１の上面に銀パラジ
ウム等の金属ペーストを蛇行状に印刷して形成すると共
に、その対向する両端部に一対の側面電極３を有してな
る導体部である。４はセラミックシート１を複数枚積層
してなる内部導体部である。５は内部導体部４の上・下
面のそれぞれに設けられた複数枚のセラミックシート１
を積層してなるセラミック積層体である。６は内部導体
部４と、内部導体部４の上・下面のそれぞれに積層され
たセラミック積層体５とを一体にしたセラミック焼結体
である。７はセラミック焼結体６の対向する端面に側面
電極３を介して導体部２と電気的に接続される端面電極
である。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、セラミックシート１の上面に導体部２を
印刷したものを積層するため、積層の熱圧着時に、セラ
ミックシート１より突起している蛇行状パターンの導体
部２に積層圧力が集中して加わり、導体部２のパターン
同士が反発して、上面に導体部２が印刷されているセラ
ミックシート１の各層間でパターンのズレが起こり、イ
ンピーダンス特性のばらつきが生じてしまうため、精度
良く導体部を複数層に印刷することが要求されている。

【０００８】本発明は、セラミックシートの積層時に導
体部のパターンがズレることなく、インピーダンス特性
が安定した積層インダクタ部品を提供することを目的と
するものである。

【０００９】また、導体部がセラミックシートから突起
することなく磁性体に覆われるように形成されるため、
導体部を複数層に印刷することが容易である積層インダ
クタ部品の製造方法を提供することを目的とするもので
ある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明は、内部導体部の断面方向の厚みと幅との比が
０．５〜２の範囲であるように構成するものである。

【００１１】また、導体部を印刷した支持体の上面に少
なくともこの導体部を覆うように磁性体スラリーを塗布
してこの導体部が埋め込まれるように中間層生シートを
形成するものである。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、上面に導体部を設けたセラミックシートを複数枚積
層してなる内部導体部と、この内部導体部の上・下面の
それぞれに設けられたセラミック積層体と、少なくとも
前記内部導体部の両端に電気的に接続された端面電極と
を備え、前記内部導体部の断面方向の厚みと幅との比が
０．５〜２の範囲であるものである。

【００１３】また、請求項２に記載の発明は、まず第１
の支持体の上面に磁性体スラリーをシート状に塗布・乾
燥した後前記第１の支持体を剥離してセラミック生シー
トを形成し、次に前記セラミック生シートを第２の支持
体の上面に複数枚積層して第１のセラミック積層体を形
成し、次に第３の支持体の上面に導電性ペーストを蛇行
形状に印刷して導体部を形成し、次に前記第３の支持体
の上面に少なくとも前記導体部を覆うように磁性体スラ
リーを塗布して前記導体部が埋め込まれかつ上面が平面
になるように中間層生シートを形成し、次に前記第１の
セラミック積層体の上面に前記中間層生シートを圧着し
て前記第３の支持体を剥離する転写・積層を繰り返して
断面方向の厚みと幅との比が０．５〜２となるように内
部導体部を形成し、次に前記セラミック生シートを複数
枚積層して第２のセラミック積層体を形成し、次に転写
・積層された前記中間層生シートの上面に前記第２のセ
ラミック積層体を積層して一体積層物を形成し、次に前
記一体積層物を個片に裁断して前記第２の支持体を取り
除いた後に焼成してセラミック焼結体を形成し、最後に
前記セラミック焼結体の対向する端面に前記内部導体部
と電気的に接続するように端面電極を形成するものであ
る。

【００１４】上述した請求項により、積層時の導体部の
パターンのズレやこれに伴う特性のばらつきが少ないも
のが得られるという作用を有するものである。

【００１５】以下、本発明の一実施の形態における積層
インダクタ部品である積層チップインダクタおよびその
製造方法について、図面を参照しながら説明する。

【００１６】図１（ａ）は本発明の一実施の形態におけ
る積層チップインダクタの内部構造を透視した斜視図、
図１（ｂ）は図１（ａ）の一部を分解した分解斜視図で
ある。図において、１１はフェライトを主成分とする第
１のセラミックシートである。１２は第１のセラミック
シート１１の上面に埋め込まれた銀等の導電体からなる
複数の蛇行状の導体部である。１３は導体部１２を埋め
込んだ第１のセラミックシート１１を複数枚積層してな
る内部導体部である。１５はフェライトを主成分とする
第２のセラミックシート１４を複数枚積層してなるセラ
ミック積層体である。１６は内部導体部１３の上・下面
のそれぞれに設けられたセラミック積層体１５を積層し
てなるセラミック焼結体である。１７はセラミック焼結
体１６の対向する端面に内部導体部１３と電気的に接続
するように設けられた銀等の導電体からなる端面電極で
ある。

【００１７】以上のように構成された積層チップインダ
クタについて、以下にその製造方法を図面を参照しなが
ら説明する。

【００１８】図２、図３は本発明の一実施の形態におけ
る積層チップインダクタの製造方法を示す工程図であ
る。

【００１９】まず、積層チップインダクタの製造の準備
工程として、磁性体原料となるＮｉＯ、ＺｎＯ、ＣｕＯ
およびＦｅ₂Ｏ₃の、粒径が０．２〜１．０μｍである粉
末を、ボールミル中で約２０時間湿式混合してスプレー
ドライヤーで乾燥した後、約６００℃〜９００℃の温度
で空気中で仮焼成し、ある程度砕いて粉末状にしたあと
ボールミルにより約２０時間湿式粉砕した後、スプレー
ドライヤーで再度乾燥し、平均粒径が１μｍ前後のＮｉ
−Ｚｎ−Ｃｕフェライトの仮焼粉を作製する。この仮焼
粉を、有機バインダとしてのポリビニールブチラール樹
脂（ＰＶＢ）と、可塑剤としてのフタル酸を酢酸ブチル
等の有機溶剤に溶解した有機ビークルとに混練して磁性
体スラリーを作製する。

【００２０】次に、図２（ａ）に示すように、ＰＥＴフ
ィルム等の片面に離型処理してなる第１の支持体１８上
に、磁性体スラリーをドクターブレード法によりシート
状に塗布形成後、約７０℃で乾燥し、有機溶剤成分を除
去して厚みが約０．１ｍｍのセラミック生シート１９を
作製した後、このセラミック生シート１９を第１の支持
体１８から剥離し、複数枚積層して約６０〜１００℃で
熱圧着し、図２（ｂ）に示すように第２の支持体２０の
上面に積層して第１のセラミック積層体２１を作製す
る。

【００２１】次に図２（ｃ）に示すように、ＰＥＴフィ
ルム等の片面に離型処理してなる第３の支持体２２の上
面に、銀ペースト等の導電性ペーストを複数、蛇行状に
スクリーン印刷し、約１２０℃で乾燥させて、導体部２
３を形成する。このとき、図１（ａ）に示す内部導体部
１３を形成することを考慮して、内部導体部の断面方向
の厚みＴと幅Ｗとの比Ｗ／Ｔが０．５〜２の範囲になる
ように、導体部２３の断面方向の厚みは１０〜３０μ
ｍ、幅８０〜２００μｍとなるように形成する。

【００２２】次に、図２（ｄ）に示すように、前工程で
作製した導体部２３を覆うように、３００メッシュ以上
のスクリーン版を用いて、磁性体スラリーを印刷し、中
間層生シート２４を作製する。この磁性体スラリーは、
ペースト状であり、導体部２３の上面だけでなく側面に
も流れ込むため、中間層生シート２４は、導体部２３を
埋め込みかつ上面が平面となるように形成される。

【００２３】次に、図２（ｃ）および図２（ｄ）の工程
を繰り返して、複数枚の中間層生シートを作製する。

【００２４】次に、図２（ｅ）に示すように、第２の支
持体２０に積層された第１のセラミック積層体２１の上
面に中間層生シート２４を圧着するため、約６０〜１０
０℃で熱圧着し、第３の支持体２２のみを剥離して、第
１のセラミック積層体２１の上面に中間層生シート２４
を積層する。

【００２５】次に、図３（ａ）に示すように、図２
（ｅ）で示した前工程を繰り返して、第１のセラミック
積層体２１の上面に導体部２３が埋め込まれた中間層生
シート２４を導体部２３が重なり合うように位置合わせ
をし、約６０〜１００℃で熱圧着し、中間積層体２５お
よび内部導体部２６を形成する。

【００２６】また、中間層生シート２４の厚みを、予め
形成された導体部２３を壊さず、かつ導体部２３の厚み
とほぼ同じ１０〜３０μｍ前後に合わせるためには、磁
性体スラリーの粘度や印刷スキージ条件などを調整しな
ければならず、磁性体スラリーの粘度は１００〜１００
０ポイズとし、スキージ条件としては、印刷面とスクリ
ーン版間のギャップは０．１〜１ｍｍとし、印刷スキー
ジ圧を１ｋｇ以上に調整する。また、磁性体スラリー中
に含有される有機溶剤に、導体部２３に含まれる導電性
ペーストのバインダが溶融すると導体体２３の形状が崩
れやすくなるので、導体部２３の形状を保持するため、
導電性ペーストに用いられる有機バインダとしては、ス
チレン系樹脂等のように、磁性体スラリーに含まれる酢
酸ブチル等の溶剤成分に溶融しにくいものを用いること
が好ましい。

【００２７】次に、図３（ｂ）に示すように、第１のセ
ラミック積層体２１の作製と同様の工程で、複数枚のセ
ラミック生シート１９を約６０〜１００℃で熱圧着し、
積層して、第２のセラミック積層体２６を作製する。

【００２８】次に、図３（ｃ）に示すように、中間積層
体２５の上面に第２のセラミック積層体２６を約６０〜
１００℃で熱圧着し、積層して一体積層物２７を作製す
る。

【００２９】次に、図３（ｄ）に示すように、一体積層
物２７の縦横に超硬刃を用いて切断溝を形成し、所定サ
イズの個片に裁断して第２の支持体２０を取り除き、約
９００℃で焼成してセラミック焼結体２８を作製する。

【００３０】最後に、図３（ｅ）に示すように、セラミ
ック焼結体２８の対向する端面に、内部導体部２６と電
気的に接続するように銀系の導電性ペーストを塗布し、
約８５０℃で焼成して端面電極２９を形成し、本発明の
積層チップインダクタを製造するものである。

【００３１】なお、上述した製造方法では、セラミック
生シート１９をあらかじめ複数枚積層して、第１のセラ
ミック積層体２１と第２のセラミック積層体２６とを形
成してから圧着・積層したが、セラミック生シート１９
を１枚ずつ順次圧着・積層して製造してもよい。

【００３２】また、セラミック生シート１９は、Ｎｉ−
Ｚｎ−Ｃｕ系のフェライト磁性材料をスラリー化し、こ
のフェライト磁性材料からなるセラミックシートを複数
枚熱圧着して作製したものを用いたが、この材料系に限
らず、導体部２３の材料と同時焼成できるセラミック材
料であればよく、内部導体部２６の材料としては、銀ペ
ーストに限らずパラジウム、銅あるいはこれらの合金な
ど、低抵抗でセラミック材と同時焼成できる材料であれ
ばよい。

【００３３】また、スクリーン印刷法など、他の成膜方
法でセラミック生シート１９を形成してもよく、導体部
２３の形成方法もスクリーン印刷に限らず、薄膜法や、
金属箔のエッチング法など支持体の上面に蛇行形状のパ
ターンが形成できる方法であればよい。

【００３４】以下に、従来の積層チップインダクタと、
本発明の一実施の形態における積層チップインダクタと
の特性を比較して示す。

【００３５】（比較例１）従来の積層チップインダクタ
として導体部の幅と内部導体部の層数とを変えて、焼結
後の内部導体部の幅Ｗと内部導体部の断面方向の厚みＴ
との比Ｗ／Ｔが、本発明の範囲外である０．１〜０．４
９および２．０１〜３．２のものと、本発明の０．５〜
２．０の範囲にある積層チップインダクタとを、上述の
一実施の形態と同様の製造方法で作製し、比較したもの
を（表１）に示す。

【００３６】この（表１）において、サンプル番号１〜
８までは、従来の積層チップインダクタを、サンプル番
号９〜１０は本発明の一実施の形態における積層チップ
インダクタを示すものである。

【００３７】

【表１】

【００３８】また、（表２）は、（表１）に示す従来の
積層チップインダクタと本発明の一実施の形態における
積層チップインダクタとを、それぞれ１０００個ずつ、
高周波インピーダンスアナライザを用いて１００ＭＨｚ
でのインピーダンス値（Ｚ１００）と、直流通電時の内
部導体部の導体抵抗値（Ｒｄｃ）とを比較したものであ
る。

【００３９】

【表２】

【００４０】（表２）から明らかなように、本発明の一
実施の形態における積層チップインダクタの導体抵抗値
（Ｒｄｃ）は４８ｍΩ〜５５ｍΩ、その平均値は５１ｍ
Ωであり、従来の導体抵抗値（Ｒｄｃ）の平均値である
５５ｍΩと同程度に低くなっている。これに対して、本
発明の一実施の形態における積層チップインダクタのイ
ンピーダンス値（Ｚ１００）は平均値が７０Ωであり、
従来の平均値である３８Ωに比べて大きくなっている。
特に大電流に対してノイズ抑制するためには、インピー
ダンス値は約５０Ω以上必要であり、本発明の積層チッ
プインダクタは高いノイズ抑止力を有しているものであ
る。

【００４１】また、インピーダンス値の最大値と最小値
との差を考慮すると、インピーダンス値の特性のばらつ
きがわかる。（表２）において、インピーダンス値の最
大値から最小値を引くと、従来のばらつきは２５となる
のに対して、本発明のインピーダンス値のばらつきは７
と非常に小さくなっている。これは、内部導体部２３を
埋め込んだ中間層生シート２４は、従来のように内部導
体部が突出しているものに比べて平滑であるため、これ
を熱圧着して積層する時、内部導体部２６のみに圧力が
集中せず、均等に中間層生シート２４を圧着することが
でき、導体部２３間のパターンのズレが起こりにくいた
めである。

【００４２】このように、本発明の積層チップインダク
タは、多量に生産したときの歩留りがよく、大電流型で
ノイズ対策部品として優れた特性を有しているものであ
る。

【００４３】以下に、従来の積層チップインダクタと本
発明一実施の形態における積層チップインダクタとの内
部導体部の構造について図面を参照しながら説明する。

【００４４】図４（ａ）は従来の積層チップインダクタ
の焼成前の導体部の一部を示す分解断面図、図４（ｂ）
は図４（ａ）の焼成後に形成された内部導体部の一部を
示す断面図である。また、図５（ａ）は本発明の一実施
の形態における積層チップインダクタの焼成前の導体部
の一部を示す分解断面図、図５（ｂ）は図５（ａ）の焼
成後に形成された内部導体部の一部を示す断面図であ
る。

【００４５】図４（ａ）に示すように、従来の導体部２
は第１のセラミックシート１より突出しており、図５
（ｂ）に示すように、セラミックシート１よりに突出し
た状態で積層するため、焼成後の内部導体部の断面方向
の厚みが厚く、平均磁路長３２が長くなり、その結果低
いインピーダンス値のものしか得られない。

【００４６】これに対し、図５（ａ）に示すように、本
発明の導体部２３は、中間層生シート２４に埋め込ま
れ、ほぼ平滑になっている。導体部２３を埋め込んだ中
間層生シート２４を積層することによって、導体部２３
がほぼ重なり合い、焼成過程で焼結収縮が起こり、図５
（ｂ）に示すように一体化して内部導体部２６が形成さ
れる。

【００４７】すなわち、複数層の導体部２３が、焼成後
はあたかも１層の内部導体部２６が内層されているのと
等価であり、内部導体部２６の断面の幅Ｗに対して断面
の厚みＴが小さくなり、平均磁路長３１については、短
くて効率の良い磁路が形成できるため、高いインピーダ
ンス値が得られるものである。

【００４８】（比較例２）上述した比較例１で用いられ
た本発明と従来との積層チップインダクタのサンプルの
中で、（表１）に示す導体抵抗値（Ｒｄｃ）がほぼ等し
く、内部導体部の断面方向の厚みＴと幅Ｗとの比（Ｗ／
Ｔ）が異なるものを用いて、この比（Ｗ／Ｔ）とインピ
ーダンス値（Ｚ１００）との関係を調べたものを図６に
示す。

【００４９】図６において、インピーダンス値の実線部
分は、本発明の製造方法で得られた６８〜７５Ωの範囲
である積層チップインダクタのものであり、点線部分は
従来の積層チップインダクタのものである。

【００５０】図６から、同じ導体抵抗値であっても、イ
ンピーダンス値が本発明の６８Ω以上となるものは、Ｗ
／Ｔの比が０．５から２．０の範囲であり、逆にその比
が０．５よりも小さく、２．０よりも大きいものでは、
インピーダンス値は６８Ωよりも低下することがわか
る。

【００５１】

【発明の効果】以上のように本発明は、磁性体積層時に
導体部のパターンがほとんどズレることがなく、特性の
ばらつきの少ない、インピーダンス特性が安定した積層
インダクタ部品を提供することができるものである。

【００５２】また、導体部がセラミックシートから突起
することなく磁性体に覆われるように形成されるため、
積層間のパターンのズレがほとんどなく、導体部を複数
層に印刷することが容易である積層インダクタ部品の製
造方法を提供することができるものである。

【図面の簡単な説明】

【図１】（ａ）本発明の一実施の形態における積層チッ
プインダクタの内部構造を透視した図 （ｂ）同一部を分解した分解斜視図

【図２】同製造方法を示す工程図

【図３】同製造方法を示す工程図

【図４】（ａ）従来の積層チップインダクタの要部であ
る内部導体部の一部を示す分解断面図 （ｂ）同断面図

【図５】（ａ）本発明の一実施の形態における積層チッ
プインダクタの要部である内部導体部の一部を示す分解
断面図 （ｂ）同断面図

【図６】従来と本発明の一実施の形態における積層チッ
プインダクタの要部である内部導体部の断面本発明の厚
みＴと幅Ｗとの比（Ｗ／Ｔ）とインピーダンス値との関
係を示す図

【図７】従来のチップインダクタの断面図

【図８】同要部の上面図

【符号の説明】

１１ 第１のセラミックシート １２ 導体部 １３ 内部導体部 １４ 第２のセラミックシート １５ セラミック積層体 １６ セラミック焼結体 １７ 端面電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 上面に導体部を設けたセラミックシート
   を複数枚積層してなる内部導体部と、この内部導体部の
   上・下面のそれぞれに設けられたセラミック積層体と、
   少なくとも前記内部導体部の両端に電気的に接続された
   端面電極とを備え、前記内部導体部の断面方向の厚みと
   幅との比が０．５〜２の範囲である積層インダクタ部
   品。
2. 【請求項２】 まず第１の支持体の上面に磁性体スラリ
   ーをシート状に塗布・乾燥した後前記第１の支持体を剥
   離してセラミック生シートを形成し、次に前記セラミッ
   ク生シートを第２の支持体の上面に複数枚積層して第１
   のセラミック積層体を形成し、次に第３の支持体の上面
   に導電性ペーストを蛇行形状に印刷して導体部を形成
   し、次に前記第３の支持体の上面に少なくとも前記導体
   部を覆うように磁性体スラリーを塗布して前記導体部が
   埋め込まれかつ上面が平面になるように中間層生シート
   を形成し、次に前記第１のセラミック積層体の上面に前
   記中間層生シートを圧着して前記第３の支持体を剥離す
   る転写・積層を繰り返して断面方向の厚みと幅との比が
   ０．５〜２となるように内部導体部を形成し、次に前記
   セラミック生シートを複数枚積層して第２のセラミック
   積層体を形成し、次に転写・積層された前記中間層生シ
   ートの上面に前記第２のセラミック積層体を積層して一
   体積層物を形成し、次に前記一体積層物を個片に裁断し
   て前記第２の支持体を取り除いた後に焼成してセラミッ
   ク焼結体を形成し、最後に前記セラミック焼結体の対向
   する端面に前記内部導体部と電気的に接続するように端
   面電極を形成してなる積層インダクタ部品の製造方法。