JP4608821B2 - 積層フィルタ - Google Patents
積層フィルタ Download PDFInfo
- Publication number
- JP4608821B2 JP4608821B2 JP2001196153A JP2001196153A JP4608821B2 JP 4608821 B2 JP4608821 B2 JP 4608821B2 JP 2001196153 A JP2001196153 A JP 2001196153A JP 2001196153 A JP2001196153 A JP 2001196153A JP 4608821 B2 JP4608821 B2 JP 4608821B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer filter
- mounting surface
- resin
- inductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、帯域通過特性を有する積層フィルタに係り、特に携帯電話機、無線LAN等の無線機器に用いる場合に好適な積層フィルタに関する。
【0002】
【従来の技術】
この種の積層型バンドパスフィルタは、1つの基体に複数のLC共振回路を内蔵し、LC共振器は電気的に互いに結合してフィルタ特性を実現している。この種の積層フィルタは、LC共振回路を構成するインダクタ部において、インダクタ導体が平らな形状をなすため、導体の端部に高周波電流が導体の端部に集中するいわゆるエッジ電流の問題が発生するために損失が増大し、フィルタ特性を悪化させるという問題点があった。
【0003】
この問題点を解決するため、特開2000−82616公報においては、インダクタ導体を断面形状が円形のスルーホール導体によって構成している。この積層フィルタは、スルーホールを形成した誘電体層の積層方向がプリント基板への実装面に対して垂直をなし、スルーホール導体は、各誘電体に形成されたスルーホール導体を積み重ねて形成したものである。
【0004】
【発明が解決しようとする課題】
上記従来例のように、スルーホール導体の積み重ねによりインダクタ導体を構成する場合、積層フィルタの厚み方向の薄型化を図ろうとすると、インダクタ導体の長さが短くなり、所望のインダクタンスが得られなくなり、その結果、所望のフィルタ特性が得られなくなるという問題点がある。
【0005】
本発明は、上記問題点に鑑み、前記エッジ電流の問題が解決されて損失が小さくなると共に、薄型化しても所望のインダクタンス特性、すなわちフィルタ特性が容易に得られる積層フィルタを提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1の積層フィルタは、複数のチップ分のインダクタ導体およびコンデンサ電極と共に絶縁体層を複数層積層し、該積層された材料を個々のチップごと切断することにより、複数個のLC共振回路を内蔵して構成されるチップ状の積層フィルタであって、
前記LC共振回路のインダクタ導体は、積層方向に形成し積層されて連続する断面形状が円形のスルーホール導体により構成されると共に、互いに対向する一対の切断面をプリント基板への実装面とし、
前記チップの実装面にグランド電極を有し、
前記インダクタ導体は前記グランド電極と平行をなし、
前記チップの積層方向に対して直角をなす方向の両端の切断面であって、前記実装面に対して垂直をなす面に、一方の実装面から他方の実装面にわたり形成された入出力端子を有し、
前記積層フィルタは2つのLC共振回路を内蔵し、各LC共振回路を構成するコンデンサは、積層方向の両端部に形成される
ことを特徴とする。
【0007】
このように、積層体の切断面がプリント基板への実装面となる構成とすることにより、積層フィルタの積層方向の長さは積層フィルタの実装面に垂直方向の厚みに係りなく設定することができ、インダクタ導体の長さを所望の長さに確保することができるので、薄型でありながら所望のインダクタンスが容易に得られる。また、スルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Q値の高い積層フィルタが得られる。
【0008】
また、積層方向の両端部にコンデンサを構成すれば、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。また、樹脂により絶縁体層を形成する場合、積層方向の中央側のインダクタ層をコア基板により構成し、その両側にプリプレグを重ねて導体と共に硬化させるかあるいは硬化後に導体を形成してパターニングする工程を繰り返して積層する場合、プリプレグが硬化する際にコア基板の両側が同時に縮むため、そりが防止される。
【0009】
請求項2の積層フィルタは、請求項1において、
前記絶縁体層が、樹脂、または該樹脂に粉末状の機能材料を混合した複合材料でなる
ことを特徴とする。
【0010】
このように、絶縁体層(誘電体層または磁性体層)を樹脂によって構成することにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【0011】
【発明の実施の形態】
図1(A)は本発明による積層フィルタの一実施の形態を示す斜視図、図1(B)はその等価回路図、図1(C)は(A)のE−E断面図(ただし絶縁体層についてのハッチングを省く)である。本実施の形態では、図1(B)に示すように、インダクタL1とコンデンサC1からなるLC共振回路と、インダクタL2とコンデンサC2とからなるLC共振回路と、入出力端子2、3間を結合するバイパスコンデンサC3によりバンドパスフィルタを構成した例を示す。
【0012】
図1(A)、(C)において、1は積層体でなる積層フィルタであり、矢印X方向が積層方向を示す。2、3は積層方向に対して直角をなす両端面に設けた入出力端子、4、5は積層フィルタ1の内部に矢印Xで示す積層方向に連続して形成されたインダクタ導体であり、それぞれ前記インダクタL1、L2を構成するものである。該インダクタ導体4、5はスルーホールに設ける導体(スルーホール導体)により、断面形状が円形に構成される。6、7は積層方向の両端に設けたグランド電極、8、9は互いに対向する一対の切断面である積層フィルタの上面と下面(これらのいずれかが実装面となる)に設けたグランド電極である。図示のように、グランド電極8、9が形成された実装面に対し、インダクタ導体4、5は平行に形成される。入力端子2,3は一方の実装面8から他方の実装面9にわたって設けられる。
【0013】
前記インダクタ導体4、5は中間部をそれぞれ入出力端子2、3に引き出し用導体12、13により接続する。10a〜10cはグランド電極6と共に前記コンデンサC1を構成するコンデンサ電極である。11a〜11cはグランド電極7と共に前記コンデンサC1を構成するコンデンサ電極である。一方のインダクタ導体4は、その一端側を、グランド電極8、9に接続されるコンデンサ電極11bに接続し、他端側をコンデンサ電極10a、10cに接続する。一方のインダクタ導体5は、その一端側を、グランド電極8、9に接続されるコンデンサ電極10bに接続し、他端側をコンデンサ電極11a、11cに接続する。
【0014】
図2は該積層フィルタを樹脂または樹脂と機能粉末(誘電体粉末または磁性体粉末)との複合材料を絶縁体層に用いた場合の層構造図である。図2においては、電極の形状を説明する関係上、製造上一体化される原料の層と異なる層構成で描いてある。
【0015】
1a〜1iは前記積層フィルタ1の基体を構成する絶縁体層であり、中間部の絶縁体層1d〜1fは、インダクタ導体4、5の長さを確保するため、厚みの厚いプリプレグを用い、かつ強度確保のため、ガラスクロス入りのものを用いた。また、これらの層1d〜1fには必要に応じて磁性フェライト粉末を混合した複合材料を用いてインダクタンス値の向上を図る。一方、絶縁体層1a〜1c、1g〜1iには取得容量を増大させるために誘電体粉末を混合した複合材料を用いる共に、ガラスクロスを使用せず、かつ層を薄くしたものを用いた。
【0016】
4a〜4g、5a〜5gはそれぞれこれらが積み重ねられて連続的に接続されることにより前記インダクタ導体4、5を構成する各層のインダクタ導体である。6、7は前記グランド電極、8a〜8i、9a〜9iはそれぞれ前記グランド電極8、9を構成するグランド電極である。14、15は前記バイパスコンデンサC3を構成するコンデンサ電極である。
【0017】
本実施の形態の積層フィルタは、半硬化状態のプリプレグおよびプリプレグを本硬化させたコア基板を用いて作製される。機能粉末を樹脂に混合してなる複合材料を用いる場合には、樹脂に機能粉末とトルエン等の溶剤を加えて混練してペースト化する。ここで、樹脂としては、エポキシ樹脂、ビニルベンジル樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、ポリフェニレンエーテル樹脂(PPE)等が用いられる。
【0018】
また、これらの樹脂に磁性体粉末を混合する場合には、Mn−Mg−Zn系等のフェライト粉末、金属磁性粉末、磁性単結晶粉末、絶縁皮膜を有する磁性金属粉末等が用いられる。
【0019】
また、誘電体粉末として、比較的高い誘電率を得る場合は、例えばBaTiO3−BaZrO3系、BaO−TiO2−Nd2O3系、BaO−4TiO2系等のセラミック誘電体粉末や、誘電体単結晶粉末、誘電体皮膜を有する金属粉末等が用いられる。また、比較的低い誘電率のものを得る場合は、アルミナ等低い誘電率粉末を用いる。本発明を実施する場合には、前記以外の熱硬化性樹脂、磁性体粉末、誘電体粉末も勿論用いることができる。
【0020】
次に、前記複合材料のペーストを入れた容器に、リールに巻いたガラスクロスを繰り出して、ペーストに浸漬させる。その後、ガラスクロスに塗工したペーストを、ガラスクロスを乾燥機に通すことにより乾燥し、巻き取りリールに巻き取る。その後、この素材をカッタにより所定の寸法ごとに切断してガラスクロス入りのプリプレグを作成する。
【0021】
なお、ガラスクロスを用いないで例えばベースとなるシートにペーストを塗布し、乾燥、剥離してプリプレグを作製する場合もあり、この場合は、ガラスクロスを用いた場合(最低厚みが約50μm程度)に比較して20μm程度あるいはさらに10μm程度の厚みのプリプレグを作製することも可能となる。
【0022】
このようにして作製されたプリプレグは、コア基板あるいは半硬化した接着層としてのプリプレグとして利用する。コア基板の形成は、例えば前記ビニルベンジル樹脂を複合材料ペーストに用いた場合には200℃にて2時間行う。
【0023】
なお、プリプレグの半硬化工程において、例えばビニルベンジル樹脂を複合材料ペーストに用いた場合の半硬化は110℃で1時間行う。
【0024】
グランド電極6、7、コンデンサ電極10a〜10c、11a〜11c、引き出し用導体12、13、コンデンサ電極14、15等の導体パターンは、プリプレグに対して貼付けられる銅箔のエッチングや、乾式メッキ(蒸着法、イオンプレーティング法、イオンビーム法、気層成長法、CVD法等)あるいは湿式メッキにより形成された導体膜のエッチング等により形成することができる。メッキによる場合、導体としては、銅、銀、ニッケル、錫、亜鉛、アルミニウムなどを用いることができる。
【0025】
湿式メッキによる導体形成工程においては、無電解メッキ後に電解メッキを行うことにより、導体を形成する。この湿式メッキによる導体形成には銅等を用いることができる。
【0026】
インダクタ導体4、5の形成工程においては、ドリル、パンチあるいはレーザによりスルーホールを開け、その内壁に導体を湿式メッキするかまたは導電性ペーストを充填する。メッキによる行う場合、メッキ厚が薄く、スルーホール内に空洞が生じる場合にはその空洞を樹脂により塞ぐとよい。
【0027】
図2に示す積層フィルタを製造する場合、まずコア基板となる絶縁体層1eを形成する。この場合、プリプレグの表裏面に銅箔を貼り付け、本硬化後に引き出し用導体12、13と、コンデンサ電極14、15(パターンが判り易くなるように便宜絶縁体層1f上にこの電極のパターンを示す)となる部分をエッチングにより形成する。
【0028】
その後、入出力端子2、3となる部分にスルーホールを空け、スルーホールの部分にメッキにより入出力端子2、3となる導体を設け、樹脂によりスルーホールを穴埋めしておく。ここで、スルーホールは楕円、長円、長方形等、ある程度切断面に面積が得られるような断面形状とする。また、樹脂による穴埋めは、プリプレグの積層におけるプレス圧でプリプレグがスルーホール内に流れることを防ぐためである。
【0029】
次に前記コア基板1eの両面に絶縁体層1d、1fとなる銅箔付きプリプレグを貼付け、硬化してコンデンサ電極10c、11cを形成する。
【0030】
次にこのようにして積層、硬化したコア基板の両面に、絶縁体層1c、1gとなる銅箔付きプリプレグを貼付け、硬化させてコンデンサ電極10b、11bを形成する。
【0031】
このようにして積層、硬化させたコア基板の両面に、絶縁体層1b、1hとなる銅箔付きプリプレグを貼付け、硬化させてコンデンサ電極10a、11aを形成する。
【0032】
その後、インダクタ4、5となるスルーホールを空ける。このスルーホールに相当する部分を図2において、それぞれ4a〜4g、5a〜5gで示す。これらのインダクタ用スルーホールにメッキを行ない、そのメッキ後の穴を樹脂により埋めて後工程におけるプリプレグ圧着の際にプリプレグがスルーホール内に流れ込むことを防止する。
【0033】
その後、絶縁体層1a、1iとなる銅箔付きプリプレグを貼付け、硬化させてグランド電極6、7を形成する。
【0034】
その後、グランド電極8(8a〜8i)、9(9a〜9i)となるスルーホールを空け、導体をその中にメッキした後、個々のチップに切断する。ここで、このグランド電極8、9用のスルーホールは、楕円、長円、長方形等、ある程度切断面に面積が得られるような断面形状とする。
【0035】
そして、前記切断により、入出力端子2、3が露出させると共に、一連のグランド電極8、9を露出させ、これらのグランド電極8または9の形成面を実装面とする。前記入出力端子2、3となるスルーホールをメッキした後に充填した樹脂は、溶液により除去する。なお、この穴埋め用樹脂の代わりに導電性ペーストを充填した場合にはこれを除去する必要はない。
【0036】
このように、積層体の切断面がプリント基板への実装面となる構成とすることにより、インダクタ導体4、5の長さを積層フィルタの厚みに係りなく設定することができ、インダクタ導体4、5の長さを所望の長さに確保することができるので、薄型でありながら所望のインダクタンス、すなわちフィルタ特性が容易に得られる。また、インダクタ導体4、5となるスルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Q値の高い積層フィルタが得られる。
【0037】
また、本発明は、グリーンシートの積層やスクリーン印刷法により絶縁体層にセラミック焼結体により構成することもできるが、前記絶縁体層として、熱硬化性樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を用いることにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【0038】
また、本実施の形態のように、積層方向の両端部にコンデンサC1、C2を構成すれば、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。
【0039】
また、前述のように、プリプレグの貼付け、本硬化を繰り返す場合にはコア基板の両側が同時に縮むため、そりが防止される。
【0040】
なお、本発明を実施する場合、上記の工程と異なり、コア基板と接着層としてのプリプレグとを交互に重ね、前記本硬化の温度、時間で熱プレスすることによりプリプレグの層も本硬化させ、積層体を得るようにしてもよい。また、入出力端子とLC共振回路との間をコンデンサにより結合した構成や、3以上のLC共振回路からなる回路にも本発明を適用できる。
【0041】
【発明の効果】
請求項1によれば、積層体の切断面がプリント基板への実装面となる構成としたので、インダクタ導体の長さを積層フィルタの厚みに係りなく設定することができ、薄型でありながら所望のインダクタンス、すなわちフィルタ特性が容易に得られる。また、インダクタ導体となるスルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Q値の高い積層フィルタが得られる。
【0042】
また、積層方向の両端部にコンデンサを構成したので、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。
【0043】
請求項2によれば、絶縁体層として、樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を用いることにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【0044】
また、前述のように、中央のコア基板の両側にプリプレグの貼付け、本硬化する工程を繰り返す場合には、本硬化の際にプリプレグがコア基板の両側で同時に縮むため、そりが防止される。
【図面の簡単な説明】
【図1】は本発明による積層フィルタの一実施の形態を示す斜視図、(B)はその等価回路図、(C)は(A)のE−E断面図(絶縁体層のハッチングを省く)である。
【図2】本実施の形態の積層フィルタの層構造図である。
【符号の説明】
1:積層フィルタ、1a〜1i:絶縁体層、2、3:入出力端子、4、4a〜4g、5、5a〜5g:インダクタ導体、6〜9、8a〜8i、9a〜9i:グランド電極、10a〜10c、11a〜11c:コンデンサ電極、12、13:引き出し用導体、14、15:コンデンサ電極
Claims (2)
- 複数のチップ分のインダクタ導体およびコンデンサ電極と共に絶縁体層を複数層積層し、該積層された材料を個々のチップごと切断することにより、複数個のLC共振回路を内蔵して構成されるチップ状の積層フィルタであって、
前記LC共振回路のインダクタ導体は、積層方向に形成し積層されて連続する断面形状が円形のスルーホール導体により構成されると共に、互いに対向する一対の切断面をプリント基板への実装面とし、
前記チップの実装面にグランド電極を有し、
前記インダクタ導体は前記グランド電極と平行をなし、
前記チップの積層方向に対して直角をなす方向の両端の切断面であって、前記実装面に対して垂直をなす面に、一方の実装面から他方の実装面にわたり形成された入出力端子を有し、
前記積層フィルタは2つのLC共振回路を内蔵し、各LC共振回路を構成するコンデンサは、積層方向の両端部に形成される
ことを特徴とする積層フィルタ。 - 請求項1の積層フィルタにおいて、
前記絶縁体層が、樹脂、または該樹脂に粉末状の機能材料を混合した複合材料でなる
ことを特徴とする積層フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196153A JP4608821B2 (ja) | 2001-06-28 | 2001-06-28 | 積層フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196153A JP4608821B2 (ja) | 2001-06-28 | 2001-06-28 | 積層フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017968A JP2003017968A (ja) | 2003-01-17 |
JP4608821B2 true JP4608821B2 (ja) | 2011-01-12 |
Family
ID=19034014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001196153A Expired - Fee Related JP4608821B2 (ja) | 2001-06-28 | 2001-06-28 | 積層フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4608821B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062260A (ja) * | 2008-09-02 | 2010-03-18 | Fdk Corp | 積層チップ部品およびその製造方法 |
JP5725158B2 (ja) * | 2011-03-18 | 2015-05-27 | 株式会社村田製作所 | 電子部品 |
CN204013427U (zh) * | 2012-02-14 | 2014-12-10 | 株式会社村田制作所 | 电子元器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935936A (ja) * | 1995-07-19 | 1997-02-07 | Murata Mfg Co Ltd | インダクタ内蔵電子部品 |
JPH09307394A (ja) * | 1996-05-17 | 1997-11-28 | Tokin Corp | チップ型lcフィルタ素子 |
JPH1126241A (ja) * | 1996-11-21 | 1999-01-29 | Tdk Corp | 積層型電子部品とその製造方法 |
JPH11260653A (ja) * | 1998-03-16 | 1999-09-24 | Tdk Corp | 積層型電子部品とその製造方法 |
JPH11330887A (ja) * | 1998-05-12 | 1999-11-30 | Tdk Corp | 分布定数型ノイズフィルタとその製造方法 |
JP2000082616A (ja) * | 1998-09-04 | 2000-03-21 | Tdk Corp | 積層型フィルタ |
-
2001
- 2001-06-28 JP JP2001196153A patent/JP4608821B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935936A (ja) * | 1995-07-19 | 1997-02-07 | Murata Mfg Co Ltd | インダクタ内蔵電子部品 |
JPH09307394A (ja) * | 1996-05-17 | 1997-11-28 | Tokin Corp | チップ型lcフィルタ素子 |
JPH1126241A (ja) * | 1996-11-21 | 1999-01-29 | Tdk Corp | 積層型電子部品とその製造方法 |
JPH11260653A (ja) * | 1998-03-16 | 1999-09-24 | Tdk Corp | 積層型電子部品とその製造方法 |
JPH11330887A (ja) * | 1998-05-12 | 1999-11-30 | Tdk Corp | 分布定数型ノイズフィルタとその製造方法 |
JP2000082616A (ja) * | 1998-09-04 | 2000-03-21 | Tdk Corp | 積層型フィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP2003017968A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10147533B2 (en) | Inductor | |
US7081803B2 (en) | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module | |
KR101079347B1 (ko) | 다층의 유기 적층물을 이용하여 제조되는 집적 수동디바이스 | |
US20170047160A1 (en) | Chip electronic component and manufacturing method thereof | |
EP0982742B1 (en) | Module and method of manufacture | |
JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
US20040265551A1 (en) | Electronic component and process for manufacturing the same | |
JP2002170736A (ja) | 積層型電子部品およびその製法 | |
JP2004180032A (ja) | 誘電体フィルタ | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP4608821B2 (ja) | 積層フィルタ | |
JP2003078251A (ja) | セラミックチップ内蔵基板とその製造方法 | |
JP2004363553A (ja) | 基板と積層電子部品と基板の製造方法 | |
JPH08186024A (ja) | 積層インダクタ | |
JP4370663B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP3750796B2 (ja) | 移動体通信機器用モジュール | |
JP4330850B2 (ja) | 薄型コイル部品の製造方法,薄型コイル部品及びそれを使用した回路装置 | |
JP4501291B2 (ja) | 誘電体フィルタおよびそれを用いたアンテナ共用器と通信機器 | |
JPH09199328A (ja) | 積層インダクタ部品およびその製造方法 | |
JP3628804B2 (ja) | 積層型電子部品およびその製造方法 | |
JP2936887B2 (ja) | セラミック積層デバイスの製造方法 | |
JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
JP2002222729A (ja) | 電子部品とその製造方法 | |
JP4479074B2 (ja) | 積層型セラミック電子部品の製造方法および製造装置、積層型セラミック電子部品、ならびにセラミックグリーンシート | |
JPH11260647A (ja) | 複合部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4608821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |