JP2002222729A

JP2002222729A - 電子部品とその製造方法

Info

Publication number: JP2002222729A
Application number: JP2000399724A
Authority: JP
Inventors: Minoru Takatani; 稔高谷; Toshiichi Endo; 敏一遠藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-11-22
Filing date: 2000-12-28
Publication date: 2002-08-09

Abstract

(57)【要約】【課題】微細パターン化および薄型化が可能となる上、
樹脂のみで基体を構成する場合に比較して、高容量、高
Ｑ、高透磁率等の特性を持たせることができる電子部品
とその製造方法を提供する。【解決手段】粉末状の機能材料を樹脂に混合してなる複
合材料を厚膜印刷し、硬化して絶縁体層１ａ〜１ｈを形
成する。該絶縁体層１ａ〜１ｈ上に薄膜形成技術により
導体層４ａ〜４ｄ、５ａ、５ｂとの積層構造により電子
部品を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、粉末状の機能材料
を樹脂に混合してなる複合材料を用いて積層構造に構成
される電子部品とその製造方法に関する。

【０００２】

【従来の技術】樹脂を基板材料に用いた積層電子部品
は、一例として、プリプレグ（半硬化させた樹脂シー
ト）とコア基板（プリプレグを本硬化させたもの）を作
製し、それらを積層し、プレスすることにより一体化し
て製造している。図４（Ａ）はその一例を示す断面図、
（Ｂ）はその層構成図であり、特公平６−１４６００号
公報に開示されたものである。図４（Ａ）、（Ｂ）にお
いて、２０ａ〜２０ｈはプリプレグを積層、硬化した複
合材料でなる絶縁体層である。各層の導体パターン２１
〜２４はスルーホール２５により接続される。２６は搭
載電子部品である。なお、特公平７−４８５８９号公報
には、ガラスクロス等を樹脂に埋設してプリプレグを作
製する方法が開示されている。

【０００３】図５（Ａ）は従来の電子部品の他の例を示
す工程図、図５（Ｂ）、（Ｃ）、（Ｄ）はそれぞれその
端面図、断面図、斜視図であり、実公平４−３２７３３
号公報に開示されたものである。この電子部品は基体に
セラミック材料を用いて印刷したもので、セラミック粉
を含むペーストによる絶縁体層３０ａ〜３０ｇと導体ペ
ーストからなる導体層３１ａ〜３１ｆとを交互に印刷に
より形成して基体３０の内部にコイル３１を形成し、切
断後、焼成して端子電極３２を付けたものである。

【０００４】また、特開平８−３０７０６３号公報に
は、樹脂を用いた厚膜印刷工法の例が示されている。こ
の方法は、セラミックまたはシリコン基板上に塗布、浸
漬、印刷、スプレー塗装のいずれかの方法で厚膜を形成
するものである。

【０００５】また、特許第２５６５３５１号、第２５６
５３６２号、第２６５５７９３号、第２５１４０２０号
の各公報には、導体を薄膜で形成する方法が示されお
り、薄膜形成の具体例としては真空蒸着、スパッタ蒸
着、イオンプレーティング法が用いられ、その材料とし
てモリブデン、チタン等が用いられている。

【０００６】

【発明が解決しようとする課題】図４に示したようにプ
リプレグを用いるものは、上下層の接続にスルーホール
２５により用いており、これを構成するためのランドパ
ターンが大きいため、微細な巻上げパターンのようなも
のは形成することができなかった。また、シート状のプ
リプレグの積層により基体を構成するため、基体の強度
を確保するためにガラスクロスを入れたプリプレグを用
いる必要があり、１層あたりの厚みを薄くすることがで
きなかった。また、部分的にガラスクロスを用いない層
を構成することはできたが、プリプレグからフィルムを
剥がして用いるため、プリプレグにも所定の強度を必要
とし、このため、例えば５０μｍ未満の厚みに設定する
ことは困難であり、薄型化が困難であり、さらに、プリ
プレグからフィルムを剥がす手間がかかるという問題点
があった。

【０００７】図５に示すように、セラミックの厚膜印刷
工法を用いたものは、半ターンごとの巻上げが可能であ
り、薄型化には有利であるが、焼成しなければならない
ので、基体サイズを大きくしたり、異なる材質を多層化
することは非常に困難であった。また、導体と絶縁体の
縮率や収縮パターンが異なるため、使用できる導体は限
られてしまい、また、縮率等を合わせるために導体に他
の物質を混合するため、導電率が低下してしまうという
問題点があった。

【０００８】また、特開平８−３０７０６３号公報に記
載のように、樹脂材料を用い、厚膜形成技術を用いて積
層する場合、薄型化と微細加工は可能となるが、樹脂材
料自体は高い誘電率を持たず、また透磁率も低いので、
そのような材料特性を要する基体や基板を構成すること
ができないという問題点があった。

【０００９】本発明は、上記問題点に鑑み、微細パター
ン化および薄型化が可能となる上、樹脂のみで基体を構
成する場合に比較して、高容量、高Ｑ、高透磁率等の特
性を持たせることができる電子部品とその製造方法を提
供することを目的とする。

【００１０】

【課題を解決するための手段】請求項１の電子部品は、
粉末状の機能材料を樹脂に混合してなる複合材料を厚膜
印刷し、硬化してなる絶縁体層と、該絶縁体層上に薄膜
形成技術により形成された導体層との積層構造でなるこ
とを特徴とする。

【００１１】請求項２の電子部品は、請求項１の電子部
品において、前記絶縁体層と導体層と積層でなる基体
に、さらにセンシング素子を内蔵してなることを特徴と
する。

【００１２】請求項３の電子部品は、請求項１または２
の電子部品において、前記絶縁体層と導体層との積層で
なる基体の表面に、さらに半導体素子とセンシング素子
の少なくともいずれかを実装してなることを特徴とす
る。

【００１３】請求項４の電子部品は、請求項１から３ま
での電子部品をそれぞれ複数組み合わせ、複合回路とし
たものを１つのボード状の基体に集約したことを特徴と
する。

【００１４】請求項５の電子部品の製造方法は、粉末状
の機能材料を樹脂に混合してなる複合材料を厚膜印刷し
て硬化する工程を１回または複数回施工することにより
１層以上の絶縁体層を形成し、該絶縁体層上に薄膜形成
技術により導体層を形成する工程を繰り返すことによ
り、内部に１個以上の素子を形成することを特徴とす
る。

【００１５】

【発明の実施の形態】図１（Ａ）は本発明による電子部
品の一実施の形態を示す斜視図、（Ｂ）はその層構成
図、（Ｃ）は断面図である。図１（Ａ）、（Ｃ）におい
て、１は基体、２は基体１上に搭載したインダクタ、コ
ンデンサ、抵抗あるいは半導体素子等でなる電子部品で
ある。本実施の形態においては基体１の内部にコイルか
らなる複数のインダクタＬとコンデンサを形成して複数
のフィルタを内蔵したものを示す。

【００１６】図１（Ｂ）において、１ａ〜１ｅは磁性体
でなる絶縁体層、１ｆ〜１ｈは誘電体でなる絶縁体層で
ある。３は基体１の底面に設ける端子電極、４ａ〜４ｄ
は前記インダクタＬを構成する導体層、５ａ、５ｂは前
記コンデンサＣを構成する導体層である。６は基体１の
表面に形成した導体でなる配線パターンである。７は配
線パターン６、導体層５ａ、５ｂ、４ａ〜４ｄ、端子電
極３間を接続するスルーホールである。

【００１７】この電子部品は、ベースフィルム８に端子
電極３となる導体層を印刷等により設けておき、この端
子電極３を設けたベースフィルム８上に樹脂に磁性体粉
末を混合してなるペースト状の複合材料を印刷して絶縁
体層１ａを形成する。

【００１８】なお、磁性を有する複合材料としては、図
２のステップＳ１に示すように、樹脂に磁性体粉末とト
ルエン等の溶剤を加えて混練してペースト化したものを
用いる。樹脂としては、エポキシ樹脂、ビニルベンジル
樹脂、フェノール樹脂、ビスマレイミドリアジン樹脂
（ＢＴレジン）、ポリフェニレンエーテル樹脂（ＰＰ
Ｅ）等が用いられる。また、これらの樹脂に混合する磁
性体粉末としては、Ｍｎ−Ｍｇ−Ｚｎ系等のフェライト
粉末、金属磁性粉末、磁性単結晶粉末、絶縁皮膜を有す
る磁性金属粉末等が用いられる。

【００１９】次にこの複合材料を印刷（ステップＳ２）
した後、樹脂の熱硬化（半硬化）すると共に溶剤を飛ば
す（ステップＳ３）。例えばビニルベンジル樹脂を用い
た場合の半硬化は１１０℃で１時間行う。

【００２０】次に蒸着、スパッタ蒸着、ＣＶＤ等の薄膜
形成技術を用いて導体層４ａを形成する。すなわち、絶
縁体層４ａ上にレジストを形成し、その後の導体層のパ
ターンを形成するための露光と、レジストの部分除去
と、その除去部分への薄膜生成と、レジストの除去の工
程によって導体層４ａを形成する。

【００２１】次に、部分的な絶縁体層１ｂを印刷し、前
記同様に半硬化させ、さらにその上のハーフコイルとな
る導体層４ｂを前記薄膜形成技術により形成する。この
ような磁性層とハーフコイル導体層の積層工程を絶縁体
層１ａ〜１ｅ、導体層４ａ〜４ｄについて行い、コイル
を形成する。

【００２２】その後、誘電体層となる絶縁体層１ｆ〜１
ｈの印刷とコンデンサ電極となる導体層５ａ、５ｂ、配
線パターン６の薄膜形成技術による形成を交互に行う。
この場合、誘電体層となる絶縁体層１ｆ〜１ｈの材料と
して、前記樹脂、溶剤以外に、例えばＢａＴｉＯ_３−Ｂ
ａＺｎＯ_３系、ＢａＯ−ＴｉＯ_２−Ｎｄ_２Ｏ_３系、Ｂａ
Ｏ−４ＴｉＯ_２系等のセラミック誘電体粉末や、誘電体
単結晶粉末、誘電体皮膜を有する金属粉末等が用いられ
る。

【００２３】このような積層工程が終了した後、前記ベ
ースフィルム８を剥離または溶液により除去し、その後
本硬化（図２のステップＳ５）させる。この本硬化は、
例えば前記ビニルベンジル樹脂の場合には２００℃にて
２時間行う。そして、本硬化の後、スルーホール７を空
けてそのスルーホール７内に導体をメッキ等により形成
して配線パターン６、内部素子、端子電極３間の接続を
行う。

【００２４】その後、ダイシングにより個々のチップに
切断し（ステップＳ６）、個々のチップに電子部品２を
搭載するか、あるいは電子部品２を搭載後に個々のチッ
プに切断する。なお、絶縁体層の形成は、形成箇所や層
によって１層のみでなく、複数層形成する場合もある。

【００２５】このように、印刷法によって絶縁体層１ａ
〜１ｈを形成することにより、従来のようにプリプレグ
を積層する場合に比較し、絶縁体層を薄く形成すること
ができ、かつ厚みを精度良く設定することができる。ま
た、導体層４ａ〜４ｄ、５ａ、５ｂや配線パターン６を
薄膜形成技術によって形成しているので、微細で精度の
よいパターン形成が可能となる。このため、微細パター
ン化され、薄型化された電子部品が提供可能となる。

【００２６】また、絶縁体層１ａ〜１ｈに磁性体粉末ま
たは誘電体粉末を混合しているので、電子部品の小型化
が可能となり、高容量、高Ｑ、高透磁率等の電子部品を
実現することが可能となる。

【００２７】また、樹脂製のものであるから、部品を個
々のチップに切断する際に、セラミック基板やシリコン
基板に比較して容易に切断することができ、また、Ｖカ
ット等の手法も採用することができる。

【００２８】図３（Ａ）は本発明の他の実施の形態であ
り、機能粉末を混合して印刷法により形成した絶縁体層
と導体層との積層構造でなる基体１の表面に、前記半導
体素子である電子部品２以外に、センシング素子９、１
０を搭載したものである。これらのセンシング素子９、
１０としては、例えば光センサ、感音センサ、温度セン
サ、磁気センサ、ショックセンサを搭載することができ
る。また、磁気センサの場合には、基体１に内蔵させる
ことができる。基体１内には前記コンデンサＣやインダ
クタＬあるいはストリップラインを形成することができ
る。

【００２９】図３（Ｂ）は本発明の他の実施の形態であ
り、前記基体１内にＬＣ回路１１と例えば磁気センサの
ようなセンシング素子１２とを横並びに形成し、表面に
前記センシング素子１０や半導体素子、コンデンサ、イ
ンダクタ等の電子部品２を搭載し、かつコネクタ１３を
設けたものである。

【００３０】このように、複合材料でなる基体１上にセ
ンシング素子９や半導体素子等の電子部品を搭載する構
造により、電気機器すべての機能を１つの薄型部品に備
えることが可能となり、また、焼成しなくてもよいた
め、そりやクラックが発生せず、非常に大きな基板とし
て基体１を構成することが可能であり、非常に大きな基
板にも対応できる。

【００３１】

【発明の効果】請求項１、５によれば、印刷法によって
絶縁体層を形成することにより、従来のようにプリプレ
グを積層する場合に比較し、絶縁体層を薄く形成するこ
とができ、かつ厚みを精度良く設定することができる。
また、導体層や配線パターンを薄膜形成技術によって形
成しているので、微細で精度のよいパターン形成が可能
となる。このため、微細パターン化、薄型化された電子
部品の提供が可能となる。また、焼成しなくてもよいた
め、そりやクラックが発生せず、非常に大きく薄型の基
体すなわち電子部品を構成することが可能となる。

【００３２】また、絶縁体層に磁性体粉末または誘電体
粉末を混合しているので、電子部品の小型化が可能とな
り、高容量、高Ｑ、高透磁率等の電子部品を実現するこ
とが可能である。

【００３３】また、樹脂製のものであるから、部品を個
々のチップに切断する際に、セラミック基板やシリコン
基板に比較して容易に切断することができ、また、Ｖカ
ット等の手法も採用することができる。

【００３４】請求項２、３によれば、センシング素子を
複合材料でなる基体に内蔵または搭載することにより、
センシング機能を持たせた電子部品を実現することがで
き、小型化が実現される。

【００３５】請求項４によれば、請求項１から３までの
電子部品をそれぞれ複数組み合わせ、複合回路としたも
のを１つのボード状の基体に集約したので、電気機器す
べての機能を１つの薄型部品に備えることが可能とな
る。

【図面の簡単な説明】

【図１】（Ａ）は本発明による電子部品の一実施の形態
を示す斜視図、（Ｂ）はその層構成図、（Ｃ）は断面図
である。

【図２】本発明による電子部品の製造方法の一実施の形
態を示す工程図である。

【図３】（Ａ）、（Ｂ）はそれぞれ本発明の電子部品の
他の実施の形態を示す斜視図および断面図である。

【図４】（Ａ）は従来の電子部品を示す断面図、（Ｂ）
はその層構成図である。

【図５】（Ａ）は従来の電子部品の他の例を示す工程
図、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれその端面図、断
面図、斜視図である。

【符号の説明】

１：基体、１ａ〜１ｈ：絶縁体層、２：電子部品、３：
端子電極、４ａ〜４ｄ、５ａ、５ｂ：導体層、６：配線
パターン、７：スルーホール、８：ベースフィルム、
９、１０、１２：センシング素子、１１：ＬＣ回路、１
３：コネクタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｇ 4/30 ３０１Ｈ０５Ｋ 3/46 Ｑ３１１Ｈ０１Ｇ 4/40 ３２１ＡＨ０１Ｌ 23/12 Ｈ０１Ｆ 15/00 ＤＨ０５Ｋ 3/46 Ｈ０１Ｇ 1/035 Ｅ 4/40 Ｈ０１Ｌ 23/12 ＮＦターム(参考） 5E062 DD01 5E070 AA05 AB01 AB02 AB06 BA11 CB04 CB13 CB17 CC01 EA01 5E082 AA01 AB03 BC33 BC39 DD08 DD09 DD13 EE05 EE37 EE47 FF14 FG06 FG26 FG34 GG10 JJ15 JJ21 LL01 LL03 MM24 5E346 AA02 AA04 AA12 AA13 AA15 AA29 AA32 AA42 BB20 CC08 CC16 CC52 DD03 DD16 DD17 FF01 FF12 FF27 FF45 GG15 GG23 GG28 HH06 HH24 HH26

Claims

【特許請求の範囲】

【請求項１】粉末状の機能材料を樹脂に混合してなる複
合材料を厚膜印刷し、硬化してなる絶縁体層と、該絶縁
体層上に薄膜形成技術により形成された導体層との積層
構造でなることを特徴とする電子部品。
【請求項２】請求項１の電子部品において、前記絶縁体層と導体層と積層でなる基体に、さらにセン
シング素子を内蔵してなることを特徴とする電子部品。
【請求項３】請求項１または２の電子部品において、前記絶縁体層と導体層との積層でなる基体の表面に、さ
らに半導体素子とセンシング素子の少なくともいずれか
を実装してなることを特徴とする電子部品。
【請求項４】請求項１から３までの電子部品をそれぞれ
複数組み合わせ、複合回路としたものを１つのボード状
の基体に集約したことを特徴とする電子部品。
【請求項５】粉末状の機能材料を樹脂に混合してなる複
合材料を厚膜印刷して硬化する工程を１回または複数回
施工することにより１層以上の絶縁体層を形成し、該絶縁体層上に薄膜形成技術により導体層を形成する工
程を繰り返すことにより、内部に１個以上の素子を形成
することを特徴とする電子部品の製造方法。