JP7354584B2 - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法 Download PDF

Info

Publication number
JP7354584B2
JP7354584B2 JP2019096175A JP2019096175A JP7354584B2 JP 7354584 B2 JP7354584 B2 JP 7354584B2 JP 2019096175 A JP2019096175 A JP 2019096175A JP 2019096175 A JP2019096175 A JP 2019096175A JP 7354584 B2 JP7354584 B2 JP 7354584B2
Authority
JP
Japan
Prior art keywords
insulating resin
conductor
manufacturing
resin layer
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019096175A
Other languages
English (en)
Other versions
JP2020191382A (ja
Inventor
俊二 青木
一哉 齋藤
宏史 進藤
政幸 吉田
純一 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019096175A priority Critical patent/JP7354584B2/ja
Publication of JP2020191382A publication Critical patent/JP2020191382A/ja
Application granted granted Critical
Publication of JP7354584B2 publication Critical patent/JP7354584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層電子部品の製造方法に関する。
積層電子部品の一つとして、積層された複数の絶縁体層の内部に複数の導体パターンを含む積層インダクタが知られている。例えば、引用文献1に記載の積層インダクタの製造方法では、絶縁材料層となる絶縁体ペーストと導体パターンとなる導体ペーストとを交互に塗工して形成した積層体を焼成し、積層インダクタを製造している。
特開2007-266219号公報
上述した積層インダクタにおいて、設計通りの素子特性を得るためには、絶縁材料層からなる素体内部の所定の位置に導体パターンが配置される必要がある。ここで、積層電子部品の製造方法において、導体パターンを形成する導体ペーストは、一般的に、800℃~900℃の温度で焼結する。そのため、積層電子部品を製造する際には、積層体を800℃以上の温度で焼成する必要がある。このように、800℃以上の高温で導体ペーストを焼成すると、焼結する導体パターンに熱収縮が生じ、これに起因して導体パターンの位置(積層方向に関する位置又は面方向に関する位置)にずれが生じ得る。そのため、設計通りの素子特性を得ることができないおそれがある。特に、スマートフォン等の電子機器に搭載される積層電子部品は、小型であるため、導体パターンの位置ずれに起因する素子特性の低下が顕著となり得る。
本発明の一側面は、所望する素子特性を得ることができる積層電子部品の製造方法を提供することを目的とする。
本発明の一側面に係る積層電子部品の製造方法は、樹脂成分を含む絶縁ペーストによって絶縁体樹脂層を形成する第1工程と、絶縁体樹脂層上に、500℃以下の温度で焼結する導体ペーストによって導体パターンを形成する第2工程と、第1工程と第2工程とを繰り返して形成された積層体を、500℃以下の温度で焼成する第3工程と、を含む。
本発明の一側面に係る積層電子部品の製造方法では、500℃以下の温度で焼結する導体ペーストを塗工して導体パターンを形成し、積層体を500℃以下の温度で焼成する。これにより、積層電子部品の製造方法では、800℃以上で焼成する場合に比べて、導体パターンにおいて熱収縮が生じることを抑制できる。したがって、積層電子部品の製造方法では、熱収縮に起因して導体パターンの位置にずれが生じることを抑制できる。その結果、積層電子部品の製造方法では、所望する素子特性を得ることができる。
一実施形態においては、第2工程では、絶縁体樹脂層上に導体ペーストを塗工して導体層を形成し、導体層においてフォトリソグラフィプロセスを行うことによって導体パターンを形成してもよい。この方法では、所定の位置に導体パターンを精度良く形成することができる。そのため、積層電子部品の製造方法では、所望する素子特性を得ることができる。
一実施形態においては、絶縁体樹脂層にスルーホールを形成し、スルーホールに導体ペーストを充填して、一の導体パターンと他の導体パターンとを接続するスルーホール導体を形成する工程を含んでいてもよい。この方法では、一の導体パターンと他の導体パターンとをスルーホール導体によって接続する構成において、スルーホール導体を上記導体ペーストで形成する。これにより、積層電子部品の製造方法では、スルーホール導体において熱収縮が生じることを抑制できる。したがって、積層電子部品の製造方法では、熱収縮に起因してスルーホール導体の位置にずれが生じることを抑制できるため、所望する素子特性を得ることができる。
本発明の一側面によれば、積層電子部品において、所望する素子特性を得ることができる。
図1は、一実施形態に係る積層コイル部品の斜視図である。 図2は、図1におけるII-II線に沿った断面構成を示す図である。 図3は、図1におけるIII-III線に沿った断面構成を示す図である。 図4(a)及び図4(b)は、積層コイル部品の製造工程を示す図である。 図5(a)及び図5(b)は、積層コイル部品の製造工程を示す図である。 図6は、積層コイル部品の製造工程を示す図である。 図7は、積層体の断面構成を示す図である。 図8(a)及び図8(b)は、他の実施形態に係る積層コイル部品の製造工程を示す図である。 図9は、他の実施形態に係る積層コイル部品の製造工程を示す図である。 図10は、他の実施形態に係る積層コイル部品の製造工程を示す図である。 図11は、他の実施形態に係る積層コイルの断面構成を示す図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
[積層コイル部品の構造]
図1に示されるように、積層コイル部品(積層電子部品)1は、素体2と、素体2の両端部にそれぞれ配置された第1端子電極3及び第2端子電極4と、を備えている。積層コイル部品1は、例えば、「1005」タイプ(長さ1.0mm、幅0.5mm)のチップ部品である。
素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、その外表面として、互いに対向している一対の端面2a,2bと、互いに対向している一対の主面2c,2dと、互いに対向している一対の側面2e、2fと、を有している。本実施形態では、主面2dは、積層コイル部品1を他の電子機器(たとえば、回路基板、又は、積層電子部品など)に実装する際、他の電子機器と対向する実装面として規定される。素体2は、後述する絶縁体樹脂層が積層されて構成されている。実際の素体2では、各絶縁体樹脂層は、各絶縁体樹脂層の間の境界が視認できない程度に一体化されている。
第1端子電極3は、素体2の側面2eに配置されている。第1端子電極3は、一対の側面2e,2fの対向方向から見て、矩形状(長方形状)を呈している。第1端子電極3は、一対の端面2a,2bの対向方向に沿って延在していると共に、一対の主面2c,2dの対向方向に沿って延在している。第1端子電極3の表面は、側面2eと面一である。第2端子電極4は、素体2の側面2fに配置されている。第2端子電極4は、一対の側面2e,2fの対向方向から見て、矩形状(長方形状)を呈している。第2端子電極4は、一対の端面2a,2bの対向方向に沿って延在していると共に、一対の主面2c,2dの対向方向に沿って延在している。第2端子電極4の表面は、側面2fと面一である。
図2及び図3に示されるように、積層コイル部品1は、素体2内にコイル5が配置されている。図2に示されるように、第1端子電極3とコイル5の一端部とは、第1接続部3aによって接続されている。図3に示されるように、第2端子電極4とコイル5の他端部とは、第2接続部4aによって接続されている。
[積層コイル部品の製造方法]
続いて、積層コイル部品1の製造方法について説明する。積層コイル部品1の製造方法では、最初に、図4(a)に示されるように、基板B上に、絶縁体樹脂層RL1及び絶縁体樹脂層RL2を形成する(第1工程)。基板Bは、板状の基材であり、例えば、ステンレス、Al等の金属、ガラス、PETやポリイミド等のフィルム、ガラスエポキシ等の樹脂材質で構成され得る。基板Bの上面は、離型処理が施されていてもよい。離型処理には、シリコーンコート、フッ素樹脂加工等が用いられ得る。基板Bの上面は、実質的に平坦な面である。
絶縁体樹脂層RL1及び絶縁体樹脂層RL2は、絶縁体樹脂ペースト(絶縁ペースト)で形成される。絶縁体樹脂ペーストは、樹脂成分及び溶媒等を含んでいる。樹脂成分は、熱硬化性樹脂を含む。熱硬化性樹脂としては、例えば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂が用いられる。絶縁体樹脂ペーストには、ガラス粉末、セラミック粉末が少量含まれていてもよい。絶縁体樹脂層RL1は、基板B上に、例えばダイコーターによって絶縁体樹脂ペーストを塗工して形成し、絶縁体樹脂ペーストを乾燥させることによって形成する。ダイコーターは、ポンプ式、プランジャー式等の種々のダイコーターを採用することができる。絶縁体樹脂層RL2は、絶縁体樹脂層RL1上に、絶縁体樹脂ペーストを塗工して乾燥させることによって形成する。これにより、絶縁体樹脂層RL1上に絶縁体樹脂層RL2が積層される。絶縁体樹脂層RL1及び絶縁体樹脂層RL2の厚さは、積層コイル部品1のサイズに合わせて適宜設定される。
次に、図4(b)に示されるように、絶縁体樹脂層RL2上に、導体パターンを形成する。導体パターンの形成に用いられる導電性ペーストは、導電性金属(例えば、Ag)を含んでいる。導電性ペーストは、低温焼成ペーストである。低温焼成ペーストは、500℃以下の温度で焼結する。導電性ペーストとしては、例えば、大研化学工業社製UA-201(商品名)を用いることができる。上記導電性ペーストを用いることによって、相対的に低温である500℃以下での焼成が可能となることに加え、所望の抵抗値の導体パターンとすることが可能となる。端子パターンT11,T12及び導体パターンC1は、絶縁体樹脂層RL2上に、例えばスクリーン印刷によって導電性ペーストを塗工し乾燥して形成する。導体パターンとして、端子パターンT11,T12及び導体パターンC1を形成する(第2工程)。端子パターンT11,T12及び導体パターンC1は、スクリーン印刷によってパターニングする。これにより、端子パターンT11,T12及び導体パターンC1が形成される。
続いて、図5(a)に示されるように、絶縁体樹脂層RL2上に、絶縁体樹脂層RL3を形成する。絶縁体樹脂層RL3は、端子パターンT11,T12及び導体パターンC1上にも形成される(オーバーコートされる)。そのため、図5(b)に示されるように、端子パターンT11,T12及び導体パターンC1上に形成された絶縁体樹脂層RL3を除去する。
続いて、図6に示されるように、絶縁体樹脂層RL3上に、端子パターンT12,T22及び導体パターンC2を形成する。端子パターンT12,T22及び導体パターンC2は、端子パターンT11,T12及び導体パターンC1上にスクリーン印刷によって直接形成される。その後、上記の工程を繰り返し、絶縁体樹脂層及び各パターン(導体層)を積層(ビルドアップ)することにより、図7に示されるように、積層体10を得る。積層体10は、絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10と、端子パターンT11,T12,T13,T14,T15,T16と、端子パターンT21,T22,T23,T24,T25,T26と、導体パターンC1,C2,C3,C4,C5,C6,C7,C8と、を含んでいる。
絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10は、素体2を構成する。端子パターンT11,T12,T13,T14,T15,T16は、第1端子電極3を構成する。端子パターンT21,T22,T23,T24,T25,T26は、第2端子電極4を構成する。導体パターンC1,C2,C3,C4,C5,C6,C7,C8は、コイル5を構成する。
続いて、積層体10を基板Bから剥離する。そして、積層体10を500℃以下の温度で焼成する(第3工程)。焼成温度は、導電性ペーストの特性に応じて設定される。本実施形態では、焼成温度は、例えば、400℃以上500℃以下に設定される。積層体10が焼成されると、絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10が硬化し、素体2を構成する。また、端子パターンT11,T12,T13,T14,T15,T16が焼結し、第1端子電極3を構成する。また、端子パターンT21,T22,T23,T24,T25,T26が焼結し、第2端子電極4を構成する。また、導体パターンC1,C2,C3,C4,C5,C6,C7,C8が焼結し、コイル5を構成する。以上により、積層コイル部品1が製造される。
以上説明したように、本実施形態に係る積層コイル部品1の製造方法では、500℃以下の温度で焼結する導電性ペーストを塗工して導体パターンC1,C2,C3,C4,C5,C6,C7,C8を形成し、積層体を500℃以下の温度で焼成する。これにより、積層コイル部品1の製造方法では、800℃以上で焼成する場合に比べて、導体パターンC1,C2,C3,C4,C5,C6,C7,C8において熱収縮が生じること(熱負荷が加わること)を抑制できる。したがって、積層コイル部品1の製造方法では、熱収縮に起因して導体パターンC1,C2,C3,C4,C5,C6,C7,C8の位置にずれが生じることを抑制できる。その結果、積層コイル部品1の製造方法では、積層コイル部品1において、所望する素子特性を得ることができる。
また、本実施形態に係る積層コイル部品1の製造方法では、より焼結開始温度の低いAg粒子を含有する導電ペーストを用いることによって、焼結温度をさらに低下させることが可能であり、焼結温度を300~100℃程度とすることも可能となる。これにより、積層コイル部品1の製造方法では、さらに低い温度領域での焼成が可能となり、素子特性をより一層向上させることが可能となる。
また、積層コイル部品1の製造方法では、基板Bから順に、絶縁体樹脂層及び導体パターンを順次積層して(積み上げて)積層体10をする。そのため、積層コイル部品1の製造方法では、その他の積層方法(例えば、シート転写法)に比べて、導体パターンの位置精度の向上を図ることができる。したがって、積層コイル部品1の製造方法では、導体パターンの位置ずれを抑制できるため、積層コイル部品1において、所望する素子特性を得ることができる。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
上記実施形態では、積層コイル部品1の製造工程において、最初に、基板B上に絶縁体樹脂層RL1を形成する形態を一例に説明した。しかし、積層コイル部品1の製造方法では、最初に、導体パターン等を形成してもよい。以下、基板B上に導体パターン等を最初に製造する製造方法について説明する。
最初に、図8(a)に示されるように、基板B上に、端子パターンT11,T12及び導体パターンC1を形成する。端子パターンT11,T12及び導体パターンC1は、スクリーン印刷によって形成する。続いて、図8(b)に示されるように、基板B上に、絶縁体樹脂層RL3を形成する。絶縁体樹脂層RL3は、端子パターンT11,T12及び導体パターンC1上にも形成される(オーバーコートされる)。そのため、端子パターンT11,T12及び導体パターンC1上に形成された絶縁体樹脂層RL3を除去する。
続いて、図9に示されるように、絶縁体樹脂層RL3上に、スクリーン印刷によって、端子パターンT12,T22及び導体パターンC2,C3を形成する。その後、上記の工程を繰り返し、絶縁体樹脂層及び各パターン(導体層)を積層(ビルドアップ)して、図10に示されるように、絶縁体樹脂層RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10、端子パターンT11,T12,T13,T14,T15,T16と、端子パターンT21,T22,T23,T24,T25,T26、及び、導体パターンC1,C2,C3,C4,C5,C6,C7,C8を形成する。そして、絶縁体樹脂層RL3、端子パターンT11,T12及び導体パターンC1を基板Bから剥離し、絶縁体樹脂層RL2及び絶縁体樹脂層RL1を形成して、積層体10を得る。積層体10を500℃以下の温度で焼成することにより、積層コイル部品1が製造される。
上記実施形態では、積層体10において、一の層の導体パターンと他の層の導体パターンとを、スクリーン印刷によって形成した導体パターンで接続する形態を一例に説明した。しかし、一の層の導体パターンと他の層の導体パターンとは、スルーホール導体によって接続されてもよい。
図11に示されるように、積層体10Aは、絶縁体樹脂層20A,20B,20C,20D,20E,20Fと、導体パターン30A,30B,30C,30Dと、スルーホール導体40A,40B,40Cと、を含んで構成されている。絶縁体樹脂層20A,20B,20C,20D,20E,20Fは、絶縁体樹脂ペーストで形成される。導体パターン30A,30B,30C,30Dは、低温焼成ペーストである導電性ペーストをスクリーン印刷することによって形成される。スルーホール導体40A,40B,40Cは、導体パターン30A,30B,30C,30Dを覆おう絶縁体樹脂層20B,20C,20Dにおいて、導体パターン30A,30B,30C,30Dに対応する位置にスルーホールを形成し、スルーホールに低温焼成ペーストを充填することで形成される。スルーホールは、例えば、フォトリソグラフィプロセスで形成する。
この方法では、スルーホール導体40A,40B,40Cを上記導電性ペーストで形成する。これにより、積層コイル部品1の製造方法では、スルーホール導体40A,40B,40Cにおいて熱収縮が生じることを抑制できる。したがって、積層コイル部品1の製造方法では、熱収縮に起因してスルーホール導体40A,40B,40Cの位置にずれが生じることを抑制できるため、所望する素子特性を得ることができる。
上記実施形態では、絶縁体樹脂層を形成する絶縁体樹脂ペーストの樹脂成分が熱硬化性樹脂を含む形態を一例に説明した。しかし、樹脂成分は、光硬化性樹脂を含んでいてもよい。光硬化性樹脂は、例えば、紫外線硬化樹脂である。この場合、絶縁体樹脂ペーストを塗工した後に、紫外線を照射して硬化させることにより、絶縁体樹脂層が形成される。
上記実施形態では、積層コイル部品1の第1端子電極3を端子パターンT11,T12,T13,T14,T15,T16で形成すると共に、第2端子電極4を端子パターンT21,T22,T23,T24,T25,T26で形成する形態を一例に説明した。しかし、第1端子電極及び第2端子電極は、素体の外表面に形成されてもよい。
上記実施形態において、導体パターンがスクリーン印刷によって形成される形態を一例に説明した。しかし、低温焼成可能であり、かつ、感光性を備えた導電ペーストを用いることによって、導体パターンをフォトリソグラフィプロセスによって形成することも可能である。低温焼成可能であり、かつ、感光性を備えた導電ペーストの例としては、公知の鱗片形状、針状Ag粒子又は一般的に銀ナノ粒子と呼ばれる0.5μm以下の粒子径である銀ナノ粒子、あるいは鱗片形状、針状Ag粒子とAgナノ粒子の混合粒子と、感光性樹脂(例として、アクリル系樹脂)を混合して得られる導体ペーストを用いる。フォトリソグラフィプロセスによれば、所定の位置に導体パターンを精度良く形成することができ、また、小型の製品における細線パターンの形成を高精度に行うことが可能となる。
1…積層コイル部品(積層電子部品)、10,10A…積層体、C1,C2,C3,C4,C5,C6,C7,C8…導体パターン、RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10…絶縁体樹脂層、40A,40B,40C…スルーホール導体。

Claims (3)

  1. 熱硬化性樹脂成分を含む絶縁ペーストによって絶縁体樹脂層を形成する第1工程と、
    前記絶縁体樹脂層上に、500℃以下の温度で焼結する導体ペーストによって導体パターンを形成する第2工程と、
    前記第1工程と前記第2工程とを繰り返して形成された積層体を、500℃以下の温度で加熱することで前記導体ペーストを焼結させて導体パターンを形成し、かつ、前記熱硬化性樹脂成分を硬化させる第3工程と、を含み、
    前記第3工程以外に前記熱硬化性樹脂成分を硬化させる工程を含まない、積層電子部品の製造方法。
  2. 前記第2工程では、前記絶縁体樹脂層上に前記導体ペーストを塗工して導体層を形成し、前記導体層においてフォトリソグラフィプロセスを行うことによって前記導体パターンを形成する、請求項1に記載の積層電子部品の製造方法。
  3. 前記絶縁体樹脂層にスルーホールを形成し、前記スルーホールに前記導体ペーストを充填して、一の前記導体パターンと他の前記導体パターンとを接続するスルーホール導体を形成する工程を含む、請求項1又は2に記載の積層電子部品の製造方法。
JP2019096175A 2019-05-22 2019-05-22 積層電子部品の製造方法 Active JP7354584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019096175A JP7354584B2 (ja) 2019-05-22 2019-05-22 積層電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019096175A JP7354584B2 (ja) 2019-05-22 2019-05-22 積層電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2020191382A JP2020191382A (ja) 2020-11-26
JP7354584B2 true JP7354584B2 (ja) 2023-10-03

Family

ID=73453905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019096175A Active JP7354584B2 (ja) 2019-05-22 2019-05-22 積層電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7354584B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222729A (ja) 2000-11-22 2002-08-09 Tdk Corp 電子部品とその製造方法
JP2002237426A (ja) 2001-02-09 2002-08-23 Toko Inc コモンモードチョークコイルの製造方法
JP2007158352A (ja) 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd 配線基板の製造方法及び配線基板
JP2009088197A (ja) 2007-09-28 2009-04-23 Kyocera Corp セラミック基板の製造方法
JP2012209388A (ja) 2011-03-29 2012-10-25 Toyota Industries Corp コイル形成方法、及びコイル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222729A (ja) 2000-11-22 2002-08-09 Tdk Corp 電子部品とその製造方法
JP2002237426A (ja) 2001-02-09 2002-08-23 Toko Inc コモンモードチョークコイルの製造方法
JP2007158352A (ja) 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd 配線基板の製造方法及び配線基板
JP2009088197A (ja) 2007-09-28 2009-04-23 Kyocera Corp セラミック基板の製造方法
JP2012209388A (ja) 2011-03-29 2012-10-25 Toyota Industries Corp コイル形成方法、及びコイル

Also Published As

Publication number Publication date
JP2020191382A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
JP4720462B2 (ja) フレキシブル回路基板およびその製造方法
US7232496B2 (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
JP6870428B2 (ja) 電子部品
JP6870427B2 (ja) 電子部品
JP2008235762A (ja) インダクタンス部品およびその製造方法
JP7354584B2 (ja) 積層電子部品の製造方法
JP5259107B2 (ja) 積層セラミック電子部品およびその製造方法
JP2007027351A (ja) 積層型電子部品の製造方法
JP2022056752A (ja) 電子部品の製造方法
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JP4618442B2 (ja) 電子部品の構成に用いられるシートの製造方法
JP6420088B2 (ja) セラミック多層配線基板の製造方法
JP2020064996A (ja) 積層電子部品の製造方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP7357582B2 (ja) フレキシブルプリント配線板
KR102168698B1 (ko) 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법
KR100759193B1 (ko) 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판
JP7002238B2 (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
US20140138132A1 (en) Printed circuit board and manufacturing method thereof
JP2003324027A (ja) 積層型電子部品の製造方法
JP2004119500A (ja) チップ抵抗器及びその製造方法、並びにその実装方法
WO2021108775A1 (en) Pcb fabrication with dielectric powder or suspension
JP5926898B2 (ja) 配線基板の製造方法
JP6001475B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150