KR102168698B1 - 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법 - Google Patents

입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법 Download PDF

Info

Publication number
KR102168698B1
KR102168698B1 KR1020180154636A KR20180154636A KR102168698B1 KR 102168698 B1 KR102168698 B1 KR 102168698B1 KR 1020180154636 A KR1020180154636 A KR 1020180154636A KR 20180154636 A KR20180154636 A KR 20180154636A KR 102168698 B1 KR102168698 B1 KR 102168698B1
Authority
KR
South Korea
Prior art keywords
dimensional metal
insulating layer
mask
metal structure
sub
Prior art date
Application number
KR1020180154636A
Other languages
English (en)
Other versions
KR20200067598A (ko
Inventor
김구용
Original Assignee
주식회사 엠디엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠디엠 filed Critical 주식회사 엠디엠
Priority to KR1020180154636A priority Critical patent/KR102168698B1/ko
Priority to US16/697,182 priority patent/US20200178399A1/en
Publication of KR20200067598A publication Critical patent/KR20200067598A/ko
Application granted granted Critical
Publication of KR102168698B1 publication Critical patent/KR102168698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시예에 따르면, 입체 메탈 기판에 다층 회로 패턴을 형성하는 방법으로서, 입체 메탈 기판의 표면에 다층 회로 패턴을 형성하는 방법으로서, 상기 입체 메탈 기판 표면에 제1 절연층을 형성하는 단계; 상기 제1 절연층 위에 제1 전도성 패턴을 형성하는 단계; 소정 영역을 제외한 상기 제1 전도성 패턴 위에 제2 절연층을 형성하는 단계; 상기 제2 절연층 위에 제2 전도성 패턴을 형성하는 단계; 하나 이상의 회로소자 실장 영역을 제외한 상기 제2 전도성 패턴 위에 제3 절연층을 형성하는 단계; 및 상기 회로소자 실장 영역에 하나 이상의 회로소자를 실장하는 단계;를 포함하는 것을 특징으로 하는 입체 메탈 기판에 다층 회로 패턴을 형성하는 방법을 개시한다.

Description

입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법 {Method for manufacturing multilayer electronic circuit on a surface of three-dimensional metal substrate}
본 발명은 메탈 기판에 전자회로 패턴을 형성하는 방법에 관한 것으로, 보다 상세하게는, 표면에 굴곡이 형성된 입체형 메탈 기판의 표면에 회로 패턴을 직접 형성할 수 있는 회로패턴 형성 방법에 관한 것이다.
현재 반도체 패키지용 기판으로 단층 및 다층의 인쇄회로기판(PCB)이 널리 사용되고 있다. 최근 전자 또는 전기 제품의 기능이 고도화되면서 인쇄회로기판의 배선량 증가와 고밀도의 부품실장이 수반되고 있어 인쇄회로기판이 다층 구조로 고집적화 되고 있으며 방열문제 해결이 가장 시급한 과제로 대두 되고 있다.
이러한 종래 인쇄회로기판의 문제점을 극복하기 위해 최근 열전도성이 우수한 메탈 코어를 기판으로 사용하는 경우가 늘어나고 있으며 이러한 메탈 기판 위에 단층 또는 다층의 회로패턴을 형성하고 있다.
그런데 메탈 기판이 설치되어야 할 전자장치의 구조적 문제로 인해 예컨대 메탈 기판 자체가 구부러지거나 입체적 형상으로 구성되어야 할 경우, 이러한 메탈 기판 위에 회로패턴을 형성하기 쉽지 않으므로 메탈 기판을 다수의 평판형 기판으로 분할하여 그 위에 회로패턴을 형성하였다. 예를 들어 도1을 참조하면, 전자장치의 구조물(1)이 표면에 단차가 있는 입체적 형상인 경우 그 위에 복수개의 메탈 기판(3)을 설치하고 그 위에 회로패턴과 회로소자(100)를 형성하는 것이 일반적이었다.
그러나 이러한 종래기술에서는 구조물(1)의 형상에 따라 메탈 기판(3)을 복수개 분할하여 설치하기 때문에 회로소자나 회로패턴의 설계를 각각의 메탈 기판에 맞게 별개로 해야 하므로 회로형성 작업이 복잡하다는 단점이 있다.
특허문헌1: 한국 공개특허 제2011-0080261호 (2011년 7월 13일 공개) 특허문헌2: 한국 등록특허 제10-0250136호 (2000년 3월 15일 공고)
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 입체 메탈 기판 위에 다층 회로패턴을 직접 형성함으로써 회로패턴이나 회로소자의 설계를 한번에 수행할 수 있고 장치의 부피를 줄여서 컴팩트화를 도모할 수 있는 다층 회로패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 입체 메탈 기판에 다층 회로 패턴을 형성하는 방법으로서, 입체 메탈 기판의 표면에 다층 회로 패턴을 형성하는 방법으로서, 상기 입체 메탈 기판 표면에 제1 절연층을 형성하는 단계; 상기 제1 절연층 위에 제1 전도성 패턴을 형성하는 단계; 소정 영역을 제외한 상기 제1 전도성 패턴 위에 제2 절연층을 형성하는 단계; 상기 제2 절연층 위에 제2 전도성 패턴을 형성하는 단계; 하나 이상의 회로소자 실장 영역을 제외한 상기 제2 전도성 패턴 위에 제3 절연층을 형성하는 단계; 및 상기 회로소자 실장 영역에 하나 이상의 회로소자를 실장하는 단계;를 포함하는 것을 특징으로 하는 입체 메탈 기판에 다층 회로 패턴을 형성하는 방법을 개시한다.
본 발명의 일 실시예에 따르면, 메탈 기판이 표면에 굴곡을 갖는 입체 기판인 경우에도 다층의 회로패턴과 회로소자를 직접 형성하고 실장할 수 있으므로 회로패턴 설계를 간단화할 수 있고 입체 기판의 단차부에도 패턴을 형성하거나 소자를 실장할 수 있으므로 장치의 컴팩트화를 가능하게 하는 효과가 있다.
도1은 종래의 입체 메탈 기판 위에 메탈 기판을 설치한 구성을 설명하는 도면,
도2(a) 및 도2(b)는 본 발명의 일 실시예에 따라 입체 메탈 기판에 다층 회로패턴을 형성한 예시적 모습을 나타내는 도면,
도3은 일 실시예에 따라 입체 메탈 기판에 다층 회로패턴을 형성하는 방법을 설명하는 흐름도,
도4 및 도5는 일 실시예에 따라 다층 회로패턴을 형성하는 각 단계를 나타내는 도면이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서의 도면에 있어서, 구성요소들의 길이, 두께, 넓이 등의 수치는 기술적 내용의 효과적인 설명을 위해 과장하여 표시될 수 있다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다. 아래의 특정 실시예를 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는 데 있어 혼돈을 막기 위해 기술하지 않음을 미리 언급해 둔다.
도2(a) 및 도2(b)는 본 발명의 일 실시예에 따라 입체 메탈 기판에 다층 회로패턴을 형성한 예시적 모습을 나타낸다.
우선 도2(a)를 참조하면, 본 발명의 일 실시예에 따른 다층 회로패턴이 입체 메탈 기판(10) 위에 직접 형성되고 회로소자들이 실장되어 있다. 본 발명에서 입체 메탈 기판(10)은 표면에 굴곡이나 경사면이 형성되어 입체 표면을 갖는 메탈 기판을 의미한다. 그러나 본 발명의 입체 메탈 기판(10)은 이에 한정되지 않고 예컨대 입체 표면을 갖는 임의의 금속재 또는 전도성 구조물을 포함할 수 있다. 일 실시예에서 입체 메탈 기판(10)은 임의의 전자 장치나 전자 부품의 일부를 구성하는 임의의 구조물일 수 있다. 예를 들어 입체 메탈 기판(10)은 배터리 모듈, 방열판, 각종 가전제품이나 전자제품의 케이스 내측 표면의 일부, 또는 전자 제품 내에 배치되는 부품이나 모듈의 케이스 외부나 내부 표면의 일부 등이 될 수 있다. 일반적으로 이러한 각종 장치나 부품의 케이스는 알루미늄 등의 전기전도성 및/또는 열전도성 재질로 이루어질 수 있고, 각종 장치나 부품의 목적이나 기능에 따라 케이스 표면이 굴곡지거나 단차부가 있는 입체 형상을 갖지만, 본 발명의 일 실시예에서는 이러한 각종 장치나 부품의 케이스의 외측 표면 또는 내측 표면의 일부가 되는 입체 메탈 기판에 본 발명에 따른 다층 회로패턴을 형성할 수 있다.
일 실시예에서, 입체 메탈 기판(10)의 표면 중 회로패턴을 형성하고자 하는 영역에 제1 절연층(20)을 형성하고 그 위에 제1 전도성 회로패턴(40), 제2 절연층(50), 제2 회로패턴(60), 및 제3 절연층(70)을 차례로 형성한 후 필요에 따라 회로소자(100)를 실장할 수 있다. 입체 메탈 기판(10)의 표면 중 일부 영역(예컨대 "A1"으로 표시한 영역)에는 절연층 및 회로패턴이 형성되지 않을 수 있고, 입체 메탈 기판(10)의 단차부(예컨대 "A2"로 표시한 측면부)에 회로패턴이 형성되고 필요에 따라 회로소자가 이 단차부에 실장될 수도 있다. 즉 본 발명에 따르면 입체 메탈 기판(10)의 굴곡진 표면이나 단차부 등에 상관없이 입체 메탈 기판(10)의 표면의 전부 또는 일부 영역을 회로 기판처럼 사용할 수 있다.
도2(b)는 본 발명에 따라 입체 메탈 기판(10) 위에 다층 회로패턴을 형성한 또 다른 예시적 구성을 나타낸다. 이 실시예에서는 도2(a)와 같이 입체 메탈 기판(10) 위에 다층 회로패턴을 형성하고 회로소자(100)를 실장한 후 그 위에 예컨대 PCB 등의 기판(150) 및 이 기판(150)에 실장되는 회로소자(200)를 추가로 설치하였다. 즉 필요에 따라 입체 메탈 기판(10) 상부에 하나 또는 그 이상의 기판을 추가로 더 적층하여 회로 밀집도를 높일 수 있다.
이 때 메탈 기판(10) 상부면에 지지폴(15)이 연장 형성되고 이 지지폴(15) 상단에 기판(150)을 결합시켜 기판(150)을 구조물(10) 상부에 배치할 수 있으며, 일 실시예에서 지지폴(15)의 측면에도 본 발명에 따른 회로패턴을 형성하고 필요에 따라 온도센서, 습도센서, 광센서 등의 각종 회로소자를 실장할 수도 있다.
이하에서 도3 내지 도5를 참조하여 입체 메탈 기판 위에 다층 회로패턴을 형성하는 방법을 설명하기로 한다.
도3은 일 실시예에 따라 입체 메탈 기판에 다층 회로패턴을 형성하는 예시적 방법의 흐름도이고, 도4와 도5는 입체 메탈 기판에 다층 회로패턴을 형성하는 각 단계를 도식적으로 나타낸 도면이다.
우선 단계(S10) 및 도4(a)를 참조하면, 입체 메탈 기판(10)의 상부면에 제1 절연층(20)을 형성한다. 입체 메탈 기판(10)은 입체 표면을 갖는 메탈 기판일 수 있고, 또는 대안적 실시예에서 각종 가전제품이나 전자기기의 케이스 내측면 또는 이러한 제품이나 기기 내부의 배터리 모듈이나 방열판 등 전자 부품이나 모듈의 외측 표면이나 내측 표면의 일부분 일 수 있다. 입체 메탈 기판(10)은 굴곡진 표면이나 곡면 영역을 포함할 수 있으며, 설명의 편의를 위해 도4(a)에서는 일 예로서 높이가 서로 상이한 평면부(11,12) 및 이 사이의 단차부(13)를 갖는 입체 메탈 기판(10)을 도시하였다.
입체 메탈 기판(10)은 알루미늄이나 구리 등의 전기전도성 금속재 구조물이므로 회로패턴과의 절연을 위해 제1 절연층(20)을 형성한다. 일 실시예에서 스크리닝(screening), 스프레이 코팅, 및 용액 침지 중 하나 또는 둘 이상의 방식을 조합하여 절연성 잉크를 입체 메탈 기판(10) 상부 표면에 도포할 수 있다. 절연성 잉크로는 예컨대 PSR (Photo Solder Resist) 잉크 사용할 수 있으며 이에 한정되지 않고 공지된 임의의 절연성 액체 또는 페이스트 형태의 절연성 물질을 사용할 수 있다.
스크리닝 방식은 실크 스크린, 페이스트 스크린 등 임의의 스크리닝 방식을 포함한다. 스프레이 코팅은 스프레인 건을 사용하여 입체 메탈 기판(10)의 표면 중 회로패턴을 형성할 영역에 절연성 잉크를 분사하는 방식이며, 용액 침지 방식은 절연성 잉크를 수용하는 용기에 입체 메탈 기판(10)의 표면을 침지시키는 방식이다.
절연성 잉크나 페이스트의 종류에 따라 절연성 잉크나 페이스트를 입체 메탈 기판(10)에 도포하여 제1 절연층(20)을 형성한 후 건조(경화)하는 단계를 더 포함할 수도 있다. 예를 들어 PSR 절연성 잉크를 사용하는 경우 제1 절연층(20)을 자외선에 노광시킨 후 일정 시간동안 열풍에 건조시키는 과정이 추가될 수 있다. 이러한 절연층 코팅 방법은 당업계에 공지되어 있으므로 구체적 설명은 생략한다.
한편 대안적 실시예에서 절연 시트를 입체 메탈 기판(10)의 표면에 부착하여 절연층을 형성할 수도 있다. 예를 들어 입체 메탈 기판(10)의 단차부에 제1 절연층(20)을 형성해야 할 경우 절연 시트를 사용하면 단차부에 균일한 제1 절연층(20)을 형성할 수 있다.
다음으로 단계(S20) 및 도4(b)와 도4(c)를 참조하면, 제1 절연층(20) 위에 전도성의 제1 회로패턴(40)을 형성한다. 이를 위해 우선 도4(b)에 도시한 것처럼 전도성 패턴의 형상이 천공된 제1 마스크(30)를 제1 절연층(20) 위에 부착하고, 그 후 제1 마스크(30) 위의 전도성 패턴 형상에 따라 전도성 잉크를 드로잉, 스프레이 코팅, 및 스크리닝 중 하나 또는 둘 이상의 방식을 조합하여 도포하고 도4(c)와 같이 제1 회로패턴(40)을 형성할 수 있다.
일 실시예에서 제1 마스크(30)는 금속 필름 또는 고분자 수지 필름 등 임의의 필름일 수 있다. 제1 마스크(30)는 입체 메탈 기판(10)의 표면 중 마스킹 대상인 입체 표면과 동일한 입체 형상을 갖도록 미리 절곡되거나 곡면으로 형성되어 있다. 또한 입체 메탈 기판(10)에 형성할 회로패턴 형상이 마스크(30)에 미리 천공되어 있으며, 단계(S30)에서 마스크(30)를 입체 메탈 기판의 제1 절연층(20) 위에 부착한다. 입체 메탈 기판(10)이나 절연층(20)의 전체 표면에 마스크(30)를 부착할 필요는 없으며 입체 메탈 기판(10)의 표면 중 회로패턴을 형성할 영역에 대해서만 마스크(30)를 부착하여도 무방하다.
한편 도4(b')는 제1 마스크(30)의 대안적 실시예를 나타낸다. 이 실시예에서 제1 마스크(30)는 입체 메탈 기판(10) 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크(31,32,33)로 구성된다. 예를 들어 복수개의 서브 마스크를 입체 메탈 기판(10)의 평면부 영역을 커버하는 평면 형태의 서브 마스크 및 단차부나 곡면부를 커버하는 입체 형태의 서브 마스크로 구성할 수 있다. 도시한 실시예에서 제1 및 제3 서브 마스크(31,33)는 입체 메탈 기판 표면 중 평면부를 각각 커버하는 평면 형태의 서브 마스크이고 제2 서브 마스크(32)는 입체 메탈 기판의 입체 표면과 동일한 입체 형상을 갖도록 절곡되거나 곡면으로 형성된 입체 형태의 서브 마스크이다.
서로 이웃하는 서브 마스크들의 단부끼리는 밀착하여 접촉하거나 서로 오버랩되는 영역이 존재할 수도 있고, 또는 소정거리 이격되어 있을 수도 있다.
이와 같이 마스크를 복수개의 서브 마스크로 분할하여 구성하되 입체 메탈 기판 표면의 평면부와 단차부를 각기 별도로 커버하도록 분할하면, 입체 메탈 기판 표면 전체를 커버하는 하나의 마스크를 부착하는 것보다 더 용이하게 절연층(20) 위에 마스크(30)를 부착할 수 있다.
상기와 같이 제1 절연층(20) 위에 제1 마스크(30)를 부착한 후, 마스크(30)의 전도성 패턴 형상에 따라 전도성 잉크를 도포하고 마스크(30)를 제거하여 도4(c)와 같이 제1 회로패턴(40)을 형성한다.
일 실시예에서 제1 회로패턴(40)은 전도성 잉크를 드로잉, 스프레이 코팅, 및 스크리닝 중 적어도 하나의 방식으로 도포하여 형성할 수 있다.
본 명세서에서 전도성 잉크는 상대적으로 점도가 큰 전도성 페이스트 잉크 및 상대적으로 점도가 낮은 전도성 나노 잉크를 포함하는 의미로 사용한다. 전도성 페이스트 잉크는 수백 나노미터에서 수 마이크로 미터 크기의 금속분말(예컨대 은 분말)을 고분자 수지용액과 각종 첨가제, 기능성 용액 등과 혼합하여 제조하며 일반적으로 스크리닝 방식으로 인쇄한다. 전도성 나노 잉크는 수 나노미터에서 수백 나노미터 크기의 금속 나노입자를 분산제 및 각종 첨가제와 혼합한 것으로 스크리닝은 물론 드로잉이나 스프레이 코팅 등 여러가지 인쇄 방식에 사용할 수 있다.
본 발명의 일 실시예에서 전도성 잉크로서 페이스트 잉크나 나노 잉크 등 임의의 전도성 잉크를 사용할 수 있다. 다만 일반적으로 나노 잉크를 사용할 경우 나노입자의 직경이 작을수록 저온 소성이 가능하므로, 저온 소성이 필요한 경우 비교적 낮은 온도에서 소성가능한 수 내지 수십 마이크로 미터 사이즈의 나노입자로 이루어진 전도성 나노잉크를 사용하는 것이 바람직할 수 있다. 또는 대안적으로 별도의 가열 소성을 요하지 않는 전도성 잉크 펜을 사용하여 드로잉 방식으로 제1 회로패턴(40)을 형성할 수도 있다.
일 실시예에서, 입체 메탈 기판(10)의 단차부(13)나 굴곡부의 경사면에 제1 회로패턴(40)을 형성할 경우 전도성 잉크의 종류 및/또는 회로패턴 인쇄 방법을 다양하게 조합하여 사용할 수 있다. 이러한 단차부나 경사면에 점도가 낮은 잉크를 사용하면 단차부나 경사면 표면에 잉크를 균일하게 도포하기 쉽지 않으므로 예컨대 점도가 상대적으로 높은 나노 잉크 또는 전도성 페이스트를 사용하는 것이 바람직할 수 있다. 또한 이 경우 예컨대 드로잉, 스프레이, 및 스크리닝 방식을 조합하여 사용할 수 있다. 예를 들어 일차적으로 드로잉 잉크 펜으로 단차부나 경사면의 회로 패턴을 형성한 후 그 위에 스프레이나 스크리닝으로 전도성 잉크를 도포할 수 있고, 또는 반대로 스프레이나 스크리닝 방식으로 회로패턴(40)을 형성한 후 그 위에 드로잉 방식으로 전도성 잉크를 추가 도포할 수 있다.
스프레이 코팅, 및 스크리닝 중 적어도 하나의 방식으로 회로 패턴을 형성한 후 전도성 잉크를 건조하는 단계를 더 포함할 수 있다. 이 건조 단계는 전도성 잉크 도포 후 제1 마스크(30)를 그대로 부착한 상태에서 실시할 수도 있고 전도성 잉크 도포 후 제1 마스크(30)를 제거하고 실시할 수도 있다.
전도성 잉크를 건조하는 방식으로는 일반적으로 상온건조, 광 반응에 의한 건조, 및 가열 건조가 있으며 사용되는 전도성 잉크의 종류에 따라 각기 다른 방식으로 건조할 수 있다. 예를 들어 전도성 잉크 펜으로 회로 패턴을 따라 드로잉한 경우 상온 건조로 회로패턴을 형성할 수 있고, 전도성 잉크가 예컨대 자외선에 반응하는 광개시재를 포함하는 경우 자외선을 조사하여 전도성 잉크를 건조시킬 수 있다. 그 외의 일반적인 전도성 잉크의 경우 열풍이나 광(예컨대 적외선이나 근적외선) 조사, 대류 오븐 등을 사용하여 가열하여 전도성 잉크를 건조시킬 수 있다.
상기와 같이 제1 절연층(20) 위에 전도성의 제1 회로패턴(40)을 형성한 후, 도3의 단계(S30) 및 도5(a)에 도시한 것처럼 제1 회로패턴(40) 위에 제2 절연층(50)을 형성한다.
제2 절연층(50)은 제1 절연층(20) 전체를 커버하는 범위로 형성되거나 제1 절연층(20) 중 일부 영역만 커버하는 범위로 형성될 수도 있다. 또한 제1 회로패턴(40)과 그 위에 형성될 회로패턴(예컨대 이하에서 설명할 “제2 회로패턴”)과의 전기적 연결이 필요하거나 또는 제1 회로패턴(40) 위에 회로소자를 실장해야 할 경우 이러한 영역들(41)을 제외한 영역에 제2 절연층(50)을 형성할 수 있다.
제2 절연층(50)을 형성하는 예시적 방법으로, 절연층 패턴 형상이 천공된 제2 마스크(도시 생략)를 회로패턴(40) 위에 부착하고 그 후 제2 마스크 위의 절연층 패턴 형상에 따라 절연성 잉크를 드로잉, 스크리닝, 또는 스프레이 코팅 방식으로 도포할 수 있다.
제2 마스크는 제1 마스크(30)와 동일 또는 유사한 재질을 가질 수 있고, 예컨대 금속 필름 또는 고분자수지 필름일 수 있다. 제2 마스크는 제2 회로패턴(40) 전체를 커버하는 하나의 마스크일 수도 있고, 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성될 수도 있다. 복수개의 서브 마스크로 구성되는 경우, 도4(b')의 제1 마스크(30)와 유사하게, 복수개의 서브 마스크를 입체 메탈 기판(10)의 평면 영역을 커버하는 평면 형태의 서브 마스크 및 입체 메탈 기판의 단차부나 곡면부를 커버하는 입체 형상의 서브 마스크로 구성할 수 있다.
절연성 잉크는 제1 절연층(20)에 사용된 것과 동일 또는 유사한 절연성 잉크일 수 있다. 예를 들어 절연성 잉크로 PSR (Photo Solder Resist) 잉크를 사용할 수 있으며, 이에 한정되지 않고 공지된 임의의 절연성 액체 또는 페이스트 형태의 절연성 물질을 사용할 수 있다. 또한 절연성 잉크의 종류에 따라 제2 절연층(50)을 형성한 후 자외선 노광이나 가열 등에 의해 절연층(50)을 건조하는 단계를 추가할 수 있다.
다음으로 단계(S40) 및 도5(b)를 참조하면, 제2 절연층(50) 위에 전도성의 제2 회로패턴(60)을 형성한다. 일 실시예에서, 전도성 패턴의 형상이 천공된 제3 마스크(도시 생략)를 제2 절연층(50) 위에 부착하고, 그 후 제3 마스크 위의 전도성 패턴 형상에 따라 전도성 잉크를 드로잉, 스프레이 코팅, 및 스크리닝 중 하나 또는 둘 이상의 방식을 조합하여 도포함으로써 제2 회로패턴(60)을 형성할 수 있다. 제2 회로패턴(60)을 형성을 위한 구체적 방법이나 전도성 잉크는 상술한 제1 회로패턴(40)의 경우와 동일 또는 유사하므로 설명을 생략한다.
또한 제2 회로패턴 형성을 위해 사용하는 제3 마스크도 상술한 제1 마스크(30)와 동일 또는 유사한 구성을 가질 수 있다. 즉 제3 마스크가 입체 메탈 기판 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성되고, 이 복수개의 서브 마스크가, 입체 메탈 기판의 평면 영역을 커버하는 하나 이상의 평면 형태의 서브 마스크 및 입체 메탈 기판의 단차부 또는 곡면부를 커버하는 하나 이상의 입체 형태의 서브 마스크로 구성될 수 있다.
제2 회로패턴(60)을 형성한 후, 단계(S50) 및 도5(c)에 도시한 것처럼 제2 회로패턴(60) 위에 제3 절연층(70)을 형성한다. 제3 절연층(70)은 메탈 기판(10) 표면 전체 또는 제2 절연층(50) 전체를 커버하는 범위로 형성될 수도 있지만, 제2 회로패턴(60)을 보호하는 것이 주목적이므로 제2 회로패턴(60)을 커버하는 범위로 형성될 수 있다. 이 때 제1 회로패턴(40) 또는 제2 회로패턴(60) 위에 회로소자를 실장해야 할 경우 이러한 영역들(61)을 제외한 영역에 제3 절연층(70)을 형성할 수 있다.
제3 절연층(70)을 형성하는 예시적 방법으로, 절연층 패턴 형상이 천공된 제4 마스크(도시 생략)를 제2 회로패턴(60) 위에 부착하고 그 후 제4 마스크 위의 절연층 패턴 형상에 따라 절연성 잉크를 드로잉, 스크리닝, 또는 스프레이 코팅 방식으로 도포할 수 있다. 절연성 잉크나 인쇄방식 및 제4 마스크는 제1 절연층(20) 또는 제2 절연층(40)에 관해 설명한 것과 동일 또는 유사하므로 설명을 생략한다.
제3 절연층(70) 형성 후 단계(S60) 및 도5(d)와 같이 하나 이상의 회로소자 실장 영역에 회로소자(100)를 실장한다. 일 실시예에서 납땜 등의 방법에 의해 제1 회로패턴(40) 또는 제2 회로패턴(60)의 실장영역에 회로소자(100)를 실장할 수 있으며, 구체적 실시 형태에 따라 이 단계(S60)가 생략될 수도 있다.
이상 상술한 실시예에서는 2개의 회로패턴(40,60)을 적층한 구조를 예시적으로 설명하였지만, 본 발명의 실시예에 따라 구체적 실시 형태에 따라 3층 이상의 다층 회로패턴을 형성할 수도 있다.
이상과 같이 본 발명에 따라 입체 메탈 기판(10) 위에 다층 회로패턴을 형성할 경우 다음과 같은 기술적 효과를 얻는다.
첫째, 본 발명에서는 입체 메탈 기판의 단차부나 경사면을 회로패턴 영역으로 사용할 수 있다. 종래에는 평평한 기판에만 회로패턴을 형성하고 회로소자를 부착하였지만 본 발명에서는 입체 메탈 기판의 단차부나 경사면도 사용할 수 있고 특히 도2(b)에 도시한 것처럼 지지폴(15)에도 회로패턴을 형성하고 각종 센서 등 회로소자를 설치할 수 있으므로 입체 메탈 기판의 표면 전체를 회로패턴 형성 영역으로 사용할 수 있어 회로 밀집도를 높일 수 있다. 또한 PCB 설치에 따른 불필요한 공간을 제거하여 장치의 컴팩트화를 가능하게 하는 효과를 가진다.
둘째, 본 발명에서 따르면 메탈 기판의 입체 표면에 비교적 간단한 방법으로 다층 회로패턴을 형성하고 회로소자를 실장할 수 있다. 종래 일반적인 평면형 메탈기판이나 PCB 기판 등에 절연층이나 회로패턴을 형성하는 일반적인 공정 방법으로 노광과 식각 공정을 포함하는 리소그래피 방식이 사용되지만 공정 단계가 복잡하고 입체 구조물의 측면이나 경사면에 적용하기는 것도 쉽지 않다. 그러나 본 발명에서는 절연성 잉크와 전도성 잉크를 드로잉이나 스프레이, 스크리닝 방식으로 인쇄하고 상온 또는 비교적 낮은 온도에서 건조(경화)하거나 절연 시트를 사용하며, 또한 별도의 마스크층 형성 공정을 사용하지 않고 금속이나 수지 필름을 부착하였다가 제거하는 방식을 사용하기 때문에 종래에 비해 간단한 방법으로 다층 회로패턴을 형성할 수 있다.
셋째, 위와 같이 입체 메탈 기판의 표면에 회로패턴을 직접 형성하므로 열발산 효율 높이고 컴팩트화가 가능하다. 본 발명의 일 실시예에 따라 절연층과 회로패턴을 형성하면 수십 마이크로미터(예컨대 30 내지 50 마이크로미터) 이내의 두께로 한 쌍의 절연층과 회로패턴을 형성할 수 있으므로 다층으로 회로패턴을 형성하더라도 회로소자나 회로패턴에서 발생하는 열을 입체 메탈 기판 표면을 통해 효과적으로 발산시킬 수 있다.
이상과 같이 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 명세서의 기재로부터 다양한 수정 및 변형이 가능함을 이해할 수 있다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 입체 메탈 기판
20, 50, 70: 절연층
30: 마스크
40, 60: 회로패턴
100, 200: 회로소자

Claims (12)

  1. 회로기판이 아닌 입체 메탈 구조물의 표면에 다층 회로 패턴을 형성하는 방법으로서,
    상기 입체 메탈 구조물 표면에 제1 절연층을 형성하는 단계(S10);
    상기 제1 절연층 위에 제1 전도성 패턴을 형성하는 단계(S20);
    소정 영역을 제외한 상기 제1 전도성 패턴 위에 제2 절연층을 형성하는 단계(S30);
    상기 제2 절연층 위에 제2 전도성 패턴을 형성하는 단계(S40);
    하나 이상의 회로소자 실장 영역을 제외한 상기 제2 전도성 패턴 위에 제3 절연층을 형성하는 단계(S50);
    상기 입체 메탈 구조물은 알루미늄으로 이루어진 전자제품의 케이스 이고
    상기 제1 절연층을 형성하는 단계는 절연시트를 상기 입체 메탈 구조물의 표면에 부착하는 단계를 포함하고,
    상기 제1 전도성 패턴을 형성하는 단계가,
    전도성 패턴의 형상이 천공된 제1 마스크를 제1 절연층 위에 부착하는 단계; 및
    상기 제1 마스크 위의 전도성 패턴 형상에 따라 광개시재를 포함하는 전도성 잉크를 드로잉 또는 스프레이 코팅으로 도포하되, 상기 입체 메탈 구조물의 단차부 또는 곡면부에는 광개시재를 포함하는 전도성 잉크의 드로잉과 스프레이 코팅을 순차적으로 수행하여 도포하는 단계;를 포함하고,
    상기 제1 마스크가 상기 입체 메탈 구조물 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성되고, 이 복수개의 서브 마스크가, 상기 입체 메탈 구조물의 평면 영역을 커버하는 하나 이상의 평면 형태의 서브 마스크 및 상기 입체 메탈 구조물의 단차부 또는 곡면부를 커버하는 하나 이상의 입체 형태의 서브 마스크로 구성된 것;
    상기 하나 이상의 회로소자 실장 영역에 회로소자를 실장하는 단계(S60);
    상기 제1 마스크가 금속 필름 또는 고분자수지 필름인 것;
    상기 제2 절연층을 형성하는 단계가, 절연층 패턴 형상이 천공된 제2 마스크를 상기 제1 전도성 패턴 위에 부착하는 단계; 및 상기 제2 마스크 위의 절연층 패턴 형상에 따라 절연성 잉크를 드로잉, 스크리닝, 또는 스프레이 코팅 방식으로 도포하고 경화하는 단계;
    상기 제2 마스크가 상기 입체 메탈 구조물 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성되고, 이 복수개의 서브 마스크가, 상기 입체 메탈 구조물의 평면 영역을 커버하는 하나 이상의 평면 형태의 서브 마스크 및 상기 입체 메탈 구조물의 단차부 또는 곡면부를 커버하는 하나 이상의 입체 형태의 서브 마스크로 구성된 것;
    상기 제2 전도성 패턴을 형성하는 단계가, 전도성 패턴의 형상이 천공된 제3 마스크를 제2 절연층 위에 부착하는 단계; 및 상기 제3 마스크 위의 전도성 패턴 형상에 따라 광개시재를 포함하는 전도성 잉크를 드로잉, 스프레이 코팅, 또는 스크리닝 방식으로 도포하는 단계;
    상기 제3 마스크가 상기 입체 메탈 구조물 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성되고, 이 복수개의 서브 마스크가, 상기 입체 메탈 구조물의 평면 영역을 커버하는 하나 이상의 평면 형태의 서브 마스크 및 상기 입체 메탈 구조물의 단차부 또는 곡면부를 커버하는 하나 이상의 입체 형태의 서브 마스크로 구성된 것;
    상기 제3 절연층을 형성하는 단계가, 절연층 패턴 형상이 천공된 제4 마스크를 상기 제2 전도성 패턴 위에 부착하는 단계; 및 상기 제4 마스크 위의 절연층 패턴 형상에 따라 절연성 잉크를 드로잉, 스크리닝, 또는 스프레이 코팅 방식으로 도포하고 경화하는 단계;
    상기 광개시제가 포함된 전도성 잉크가 도포하는 단계 후, 자외선을 조사하는 단계;
    상기 입체 메탈 구조물 상부면에 지지폴이 연장 형성되고 이 지지폴 상단에 기판을 결합시켜 기판을 상기 입체 메탈 구조물 상부에 배치하며, 지지폴 측면에 회로패턴을 형성하여 온도센서, 습도센서, 광센서를 실장하는 것;
    을 특징으로 하는 입체 메탈 구조물에 다층 회로 패턴을 형성하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항에 있어서,
    상기 제4 마스크가 상기 입체 메탈 구조물 표면의 서로 다른 영역을 각자 커버하는 복수개의 서브 마스크로 구성되고, 이 복수개의 서브 마스크가, 상기 입체 메탈 구조물의 평면 영역을 커버하는 하나 이상의 평면 형태의 서브 마스크 및 상기 입체 메탈 구조물의 단차부 또는 곡면부를 커버하는 하나 이상의 입체 형태의 서브 마스크로 구성된 것을 특징으로 하는 입체 메탈 구조물에 다층 회로 패턴을 형성하는 방법.
KR1020180154636A 2018-12-04 2018-12-04 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법 KR102168698B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180154636A KR102168698B1 (ko) 2018-12-04 2018-12-04 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법
US16/697,182 US20200178399A1 (en) 2018-12-04 2019-11-27 Method for forming multilayered circuit pattern on surface of three-dimensional metal board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154636A KR102168698B1 (ko) 2018-12-04 2018-12-04 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20200067598A KR20200067598A (ko) 2020-06-12
KR102168698B1 true KR102168698B1 (ko) 2020-10-21

Family

ID=70848540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154636A KR102168698B1 (ko) 2018-12-04 2018-12-04 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법

Country Status (2)

Country Link
US (1) US20200178399A1 (ko)
KR (1) KR102168698B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260347B1 (ko) * 1992-06-05 2000-07-01 나까니시 히로유끼 입체인쇄기판, 이것을 사용한 전자회로패키지 및 인쇄기판의 제조방법
JP2016007835A (ja) * 2014-06-26 2016-01-18 日産自動車株式会社 スクリーン印刷法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250136B1 (ko) 1997-03-20 2000-03-15 유무성 다층회로기판 및 그 제조방법
KR101071089B1 (ko) * 2009-09-08 2011-10-10 (주)와이에스썸텍 고방열특성을 갖는 회로기판의 제조방법
KR20110080261A (ko) 2010-01-05 2011-07-13 안복만 열방출용 메탈기판이 내장된 다층 인쇄회로기판의 제조방법 및 이에 따른 다층 인쇄회로기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260347B1 (ko) * 1992-06-05 2000-07-01 나까니시 히로유끼 입체인쇄기판, 이것을 사용한 전자회로패키지 및 인쇄기판의 제조방법
JP2016007835A (ja) * 2014-06-26 2016-01-18 日産自動車株式会社 スクリーン印刷法

Also Published As

Publication number Publication date
US20200178399A1 (en) 2020-06-04
KR20200067598A (ko) 2020-06-12

Similar Documents

Publication Publication Date Title
KR0155877B1 (ko) 다층 회로기판 및 그 제조방법
CN203057681U (zh) 柔性印刷电路、照明设备、胶囊内窥镜和车辆照明设备
TW414985B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CN105338740B (zh) 印刷电路板及其制造方法
CN106063393A (zh) 柔性印刷布线板的制造方法
US8729405B2 (en) Wiring board and method for manufacturing the same
US11122681B2 (en) PCB board, manufacturing method of PCB board and electrical device
CN101257773B (zh) 多层印刷电路板的制造方法
JP2008300666A (ja) プリント配線板、及び電子機器
KR102168698B1 (ko) 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법
CN102469691A (zh) 印刷电路板及其制造方法
KR102112327B1 (ko) 입체 구조물의 표면에 회로 패턴을 형성하는 방법
US10257935B2 (en) Method for manufacturing a printed circuit board assembly based on printed electronics
CN109246920B (zh) 覆盖膜及其制作方法
US20120103662A1 (en) Printed circuit board and manufacturing method thereof
KR101507913B1 (ko) Ｐｃｂ 제조 방법
KR0151065B1 (ko) 회로기판 및 그 제조방법
KR20100025865A (ko) 인쇄회로기판 및 그 제조 방법
JP2010016097A (ja) プリント配線板の製造方法
JP7354584B2 (ja) 積層電子部品の製造方法
TW503681B (en) Manufacture method of resistor layer of multi-layer printed circuit board
JPH1051112A (ja) 耐熱性樹脂組成物を用いた回路基板の形成方法
JP7060938B2 (ja) フィルム基板、及びフィルム基板の製造方法
KR20120058175A (ko) 인쇄회로기판 제조 방법
KR20160123525A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant