KR101071089B1 - 고방열특성을 갖는 회로기판의 제조방법 - Google Patents
고방열특성을 갖는 회로기판의 제조방법 Download PDFInfo
- Publication number
- KR101071089B1 KR101071089B1 KR1020090084556A KR20090084556A KR101071089B1 KR 101071089 B1 KR101071089 B1 KR 101071089B1 KR 1020090084556 A KR1020090084556 A KR 1020090084556A KR 20090084556 A KR20090084556 A KR 20090084556A KR 101071089 B1 KR101071089 B1 KR 101071089B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- circuit board
- groove
- layer
- metal substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000919 ceramic Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000007650 screen-printing Methods 0.000 claims abstract description 25
- 239000003973 paint Substances 0.000 claims abstract description 19
- 238000010304 firing Methods 0.000 claims abstract description 18
- 238000001035 drying Methods 0.000 claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 238000005524 ceramic coating Methods 0.000 claims abstract description 12
- 239000004593 Epoxy Substances 0.000 claims abstract description 10
- 238000007750 plasma spraying Methods 0.000 claims abstract description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 229910020443 SiO2—PbO—B2O3 Inorganic materials 0.000 claims description 12
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- YOMVJXWHNWGAMU-UHFFFAOYSA-N [Ag]#P Chemical compound [Ag]#P YOMVJXWHNWGAMU-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 11
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 238000009877 rendering Methods 0.000 abstract description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000002845 discoloration Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007751 thermal spraying Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000010730 cutting oil Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
본 발명은 고방열성을 갖는 회로기판의 제조방법에 관한 것으로서, 특히 금속기판에 홈을 형성하고, 이중구조의 절연층을 형성하는 것을 특징으로 하는바, 구체적으로는 (a) 금속기판의 표면에 홈을 형성하는 단계, (b) 상기 금속기판의 홈의 형태를 유지하면서, 플라즈마 용사법으로 열전도성이 우수한 세라믹을 도포하여 제 1절연층을 형성하는 단계, (c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계, (d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계, (e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계를 포함하는 회로기판의 제조방법에 관한 것이다. 상기 제조방법에 의하면 회로기판에 형성된 홈과 이중구조의 절연층으로 인하여, 형광체를 일정량 주입할 수 있어 연색성 변화를 극소화시킬 수 있고, LED 칩에서 발생하는 열을 효율적으로 방출시킬 수 있어 제품의 수명이 연장된다는 장점이 있다.
회로기판, LED
Description
본 발명은 고방열특성을 갖는 회로기판의 제조방법에 관한 것으로서, 보다 구체적으로는 (a) 금속기판의 표면에 홈을 형성하는 단계, (b) 상기 금속기판의 홈의 형태를 유지하면서, 플라즈마 용사법으로 열전도성이 우수한 세라믹을 도포하여 제 1절연층을 형성하는 단계, (c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계, (d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계, (e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계를 포함하는 회로기판의 제조방법에 관한 것이다.
회로기판은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 형성시킨 것이다.
회로기판은 반도체 소자 및 발광다이오드(LED:light emitting diode) 등과 같은 발열소자를 탑재하게 되는데, 특히 LED는 심각한 열을 방출한다. 발열소자가 실장된 회로기판이 원활히 열을 방출하지 못하면, 회로기판의 온도가 상승하고, 상승된 온도는 발열소자의 동작 불능이나 오작동을 일으키는 원인이 되어, 결과적으로 제품의 신뢰성을 떨어뜨리게 되는바, 본 발명이 속하는 기술 분야에서는 우수한 방열특성을 갖는 회로기판을 제조하기 위한 방법이 요구되고 있는 실정이다.
한편, 종래의 금속 인쇄회로기판은 도 3에서 확인할 수 있는 바와 같이, 형광체를 주입하기 위하여 별도의 댐을 형성하는데, 이때 사용되는 재료는 주로 에폭시 수지 계열의 PSR(PHOTO SOLDER RESIST)이다. 이를 스크린 인쇄법을 이용하여 25㎛씩 3회에 걸쳐 인쇄-경화하는 방법으로 75㎛의 높이로 형성하여야 하는데, 상기 스크린 인쇄법을 여러 번에 걸쳐 사용하면 높이 및 체적을 정확히 맞출 수 없다. 그로 인해 형광체를 일정량 주입하기가 어렵고, 따라서 완성된 LED제품마다 연색성이 다르게 나타나는 등 불량제품의 발생율이 매우 높아진다. 또한 경사면의 구성이 어려워 빛을 효과적으로 발산할 수 없어 광 효율이 떨어진다는 단점이 있다.
따라서 회로기판의 상부에 댐을 형성하는 대신 홈을 형성하는 방법이 제안되었으나, 기존의 금속 인쇄회로기판에 홈을 구성하는 것은 다음과 같은 문제가 있었다.
첫째로, 절연수지를 붙이기 전에 알루미늄 기판에 홈을 구성하는 경우, 절연수지를 그 홈에 맞추어 가공 및 부착을 하여야 하는데 매우 정밀한 작업이 필요하며, 최종 PCB 공정에서 Cu 회로 에칭 작업 시 에칭 액이 홈 부분의 알루미늄을 부 식시킨다는 문제가 있었다.
둘째로, 알루미늄에 절연수지 및 동박을 부착시켜 최종 PCB 제품을 완성한 후에 홈 가공을 할 경우, 기계가공을 하여야 하는데 이 때 절삭유가 PCB제품의 표면에 남게 되어 납땜 시 Cu 회로와 접촉 불량이 발생하며, 기계가공으로는 바닥면의 평탄도를 고르게 할 수 없어 칩 접착 시 미끄러짐이 발생하여 정확하게 칩을 실장하기 어렵다는 문제가 있었다.
따라서 기존의 금속 회로기판의 제조방법에서 벗어나 효과적인 방법으로 홈을 형성하고 방열특성을 우수하게 할 수 있는 회로기판의 제조방법이 요구되는 실정이다.
본 발명은 상기와 같은 우수한 방열특성에 대한 요구를 만족시키기 위함은 물론, 형광체를 일정량 주입함으로써 연색성 변화를 극소화시키기 위하여 창안된 것으로, (a) 금속기판의 표면에 홈을 형성하는 단계, (b) 상기 금속기판의 홈의 형태를 유지하면서, 플라즈마 용사법으로 열전도성이 우수한 세라믹을 도포하여 제 1절연층을 형성하는 단계, (c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계, (d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계, (e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계를 포함하는 회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제 1태양은 (a) 금속기판의 표면에 홈을 형성하는 단계, (b) 상기 금속기판의 홈의 형태를 유지하면서, AlN, BN, Al2O3 및 Si3N4로 이루어진 군에서 선택되는 1종을 포함하는 세라믹을 상기 금속기판층의 상부에 플라즈마 용사법으로 도포함으로써 제 1절연층을 형성하는 단 계, (c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계, (d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계, (e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계를 포함하는 회로기판의 제조방법을 제공한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제 2태양은 상기 제 1태양에 있어서의 상기 (c) 단계의 세라믹 도료가 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 회로기판의 제조방법을 제공한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제 3태양은 상기 제 1태양에 있어서의 상기 (c) 단계의 소성온도가 500~700℃인 회로기판의 제조방법을 제공한다.
상기 본 발명의 과제를 이루기 위하여 본 발명의 제 4태양은 상기 제 1태양에 있어서의 상기 (d)단계의 회로층이 은과 유리가 혼합된 실버페이스트로 형성되는 회로기판의 제조방법을 제공한다.
상기 본 발명의 과제를 이루기 위하여 본 발명의 제 5태양은 상기 제 1태양에 있어서의 상기 (d)단계의 소성온도가 450~600℃인 회로기판의 제조방법을 제공 한다.
상기 본 발명의 과제를 이루기 위하여 본 발명의 제 6태양은 상기 제 1태양에 있어서의 상기 (d)단계의 보호층을 형성하는 세라믹 도료가 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 회로기판의 제조방법을 제공한다.
본 발명에 의한 회로기판의 제조방법에 의하면 금속기판에 형성된 홈과 이중구조의 절연층으로 인하여, 종래의 기술보다 훨씬 우수한 방열특성을 나타냄은 물론, 내전압성 및 열전도율이 우수해지고, 형광체를 일정량 주입할 수 있어 연색성 변화를 극소화시킬 수 있으며, LED 칩에서 발생하는 열을 효율적으로 방출시킬 수 있어 제품의 수명을 연장시킬 수 있다.
이하, 본 발명을 보다 상세히 설명한다.
본 발명의 제 1태양에 의해 제공되는 회로기판의 제조방법은 (a) 금속기판의 표면에 홈을 형성하는 단계, (b) 상기 금속기판의 홈의 형태를 유지하면서, AlN, BN, Al2O3 및 Si3N4로 이루어진 군에서 선택되는 1종을 포함하는 세라믹을 상기 금속기판층의 상부에 플라즈마 용사법으로 도포함으로써 제 1절연층을 형성하는 단계, (c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계, (d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계, (e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계를 포함한다.
먼저 상기 (a) 단계의 금속기판은 열전도성이 좋은 금속을 사용하며, 스테인레스강, 텅스텐, 인코넬로 이루어진 군에서 선택되는 1종의 금속을 사용한다.
상기 금속기판의 총 두께는 0.1~10mm인 것이 바람직하며, 금속기판에 금형프레스 방법으로 홈을 형성한다. 홈은 LED 칩이 실장되고 형광체가 주입되기에 충분한 크기와 깊이로 형성되는 것이 바람직하며, 구체적으로는 직경 2~5mm, 깊이 0.1~1mm인 원통형으로 형성하는 것이 바람직하다.
상기 금속기판에 홈을 형성하는 과정이 완료되면, (b) 단계를 수행한다. 상기 (b) 단계는 상기 (a) 단계에서 홈이 형성된 금속기판의 상부에 플라즈마 용사법으로 열전도성이 우수한 세라믹을 도포하여 제 1절연층을 형성하는 단계로서, 이때 상기의 열전도성이 좋은 세라믹은 AlN, BN, Al2O3 및 Si3N4로 이루어진 군에서 선택되는 1종을 포함한다. 이 경우 종래 절연층에 많이 사용되던 붕규산염 유리에 비하여 저렴한 비용으로 열전도성이 높은 절연층을 생성할 수 있기 때문이다. 상기 제 1절연층을 금속기판의 상부에 형성하는 과정은, 플라즈마 용사법으로 금속기판의 상부에 상기의 AlN, BN, Al2O3 및 Si3N4로 이루어진 군에서 선택되는 1종을 포함하는 세라믹을 도포시키는 과정에 의한다. 적층된 절연층의 두께는 30~100㎛이며, 바람직하게는 50~60㎛이다. 상기 제 1절연층은 도 1에서 확인할 수 있는 바와 같이, 금 속기판에 형성된 홈 내부를 포함하여 금속기판의 상부에 연속적으로 형성된다.
상기 제 1절연층의 형성이 완료되면, (c) 단계를 수행한다. 상기 (c) 단계는 상기 금속기판의 홈의 내부를 제외하고, 상기 (b) 단계에서 형성된 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계로서, 이때 도포되는 저온 소성용 세라믹 도료는 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 것이 바람직하다.
상기 세라믹 도료가 SiO2-PbO-B2O3인 경우, 전체 중량에 대하여 SiO2의 함량은 1~10중량%일 수 있고, PbO의 함량은 50~60중량%일 수 있으며, B2O3의 함량은 20~30중량%일 수 있다. 각 구성의 성분의 함량이 상기 범위를 벗어나는 경우에는 변색, 갈라짐, 핀 홀 발생, 미소성의 문제가 발생할 수 있다.
상기 세라믹 도료가 SiO2-Bi2O3-B2O3인 경우, 전체중량에 대하여 SiO2의 함량은 1~10중량%일 수 있고, Bi2O3의 함량은 55~65중량%일 수 있으며, B2O3의 함량은 15~25중량%일 수 있다. 각 구성의 성분의 함량이 상기 범위를 벗어나는 경우에는 변색, 갈라짐, 핀 홀 발생, 미소성의 문제가 발생할 수 있다.
상기 세라믹 도료를 1회 스크린 인쇄하고, 스크린 인쇄가 종료되면 120~150℃에서 건조시킨 다음, 건조된 결과물을 500~700℃, 더욱 바람직하게는 580~620℃에서 소성시킨다.
상기 소성 온도가 500℃미만인 경우, 제 2절연층 제조시 미세구조 불균일 및 두께 균일성 저하 등이 발생할 수 있고, 상기 소성 온도가 700℃를 초과하는 경우, 제 2절연층 제조시 효과적으로 소성이 이루어지지 않아 치밀한 구조를 갖는 코팅층을 형성하지 못할 수 있다. 상기 소성 과정은 통상적인 세라믹 코팅법에 의할 때 발생할 수 있는 핀 홀 생성을 방지하는 역할을 한다.
적층된 제 2절연층의 바람직한 두께는 5~25㎛일 수 있고, 더욱 바람직하게는 10~15㎛일 수 있다.
상기 제 2절연층은 도 1에서 확인할 수 있는 바와 같이, 제 1절연층과 달리 금속기판의 홈 내부에는 적층되지 않는다.
상기 제 2절연층의 형성이 완료되면, (d) 단계를 수행한다. 은과 유리가 혼합된 실버 페이스트를 제 2절연층의 상부에 스크린 인쇄하고, 건조시킨 후, 소성함으로써 회로층을 형성한다. 이때의 소성온도는 500~600℃, 더욱 바람직하게는 540~560℃이다. 소성이 완료되어 제 2절연층의 상부에 적층된 회로층의 바람직한 두께는 5~20㎛일 수 있고, 더욱 바람직하게는 10~15㎛일 수 있다.
회로층의 적층이 완료되면, 보호층을 상기 회로층의 상부에 적층한다. 보호층은 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 세라믹 도료를 스크린 인쇄하고, 건조한 후 소성함으로써 형성된다.
상기 세라믹 도료가 SiO2-PbO-B2O3인 경우, 전체 중량에 대하여 SiO2의 함량은 1~10중량%일 수 있고, PbO의 함량은 50~60중량%일 수 있으며, B2O3의 함량은 20~30중량%일 수 있다. 각 구성의 성분의 함량이 상기 범위를 벗어나는 경우에는 변색, 갈라짐, 핀 홀 발생, 미소성의 문제가 발생할 수 있다.
상기 세라믹 도료가 SiO2-Bi2O3-B2O3인 경우, 전체중량에 대하여 SiO2의 함량은 1~10중량%일 수 있고, Bi2O3의 함량은 55~65중량%일 수 있으며, B2O3의 함량은 15~25중량%일 수 있다. 각 구성의 성분의 함량이 상기 범위를 벗어나는 경우에는 변색, 갈라짐, 핀 홀 발생, 미소성의 문제가 발생할 수 있다.
상기 세라믹 도료를 1회 스크린 인쇄하고, 스크린 인쇄가 종료되면 120~150℃에서 건조시킨 다음, 건조된 결과물을 450~600℃, 더욱 바람직하게는 520~540℃에서 소성시킨다.
상기 소성 온도가 450℃미만인 경우, 미세구조 불균일 및 두께 균일성 저하 등이 발생할 수 있고, 상기 소성 온도가 600℃를 초과하는 경우, 효과적으로 소성이 이루어지지 않아 치밀한 구조를 갖는 코팅층을 형성하지 못할 수 있다. 상기 소성 과정은 통상적인 세라믹 코팅법에 의할 때 발생할 수 있는 핀 홀 생성을 방지하는 역할을 한다.
소성이 완료된 보호층의 바람직한 두께는 5~20㎛일 수 있고, 더욱 바람직하게는 10㎛일 수 있다.
상기 회로층 및 보호층의 형성이 완료되면, (e) 단계를 수행한다. 상기 (e) 단계는 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계로서, 통상적인 LED 실장방법과 동일하다.
본 발명에 의하여 제조된 회로기판은 내전압성 및 내열성이 매우 우수하며, 특히 방열특성이 우수하여 LED 칩에서 발생하는 열을 효과적으로 방출함으로써 제품수명을 연장할 수 있다. 또한, 홈을 형성하고, 그 내부에 LED 칩을 실장한 후 형광체를 주입하기 때문에, 형광체를 일정한 양으로 주입할 수 있어 연색성 변화가 극소화된다는 장점이 있고, 제조과정이 매우 간단하여 불량률을 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예 및 비교예를 기재한다. 하기 실시예는 본 발명을 보다 명확하게 표현하기 위한 목적으로 기재되는 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니며, 당업자는 하기의 특허청구범위에 기재된 본 발명의 목적 및 범위로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변형시킬 수 있음을 이해할 수 있을 것이다.
실시예
1
금형프레스의 방법으로 직경 3.5mm, 깊이 0.2mm의 홈을 형성한 스테인레스강의 상부에 플라즈마 용사법으로 열전도성이 우수한 Al2O3를 도포하여 제 1절연층을 적층시켰다. 상기 홈의 내부를 제외하고 제 1절연층의 상부에 SiO2 10중량%, PbO 60중량%, B2O3 30중량% 포함하는 SiO2-PbO-B2O3세라믹 도료를 1회 스크린 인쇄한 다음, 150℃에서 건조시키고, 건조된 결과물을 600℃에서 소성시켜 제 2절연층을 완성하였다. 상기 제 2절연층의 상부에 은과 유리가 혼합된 실버 페이스트를 도포하고 550℃에서 소성시켜 회로층을 형성하고, 상기 회로층 상부에 SiO2 10중량%, PbO 60중량%, B2O3 30중량% 포함하는 SiO2-PbO-B2O3세라믹 도료를 도포하고 530℃에서 소성시켜 보호층을 형성하였다. 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채워 회로기판을 완성하였다. 완성된 회로기판을 제품 1이라 한다.
실시예
2
실시예 1의 상기 스테인레스강 대신 텅스텐을 사용한 것을 제외하고 상기 실시예 1과 동일한 방법으로 회로기판을 완성하였다. 완성된 회로기판을 제품 2라 한다.
실시예
3
실시예 1의 상기 Al2O3 제 1절연층의 상부에 SiO2-PbO-B2O3를 포함하는 도료대신 SiO2 10중량%, Bi2O3 65중량%, B2O3 25중량% 포함하는 SiO2-Bi2O3-B2O3세라믹 도료를 사용하였다는 점을 제외하고 상기 실시예 1과 동일한 방법으로 회로기판을 완성하였다. 완성된 회로 기판을 제품 3이라 한다.
실시예
4
실시예 1의 상기 회로층 상부에 SiO2-PbO-B2O3를 포함하는 도료대신 SiO2 10중량%, Bi2O3 65중량%, B2O3 25중량% 포함하는 SiO2-Bi2O3-B2O3세라믹 도료를 사용하였다는 점을 제외하고 상기 실시예 1과 동일한 방법으로 회로기판을 완성하였다. 완성된 회로 기판을 제품 4라 한다.
비교예
1
알루미늄에 절연수지 및 구리를 적층하여 형성한 금속기판에 에폭시수지계열의 PSR(PHOTO SOLDER RESIST)을 스크린인쇄법을 이용하여 3회에 걸쳐 인쇄·경화하는 방법으로 하여 직경 3.5mm, 높이 75㎛의 댐을 형성하였다. 상기 금속기판의 댐 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 절연수지층 상부에 형성된 회로층과 연결한 후, 댐 내부의 여분의 공간은 형광체를 주입·경화함으로써 채워 회로기판을 완성하였다. 완성된 회로기판을 제품 A라 한다.
비교예
2
페놀수지에 구리를 적층하여 형성한 플라스틱기판에 가로 35mm, 세로 5mm, 깊이 0.2mm의 홈을 형성하고 홈의 바닥면에 은을 도금하였다. 상기 플라스틱기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 페놀수지층 상 부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채워 회로기판을 완성하였다. 완성된 회로기판을 제품 B라 한다.
평가
상기 제품 1 내지 4 및 A 내지 B의 항목별 특성을 하기 표 1에 나타내었다.
[표 1] 제품들의 항목별 특성
| 구분 | 제품1 (실시예1) |
제품2 (실시예2) |
제품3 (실시예3) |
제품4 (실시예4) |
제품A (비교예1) |
제품B (비교예2) |
| 내전압 (kV) |
3.0 | 3.0 | 3.5 | 3.0 | 1.8 | 5.3 |
| 내열온도 (℃) |
400 | 400 | 400 | 400 | 110 | 120 |
| 절연층의 열전도도 (W/m·K) |
21 | 21 | 21 | 21 | 2.6 | 0.2 |
| 연색성 변화율 (%) |
±3.5 | ±3.7 | ±3.4 | ±3.5 | ±9 | ±5 |
| 광효율 (%) |
89 | 88 | 90 | 90 | 83 | 77 |
상기 표에서 알 수 있는 바와 같이, 본 발명에 의해 제공되는 회로 기판은 여타의 회로기판에 비하여 현저히 우수한 열전도도를 가지며, 기존의 공법보다 간편할 뿐만 아니라, 형광체를 일정량 주입할 수 있어 연색성 변화를 극소화시킬 수 있고, 우수한 방열특성으로 인하여 제품의 수명이 연장된다는 효과가 있다.
도 1은 본 발명에 의한 회로기판의 구조를 나타낸 것이다.
도 2는 본 발명에 의한 회로기판에 실장되는 LED 칩의 구조를 나타낸 것이다.
도 3은 종래의 금속 인쇄회로기판의 구조를 나타낸 것이다.
Claims (6)
- (a) 금속기판의 표면에 홈을 형성하는 단계;(b) 상기 금속기판의 홈의 형태를 유지하면서, AlN, BN, Al2O3 및 Si3N4로 이루어진 군에서 선택되는 1종을 포함하는 세라믹을 상기 금속기판의 상부에 플라즈마 용사법으로 도포함으로써 제 1절연층을 형성하는 단계;(c) 상기 금속기판의 홈의 내부를 제외하고, 상기 제 1절연층의 상부에 세라믹 도료를 스크린 인쇄하고, 건조시킨 후, 소성함으로써 제 2절연층을 형성하는 단계;(d) 상기 제 2절연층 상부에 회로층을 스크린 인쇄하고, 상기 회로층 상부에 세라믹 도료를 스크린 인쇄하고 건조시킨 후 소성함으로써 보호층을 형성하는 단계;(e) 상기 제 1절연층이 형성된 금속기판의 홈 내부에 Ag 에폭시를 주입·경화하고, LED 칩을 실장하여 상기 제 2절연층 상부에 형성된 회로층과 연결한 후, 홈 내부의 여분의 공간은 형광체를 주입·경화함으로써 채우는 단계;를 포함하되,상기 (c) 단계의 세라믹 도료는 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 것을 특징으로 하는 회로기판의 제조방법.
- 삭제
- 제 1항에 있어서,상기 (c) 단계의 소성온도는 500~700℃인 것을 특징으로 하는 회로기판의 제조방법.
- 제 1항에 있어서,상기 (d) 단계의 회로층은 은과 유리가 혼합된 실버페이스트로 형성되는 것을 특징으로 하는 회로기판의 제조방법.
- 제 1항에 있어서,상기 (d) 단계의 소성온도는 450~600℃인 것을 특징으로 하는 회로기판의 제조방법.
- 제 1항에 있어서,상기 (d) 단계의 보호층의 세라믹 도료는 SiO2-PbO-B2O3 또는 SiO2-Bi2O3-B2O3인 것을 특징으로 하는 회로기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090084556A KR101071089B1 (ko) | 2009-09-08 | 2009-09-08 | 고방열특성을 갖는 회로기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090084556A KR101071089B1 (ko) | 2009-09-08 | 2009-09-08 | 고방열특성을 갖는 회로기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110028672A KR20110028672A (ko) | 2011-03-22 |
| KR101071089B1 true KR101071089B1 (ko) | 2011-10-10 |
Family
ID=43934761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090084556A KR101071089B1 (ko) | 2009-09-08 | 2009-09-08 | 고방열특성을 갖는 회로기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101071089B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101831774B1 (ko) | 2015-12-14 | 2018-02-27 | 엘지전자 주식회사 | 광원모듈, 및 광원모듈의 제조방법 |
| US10317068B2 (en) | 2015-12-14 | 2019-06-11 | Lg Electronics Inc. | Light source module |
| US10401015B2 (en) | 2015-07-06 | 2019-09-03 | Lg Electronics Inc. | Light source module, fabrication method therefor, and lighting device including the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103423617A (zh) * | 2012-05-18 | 2013-12-04 | 元宏国际股份有限公司 | 发光二极管模块 |
| KR101464714B1 (ko) * | 2014-02-19 | 2014-11-21 | 주식회사 젬엘이디 | 발광 다이오드 패키지 및 이의 제조 방법 |
| KR102168698B1 (ko) * | 2018-12-04 | 2020-10-21 | 주식회사 엠디엠 | 입체 형상의 메탈 기판에 다층 회로패턴을 형성하는 방법 |
| KR102112327B1 (ko) * | 2018-12-04 | 2020-05-18 | 주식회사 엠디엠 | 입체 구조물의 표면에 회로 패턴을 형성하는 방법 |
| KR102424746B1 (ko) * | 2020-06-30 | 2022-07-25 | 한국광기술원 | Fpcb를 이용한 차량용 광원장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735310B1 (ko) * | 2006-04-21 | 2007-07-04 | 삼성전기주식회사 | 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법 |
| KR100775922B1 (ko) | 2006-05-10 | 2007-11-15 | 한솔엘씨디 주식회사 | 백라이트 유닛용 ｌｅｄ모듈 및 그 제조방법 |
-
2009
- 2009-09-08 KR KR1020090084556A patent/KR101071089B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735310B1 (ko) * | 2006-04-21 | 2007-07-04 | 삼성전기주식회사 | 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법 |
| KR100775922B1 (ko) | 2006-05-10 | 2007-11-15 | 한솔엘씨디 주식회사 | 백라이트 유닛용 ｌｅｄ모듈 및 그 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10401015B2 (en) | 2015-07-06 | 2019-09-03 | Lg Electronics Inc. | Light source module, fabrication method therefor, and lighting device including the same |
| KR101831774B1 (ko) | 2015-12-14 | 2018-02-27 | 엘지전자 주식회사 | 광원모듈, 및 광원모듈의 제조방법 |
| US10317068B2 (en) | 2015-12-14 | 2019-06-11 | Lg Electronics Inc. | Light source module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110028672A (ko) | 2011-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101071089B1 (ko) | 고방열특성을 갖는 회로기판의 제조방법 | |
| KR100928309B1 (ko) | 발광소자 실장용 법랑 기판과 그 제조방법, 발광소자 모듈,조명장치, 표시장치 및 교통 신호기 | |
| KR100658536B1 (ko) | 어레이형 반도체 패키지 | |
| JP2013065793A (ja) | 配線基板 | |
| JP2016092402A (ja) | 印刷回路基板及びその製造方法 | |
| KR101824001B1 (ko) | 방열특성 내열 인쇄회로기판 제조방법 | |
| JP6125527B2 (ja) | 発光ダイオード用基板および発光ダイオード用基板の製造方法 | |
| JP2006156447A (ja) | 発光素子用配線基板ならびに発光装置およびその製造方法 | |
| JP2007173626A (ja) | コンデンサの製造方法及びコンデンサ | |
| KR101094815B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
| JP2011071554A (ja) | 発光素子用配線基板ならびに発光装置 | |
| KR101125752B1 (ko) | 인쇄 회로 기판 및 그 제조 방법 | |
| KR100954722B1 (ko) | ＡｌＮ기판의 전극 재료와 ＡｌＮ기판에 전극을 형성하는방법 및 ＡｌＮ기판 | |
| JP2007173627A (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
| KR102276647B1 (ko) | 발광소자 패키지용 회로기판 | |
| KR20090111071A (ko) | 반도체 패키지용 기판 및 이를 이용한 반도체 패키지 | |
| TWI785834B (zh) | 具有內嵌陶瓷導熱塊及鏤空覆銅層的高導熱電路板 | |
| KR20180022423A (ko) | 방열 기판 및 이의 제조 방법 | |
| KR102440147B1 (ko) | 방열성을 높인 led 방열 회로기판 및 이의 제조 방법 | |
| KR102377304B1 (ko) | 인쇄회로기판 및 그의 제조방법 | |
| KR101157446B1 (ko) | 고방열용 메탈 인쇄회로 기판 및 그 제조방법 | |
| KR102558809B1 (ko) | 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법 | |
| WO2024095812A1 (ja) | 回路基板及び電子モジュール | |
| KR20120027958A (ko) | 불연속적 절연패턴을 갖는 인쇄회로기판 및 이의 제조방법 | |
| KR101178094B1 (ko) | 양면방열회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 8 |