JP2016092402A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2016092402A
JP2016092402A JP2015181086A JP2015181086A JP2016092402A JP 2016092402 A JP2016092402 A JP 2016092402A JP 2015181086 A JP2015181086 A JP 2015181086A JP 2015181086 A JP2015181086 A JP 2015181086A JP 2016092402 A JP2016092402 A JP 2016092402A
Authority
JP
Japan
Prior art keywords
glass plate
circuit board
printed circuit
resin
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015181086A
Other languages
English (en)
Other versions
JP6168567B2 (ja
Inventor
ヒョン チョー、スク
Suk Hyeon Cho
ヒョン チョー、スク
ホ ベク、ヨン
Yong Ho Baek
ホ ベク、ヨン
グヮン コー、ヤン
Young Gwan Ko
グヮン コー、ヤン
オー、ヨーン
Yoong Oh
クク コー、ヤン
Young Kuk Ko
クク コー、ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016092402A publication Critical patent/JP2016092402A/ja
Application granted granted Critical
Publication of JP6168567B2 publication Critical patent/JP6168567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

【課題】本発明は、印刷回路基板及びその製造方法に関する。【解決手段】本発明は、ガラス板を有し、上記ガラス板の上面及び下面に配置された樹脂層を含むコア部と、上記コア部の上部及び下部の少なくとも一つに配置された配線層と、を含み、上記コア部は、コア部の側面から所定の間隔を置いて上記ガラス板の上面から下面に貫通する溝部を含む印刷回路基板に関する。【選択図】図１ａ

Description

本発明は、印刷回路基板及びその製造方法に関する。
印刷回路基板が次第に薄板化されることにより、印刷回路基板の製造時に発生する反り及びねじれなどの変形が大きくなる。これを防止するために、印刷回路基板のコア部にガラス板を埋めたガラスコア構造が提案されている。
韓国公開特許第２０１２−００９５４２６号公報
本発明は、ガラス板を切断して生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができる印刷回路基板に関する。
本発明の一実施形態は、ガラス板を有し、上記ガラス板の上面及び下面に配置された樹脂層を含むコア部と、上記コア部の上部及び下部の少なくとも一つに配置された配線層と、を含み、上記ガラス板の側面と内部を分離するように上記ガラス板を貫通する溝部が形成される印刷回路基板を提供する。
本発明の一実施形態によると、ガラス板を切断して生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができる。
本発明の一実施形態による印刷回路基板の構造を示す断面図である。 本発明の一実施形態による印刷回路基板の構造を示す断面図である。 本発明の他の実施形態による印刷回路基板の構造を示す断面図である。 本発明の他の実施形態による印刷回路基板の構造を示す断面図である。 本発明の他の実施形態による印刷回路基板の構造を示す断面図である。 本発明の一実施形態による印刷回路基板のコア部の製造工程を示す図面である。 本発明の一実施形態による印刷回路基板のコア部の製造工程を示す図面である。 本発明の一実施形態による印刷回路基板のコア部の製造工程を示す図面である。 本発明の一実施形態による印刷回路基板のコア部の製造工程を示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。 本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
また、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、多様の層及び領域を明確に表現するために厚さを拡大して示しており、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
なお、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
＜印刷回路基板＞
図１ａは本発明の一実施形態による印刷回路基板の構造を示す側断面図であり、図１ｂは図１ａのＡ−Ａ'に沿った断面図である。
図１ａ及び図１ｂを参照すると、本発明の一実施形態による印刷回路基板１０００は、ガラス板１０を有し、上記ガラス板１０の上面及び下面に配置された樹脂層１１、１２を含むコア部１００を含み、上記コア部１００は、コア部１００の側面から所定の間隔を置いて上記ガラス板１０の上面から下面に貫通する溝部１５を含む。上記溝部１５は、上記ガラス板１０の側面と内部を分離するように連続的に形成される。
上記ガラス板１０はコア部１００の側面に露出する。本発明の一実施形態による印刷回路基板１０００は、上記ガラス板１０の露出面、即ち、上記コア部１００の側面から所定の間隔を置いて上記溝部１５が形成される。
上記ガラス板１０は非結晶質固体であるガラス（ｇｌａｓｓ）を含む。
本発明の一実施形態で用いられることができるガラス材料は、例えば、純粋二酸化ケイ素（約１００％のＳｉＯ２）、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス（ａｌｕｍｉｎｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などを含む。但し、上記ケイ素系ガラス組成に限定されず、代案的なガラス材料、例えば、フルオロガラス、リン酸ガラス、カルコゲンガラスなども用いられることができる。
また、特定の物理的特性を有するガラスを形成するために、その他の添加剤をさらに含むことができる。このような添加剤は、炭酸カルシウム（例えば、石灰）及び炭酸ナトリウム（例えば、ソーダ）だけでなく、マグネシウム、カルシウム、マンガン、アルミニウム、鉛、硼素、鉄、クロム、カリウム、硫黄、及びアンチモンと、このような元素及び他の元素の炭酸塩及び／または酸化物を含むことができる。
このとき、ガラス（ｇｌａｓｓ）を含むガラス板は、単位印刷回路基板に切断する製造過程中に切断領域にクラック（ｃｒａｃｋ）が発生する可能性があり、切断領域に発生したクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることがある。
よって、本発明の一実施形態は、上記ガラス板１０の露出面、即ち、上記コア部１００の側面から所定の間隔を置いて上記溝部１５を形成することにより、ガラス板を切断して生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができるようにした。
上記溝部１５は樹脂で充填される。
上記樹脂は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂などであってよい。
上記溝部１５を充填する樹脂は、上記樹脂層１１、１２を形成する樹脂と一体を成すことができる。
上記ガラス板１０の上面及び下面に樹脂層１１、１２を形成するとともに、上記樹脂層１１、１２を形成する樹脂によって上記溝部１５内に樹脂が充填されるため、上記溝部１５を充填する樹脂は、上記樹脂層１１、１２を形成する樹脂と一体を成すことができる。
上記樹脂層１１、１２は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂を含むことができる。また、上記樹脂に、ファブリック（ｆａｂｒｉｃ）補強材、例えば、ガラス繊維（ｇｌａｓｓ ｆａｂｒｉｃ）が含浸されて含まれ、例えば、プリプレグで形成されることができる。
上記溝部１５は、上記コア部１００の側面から所定の間隔を置いて上記コア部１００の側面に沿って形成されることができる。
上記溝部１５を、上記コア部１００の側面から所定の間隔を置いて上記コア部１００の側面に沿って形成することにより、ガラス板を切断する過程においてガラス板の露出面、即ち、コア部１００の側面に生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができる。
一方、ガラス板を切断する過程においてガラス板にクラック（ｃｒａｃｋ）が発生しないようにガラス板の側面をすべて樹脂で覆ってガラス板が外部に露出しないようにする他の実施形態の場合、工程散布を勘案して溝部をより広い幅で形成しなければならないことから、ガラス板を覆う薄い樹脂層で溝部をすべて充填することが困難であるため空隙（ｖｏｉｄ）が発生した。
しかし、本発明の一実施形態は、狭い幅の溝部１５を形成しても、ガラス板の露出面に生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができるため、ガラス板を覆う薄い樹脂層だけで溝部を樹脂で充填することができ、溝部の樹脂充填性が改善される。また、狭い幅の溝部１５を形成するため、ガラス板の除去面積が小さくてガラス板の加工時間が減少し、製造費用を節減することができ、製造工程においてパネル（ｐａｎｅｌ）の安定性に優れることができる。
上記溝部１５は上記コア部１００の４側面に沿って配置されることができる。
単位印刷回路基板に切断する製造過程中にガラス板の切断領域にクラック（ｃｒａｃｋ）が発生する可能性があるため、切断領域である上記コア部１００の４側面に沿って溝部１５を形成することにより、クラック（ｃｒａｃｋ）が内部にまで広がることを効果的に防止することができる。
上記コア部１００の上部及び下部には、配線層２１０、２２０及び絶縁層１１０が配置される。
上記絶縁層１１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグで形成されることができる。
上記配線層２１０、２２０は、導電性金属として用いられるものでれば制限なく適用可能であり、例えば、銅（Ｃｕ）を用いることができる。
上記コア部１００の一面に配置された第１配線層２１０と上記コア部１００の一面に対向する他面に配置された第１配線層２１０は、上記コア部１００を貫通するビア１５０によって連結される。
また、上記コア部１００の一面に配置された第１配線層２１０と絶縁層１１０の一面に配置された第２配線層２２０は、上記絶縁層１１０を貫通するビア２５０によって連結される。
上記ビア１５０、２５０は、上記配線層２１０、２２０と同一物質からなることができ、例えば、銅（Ｃｕ）を用いることができるが、必ずこれに制限されず、導電性金属として用いられるものであれば制限なく適用可能である。
このとき、図１ａには、コア部１００の上部及び下部に積層される一つのビルドアップ（ｂｕｉｌｄ−ｕｐ）層が示されているが、これに制限されず、コア部１００の一面に２つ以上のビルドアップ（ｂｕｉｌｄ−ｕｐ）層が配置されることができる。
上記印刷回路基板１０００の表面には、最外層の配線層である第２配線層２２０のうち外部端子接続パッド用配線パターンが露出するように半田レジスト３００が配置される。
露出した外部端子接続パッド用導体パターン上に半田バンプ３５０が配置され、上記半田バンプ３５０上に半導体チップ５００が実装される。
図２から図４は本発明の他の実施形態による印刷回路基板の構造を示す断面図である。
図２を参照すると、本発明の他の実施形態による印刷回路基板１０００は、上記ガラス板１０上に内部回路層２０がさらに配置される。
上記内部回路層２０は、配線パターン、インダクタ、キャパシタ、抵抗などで具現されることができる。上記内部回路層２０は、ビア（図示せず）によって上記コア部１００の一面に配置された配線層２１０と連結されることができる。
上記内部回路層２０の構成を除外し、上述の本発明の実施形態による印刷回路基板の構成と重複する構成は同一に適用されることができる。
図３を参照すると、本発明の他の実施形態による印刷回路基板１０００は、上記ガラス板１０と上記内部回路層２０の間に密着層２１がさらに配置される。
上記密着層２１は、上記ガラス板１０と内部回路層２０との密着力を向上させるためのもので、ガラス板１０と内部回路層２０との密着力を向上させるものであれば制限なく適用可能であり、例えば、エポキシ樹脂などの樹脂層であってよい。
上記密着層２１の構成を除外し、上述の本発明の実施形態による印刷回路基板の構成と重複する構成は同一に適用されることができる。
図４を参照すると、本発明の他の実施形態による印刷回路基板１０００は、上記コア部１００を貫通するビア１５０とガラス板１０の間に保護層１５５がさらに配置される。
上記保護層１５５は、上記ガラス板１０と上記ビア１５０の熱膨張係数の差異を緩和するためのもので、ガラス板１０とビア１５０の熱膨張係数の差異を緩和することができるものであれば制限なく適用可能であり、例えば、チタニウム（Ｔｉ）などの金属層またはエポキシ樹脂などの樹脂層であってよい。
上記保護層１５５の構成を除外し、上述の本発明の実施形態による印刷回路基板の構成と重複する構成は同一に適用されることができる。
＜印刷回路基板の製造方法＞
図５ａから図５ｄは本発明の一実施形態による印刷回路基板のコア部の製造工程を示す図面である。
図５ａを参照すると、まず、ガラス板１０を樹脂層１２に積層する。
上記ガラス板１０は、例えば、純粋二酸化ケイ素（約１００％のＳｉＯ２）、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス（ａｌｕｍｉｎｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などを含むことができ、上記ケイ素系ガラス組成に限定されず、代案的なガラス材料、例えば、フルオロガラス、リン酸ガラス、カルコゲンガラスなども用いられることができる。
上記ガラス板１０には、複数の単位印刷回路基板の領域が設定され、上記単位印刷回路基板の領域間にはそれぞれの単位印刷回路基板に切断する際の切断領域が設定されることができる。
図５ｂを参照すると、上記切断領域から所定の間隔を置いて上記ガラス板１０の上面から下面に貫通する溝部孔３１を形成する。
上記溝部孔３１は、上記ガラス板１０の切断領域から所定の間隔を置いて上記ガラス板１０の切断領域に沿って連続的に形成することができる。
単位印刷回路基板に切断する製造過程中にガラス板の切断領域にクラック（ｃｒａｃｋ）が発生する可能性があるが、切断時に発生したクラック（ｃｒａｃｋ）がガラス板１０の内部にまで広がることを防止するために、ガラス板１０の切断領域に沿って溝部孔３１を形成することができる。
上記溝部孔３１は、機械ドリル、レーザドリル、サンドブラスト、化学エッチングなどを用いて形成することができるが、特にこれに限定されない。
図５ｃを参照すると、上記ガラス板１０の上面に樹脂層１１を形成する。
上記樹脂層１１は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂を含むことができる。また、上記樹脂にファブリック（ｆａｂｒｉｃ）補強材、例えば、ガラス繊維（ｇｌａｓｓ ｆａｂｒｉｃ）が含浸されて含まれ、例えば、プリプレグで形成されることができる。
図５ｄを参照すると、上記ガラス板１０の上面に樹脂層１１を形成した後、加熱及び圧着して、上記ガラス板１０の上面に樹脂層１１を積層させてコア部１００を形成するとともに、上記溝部孔内に樹脂が充填されて溝部１５を形成する。
上記ガラス板１０の上面に樹脂層１１を積層するとともに、上記樹脂層１１を形成する樹脂によって上記溝部孔３１内に樹脂が充填されるため、上記溝部１５を形成する樹脂は、上記樹脂層１１を形成する樹脂と一体を成すことができる。
本発明の一実施形態は、狭い幅の溝部１５を形成しても、切断領域に生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができるため、ガラス板を覆う薄い樹脂層だけで溝部を樹脂で充填することができ、溝部の樹脂充填性が改善される。また、狭い幅の溝部１５を形成するため、ガラス板の除去面積が小さくてガラス板の加工時間が減少し、製造費用を節減することができ、製造工程においてパネル（ｐａｎｅｌ）の安定性に優れることができる。
一方、上記樹脂層１１を積層した後、上記コア部１００にコア部１００を貫通するビア孔３２を形成することができる。
図６ａから図６ｆは本発明の一実施形態による印刷回路基板の製造工程を順に示す図面である。
図６ａを参照すると、上記ビア孔３２に導電性金属を充填してビア１５０を形成し、コア部１００の一面及び他面に上記ビア１５０によって連結される第１配線層２１０を形成する。
上記導電性金属の充填及び第１配線層２１０の形成は、例えば、めっきなどの工程を適用して行うことができ、上記導電性金属は、電気伝導性に優れた金属であれば制限なく用いることができ、例えば、銅（Ｃｕ）を用いることができる。
図６ｂを参照すると、上記第１配線層２１０上に絶縁層１１０を形成する。
上記絶縁層１１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグで形成されることができる。
図６ｃを参照すると、上記絶縁層１１０に絶縁層１１０を貫通するビア孔３５を形成する。
上記ビア孔３５は、機械ドリル、レーザドリル、サンドブラストなどを用いて形成することができるが、特にこれに限定されない。
図６ｄを参照すると、上記ビア孔３５に導電性金属を充填してビア２５０を形成し、上記絶縁層１１０上に上記ビア２５０によって上記第１配線層２１０と連結される第２配線層２２０を形成する。
上記導電性金属の充填及び第２配線層２２０の形成は、例えば、めっきなどの工程を適用して行うことができ、上記導電性金属は電気伝導性に優れた金属であれば制限なく用いることができ、例えば、銅（Ｃｕ）を用いることができる。
上記ビア２５０及び第２配線層２２０を形成する過程を繰り返して上記コア部１００の一面に２つ以上のビルドアップ（ｂｕｉｌｄ−ｕｐ）層を形成することができる（図示せず）。
図６ｅを参照すると、最外層の配線層である第２配線層２２０のうち外部端子接続パッド用配線パターンが露出するように半田レジスト３００を形成し、露出した外部端子接続パッド用導体パターン上に半導体チップを実装することができる半田バンプ３５０を形成する。
図６ｆを参照すると、製造された積層基板を上記切断領域Ｃに沿って切断して単位印刷回路基板１０００を形成する。
このとき、上記ガラス板１０の部分が切断され、上記ガラス板１０はコア部１００の側面に露出する。
上記単位印刷回路基板に切断する製造過程中に切断領域Ｃ、即ち、上記ガラス板１０の露出面にクラック（ｃｒａｃｋ）が発生してガラス板の内部にまで広がる可能性があるが、本発明の一実施形態は、上記ガラス板１０の露出面から所定の間隔を置いて上記溝部１５を形成することにより、ガラス板を切断して生じたクラック（ｃｒａｃｋ）がガラス板の内部にまで広がることを防止することができるようにした。
その他の特徴は、上述の本発明の一実施形態による印刷回路基板の特徴と同一であるためここでは省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１０ ガラス板
１１、１２ 樹脂層
１５ 溝部
２０ 内部回路層
２１ 密着層
３１ 溝部孔
３２、３５ ビア孔
１００ コア部
１１０ 絶縁層
１５０、２５０ ビア
１５５ 保護層
２１０、２２０ 配線層
３００ 半田レジスト
３５０ 半田バンプ
５００ 半導体チップ
１０００ 印刷回路基板

Claims (17)

  1. ガラス板を有し、前記ガラス板の上面及び下面に配置された樹脂層を含むコア部と、
    前記コア部の上部及び下部の少なくとも一方に配置された配線層と、を含み、
    前記ガラス板の側面と内部を分離するように前記ガラス板を貫通する溝部が形成される、印刷回路基板。
  2. 前記溝部は樹脂で充填される、請求項１に記載の印刷回路基板。
  3. 前記ガラス板は前記コア部の側面に露出する、請求項１または２に記載の印刷回路基板。
  4. 前記溝部は前記コア部の側面に沿って形成される、請求項１から３のいずれか１項に記載の印刷回路基板。
  5. 前記樹脂層はファブリック（ｆａｂｒｉｃ）補強材を含む、請求項１から４のいずれか１項に記載の印刷回路基板。
  6. 前記溝部を充填する樹脂は前記樹脂層を形成する樹脂と一体を成す、請求項２に記載の印刷回路基板。
  7. 前記ガラス板上に配置された内部回路層をさらに含む、請求項１から６のいずれか１項に記載の印刷回路基板。
  8. 前記ガラス板と前記内部回路層の間に配置された密着層をさらに含む、請求項７に記載の印刷回路基板。
  9. 前記ガラス板を貫通するビアと、
    前記ガラス板と前記ビアの間に配置された保護層と、をさらに含む、請求項１から８のいずれか１項に記載の印刷回路基板。
  10. コア部の上部及び下部に配線層及び絶縁層が形成された印刷回路基板において、
    前記コア部は、前記コア部の側面に露出するガラス板と、
    前記ガラス板の上面及び下面に配置された樹脂層と、
    前記ガラス板の露出面から所定の間隔を置いて前記ガラス板の上面から下面に貫通する溝部と、を含み、
    前記溝部は、前記コア部の側面に沿って連続的に形成され、樹脂で充填される、印刷回路基板。
  11. 前記溝部は前記コア部の４側面に沿って配置される、請求項１０に記載の印刷回路基板。
  12. ガラス板の上面及び下面の一面に樹脂層を形成する段階と、
    前記ガラス板の切断領域から所定の間隔を置いて前記ガラス板の上面から下面に貫通する溝部孔を形成する段階と、
    前記ガラス板の他面に樹脂層を形成してコア部を形成する段階と、
    前記コア部の上部及び下部の少なくとも一方に配線層を形成する段階と、
    前記切断領域に沿って切断して単位印刷回路基板を形成する段階と、を含む、印刷回路基板の製造方法。
  13. 前記溝部孔を樹脂で充填する段階をさらに含む、請求項１２に記載の印刷回路基板の製造方法。
  14. 前記溝部孔を樹脂で充填する段階は、前記他面に樹脂層を積層して前記樹脂層の樹脂を前記溝部孔に充填する、請求項１３に記載の印刷回路基板の製造方法。
  15. 前記樹脂層はファブリック（ｆａｂｒｉｃ）補強材を含む、請求項１２から１４のいずれか１項に記載の印刷回路基板の製造方法。
  16. 前記切断領域に沿って切断する段階は、前記ガラス板の部分を切断して前記ガラス板を前記コア部の側面に露出させる、請求項１２から１５のいずれか１項に記載の印刷回路基板の製造方法。
  17. 前記溝部孔を形成する段階は、前記切断領域に沿って前記溝部孔を形成する、請求項１２から１６のいずれか１項に記載の印刷回路基板の製造方法。
JP2015181086A 2014-11-05 2015-09-14 印刷回路基板及びその製造方法 Active JP6168567B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0153186 2014-11-05
KR1020140153186A KR102281459B1 (ko) 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2016092402A true JP2016092402A (ja) 2016-05-23
JP6168567B2 JP6168567B2 (ja) 2017-07-26

Family

ID=55854372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181086A Active JP6168567B2 (ja) 2014-11-05 2015-09-14 印刷回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US20160128186A1 (ja)
JP (1) JP6168567B2 (ja)
KR (1) KR102281459B1 (ja)
CN (1) CN105578710B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018181678A1 (ja) * 2017-03-30 2020-03-12 太陽誘電株式会社 配線基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148633B (zh) * 2018-10-11 2023-08-25 南京索尔玻璃科技股份有限公司 一种光伏组件用超薄增强型玻璃背板、其制备方法及包含它的光伏组件
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
US20230092740A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Moat protection to prevent crack propagation in glass core substrates or glass interposers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006060119A (ja) * 2004-08-23 2006-03-02 Tecnisco Ltd ビアが形成されたガラス基板及びビアの形成方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4605499B2 (ja) * 2004-10-28 2011-01-05 富士電機ホールディングス株式会社 有機ｅｌディスプレイの封止構造
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
KR20110030152A (ko) * 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
JP5452195B2 (ja) * 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法
US9049793B2 (en) * 2010-10-08 2015-06-02 Ngk Spark Plug Co., Ltd. Multi-piece-array and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006060119A (ja) * 2004-08-23 2006-03-02 Tecnisco Ltd ビアが形成されたガラス基板及びビアの形成方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018181678A1 (ja) * 2017-03-30 2020-03-12 太陽誘電株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20160053715A (ko) 2016-05-13
CN105578710B (zh) 2019-11-05
US20160128186A1 (en) 2016-05-05
KR102281459B1 (ko) 2021-07-27
JP6168567B2 (ja) 2017-07-26
CN105578710A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
JP6690830B2 (ja) 印刷回路基板及びその製造方法
JP6168567B2 (ja) 印刷回路基板及びその製造方法
JP6427817B2 (ja) 印刷回路基板及びその製造方法
JP5114041B2 (ja) 半導体素子内蔵プリント配線板及びその製造方法
TWI581681B (zh) 印刷電路板及其製造方法
KR101580287B1 (ko) 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
KR102450599B1 (ko) 패키지기판
KR20160149447A (ko) 인쇄회로기판
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
TW201444440A (zh) 配線基板及其製造方法
US20150373842A1 (en) Substrate strip, substrate panel, and manufacturing method of substrate strip
JP2010062199A (ja) 回路基板
KR20170004260A (ko) 인쇄회로기판 및 그 제조방법
JP5660462B2 (ja) プリント配線板
KR102470168B1 (ko) 패키지기판
JP6523039B2 (ja) プリント配線板及びその製造方法
KR102442388B1 (ko) 패키지기판 및 그 제조방법
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법
JP2019165112A (ja) 配線基板及び配線基板の製造方法
KR20140131499A (ko) 인쇄회로기판
CN105828514A (zh) 布线基板
JP2016207764A (ja) 部品内蔵配線基板およびその製造方法
JP2010010431A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170621

R150 Certificate of patent or registration of utility model

Ref document number: 6168567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250