KR20160053715A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160053715A
KR20160053715A KR1020140153186A KR20140153186A KR20160053715A KR 20160053715 A KR20160053715 A KR 20160053715A KR 1020140153186 A KR1020140153186 A KR 1020140153186A KR 20140153186 A KR20140153186 A KR 20140153186A KR 20160053715 A KR20160053715 A KR 20160053715A
Authority
KR
South Korea
Prior art keywords
glass plate
resin
core portion
printed circuit
groove
Prior art date
Application number
KR1020140153186A
Other languages
English (en)
Other versions
KR102281459B1 (ko
Inventor
조석현
백용호
고영관
오융
고영국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140153186A priority Critical patent/KR102281459B1/ko
Priority to JP2015181086A priority patent/JP6168567B2/ja
Priority to US14/857,817 priority patent/US20160128186A1/en
Priority to CN201510642475.5A priority patent/CN105578710B/zh
Publication of KR20160053715A publication Critical patent/KR20160053715A/ko
Application granted granted Critical
Publication of KR102281459B1 publication Critical patent/KR102281459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 유리판과, 상기 유리판의 상면 및 하면에 배치된 수지층을 포함하는 코어부; 및 상기 코어부의 상부 및 하부 중 적어도 하나에 배치된 배선층;을 포함하며, 상기 코어부는 코어부의 측면으로부터 소정의 간격을 두고, 상기 유리판의 상면에서 하면으로 관통하는 홈부를 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판이 점차 박판화되면서 인쇄회로기판 제조 시 발생하는 휨과 비틀림 등의 변형이 커지게 된다. 이를 방지하기 위하여 인쇄회로기판의 코어부에 유리판을 매립한 유리 코어 구조가 제안되고 있다.
한국공개특허 제2012-0095426호
본 발명은 유리판을 절단하면서 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있는 인쇄회로기판에 관한 것이다.
본 발명의 일 실시형태는 유리판과, 상기 유리판의 상면 및 하면에 배치된 수지층을 포함하는 코어부; 및 상기 코어부의 상부 및 하부 중 적어도 하나에 배치된 배선층;을 포함하며, 상기 유리판의 측면과 내부를 분리하도록 상기 유리판을 관통하는 홈부가 연속적으로 형성된 인쇄회로기판을 제공한다.
본 발명의 일 실시형태에 따르면, 유리판을 절단하면서 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2 내지 도 4는 본 발명의 다른 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시형태에 따른 인쇄회로기판의 코어부의 제조 공정을 나타내는 도면이다.
도 6a 내지 도 6f은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조 공정을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
인쇄회로기판
도 1a는 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 측단면도고, 도 1b는 도 1a의 A-A'에 의한 단면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판(1000)은 유리판(10)과, 상기 유리판(10)의 상면 및 하면에 배치된 수지층(11, 12)을 포함하는 코어부(100)를 포함하며, 상기 코어부(100)는 코어부(100)의 측면으로부터 소정의 간격을 두고, 상기 유리판(10)의 상면에서 하면으로 관통하는 홈부(15)를 포함한다. 상기 홈부(15)는 상기 유리판(10)의 측면과 내부를 분리하도록 연속적으로 형성된다.
상기 유리판(10)은 코어부(100)의 측면으로 노출된다. 본 발명의 일 실시형태에 따른 인쇄회로기판(1000)은 상기 유리판(10)의 노출면, 즉, 상기 코어부(100)의 측면으로부터 소정의 간격을 두고 상기 홈부(15)가 형성된다.
상기 유리판(10)은 비결정질 고체인 유리(glass)를 포함한다.
본 발명의 일 실시형태에서 사용될 수 있는 유리 재료는 예를 들어, 순수 이산화규소(약 100％ SiO2), 소다 석회 유리, 붕규산염 유리, 알루미노 규산염 유리(alumino-silicate glass) 등을 포함한다. 다만, 상기 규소계 유리 조성들로 한정되지 않으며, 대안적인 유리 재료인 예를 들어, 플루오르 유리, 인산 유리, 칼코겐 유리 등도 사용될 수 있다.
또한, 특정 물리적 특성을 갖는 유리를 형성하기 위해 기타 첨가제들을 더 포함할 수 있다. 이러한 첨가제들은 탄산 칼슘(예를 들어, 석회) 및 탄산나트륨(예를 들어, 소다)뿐만 아니라, 마그네슘, 칼슘, 망간, 알루미늄, 납, 붕소, 철, 크롬, 칼륨, 황 및 안티몬과, 이러한 원소들 및 다른 원소들의 탄산염 및/또는 산화물을 포함할 수 있다.
이때, 유리(glass)를 포함하는 유리판은 단위 인쇄회로기판으로 절단하는 제조 과정 중에 절단 영역에 크랙(crack)이 발생할 수 있으며, 절단 영역에 발생한 크랙(crack)이 유리판의 내부로 전이될 수 있다.
이에, 본 발명의 일 실시형태는 상기 유리판(10)의 노출면, 즉, 상기 코어부(100)의 측면으로부터 소정의 간격을 두고 상기 홈부(15)를 형성함으로써 유리판을 절단하면서 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있게 하였다.
상기 홈부(15)는 수지로 충진된다.
상기 수지는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 등일 수 있다.
상기 홈부(15)를 충진하는 수지는 상기 수지층(11, 12)을 형성하는 수지와 일체를 이룰 수 있다.
상기 유리판(10)의 상면 및 하면에 수지층(11, 12)을 형성함과 동시에 상기 수지층(11, 12)을 형성하는 수지에 의해서 상기 홈부(15) 내에 수지가 충진되기 때문에 상기 홈부(15)를 충진하는 수지는 상기 수지층(11, 12)을 형성하는 수지와 일체를 이룰 수 있다.
상기 수지층(11, 12)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다.
상기 홈부(15)는 상기 코어부(100)의 측면으로부터 소정의 간격을 두고, 상기 코어부(100)의 측면을 따라 형성될 수 있다.
상기 홈부(15)를 상기 코어부(100)의 측면으로부터 소정의 간격을 두고, 상기 코어부(100)의 측면을 따라 형성함으로써 유리판을 절단하는 과정에서 유리판의 노출면, 즉 코어부(100)의 측면에 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있다.
한편, 유리판을 절단하는 과정에서 유리판에 크랙(crack)이 발생하지 않도록 유리판의 측면을 모두 수지로 덮어 유리판이 외부로 노출되지 않도록 하는 다른 실시형태의 경우, 공정 산포를 감안하여 홈부를 보다 넓은 폭으로 형성하여야 하기 때문에 유리판을 덮는 얇은 수지층으로 홈부를 모두 충진하기 어려워 공극(void)이 발생하였다.
그러나, 본 발명의 일 실시형태는 좁은 폭의 홈부(15)를 형성하더라도 유리판의 노출면에 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있기 때문에 유리판을 덮는 얇은 수지층만으로도 홈부를 수지로 충진할 수 있고, 홈부의 수지 충진성이 개선된다. 또한, 좁은 폭의 홈부(15)를 형성하기 때문에 유리판의 제거 면적이 작아 유리판의 가공 시간이 감소되고, 제조비용을 절감할 수 있으며, 제조 공정에서 판넬(panel) 안정성이 우수할 수 있다.
상기 홈부(15)는 상기 코어부(100)의 4 측면을 따라 배치될 수 있다.
단위 인쇄회로기판으로 절단하는 제조 과정 중에 유리판의 절단 영역에 크랙(crack)이 발생할 수 있기 때문에 절단 영역인 상기 코어부(100)의 4 측면을 따라 홈부(15)를 형성함으로써 크랙(crack)이 내부로 전이되는 것을 효과적으로 방지할 수 있다.
상기 코어부(100)의 상부 및 하부에는 배선층(210, 220)과 절연층(110)이 배치된다.
상기 절연층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다.
상기 배선층(210, 220)은 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu)를 사용할 수 있다.
상기 코어부(100)의 일면에 배치된 제 1 배선층(210)과 상기 코어부(100)의 일면과 대향하는 타면에 배치된 제 1 배선층(210)은 상기 코어부(100)를 관통하는 비아(150)에 의해 연결된다.
또한, 상기 코어부(100)의 일면에 배치된 제 1 배선층(210)과 절연층(110)의 일면에 배치된 제 2 배선층(220)은 상기 절연층(110)을 관통하는 비아(250)에 의해 연결된다.
상기 비아(150, 250)는 상기 배선층(210, 220)과 동일 물질로 이루어질 수 있으며, 예를 들어, 구리(Cu)를 사용할 수 있으나, 반드시 이에 제한되는 것은 아니며, 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하다.
이때, 도 1a에서는 코어부(100)의 상부 및 하부에 적층되는 하나의 빌드업(build-up) 층을 도시하였으나, 이에 제한되지 않으며, 코어부(100)의 일면에 둘 이상의 빌드업(build-up) 층이 배치될 수 있다.
상기 인쇄회로기판(1000)의 표면에는 최외층의 배선층인 제 2 배선층(220) 중 외부 단자 접속 패드용 배선 패턴이 노출되도록 솔더 레지스트(300)가 배치된다.
노출된 외부 단자 접속 패드용 도체 패턴 상에는 솔더 범프(350)가 배치되며, 상기 솔더 범프(350) 상에 반도체 칩(500)이 실장된다.
도 2 내지 도 4는 본 발명의 다른 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시형태에 따른 인쇄회로기판(1000)은 상기 유리판(10) 상에 내부 회로층(20)이 더 배치된다.
상기 내부 회로층(20)은 배선 패턴, 인덕터, 캐패시터, 저항 등으로 구현될 수 있다. 상기 내부 회로층(20)은 상기 코어부(100)의 일면에 배치된 배선층(210)과 비아(미도시)에 의해 연결될 수 있다.
상기 내부 회로층(20)의 구성을 제외하고, 상술한 본 발명의 실시형태에 따른 인쇄회로기판의 구성과 중복되는 구성은 동일하게 적용될 수 있다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따른 인쇄회로기판(1000)은 상기 유리판(10)과 상기 내부 회로층(20) 사이에 밀착층(21)이 더 배치된다.
상기 밀착층(21)은 상기 유리판(10)과 내부 회로층(20)의 밀착력을 향상시키기 위한 것으로, 유리판(10)과 내부 회로층(20)의 밀착력을 향상시키는 것이라면 제한 없이 적용 가능하며, 예를 들어, 에폭시 수지 등의 수지층일 수 있다.
상기 밀착층(21)의 구성을 제외하고, 상술한 본 발명의 실시형태에 따른 인쇄회로기판의 구성과 중복되는 구성은 동일하게 적용될 수 있다.
도 4를 참조하면, 본 발명의 다른 실시형태에 따른 인쇄회로기판(1000)은 상기 코어부(100)를 관통하는 비아(150)와 유리판(10) 사이에 보호층(155)이 더 배치된다.
상기 보호층(155)은 상기 유리판(10)과 상기 비아(150)의 열팽창 계수의 차이를 완화하기 위한 것으로, 유리판(10)과 비아(150)의 열팽창 계수 차를 완화할 수 있는 것이라면 제한 없이 적용 가능하며, 예를 들어, 티타늄(Ti) 등의 금속층 또는 에폭시 수지 등의 수치층일 수 있다.
상기 보호층(155)의 구성을 제외하고, 상술한 본 발명의 실시형태에 따른 인쇄회로기판의 구성과 중복되는 구성은 동일하게 적용될 수 있다.
인쇄회로기판의 제조방법
도 5a 내지 도 5d는 본 발명의 일 실시형태에 따른 인쇄회로기판의 코어부의 제조 공정을 나타내는 도면이다.
도 5a를 참조하면, 먼저, 유리판(10)을 수지층(12)에 적층한다.
상기 유리판(10)은 예를 들어, 순수 이산화규소(약 100％ SiO2), 소다 석회 유리, 붕규산염 유리, 알루미노 규산염 유리(alumino-silicate glass) 등을 포함할 수 있으며, 상기 규소계 유리 조성들로 한정되는 것이 아니고, 대안적인 유리 재료인 예를 들어, 플루오르 유리, 인산 유리, 칼코겐 유리 등도 사용될 수 있다.
상기 유리판(10)에는 복수의 단위 인쇄회로기판 영역이 설정되며, 상기 단위 인쇄회로기판의 영역 간에는 각각의 단위 인쇄회로기판으로 절단할 때의 절단 영역이 설정될 수 있다.
도 5b를 참조하면, 상기 절단 영역으로부터 소정의 간격을 두고, 상기 유리판(10)의 상면에서 하면으로 관통하는 홈부 홀(31)을 형성한다.
상기 홈부 홀(31)은 상기 유리판(10)의 절단 영역으로부터 소정의 간격을 두고, 상기 유리판(10)의 절단 영역을 따라 연속적으로 형성할 수 있다.
단위 인쇄회로기판으로 절단하는 제조 과정 중에 유리판의 절단 영역에 크랙(crack)이 발생할 수 있는데, 절단 시 발생한 크랙(crack)이 유리판(10)의 내부로 전이되는 것을 방지하기 위하여 유리판(10)의 절단 영역을 따라 홈부 홀(31)을 형성할 수 있다.
상기 홈부 홀(31)의 형성은 기계적 드릴, 레이져 드릴, 샌드 블래스트, 화학적 에칭 등을 사용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 5c를 참조하면, 상기 유리판(10)의 상면에 수지층(11)을 형성한다.
상기 수지층(11)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다.
도 5d를 참조하면, 상기 유리판(10)의 상면에 수지층(11)을 형성한 후 가열 및 압착하여, 상기 유리판(10)의 상면에 수지층(11)을 적층시켜 코어부(100)를 형성하는 동시에, 상기 홈부 홀 내에 수지가 충진되어 홈부(15)를 형성한다.
상기 유리판(10)의 상면에 수지층(11)을 적층함과 동시에 상기 수지층(11)을 형성하는 수지에 의해서 상기 홈부 홀(31) 내에 수지가 충진되기 때문에 상기 홈부(15)를 형성하는 수지는 상기 수지층(11)을 형성하는 수지와 일체를 이룰 수 있다.
본 발명의 일 실시형태는 좁은 폭의 홈부(15)를 형성하더라도 절단 영역에 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있기 때문에 유리판을 덮는 얇은 수지층만으로도 홈부를 수지로 충진할 수 있고, 홈부의 수지 충진성이 개선된다. 또한, 좁은 폭의 홈부(15)를 형성하기 때문에 유리판의 제거 면적이 작아 유리판의 가공 시간이 감소되고, 제조비용을 절감할 수 있으며, 제조 공정에서 판넬(panel) 안정성이 우수할 수 있다.
한편, 상기 수지층(11)을 적층한 후, 상기 코어부(100)에 코어부(100)를 관통하는 비아 홀(32)을 형성할 수 있다.
도 6a 내지 도 6f은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조 공정을 순차적으로 나타내는 도면이다.
도 6a를 참조하면, 상기 비아 홀(32)에 도전성 금속을 충진하여 비아(150)를 형성하고, 코어부(100)의 일면 및 타면에 상기 비아(150)에 의해 연결되는 제 1 배선층(210)을 형성한다.
상기 도전성 금속의 충진 및 제 1 배선층(210)의 형성은 예를 들어, 도금 등의 공정을 적용하여 수행할 수 있으며, 상기 도전성 금속은 전기 전도성이 뛰어난 금속이라면 제한 없이 사용할 수 있고, 예를 들어, 구리(Cu)를 사용할 수 있다.
도 6b를 참조하면, 상기 제 1 배선층(210) 상에 절연층(110)을 형성한다.
상기 절연층(110)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다.
도 6c를 참조하면, 상기 절연층(110)에 절연층(110)을 관통하는 비아 홀(35)을 형성한다.
상기 비아 홀(35)의 형성은 기계적 드릴, 레이져 드릴, 샌드 블래스트 등을 사용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 6d를 참조하면, 상기 비아 홀(35)에 도전성 금속을 충진하여 비아(250)를 형성하고, 상기 절연층(110) 상에 상기 비아(250)에 의해 상기 제 1 배선층(210)과 연결되는 제 2 배선층(220)을 형성한다.
상기 도전성 금속의 충진 및 제 2 배선층(220)의 형성은 예를 들어, 도금 등의 공정을 적용하여 수행할 수 있으며, 상기 도전성 금속은 전기 전도성이 뛰어난 금속이라면 제한 없이 사용할 수 있고, 예를 들어, 구리(Cu)를 사용할 수 있다.
상기 비아(250) 및 제 2 배선층(220)을 형성하는 과정을 반복하여 상기 코어부(100)의 일면에 둘 이상의 빌드업(build-up) 층을 형성할 수 있다.(미도시)
도 6e를 참조하면, 최외층의 배선층인 제 2 배선층(220) 중 외부 단자 접속 패드용 배선 패턴이 노출되도록 솔더 레지스트(300)를 형성하고, 노출된 외부 단자 접속 패드용 도체 패턴 상에 반도체 칩을 실장할 수 있는 솔더 범프(350)를 형성한다.
도 6f를 참조하면, 제조된 적층 기판을 상기 절단 영역(C)을 따라 절단하여 단위 인쇄회로기판(1000)을 형성한다.
이때, 상기 유리판(10) 부분이 절단되고, 상기 유리판(10)은 코어부(100)의 측면으로 노출된다.
상기 단위 인쇄회로기판으로 절단하는 제조 과정 중에 절단 영역(C) 즉, 상기 유리판(10)의 노출면에 크랙(crack)이 발생하여 유리판의 내부로 전이될 수 있는데, 본 발명의 일 실시형태는 상기 유리판(10)의 노출면으로부터 소정의 간격을 두고 상기 홈부(15)를 형성함으로써 유리판을 절단하면서 생긴 크랙(crack)이 유리판의 내부로 전이되는 것을 방지할 수 있게 하였다.
그 외의 특징은 상술한 본 발명의 일 실시형태에 따른 인쇄회로기판의 특징과 동일하므로 여기서는 생략하도록 한다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
10 : 유리판 155 : 보호층
11, 12 : 수지층 210, 220 : 배선층
15 : 홈부 300 : 솔더 레지스트
20 : 내부 회로층 350 : 솔더 범프
21 : 밀착층 500 : 반도체 칩
31 : 홈부 홀 1000 : 인쇄회로기판
32, 35 : 비아 홀
100 : 코어부
110 : 절연층
150, 250 : 비아

Claims (15)

  1. 유리판과, 상기 유리판의 상면 및 하면에 배치된 수지층을 포함하는 코어부; 및
    상기 코어부의 상부 및 하부 중 적어도 하나에 배치된 배선층;을 포함하며,
    상기 유리판의 측면과 내부를 분리하도록 상기 유리판을 관통하는 홈부가 연속적으로 형성된 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 홈부는 수지로 충진된 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 유리판은 상기 코어부의 측면으로 노출되는 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 홈부는 상기 코어부의 측면을 따라 형성된 인쇄회로기판.
  5. 제 2항에 있어서,
    상기 홈부를 충진하는 수지는 상기 수지층을 형성하는 수지와 일체를 이루는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 유리판 상에 배치된 내부 회로층;을 더 포함하는 인쇄회로기판.
  7. 제 6항에 있어서,
    상기 유리판과 내부 회로층 사이에 배치된 밀착층;을 더 포함하는 인쇄회로기판.
  8. 제 1항에 있어서,
    상기 유리판을 관통하는 비아; 및
    상기 유리판과 비아 사이에 배치된 보호층;을 더 포함하는 인쇄회로기판.
  9. 코어부의 상면 및 하면에 배선층 및 절연층이 형성된 인쇄회로기판에 있어서,
    상기 코어부는, 상기 코어부의 측면으로 노출되는 유리판;
    상기 유리판의 상면 및 하면에 배치된 수치층; 및
    상기 유리판의 노출면으로부터 소정의 간격을 두고, 상기 유리판의 상면에서 하면으로 관통하는 홈부;를 포함하고,
    상기 홈부는 상기 코어부의 측면을 따라 연속적으로 형성되고, 수지로 충진된 인쇄회로기판.
  10. 제 9항에 있어서,
    상기 홈부는 상기 코어부의 4 측면을 따라 배치된 인쇄회로기판.
  11. 유리판의 상면 및 하면 중 일면에 수지층을 형성하는 단계;
    상기 유리판의 절단 영역으로부터 소정의 간격을 두고, 상기 유리판의 상면에서 하면으로 관통하는 홈부 홀을 형성하는 단계;
    상기 유리판의 타면에 수지층을 형성하여 코어부를 형성하는 단계;
    상기 코어부의 상부 및 하부 중 적어도 하나에 배선층을 형성하는 단계; 및
    상기 절단 영역을 따라 절단하여 단위 인쇄회로기판을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  12. 제 11항에 있어서,
    상기 홈부 홀을 수지로 충진하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
  13. 제 12항에 있어서,
    상기 홈부 홀을 수지로 충진하는 단계는,
    상기 유리판의 타면에 수지층을 적층하여 상기 수지층의 수지를 홈부 홀에 충진하는 인쇄회로기판의 제조방법.
  14. 제 11항에 있어서,
    상기 절단 영역을 따라 절단하는 단계는,
    상기 유리판 부분을 절단하여 상기 유리판을 상기 코어부의 측면으로 노출시키는 인쇄회로기판의 제조방법.
  15. 제 11항에 있어서,
    상기 홈부 홀을 형성하는 단계는,
    상기 유리판의 절단 영역을 따라 홈부 홀을 형성하는 인쇄회로기판의 제조방법.
KR1020140153186A 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법 KR102281459B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140153186A KR102281459B1 (ko) 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법
JP2015181086A JP6168567B2 (ja) 2014-11-05 2015-09-14 印刷回路基板及びその製造方法
US14/857,817 US20160128186A1 (en) 2014-11-05 2015-09-17 Printed circuit board and method of manufacturing the same
CN201510642475.5A CN105578710B (zh) 2014-11-05 2015-09-30 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140153186A KR102281459B1 (ko) 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160053715A true KR20160053715A (ko) 2016-05-13
KR102281459B1 KR102281459B1 (ko) 2021-07-27

Family

ID=55854372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140153186A KR102281459B1 (ko) 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20160128186A1 (ko)
JP (1) JP6168567B2 (ko)
KR (1) KR102281459B1 (ko)
CN (1) CN105578710B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6743287B2 (ja) * 2017-03-30 2020-08-19 太陽誘電株式会社 配線基板及びその製造方法
CN109148633B (zh) * 2018-10-11 2023-08-25 南京索尔玻璃科技股份有限公司 一种光伏组件用超薄增强型玻璃背板、其制备方法及包含它的光伏组件
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
US20230092740A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Moat protection to prevent crack propagation in glass core substrates or glass interposers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060119A (ja) * 2004-08-23 2006-03-02 Tecnisco Ltd ビアが形成されたガラス基板及びビアの形成方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20120095426A (ko) 2009-12-17 2012-08-28 인텔 코포레이션 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4605499B2 (ja) * 2004-10-28 2011-01-05 富士電機ホールディングス株式会社 有機ｅｌディスプレイの封止構造
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
KR20110030152A (ko) * 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
JP5452195B2 (ja) * 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法
US9049793B2 (en) * 2010-10-08 2015-06-02 Ngk Spark Plug Co., Ltd. Multi-piece-array and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060119A (ja) * 2004-08-23 2006-03-02 Tecnisco Ltd ビアが形成されたガラス基板及びビアの形成方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20120095426A (ko) 2009-12-17 2012-08-28 인텔 코포레이션 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
CN105578710B (zh) 2019-11-05
US20160128186A1 (en) 2016-05-05
KR102281459B1 (ko) 2021-07-27
JP2016092402A (ja) 2016-05-23
JP6168567B2 (ja) 2017-07-26
CN105578710A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
JP6130344B2 (ja) 印刷回路基板
JP6168567B2 (ja) 印刷回路基板及びその製造方法
KR102107037B1 (ko) 인쇄회로기판 및 그 제조방법
KR101580287B1 (ko) 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
KR102538908B1 (ko) 인쇄회로기판 및 그 제조방법
KR102450599B1 (ko) 패키지기판
KR20160149447A (ko) 인쇄회로기판
JP2017073531A (ja) プリント回路基板及びその製造方法
US20150373842A1 (en) Substrate strip, substrate panel, and manufacturing method of substrate strip
TW201444440A (zh) 配線基板及其製造方法
KR20170004260A (ko) 인쇄회로기판 및 그 제조방법
KR102442388B1 (ko) 패키지기판 및 그 제조방법
JP6523039B2 (ja) プリント配線板及びその製造方法
JP2015070169A (ja) 配線基板および配線基板製造方法
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법
CN106998621B (zh) 布线基板
KR20140067723A (ko) 절연층 도통방법
KR20100077935A (ko) 인쇄회로기판 및 그 제조방법
CN105828514A (zh) 布线基板
JP2010010431A (ja) 配線基板
JP2016207764A (ja) 部品内蔵配線基板およびその製造方法
KR20140131499A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant