KR20160149447A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20160149447A
KR20160149447A KR1020150086415A KR20150086415A KR20160149447A KR 20160149447 A KR20160149447 A KR 20160149447A KR 1020150086415 A KR1020150086415 A KR 1020150086415A KR 20150086415 A KR20150086415 A KR 20150086415A KR 20160149447 A KR20160149447 A KR 20160149447A
Authority
KR
South Korea
Prior art keywords
core
glass core
resin layer
glass
printed circuit
Prior art date
Application number
KR1020150086415A
Other languages
English (en)
Other versions
KR102333081B1 (ko
Inventor
김흥규
조석현
권칠우
정율교
김굉식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150086415A priority Critical patent/KR102333081B1/ko
Priority to US15/002,428 priority patent/US20160374198A1/en
Publication of KR20160149447A publication Critical patent/KR20160149447A/ko
Application granted granted Critical
Publication of KR102333081B1 publication Critical patent/KR102333081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Abstract

본 발명은 코어층과 상기 코어층의 양 측에 적층된 빌드업층에 도체 패턴이 다층으로 형성된 인쇄회로기판에 있어서, 상기 코어층은 유리 코어와, 상기 유리 코어의 일면 및 타면에 적층된 수지층으로 형성되며, 상기 코어층은 두께 방향의 중앙을 기준으로 양 측부의 열팽창계수(Coefficient of Thermal Expansion, CTE)가 비대칭으로 형성된 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 {Printed circuit board}
본 발명은 인쇄회로기판에 관한 것이다.
인쇄회로기판이 점차 박판화되면서 인쇄회로기판 제조 시 발생하는 휨과 비틀림 등의 변형이 커지게 된다. 이를 방지하기 위하여 인쇄회로기판의 코어층에 유리판을 매립한 유리 코어 구조가 제안되고 있다.
한국공개특허 제2012-0095426호
본 발명은 열팽창계수(Coefficient of Thermal Expansion, CTE) 차이로 인한 휨(warpage) 발생을 개선한 인쇄회로기판에 관한 것이다.
본 발명의 일 실시형태는 코어층을 이루는 수지층 중 유리 코어의 일면 측에 형성된 수지층의 체적을 유리 코어의 타면 측에 형성된 수지층의 체적보다 크게 형성함으로써 코어층의 두께 방향의 중앙을 기준으로 양 측부의 열팽창계수(CTE)를 비대칭으로 형성한 인쇄회로기판을 제공한다.
본 발명의 일 실시형태에 따르면, 유리 코어 양 측부의 열팽창계수(CTE) 차이로 인한 휨(warpage) 발생을 개선할 수 있다.
도 1은 종래의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 트렌치가 형성된 유리 코어의 평면도이다.
도 4는 본 발명의 다른 실시형태에 따른 홈부가 형성된 유리 코어의 평면도이다.
도 5는 본 발명의 일 실시형태에 따른 유리 코어를 포함하는 코어층의 단면도이다.
도 6 및 도 7은 본 발명의 다른 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
인쇄회로기판
도 1은 종래의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 1을 참조하면, 종래의 일 실시형태에 따른 인쇄회로기판은 코어층(10)에 유리 코어(1)를 포함하고, 유리 코어(1)의 양 면에 수지층(2, 3)이 적층된다. 코어층(10)의 양 측에 빌드업층(11, 12)이 더 형성되며, 코어층(10)과 빌드업층(11, 12)에 도체 패턴(20)이 다층으로 형성된다. 최외층 빌드업층(11, 12)에 형성된 도체 패턴 중 전자부품(예를 들어, 반도체 칩) 탑재용 패드 및 외부 접속 단자용 패드가 노출되도록 솔더 레지스트(15)가 더 형성된다. 노출된 전자부품 탑재용 패드 상에는 솔더 범프가 형성되고, 솔더 범프 상에 전자부품(예를 들어, 반도체 칩)(30)이 실장된다.
반도체 패키지용 인쇄회로기판에 반도체 칩(30)을 실장할 때 높은 온도에 노출되게 되는데, 이때 열팽창계수(CTE)의 차이로 인해 휨(warpage)이 발생한다.
도 1에 도시된 바와 같이, 코어층(10)에 강성이 크고, 열팽창 계수(CTE)가 낮은 유리 코어(1)를 형성하게 되면, 인쇄회로기판 제조 시 고온에서의 휨(warpage) 발생을 감소시킬 수 있다.
그러나, 반도체 칩(30)이 실장된 상태의 반도체 패키지용 인쇄회로기판은 반도체 칩(30)의 존재에 의해 상하부 물질의 열팽창계수(CTE)가 비대칭이 되기 때문에 휨(warpage)이 발생하는 것을 완전히 방지하기는 어려운 문제가 있었다. 즉, 종래의 인쇄회로기판은 인쇄회로기판 자체로는 상하부 물질이 대칭으로 구성되지만, 반도체 칩(30)이 실장된 상태에서는 반도체 칩(30)의 존재에 의해 상하부 물질이 비대칭이 되어 열팽창계수(CTE)가 차이가 나는 문제가 발생한다.
따라서, 온도의 상승 및 하강이 동반되는 반도체 칩(30) 실장을 위한 리플로우(reflow) 진행 시에 반도체 칩(30) 실장에 따른 열팽창계수(CTE)의 차이로 인한 휨(warpage)이 발생하는 것을 완전히 방지하기는 어려웠다.
이에, 본 발명의 일 실시형태는 유리 코어를 포함하는 코어층의 두께 방향의 중앙을 기준으로 양 측부의 열팽창계수(CTE)가 비대칭이 되도록 형성함으로써 반도체 칩이 실장된 상태에서의 열팽창계수(CTE)의 비대칭을 극복하고, 고온에서의 휨(warpage) 발생을 방지하여 상술한 문제를 해결하였다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판(100)은 유리 코어(101)를 포함하는 코어층(110)과, 코어층의 양측에 적층된 빌드업층(111, 112)을 포함하며, 상기 코어층(110)과 빌드업층(111, 112)에 도체 패턴(120)이 다층으로 형성된다. 다층으로 형성된 도체 패턴(120)은 코어층(110)을 관통하는 스루홀(105) 및 빌드업층(111, 112)을 관통하는 비아(125)에 의해 연결된다.
상기 코어층(110)은 유리 코어(101)와, 상기 유리 코어(101)의 일면 및 타면에 적층된 수지층(102, 103)을 포함하는 코어층(110)을 포함한다. 상기 코어층(110)의 두께 방향의 중앙(c)을 기준으로 양 측부의 열팽창계수(CTE)는 비대칭으로 형성된다.
상기 유리 코어(101)는 예를 들어, 순수 이산화규소(약 100％ SiO2), 소다 석회 유리, 붕규산염 유리, 알루미노 규산염 유리(alumino-silicate glass) 등을 포함할 수 있으며, 상기 규소계 유리 조성들로 한정되는 것이 아니고, 대안적인 유리 재료인 예를 들어, 플루오르 유리, 인산 유리, 칼코겐 유리 등도 사용될 수 있다. 또한, 특정 물리적 특성을 갖는 유리를 형성하기 위해 기타 첨가제들을 더 포함할 수 있다. 이러한 첨가제들은 탄산 칼슘(예를 들어, 석회) 및 탄산나트륨(예를 들어, 소다)뿐만 아니라, 마그네슘, 칼슘, 망간, 알루미늄, 납, 붕소, 철, 크롬, 칼륨, 황 및 안티몬과, 이러한 원소들 및 다른 원소들의 탄산염 및/또는 산화물을 포함할 수 있다.
상기 수지층(102, 103) 및 빌드업층(111, 112)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 또한, 상기 수지층(102, 103) 및 빌드업층(111, 112)은 상기 수지에 보강재를 더 포함할 수 있다. 상기 보강재는 예를 들어, 패브릭(fabric) 보강재, 무기 필러 등 일 수 있다. 상기 패브릭(fabric) 보강재는 유리 섬유일 수 있으며, 유리 섬유가 수지에 함침되어 프리프레그(PPG)로 형성될 수 있다.
상기 도체 패턴(120)은 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu)를 사용할 수 있다. 상기 스루홀(105) 및 비아(125)는 상기 도체 패턴(120)과 동일 물질로 이루어질 수 있으며, 예를 들어, 구리(Cu)를 사용할 수 있으나, 반드시 이에 제한되는 것은 아니며, 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하다.
본 발명의 일 실시형태는 상기 코어층(110)을 이루는 수지층(102, 103) 중 상기 유리 코어(101)의 일면 측(ｉ)에 형성된 수지층(102)의 체적이 상기 유리 코어(101)의 타면 측(ｅ)에 형성된 수지층(103)의 체적보다 크게 형성된다. 이에 따라, 코어층(110)의 두께 방향의 중앙(c)을 기준으로 양 측부의 열팽창계수(CTE)가 비대칭으로 형성될 수 있다.
본 발명의 일 실시형태에 따른 인쇄회로기판(100)은 반도체 패키지용 인쇄회로기판으로, 상기 인쇄회로기판(100)의 일면 측은 전자부품(예를 들어, 반도체 칩(30))이 탑재되는 전자부품 탑재용 패드(120ｉ)가 노출되는 전자부품 탑재면이고, 상기 인쇄회로기판(100)의 타면 측은 외부 접속 단자용 패드(120ｅ)가 노출되는 외부 접속 단자 접촉면이다. 최외층 빌드업층(111, 112)에 형성된 도체 패턴 중 전자부품(예를 들어, 반도체 칩(30)) 탑재용 패드(120ｉ) 및 외부 접속 단자용 패드(120ｅ)가 노출되도록 솔더 레지스트(115)가 형성된다.
이때, 상기 코어층(110)을 이루는 수지층(102, 103) 중 상기 전자부품 탑재면 측(ｉ)에 형성된 수지층(102)의 체적을 상기 외부 접속 단자 접촉면 측(ｅ)에 형성된 수지층(103)의 체적보다 크게 형성함으로써 반도체 칩(30)이 실장된 상태에서의 열팽창계수(CTE)의 비대칭 문제를 해결할 수 있다.
즉, 전자부품(예를 들어, 반도체 칩(30))이 실장되는 측에 열팽창계수(CTE)가 큰 수지층(102)의 체적을 더 크게 형성하여 전자부품(예를 들어, 반도체 칩(30))이 실장된 상태에서의 열팽창계수(CTE)가 대칭을 이루도록 한다.
따라서, 온도의 상승 및 하강이 동반되는 반도체 칩(30) 실장을 위한 리플로우(reflow) 진행 시에 열팽창계수(CTE)의 차이로 인한 휨(warpage) 발생을 효과적으로 억제할 수 있다.
본 발명의 일 실시형태는 상기 유리 코어(101)의 일면에 트렌치(150a)를 형성하고, 상기 트렌치(150a)가 유리 코어(101)의 일면 측에 형성된 수지층(102)에 의해 충진된다. 이에 따라, 상기 유리 코어(101)의 일면 측에 형성된 수지층(102)의 체적이 상기 유리 코어(101)의 타면 측에 형성된 수지층(103)의 체적보다 크게 형성된다.
상기 트렌치(150a)가 형성된 유리 코어(101)의 일면 측은 전자부품(예를 들어, 반도체 칩(30)) 탑재 면 측(ｉ)일 수 있다.
도 3은 본 발명의 일 실시형태에 따른 트렌치가 형성된 유리 코어의 평면도이다.
도 3의 (a) 내지 (d)를 참조하면, 다양한 패턴의 트렌치(105a)가 형성된 유리 코어(101)가 도시된다.
도 3의 (a) 내지 (d)에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 상기 트렌치(105a)는 유리 코어(101)의 일면에 있어서 x축 방향 및 y축 방향으로의 직선 형태로 형성될 수 있다. 다만, 이에 반드시 제한되는 것은 아니며, 유리 코어(101)의 일면에 길쭉한 형태로 파인 홈이라면 본 발명의 트렌치(105a)를 의미할 수 있다.
상기 트렌치(105a) 패턴의 형상, 폭, 밀도 등을 조절하여 충진되는 수지층(102)의 체적을 조절할 수 있으며, 이에 따라 코어층(110) 양 측의 열팽창계수(CTE) 차이를 조절할 수 있다.
한편, 도 4는 본 발명의 다른 실시형태에 따른 홈부가 형성된 유리 코어의 평면도이다.
도 4의 (a) 및 (b)를 참조하면, 여러 형상의 홈부(105b)가 형성된 유리 코어(101)가 도시된다.
본 발명의 다른 실시형태는 상기 유리 코어(101)의 일면에 도 4의 (a) 및 (b)에 도시된 바와 같이 홈부(150b)를 형성한다. 상기 홈부(150b)가 유리 코어(101)의 일면 측에 형성된 수지층(102)에 의해 충진되고, 이에 따라, 상기 유리 코어(101)의 일면 측에 형성된 수지층(102)의 체적이 상기 유리 코어(101)의 타면 측에 형성된 수지층(103)의 체적보다 크게 형성된다.
상기 홈부(150b)가 형성된 유리 코어(101)의 일면 측은 전자부품(예를 들어, 반도체 칩(30)) 탑재 면 측(ｉ)일 수 있다.
본 발명의 다른 실시형태에 따른 상기 홈부(150b)는 유리 코어(101)의 일면에 있어서의 형상이 원형, 타원형 및 사각형으로 이루어진 군에서 선택된 어느 하나 이상일 수 있다. 다만, 이에 반드시 제한되는 것은 아니며, 유리 코어(101)의 일면에 특정 형태로 파인 홈이라면 본 발명의 홈부(105b)를 의미할 수 있다.
상기 홈부(105b)의 형상, 면적, 밀도 등을 조절하여 충진되는 수지층(102)의 체적을 조절할 수 있으며, 이에 따라 코어층(110) 양 측의 열팽창계수(CTE) 차이를 조절할 수 있다.
도 5는 본 발명의 일 실시형태에 따른 유리 코어를 포함하는 코어층의 단면도이다.
도 5를 참조하면, 유리 코어(101)의 일면 및 타면에 수지층(102, 103)이 적층되어 코어층(110)을 형성한다.
상기 유리 코어(101)의 일면에는 트렌치(150a)가 형성되며, 상기 트렌치(150a)는 유리 코어(101)의 일면에 형성된 수지층(102)에 의해 충진된다.
이에 따라, 상기 코어층(110)을 이루는 수지층(102, 103) 중 상기 유리 코어(101)의 일면 측에 형성된 수지층(102)의 체적이 상기 유리 코어(101)의 타면 측에 형성된 수지층(103)의 체적보다 커진다.
유리 코어(101)의 일면 측에 열팽창계수(CTE)가 큰 수지층(102)의 체적을 더 크게 형성함으로써 상기 코어층(110)은 두께 방향의 중앙(c)을 기준으로 양 측부의 열팽창계수(CTE)가 비대칭으로 형성된다.
이때, 트렌치(150a)를 형성하여 수지층(102)의 체적을 증가시킨 유리 코어(101)의 일면 측은 전자부품(예를 들어, 반도체 칩(30))이 실장되는 전자부품(예를 들어, 반도체 칩(30)) 탑재 면 측(ｉ)일 수 있다.
도 5에 도시된 열팽창계수(CTE)가 비대칭으로 형성된 코어층(110)의 양측에 빌드업층(111, 112)이 더 형성될 수 있다.
앞서 살펴본 도 2에서는 코어층(110)의 상부 및 하부에 적층되는 하나의 빌드업층(111, 112)을 도시하였으나, 이에 제한되지 않으며, 코어층(110)의 일면에 둘 이상의 빌드업층이 배치될 수 있다.
한편, 코어층(110)의 양측에 형성되는 빌드업층은 대칭적으로 형성되는 것이 일반적이기 때문에 도 5에 도시된 열팽창계수(CTE)가 비대칭으로 형성된 코어층(110)의 양측에 빌드업층이 적층되어 형성된 인쇄회로기판은 두께 방향의 중앙(c)을 기준으로 전자부품 탑재면 측부의 열팽창계수(CTE)가 외부 접속 단자 접촉면 측부의 열팽창계수(CTE)보다 크게 형성될 수 있다.
즉, 전자부품(예를 들어, 반도체 칩(30))이 실장되는 측에 열팽창계수(CTE)가 큰 수지층(102)의 체적을 더 크게 형성하여 전자부품(예를 들어, 반도체 칩(30))이 실장된 상태에서의 열팽창계수(CTE)가 대칭을 이루도록 한다.
따라서, 온도의 상승 및 하강이 동반되는 반도체 칩(30) 실장을 위한 리플로우(reflow) 진행 시에 열팽창계수(CTE)의 차이로 인한 휨(warpage) 발생을 효과적으로 억제할 수 있다.
도 6 및 도 7은 본 발명의 다른 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 6을 참조하면, 본 발명의 다른 실시형태는 상기 코어층(110)을 관통하여 도체 패턴(120)을 연결하는 스루홀(105')이 코어층(110)의 중앙부로 갈수록 직경이 작아지는 모래시계 형상으로 형성된다.
상기 모래시계 형상의 스루홀(150')의 구성을 제외하고, 상술한 본 발명의 실시형태에 따른 인쇄회로기판의 구성과 중복되는 구성은 동일하게 적용될 수 있다.
도 7을 참조하면, 본 발명의 다른 실시형태는 상기 코어층(110)을 관통하여 도체 패턴(120)을 연결하는 스루홀(105')과 유리 코어(101) 사이에 수지 보호부(104)가 더 형성된다.
상기 유리 코어(101)의 내부에 바로 스루홀(105')을 형성할 경우 유리 코어(101)과 스루홀(105')의 밀착력이 떨어질 수 있다. 이에, 도 7에 도시된 바와 같이 상기 유리 코어(101)과 스루홀(105') 사이에 수지 보호부(104)를 형성함으로써 상기 유리 코어(101)와 스루홀(105') 사이에 형성된 수지 보호부(104)에 의해 유리 코어(101)와 스루홀(105')의 밀착력 문제를 개선하여 스루홀(105')의 들뜸을 방지할 수 있다.
또한, 유리 코어(101)의 내부에 바로 스루홀(105')을 형성할 경우 레이져 등을 사용한 홀 가공 시 예를 들어, 유리로 이루어진 유리 코어(101)에 크랙이 발생하는 것을 방지할 수 있다.
상기 유리 코어(101)와 스루홀(105') 사이에 형성된 수지 보호부(104)의 구성을 제외하고, 상술한 본 발명의 실시형태에 따른 인쇄회로기판의 구성과 중복되는 구성은 동일하게 적용될 수 있다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
1, 101 : 유리 코어
2, 3, 102, 103 : 수지층
10, 110 : 코어층
11, 12, 111, 112 : 빌드업층
20, 120 : 도체 패턴
15, 115 : 솔더 레지스트
30 : 반도체 칩
105: 스루홀
125 : 비아
120ｉ : 전자부품 탑재용 패드
120ｅ : 외부 접속 단자용 패드
150a : 트렌치
150b : 홈부

Claims (14)

  1. 코어층과 상기 코어층의 양 측에 적층된 빌드업층에 도체 패턴이 다층으로 형성된 인쇄회로기판에 있어서,
    상기 코어층은 유리 코어와, 상기 유리 코어의 일면 및 타면에 적층된 수지층으로 형성되며,
    상기 코어층은 두께 방향의 중앙을 기준으로 양 측부의 열팽창계수(Coefficient of Thermal Expansion, CTE)가 비대칭으로 형성된 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 코어층을 이루는 수지층 중 상기 유리 코어의 일면 측에 형성된 수지층의 체적이 상기 유리 코어의 타면 측에 형성된 수지층의 체적보다 큰 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 유리 코어의 일면에 트렌치가 형성되며, 상기 트렌치는 상기 유리 코어의 일면 측에 형성된 수지층에 의해 충진된 인쇄회로기판.
  4. 제 3항에 있어서,
    상기 트렌치는 유리 코어의 일면에 있어서 x축 방향 및 y축 방향으로의 직선 형태로 형성된 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 유리 코어의 일면에 홈부가 형성되며, 상기 홈부는 상기 유리 코어의 일면 측에 형성된 수지층에 의해 충진된 인쇄회로기판.
  6. 제 5항에 있어서,
    상기 홈부는 유리 코어의 일면에 있어서의 형상이 원형, 타원형 및 사각형으로 이루어진 군에서 선택된 어느 하나 이상인 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 수지층은 보강재를 포함하는 인쇄회로기판.
  8. 제 1항에 있어서,
    상기 코어층을 관통하는 스루홀; 및
    상기 유리 코어와 스루홀 사이에 형성된 수지 보호부;를 더 포함하는 인쇄회로기판.
  9. 코어층과 상기 코어층의 양 측에 적층된 빌드업층에 도체 패턴이 다층으로 형성된 인쇄회로기판에 있어서,
    상기 코어층은 유리 코어와, 상기 유리 코어의 일면 및 타면에 적층된 수지층으로 형성되며,
    상기 인쇄회로기판의 일면 측은 전자부품이 탑재되는 전자부품 탑재용 패드가 노출되는 전자부품 탑재면이고, 상기 인쇄회로기판의 타면 측은 외부 접속 단자용 패드가 노출되는 외부 접속 단자 접촉면일 때,
    상기 코어층을 이루는 수지층 중 상기 전자부품 탑재면 측에 형성된 수지층의 체적이 상기 외부 접속 단자 접촉면 측에 형성된 수지층의 체적보다 큰 인쇄회로기판.
  10. 제 9항에 있어서,
    상기 유리 코어의 전자부품 탑재면 측의 일면에 트렌치가 형성되며, 상기 트렌치는 전자부품 탑재면 측에 형성된 수지층에 의해 충진된 인쇄회로기판.
  11. 제 9항에 있어서,
    상기 유리 코어의 전자부품 탑재면 측의 일면에 홈부가 형성되며, 상기 홈부는 전자부품 탑재면 측에 형성된 수지층에 의해 충진된 인쇄회로기판.
  12. 제 9항에 있어서,
    상기 인쇄회로기판은 두께 방향의 중앙을 기준으로 전자부품 탑재면 측부의 열팽창계수(Coefficient of Thermal Expansion, CTE)가 외부 접속 단자 접촉면 측부의 열팽창계수(CTE)보다 큰 인쇄회로기판.
  13. 제 9항에 있어서,
    상기 수지층은 보강재를 포함하는 인쇄회로기판.
  14. 제 9항에 있어서,
    상기 코어층을 관통하는 스루홀; 및
    상기 유리 코어와 스루홀 사이에 형성된 수지 보호부;를 더 포함하는 인쇄회로기판.
KR1020150086415A 2015-06-18 2015-06-18 인쇄회로기판 KR102333081B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150086415A KR102333081B1 (ko) 2015-06-18 2015-06-18 인쇄회로기판
US15/002,428 US20160374198A1 (en) 2015-06-18 2016-01-21 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086415A KR102333081B1 (ko) 2015-06-18 2015-06-18 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20160149447A true KR20160149447A (ko) 2016-12-28
KR102333081B1 KR102333081B1 (ko) 2021-12-01

Family

ID=57588782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086415A KR102333081B1 (ko) 2015-06-18 2015-06-18 인쇄회로기판

Country Status (2)

Country Link
US (1) US20160374198A1 (ko)
KR (1) KR102333081B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796840B2 (en) 2017-12-07 2020-10-06 Samsung Electro-Mechanics Co., Ltd. Coil component
WO2022086295A1 (ko) * 2020-10-22 2022-04-28 엘지이노텍 주식회사 회로 기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120095426A (ko) 2009-12-17 2012-08-28 인텔 코포레이션 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법
JP2015090894A (ja) * 2013-11-05 2015-05-11 イビデン株式会社 プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120095426A (ko) 2009-12-17 2012-08-28 인텔 코포레이션 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법
KR101389626B1 (ko) * 2009-12-17 2014-04-29 인텔 코포레이션 집적 회로 장치들을 위한 유리 코어 기판 및 그 제조 방법
JP2015090894A (ja) * 2013-11-05 2015-05-11 イビデン株式会社 プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796840B2 (en) 2017-12-07 2020-10-06 Samsung Electro-Mechanics Co., Ltd. Coil component
WO2022086295A1 (ko) * 2020-10-22 2022-04-28 엘지이노텍 주식회사 회로 기판

Also Published As

Publication number Publication date
US20160374198A1 (en) 2016-12-22
KR102333081B1 (ko) 2021-12-01

Similar Documents

Publication Publication Date Title
KR20160149447A (ko) 인쇄회로기판
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
TWI581681B (zh) 印刷電路板及其製造方法
KR101580287B1 (ko) 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
JP5892388B2 (ja) 樹脂封止型モジュール
JP6168567B2 (ja) 印刷回路基板及びその製造方法
US8742553B2 (en) Printed wiring board
JP2013222745A (ja) 電子部品及びその製造方法
KR102450599B1 (ko) 패키지기판
US8975742B2 (en) Printed wiring board
KR20170004260A (ko) 인쇄회로기판 및 그 제조방법
US20150373842A1 (en) Substrate strip, substrate panel, and manufacturing method of substrate strip
KR102150555B1 (ko) 방열부재 및 이를 구비한 인쇄회로기판
KR20150028031A (ko) 인쇄회로기판
JP2014011289A (ja) 電子部品及び電子部品の製造方法
KR102442388B1 (ko) 패키지기판 및 그 제조방법
KR20150047348A (ko) 인쇄회로기판 및 인쇄회로기판의 휨 제어방법
KR20140078291A (ko) 인쇄회로기판
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법
KR20140131499A (ko) 인쇄회로기판
KR20130110327A (ko) 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법
JP2018081972A (ja) 配線基板
KR20100028956A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2017228745A (ja) 電子装置
KR20160098875A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right