KR20140131499A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20140131499A
KR20140131499A KR20140146368A KR20140146368A KR20140131499A KR 20140131499 A KR20140131499 A KR 20140131499A KR 20140146368 A KR20140146368 A KR 20140146368A KR 20140146368 A KR20140146368 A KR 20140146368A KR 20140131499 A KR20140131499 A KR 20140131499A
Authority
KR
South Korea
Prior art keywords
layer
thermal expansion
filler
coefficient
laminate
Prior art date
Application number
KR20140146368A
Other languages
English (en)
Inventor
조석현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20140146368A priority Critical patent/KR20140131499A/ko
Publication of KR20140131499A publication Critical patent/KR20140131499A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 인쇄회로기판은 회로패턴 사이 및 그 표면에 회로패턴과 유사한 열팽창량을 갖는 충진제를 형성하여, 동일층에서 회로패턴과 열팽창량 차이에 의한 휨 변형을 줄일 수 있다. 또한, 상기 충진제의 일면에는 상기 충진제 보다 낮은 열팽창량을 갖는 적층체를 형성하여, 인쇄회로기판의 전체 열팽창 계수를 낮추고, 보다 낮은 열팽창계수를 가져 흐름성이 거의 없는 절연자재를 용이하게 부착할 수 있도록 구비된다.

Description

인쇄회로기판 {Printed circuit board}
본 발명은 인쇄회로기판에 관한 것이다.
반도체 칩의 고밀도화 및 신호 전달 속도의 고속화에 대응하기 위한 기술로서 기존의 칩 사이즈 패키지(Chip Size Package; CSP) 실장이나 와이어 본딩 실장을 대신하여 반도체를 직접 기판에 실장하는 플립칩(Flip　Chip) 실장 요구가 커지고 있다.
플립칩 실장을 위해서는 고밀도이면서 고신뢰성인 기판이 요구되는데 현실적으로는 반도체의 고밀도화에 기판 사양이 따라가지 못하고 있어 향후의 플립칩 실장의 보급을 위한 차세대 기술 개발이 시급하다. 플립칩 실장 기판에 대한 요구 사양은 일렉트로닉 시장의 고속화, 고도화, 반도체 사양과 밀접하게 관련되어 있으며 회로의 미세화, 고도의 전기 특성, 고신뢰성, 고속 신호 전달 구조 및 고기능화 등 많은 과제를 안고 있다.
종래의 플립칩 실장 인쇄회로기판의 제조 방법은 국내공개특허공보 제 2011-0029469호(2011년 3월 23일 공개)에 기재된 바와 같이, 박형 코어(core) 재료에 쓰루홀(through hole)을 형성한 후, 잉크(plugging ink) 등으로 상기 쓰루홀을 플러깅(plugging)한 다음, 동도금 및 에칭 공정 등을 통해 상기 코어층에 회로를 형성한다.
그리고, 상기와 같이 회로가 형성된 코어층의 양면에 절연층 형성, 마이크로 비아 형성 및 회로 형성을 반복하여 다층 구조의 기판을 제조한다.
여기서, 상기 코어층의 양면에 형성되는 절연층으로 사용하는 재료는 양면 모두 같은 재료로서, 고분자 수지를 베이스로 하여 무기물 필러(filler)를 분산시키거나 유리 포(Glass Cloth)와 고분자 수지를 적층한 것이 사용된다.
그러나 이러한 종래의 인쇄회로기판은 박형 코어를 사용하기 때문에 기판의 강도가 낮아, 기판 상에 솔더를 이용한 칩의 실장시 칩과 기판의 열팽창률 차이로 인해 기판이 휘어지고, 이로 인해 플립 칩 실장 방식 패키지의 신뢰성이 저하될 수 있다.
또한, 상기한 바와 같이 박형 코어를 사용하기 때문에 기판의 강도가 낮아 기판의 상면과 하면에서 동박 회로 부피에 차이가 있을 경우, 솔더 범프 리플로우시 기판의 윗면과 아랫면의 열팽창률 차이로 인해 기판이 휘어짐으로써, 칩의 실장 불량이 발생하는 문제점이 있다.
국내공개특허공보 제 2011-0029469호(2011년 3월 23일 공개)
본 발명의 관점은 상기의 문제점을 해소하기 위해 회로 부피 차이로 인한 휘어짐을 개선한 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 상부와 하부의 열팽창률 차이에 의한 휘어짐을 개선한 인쇄회로기판을 제공하는 데 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은 코어층; 상기 코어층의 상부에 적층 구비된 상부 적층체; 및 상기 코어층의 하부에 적층 구비된 하부 적층체;를 포함하고, 상기 상부 적층체의 평균 열팽창률 총합과 상기 하부 적층체의 평균 열팽창률 총합이 서로 동일한 값을 갖도록 구비된다.
본 발명의 일 실시예에 따른 인쇄회로기판에서 상기 상부 적층체와 상기 하부 적층체는 각각 다수의 층을 포함하고, 상기 다수의 층 각각의 평균 열팽창률은 각 층을 이루는 구성 요소의 열팽창률, 상기 각 층에 대한 상기 구성 요소의 탄성계수, 및 상기 각 층에 대한 상기 구성 요소의 부피 비율에 관련된 것을 특징으로 한다.
본 발명의 일 실시예에 따른 인쇄회로기판에서 상기 상부 적층체와 상기 하부 적층체는 각각 열팽창률을 보정하기 위한 필라가 함유된 적어도 하나의 절연층을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 인쇄회로기판에서 상기 필라는 실리카계의 재질로 이루어지고, 상기 필라는 종류, 크기, 및 함량이 조절되어 상기 절연층에 분산 함유된 것을 특징으로 한다.
본 발명의 일 실시예에 따른 인쇄회로기판에서 상기 코어층은 강성을 갖는 절연층, 또는 절연층의 양면에 동박이 적층된 동박적층판(Copper Clad Lamination)으로 구비되는 것을 특징으로 한다.
한편, 본 발명은 다수의 회로패턴과 상기 회로패턴 사이에 충진된 충진제를 포함한 제 1 층; 상기 제 1 층의 일면에 적층 구비된 제 2 층; 및 상기 제1 층의 타면에 적층 구비되며 전도성 금속 물질로 이루어진 관통홀을 구비하고 있는 절연층;을 포함하고, 상기 제 2 층은 상기 충진제의 열팽창률보다 낮은 열팽창률을 갖는 절연재로 형성되며, 상기 회로패턴은 상기 충진제를 관통한다.
또한, 본 발명은 다수의 회로패턴과 상기 회로패턴 사이에 충진된 충진제를 포함한 제 1 층; 상기 제 1 층의 일면에 적층 구비된 제 2 층; 및 상기 제1 층의 타면에 적층 구비되며 전도성 금속 물질로 이루어진 관통홀을 구비하고 있는 절연층;을 포함하고, 상기 제 2 층은 상기 충진제의 열팽창률보다 낮은 열팽창률을 갖는 절연재로 형성되며, 상기 제2 층의 열팽창률은 상기 충진제의 열팽창률 보다 10% 낮은 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 따른 인쇄회로기판은 회로 부피 차이에 따른 기판 상부와 하부 사이의 열팽창률 차이로 인해 기판의 열처리시 발생하는 휨 변형을 방지할 수 있는 효과가 있다.
본 발명의 실시예에 따른 인쇄회로기판은 상부와 하부의 열팽창률 차이에 의한 휘어짐을 개선할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도.
도 3은 본 발명의 실시예에 따른 인쇄회로기판의 단면도.
도 4는 본 발명의 실시예에 따른 인쇄회로기판의 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
본 발명의 실시예에 따른 인쇄회로기판(100)은 코어층이 없는 코어리스 인쇄회로기판으로, 다수의 회로패턴(121)과 회로패턴(121)들 사이에 구비된 충진제(122)로 이루어진 하부층(120), 및 하부층(120)의 상부면에 구비되고 충진제(122)와 다른 열팽창률을 갖는 절연재질로 형성된 상부층(130)을 포함한다.
충진제(122)는 다수의 회로패턴(121)을 이루는 전도성 금속 물질의 열팽창률과 유사 범위의 열팽창률을 갖는 절연물질로 형성되어, 회로패턴(121)의 열팽창률과 차이로 인한 휨 변형을 방지할 수 있다. 이를 위해, 충진제(122)는 다수의 회로패턴(121)을 이루는 전도성 금속 물질의 열팽창률에 10% 만큼 낮은 열팽창률부터 10% 만큼 높은 열팽창률까지의 범위에서 열팽창률을 갖도록, 내부에 필러(Filler)를 함유할 수 있다.
구체적으로, 충진제(122)는 25℃내지 260℃사이 온도구간에서 열팽창 계수가 10 ~ 20 ppm/℃인 절연재질로 형성된다. 이때, 필러는 예를 들어 SiO2 등과 같은 실리카(silica)계의 재질로 이루어진 필러를 이용할 수 있고, 필러의 크기 및 함량을 조절하여 충진제(122)의 열팽창률을 설정할 수 있다.
상부층(130)은 충진제(122)와 다른 열팽창률, 예를 들어 충진제(122)의 열팽창률보다 10% 만큼 낮은 열팽창률을 갖는 절연재질로 형성될 수 있다.
이와 같은 본 발명의 실시예에 따른 인쇄회로기판(100)은 회로패턴(121)의 열팽창률 차이를 줄이기 위한 필러를 함유한 충진제(122)를 구비한 하부층(120)과 충진제(122)의 열팽창률보다 10% 만큼 낮은 열팽창률을 갖는 상부층(130)에 의해, 하부층(120)과 상부층(130)의 열팽창률의 차이에 의한 휨 변형을 방지할 수 있다.
또한, 선택적으로 도 2에 도시된 본 발명의 실시예에 따른 인쇄회로기판(200)은 충진제(222)가 회로패턴(221)의 일면을 덮는 형태로 구비되어 하부층(220)을 형성하고, 회로패턴(221)의 일면을 덮은 충진제(222)의 상부면에 충진제(222)의 열팽창률보다 예컨대 10% 만큼 낮은 열팽창률을 갖는 상부층(230)을 형성할 수 있다.
이하, 본 발명의 실시예에 따른 인쇄회로기판(300)에 대해 도 3을 참조하여 설명한다. 도 3은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
본 발명의 실시예에 따른 인쇄회로기판(300)은 코어층(310), 상기 코어층(310)의 상부에 적층 구비된 상부 적층체, 및 상기 코어층(310)의 하부에 적층 구비된 하부 적층체를 포함할 수 있다.
예를 들어, 도 3에 도시된 바와 같이 상부 적층체는 상기 코어층(310)의 상부면에 형성되고 다수의 상부 회로 패턴(321)과 다수의 상부 회로 패턴(321)을 둘러싸는 상부 충진제(322)를 포함한 제 1 상부층(320), 및 제 1 상부층(320)의 상부면에 구비되어 상부 충진제(322)의 열팽창률보다 예컨대 10% 만큼 낮은 열팽창률을 갖는 제 2 상부층(330)을 포함할 수 있다.
하부 적층체는 상기 코어층(310)의 하부면에 형성되고 다수의 하부 회로 패턴(341)과 다수의 하부 회로 패턴(341)을 둘러싸는 하부 충진제(342)를 포함한 제 1 하부층(340), 및 제 1 하부층(340)의 하부면에 구비되어 하부 충진제(342)의 열팽창률보다 예컨대 10% 만큼 낮은 열팽창률을 갖는 제 2 하부층(350)을 포함할 수 있다.
물론, 상부 적층체와 하부 적층체는 이에 한정되지 않고, 3층 이상의 회로패턴을 포함한 구조로 적층 구비될 수도 있다.
코어층(310)은 강성을 갖는 절연층, 또는 절연층의 양면에 동박이 적층된 동박적층판(Copper Clad Lamination; CCL)으로 이루어질 수 있다.
특히, 동박적층판은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 동박를 입힌 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박적층판이 사용된다.
유리/에폭시 동박적층판은 유리 섬유 또는 유기재질의 섬유에 에폭시 수지(Epoxy Resin)을 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1 내지 FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 여기서, 이러한 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 유리전이 온도(Tg) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.
제 1 상부층(320)은 다수의 상부 회로 패턴(321)을 포함하고, 제 1 하부층(340)은 다수의 하부 회로 패턴(341)을 포함하는데, 이러한 상부 회로 패턴(321)과 하부 회로 패턴(341)은 각각 제 1 상부층(320)과 제 1 하부층(340)에서 차지하는 부피가 서로 동일하지 않고 다른 경우가 대부분이다.
예컨대, 도 3에서 상부 회로 패턴(321)의 부피가 하부 회로 패턴(341)의 부피보다 작을 수 있다.
이에 따라, 상부 회로 패턴(321)이 포함된 상부 적층체와 하부 회로 패턴(341)이 포함된 하부 적층체는 서로 열팽창률이 다르게 갖게 되어, 서로 다른 열팽창률에 의한 휨(warpage)이 발생할 수 있다.
따라서, 본 발명의 실시예에 따른 인쇄회로기판(300)은 코어층(310)을 기준으로 상부 적층체와 하부 적층체 각각의 평균 열팽창률의 총합이 [수학식 1]에 기재된 바와 같이 서로 동일하도록 대칭된 구조를 갖는다.
Figure pat00001
(CTEH = 상부 적층체를 이루는 각 층의 평균 열팽창률, CTEL = 하부 적층체를 이루는 각 층의 평균 열팽창률)
구체적으로, 아래의 [수학식 2]에 기재된 바와 같이, 상부 회로 패턴(121)을 포함한 제 1 상부 절연층(120)의 평균 열팽창률(CTE120)과 제 2 상부 절연층(130)의 평균 열팽창률(CTE130)의 총합이 하부 회로 패턴(141)을 포함한 제 1 하부 절연층(140)의 평균 열팽창률(CTE140)과 제 2 하부 절연층(150)의 평균 열팽창률(CTE150)의 총합과 동일하도록 보정될 수 있다.
Figure pat00002
이때, 각 층의 평균 열팽창률(CTEL)은 각 층을 이루는 구성 요소에 따라, 예컨대 2개의 구성 요소에 대해 아래의 [수학식 3]으로 표현될 수 있다.
Figure pat00003
여기서,
Figure pat00004
은 층을 이루는 제 1 구성 요소의 열팽창률(ppm/℃), E1 은 제 1 구성요소의 탄성계수(GPa), V1 은 제 1 구성 요소의 부피 비율,
Figure pat00005
는 층을 이루는 제 2 구성 요소의 열팽창률(ppm/℃), E2 는 제 2 구성요소의 탄성계수(GPa), V2 는 제 2 구성 요소의 부피 비율을 나타내고, V1 과 V2 는 V1 + V2 = 1 의 관계를 만족한다.
예를 들어, 제 1 상부층(320)에 대한 평균 열팽창률(CTE120)을 연산하기 위해,
Figure pat00006
은 상부 회로 패턴(121)을 이루는 구리 재질의 열팽창률이고, E1 은 상부 회로 패턴(121)을 이루는 구리 재질의 탄성계수이며, V1 은 제 1 상부층(320)에 대한 상부 회로 패턴(321)의 부피 비율이며,
Figure pat00007
는 제 1 상부층(320)을 이루는 상부 충진제(322)의 열팽창률이며, E2 는 상부 충진제(322)의 탄성계수이며, V2 는 제 1 상부층(320)에 대한 상부 충진제(322)의 부피 비율에 해당한다. 여기서, V1 과 V2 는 제 1 상부층(320)을 기준으로 계산한 비율 값이므로, V1 과 V2 는 V1 + V2 = 1 의 값을 갖는다.
이와 같이 코어층(310)을 기준으로 상부 적층체와 하부 적층체 각각의 평균 열팽창률의 총합이 [수학식 1]에 기재된 바와 같이 서로 동일한 대칭 구조를 갖기 위해, 각 층을 구성하는 충진제(322,342) 또는 절연재의 열팽창률을 설정할 수 있다.
구체적으로, 제 1 상부층(320)의 상부 충진제(322)와 제 1 하부층(340)의 하부 충진제(342) 각각은 열팽창률을 보정하기 위한 필러(Filler)를 함유할 수 있다.
여기서, 필러는 예를 들어 SiO2 등과 같은 실리카(silica)계의 재질로 이루어진 필러를 이용할 수 있다.
물론, 제 2 상부층(330) 또는 제 2 하부층(350)도 또한 선택적으로 내부에 필러를 함유하여 열팽창률을 보정할 수 있다.
이에 따라, 본 발명의 제 3 실시예에 따른 인쇄회로기판(300)은 코어층(310)을 기준으로 상부 적층체와 하부 적층체 각각의 평균 열팽창률의 총합이 서로 동일한 대칭 구조를 갖게 되므로, 열처리 또는 냉각 과정에서 코어층(310)을 기준으로 상부와 하부 사이의 열팽창률 차이로 인해 발생하는 휨 변형을 방지할 수 있다.
또한, 선택적으로 도 4에 도시된 본 발명의 실시예에 따른 인쇄회로기판(400)과 같이 충진제(422,442,462,482)가 회로패턴(421,441,461,481)의 일면을 덮는 형태로 구비되고, 충진제(422,442,462,482)의 열팽창률보다 예컨대 10% 만큼 낮은 열팽창률을 갖는 층(430,450,470,490)을 갖는 다층 구조의 상부 적층체와 하부 적층체를 형성할 수 있다.
따라서, 본 발명의 실시예에 따른 인쇄회로기판은 휨 변형을 방지하여 평탄도를 향상시킴으로써, 칩 등과 같은 각종 부품의 실장 불량율을 감소시켜, 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100,200,300,400: 인쇄회로기판 120,220: 하부층
121,221: 회로 패턴 122,222: 충진제
130,230: 상부층 310: 코어층
320: 제 1 상부층 321: 상부 회로 패턴
322: 상부 충진제 330: 제 2 상부층
340: 제 1 하부층 341: 하부 회로 패턴
342: 하부 충진제 350: 제 2 하부층

Claims (10)

  1. 코어층;
    상기 코어층의 상부에 적층 구비된 상부 적층체; 및
    상기 코어층의 하부에 적층 구비된 하부 적층체;
    를 포함하고,
    상기 상부 적층체는 상기 코어층의 상부면에 형성되고 다수의 상부 회로 패턴과 다수의 상부 회로 패턴을 둘러싸는 상부 충진제를 포함한 제 1 상부층; 및 제 1 상부층의 상부면에 구비되어 상부 충진제의 열팽창률보다 낮은 열팽창률을 갖는 제 2 상부층을 포함하며,
    상기 하부 적층체는 상기 코어층의 하부면에 형성되고 다수의 하부 회로 패턴과 다수의 하부 회로 패턴을 둘러싸는 하부 충진제를 포함한 제 1 하부층; 및 제 1 하부층의 하부면에 구비되어 하부 충진제의 열팽창률보다 낮은 열팽창률을 갖는 제 2 하부층을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 상부 적층체와 상기 하부 적층체는 각각 다수의 층을 포함하고,
    상기 다수의 층 각각의 평균 열팽창률은 각 층을 이루는 구성 요소의 열팽창률, 상기 각 층에 대한 상기 구성 요소의 탄성계수, 및 상기 각 층에 대한 상기 구성 요소의 부피 비율에 관련된 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 상부 적층체와 상기 하부 적층체는 각각 열팽창률을 보정하기 위한 필라가 함유된 적어도 하나의 절연층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 필라는 실리카계의 재질로 이루어지고,
    상기 필라는 종류, 크기, 및 함량이 조절되어 상기 절연층에 분산 함유된 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 코어층은 강성을 갖는 절연층, 또는 절연층의 양면에 동박이 적층된 동박적층판(Copper Clad Lamination)으로 구비되며,
    상기 코어층은 전도성 금속 물질로 이루어진 관통홀을 포함하는 인쇄회로기판.
  6. 다수의 회로패턴과 상기 회로패턴 사이에 충진된 충진제를 포함한 제 1 층;
    상기 제 1 층의 일면에 적층 구비된 제 2 층; 및
    상기 제1 층의 타면에 적층 구비되며 전도성 금속 물질로 이루어진 관통홀을 구비하고 있는 절연층;을 포함하고,
    상기 제 2 층은 상기 충진제의 열팽창률보다 낮은 열팽창률을 갖는 절연재로 형성되며,
    상기 회로패턴은 상기 충진제를 관통하는 인쇄회로기판.
  7. 다수의 회로패턴과 상기 회로패턴 사이에 충진된 충진제를 포함한 제 1 층;
    상기 제 1 층의 일면에 적층 구비된 제 2 층; 및
    상기 제1 층의 타면에 적층 구비되며 전도성 금속 물질로 이루어진 관통홀을 구비하고 있는 절연층;을 포함하고,
    상기 제 2 층은 상기 충진제의 열팽창률보다 낮은 열팽창률을 갖는 절연재로 형성되며,
    상기 제2 층의 열팽창률은 상기 충진제의 열팽창률 보다 10% 낮은 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 상부 회로 패턴은 상기 상부 충진제를 관통하고,
    상기 하부 회로패턴은 상기 하부 충진제를 관통하는 인쇄회로기판.
  9. 청구항 1에 있어서,
    상기 제2 상부층의 열팽창률은 상기 상부 충진제의 열팽창률 보다 10% 낮은 것을 특징으로 하고,
    상기 제2 하부층의 열팽창률은 상기 하부 충진제의 열팽창률 보다 10% 낮은 것을 특징으로 하는 인쇄회로기판.
  10. 청구항 1에 있어서,
    상기 상부 충진제는 상기 상부 회로패턴을 이루는 전도성 금속 물질의 열팽창률에 10% 만큼 낮은 열팽창률부터 상기 상부 회로패턴을 이루는 전도성 금속 물질의 열팽창률에 10% 만큼 높은 열팽창률까지의 범위에서 열팽창률을 갖는 것을 특징으로 하는 인쇄회로기판.
KR20140146368A 2014-10-27 2014-10-27 인쇄회로기판 KR20140131499A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140146368A KR20140131499A (ko) 2014-10-27 2014-10-27 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140146368A KR20140131499A (ko) 2014-10-27 2014-10-27 인쇄회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147506A Division KR20140078291A (ko) 2012-12-17 2012-12-17 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20140131499A true KR20140131499A (ko) 2014-11-13

Family

ID=52452907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140146368A KR20140131499A (ko) 2014-10-27 2014-10-27 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20140131499A (ko)

Similar Documents

Publication Publication Date Title
US9538642B2 (en) Wiring board and method for manufacturing the same
US9474158B2 (en) Printed wiring board
KR100788213B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP4783843B2 (ja) 電子部品内蔵型プリント基板
US20100224397A1 (en) Wiring board and method for manufacturing the same
CN106328607B (zh) 半导体器件及其制造方法
US9048229B2 (en) Printed wiring board
KR20130028861A (ko) 배선 기판 및 그 제조 방법
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
TW201534188A (zh) 印刷電路板及其製造方法
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP6168567B2 (ja) 印刷回路基板及びその製造方法
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
US8975742B2 (en) Printed wiring board
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR20140078291A (ko) 인쇄회로기판
KR20140131499A (ko) 인쇄회로기판
US10111335B2 (en) Printed wiring board
KR100975927B1 (ko) 패키지 기판 제조방법
KR20100028209A (ko) 인쇄회로기판
KR20130136248A (ko) 인쇄회로기판
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
KR20170067459A (ko) 패키지기판
JP2009111332A (ja) 印刷回路基板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application