KR20130136248A - 인쇄회로기판 - Google Patents

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 상하부 회로층의 열팽창율을 균일하게 하기 위하여, 코어층; 상기 코어층의 일면에 형성되고, 회로패턴과 이를 복개하는 절연층, 그리고 상기 절연층 상면에 구비된 휨 방지층으로 구성된 제1 회로층; 및 상기 코어층의 타면에 형성되고, 회로패턴과 이를 복개하는 절연층으로 구성된 제2 회로층;을 포함하는 인쇄회기판을 제시한다.

Description

인쇄회로기판{THE PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는, 상하부 구조가 서로 다른 양면 인쇄회로기판에 관한 것이다.

인쇄회로기판(Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.

이러한 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB, 그리고 회로 패턴을 다층으로 배선한 다층 인쇄회로기판(multi layered board, MLB)이 있다.

과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 인쇄회로기판 또는 다층인쇄회로기판을 사용하는 것이 일반적이다.

양면 인쇄회로기판은 코어층(core layer)을 중심으로 코어층 상하방향으로 순차적으로 적층된 회로 패턴과 절연층을 포함할 수 있다. 이때, 코어층의 상부면에 형성된 회로패턴은 하부면에 형성된 회로패턴에 비해 복잡한 패턴 구조를 갖는다.

즉, 통상 반도체 칩이 실장되는 상부면은 주로 신호 전달을 위한 회로 패턴을 포함하고, 하부면은 파워 또는 그라운드를 위한 회로 패턴을 포함한다. 이에 따라, 코어층 상부면은 하부면에 비해 회로패턴을 구성하는 금속, 예를 들어, 구리(Cu)의 잔존량이 적다.

일반적으로, 구리의 열팽창 계수(Coefficient of Thermal Expansion;CTE)는 17ppm/℃ 이고, 절연층을 구성하는 절연수지의 열팽창 계수는 11ppm/℃ 이하로 구리에 비해 낮으므로 코어층 상부면의 열팽창율은 하부면보다 작다. 이로 인하여, 반도체 칩 실장시 고온의 리플로우(Reflow) 동안 구리 잔존량이 적은 기판의 상부면쪽으로 기판의 휨(warpage)이 발생하게 된다.

인쇄회로기판의 휨 문제는 반도체 칩과 기판간의 접합 불량 또는 기판과 메인보드 기판간의 접합불량을 야기할 수 있어, 제품의 신뢰성을 저하시킬 뿐만 아니라 양산성을 저하시키는 요인이 될 수 있다.

이와 관련하여, 대한민국특허청 공개특허공보에 게재된 공개번호 제 10-2000-0075058호(이하, 선행기술문헌)에서는, 절연층; 상기 절연층의 일면에 형성된 제1회로; 상기 절연층의 다른 면에 제1회로 보다 넓은 면적으로 형성된 제2회로; 및 상기 제2회로의 일부가 절개되어 열처리시 회로의 열팽창에 의해 기판이 휘는 것을 방지하는 절개부위로 구성된 인쇄회로기판을 제안하고 있다.

그러나, 선행기술문헌에서 제시된 인쇄회로기판의 경우, 상하부의 열팽창 계수 차이를 고려하여 그 차이를 보상할 수 있는 크기만큼 제2회로의 일부를 절개해야하므로, 상하부의 수축률을 균일화하는 과정이 복잡하고, 한편으로는, 제2회로의 일부만을 절개하므로 기판 전면(全面)으로 볼 때 수축률 편차가 나타날 수 있는 ㄷ단점이 있다.

특허문헌 : 대한민국 공개특허공보 제 10-2000-0075058호

본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 열팽창 계수가 높은 절연층을 추가 적층함으로써, 보다 용이하게 기판의 휨 현상을 방지할 수 있는 인쇄회로기판을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 코어층; 상기 코어층의 일면에 형성되고, 회로패턴과 이를 복개하는 절연층, 그리고 상기 절연층 상면에 구비된 휨 방지층으로 구성된 제1 회로층; 및 상기 코어층의 타면에 형성되고, 회로패턴과 이를 복개하는 절연층으로 구성된 제2 회로층;을 포함하는, 인쇄회기판을 제공한다.

또한, 상기 제1 회로층 및/또는 제2 회로층 상에 형성된 외층 회로패턴;을 더 포함하는, 인쇄회기판을 제공한다.

또한, 상기 제1 회로층의 회로패턴과 상기 제1 회로층 상에 형성된 외층 회로패턴은 신호 전달을 위한 패턴으로 사용되고, 상기 제2 회로층의 회로패턴과 상기 제2 회로층 상에 형성된 외층 회로패턴은 파워 또는 그라운드를 위한 패턴으로 사용되는, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층과 상기 절연층의 열팽창 계수가 서로 다른, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층은, 상기 절연층보다 열팽창 계수가 큰, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층의 열팽창 계수는 17ppm/℃ 이상인, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층은, 순수 레진(pure resin)으로 이루어지는, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층의 두께는 휨 방지층의 열팽창 계수에 따라 결정되는, 인쇄회기판을 제공한다.

또한, 상기 휨 방지층의 두께는 2um 이상인, 인쇄회기판을 제공한다.

또한, 상기 제1 회로층 및/또는 제2 회로층은 적어도 하나 이상인, 인쇄회기판을 제공한다.

또한, 상기 제1 회로층이 적어도 둘 이상인 경우, 상기 휨 방지층은 제1 회로층 각각에 모두 구비되거나 일부 제1 회로층에만 구비된, 인쇄회기판을 제공한다.

본 발명에 따른 인쇄회로기판에 따르면, 열팽창율이 낮은 일면에 높은 열팽창 계수를 갖는 휨 방지층을 구비하여 코어층 상하부의 열팽창율을 균일화하고, 이에 따라 기판의 휨 현상을 방지할 수 있다.

도 1은 본 발명에 따른 인쇄회로기판의 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.

도 1은 본 발명에 따른 인쇄회로기판(100)의 단면도이다.

도 1을 참조하면, 본 발명에 따른 인쇄회로기판(100)은 코어층(110)과, 상기 코어층(110)을 중심으로 상기 코어층(110)의 상부에 적층된 제1 회로층(120)과, 하부에 적층된 제2 회로층(130)을 포함할 수 있다.

여기에서 상기 제1 회로층(120) 및 제2 회로층(130)의 적층 방향은 하나의 일례를 든 것으로, 예를 들어, 도 1에 도시된 것과 반대로, 상기 제1 회로층(120)은 상기 코어층(110)의 하부에 적층될 수 있고, 상기 제2 회로층(130)은 상기 코어층(110)의 상부에 적층될 수 있음은 물론이다.

그리고, 본 발명에 따른 인쇄회로기판(100)은 상기 제1 회로층(120) 상에 적층된 외층 회로패턴(140)과 제2 회로층(130) 상에 적층된 외층 회로패턴(150)을 더 포함할 수 있다. 상기 외층 회로패턴은 비아를 통해 각 회로층의 회로패턴과 전기적으로 접속될 수 있다.

또한, 상기 외층 회로패턴(140,150)을 외부 환경으로부터 보호하기 위하여, 상기 외층 회로패턴(140,150)을 복개하는 솔더 레지스트층(160,170)을 추가로 포함할 수 있다.

상기 제2 회로층(130)은 회로패턴(131)과 이를 복개하는 절연층(132)으로 구성될 수 있다. 즉, 상기 회로패턴(131)은 상기 코어층(110)의 일면에 접합·형성되어 내층 회로패턴을 구성하고, 비아(133)을 통해 상기 외층 회로패턴(150)과 전기적으로 접속된다.

상기 절연층(132)으로 프리프레그(prepreg)를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 이외에도, 상기 절연층(132)은 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 회로패턴(131)과 외층 회로패턴(150)은 전기전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 이루어질 수 있다.

상기 제2 회로층(130)의 회로패턴(131)과 외층 회로패턴(150)은 파워 선로 또는 전체 회로의 그라운드를 위한 선로로 사용될 수 있다. 이에 따라, 상기 코어층(110) 일면과 상기 절연층(130) 상면에 도금된 금속층(예를 들어, 구리)을 패터닝하여 상기 회로패턴(131)과 외층 회로패턴(150) 형성시 식각되는 부분이 적고, 이에 따라, 상기 코어층(110) 하부는 구리 잔존량이 많다.

상기 제1 회로층(120)은 상기 제2 회로층(130)과 마찬가지로, 회로패턴(121)과 이를 복개하는 절연층(122)으로 구성될 수 있다. 상기 회로패턴(121)은 상기 코어층(110)의 타면에 접합·형성되어 내층 회로패턴을 구성하고, 비아(124)를 통해 상기 외층 회로패턴(140)과 전기적으로 접속된다.

상기 외층 회로패턴(140)의 일부는 범프(bump)를 통해 반도체 칩이 실장되는패드가 될 수 있다. 따라서, 반도체 칩이 실장될 부위의 상기 솔더 레지스트층(170)은 개구되어 상기 외층 회로패턴(140) 일부가 외부로 노출될 수 있다.

이와 같이, 반도체 칩과 외부 연결되는 상기 제1 회로층(120)의 회로패턴(121)과 외층 회로패턴(140)은 반도체 칩과의 신호 전달이 이루어지는 선로로 사용될 수 있다. 이에 따라, 상기 코어층(110) 일면과 상기 절연층(130) 상면에 도금된 금속층(예를 들어, 구리)을 패터닝하여 상기 회로 패턴(121)과 외층 회로패턴(140) 형성시 식각되는 부분이 많고, 이에 따라, 상기 코어층(110)의 상부의 구리 잔존량은 하부에 비해 적다.

일반적으로, 상기 절연층(122,132)을 구성하는 절연수지는 11ppm/℃ 이하의 낮은 열팽창 계수(Coefficient of Thermal Expansion;CTE)를 갖고, 상기 회로 패턴(121,131)과 외층 회로패턴(140,150)을 구성하는 금속, 예를 들어, 구리는 17ppm/℃ 이상의 높은 의 열팽창 계수를 가지므로, 구리 잔존량이 제2 회로층(130)은 상기 제1 회로층(120)에 비해 높은 열팽창율을 갖는다.

이와 같이 서로 다른 상기 제1 회로층(120)과 제2 회로층(130)의 열팽창율을 균일화하기 위해, 본 발명에 따른 인쇄회로기판(100)은 열팽창율이 낮은 상기 제1 회로층(120)의 절연층(122) 상에 접합된 휨 방지층(123)을 추가로 포함한다.

이러한 상기 휨 방지층(123)은 순수 레진(pure resin)으로 구성될 수 있다. 예를 들어, 상기 휨 방지층(123)은 비소페놀 수지, 비닐에스테르 수지, 에폭시 수지 또는 폴리우레탄 수지뿐만 아니라, 오르토프탈산, 이소프탈산, 테레프탈산 또는 테트라히드로프탈린산 등을 기초로 하는 폴리에스테르 수지 중 어느 하나 이상을 포함할 수 있다.

상기 제1 회로층(120)의 낮은 열팽창율을 보상하기 위해, 상기 휨 방지층(123)은 상기 절연층(122)보다 더 높은 열팽창 계수를 갖는다. 구체적으로, 상기 휨 방지층(123)의 열팽창 계수는 17ppm/℃ 이상인 것이 바람직하다.

상기 휨 방지층(123)의 열팽창 계수의 범위를 17ppm/℃ 이상으로 설정한 것은 일반적인 구리의 열패창 계수를 고려한 수치로써 상기 휨 방지층(123)의 열팽창 계수가 반드시 상기 범위에 한정되는 것은 아니고, 절연층과 회로패턴을 구성하는 재질의 열팽창 계수에 따라 다양하게 설정될 수 있다.

또한, 상기 휨 방지층(123)의 두께는 휨 방지층(123)의 열팽창 계수에 따라 조절될 수 있다. 구체적으로, 절연층의 재질로 11ppm/℃의 Low CTE 프리프레그를 사용되고 회로패턴의 재질로 17ppm/℃의 구리가 사용되는 경우, 전술한 바와 같이, 상기 휨 방지층(123)은 17ppm/℃ 이상의 열팽창 계수를 갖는 것이 바람직하므로 상기 휨 방지층(123)의 두께는 2um 이상이 될 수 있다.

이와 같이 상기 제2 회로층(130)에 비해 열팽창율이 낮은 상기 제1 회로층(120)의 절연층(122) 상에 높은 열팽창 계수를 갖는 휨 방지층(123)이 구비됨으로써, 상기 제1 회로층(120)과 제2 회로층(130)의 열팽창율이 균일화되고, 이에 따라, 고온의 리플로우(Reflow) 동안 기판의 휨(warpage) 현상이 현저히 저감된다.

특히, 이러한 본 발명에 따른 인쇄회로기판에서의 휨 방지 효과는, 최근 그 사용이 증가하고 있는 11ppm/℃ 이하의 낮은 열팽창 계수를 갖는 프리프레그 재질의 인쇄회로기판에서 크게 나타날 수 있다. 프리프레그의 열팽창 계수가 낮을수록 구리 잔존량 차이에 따른 코어층 상,하부의 열팽창율 편차가 더욱 커지기 때문이다.

한편, 본 발명의 실시예에서 상기 제1 회로층(120)과 제2 회로층(130)이 각각 하나인 것을 예시하였으나 반드시 이에 한정되는 것은 아니고, 상기 제1 회로층(120) 및/또는 제2 회로층(130)은 빌드업 공정에 따라 둘 이상의 다수의 층으로 구성될 수 있다. 상기 제1 회로층(120)이 다수의 층으로 구성되는 경우, 상기 휨 방지층(123)은 제1 회로층 각각에 모두 구비되거나, 일부 제1 회로층에만 구비될 수 있다.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

100 : 본 발명에 따른 인쇄회로기판
110 : 코어층
120 : 제1 회로층
130 : 제2 회로층
121, 131, 140, 150 : 회로패턴
122, 132 : 절연층
123 : 휨 방지층
160, 170 : 솔더 레지스트층

Claims (11)

1. 코어층;
   상기 코어층의 일면에 형성되고, 회로패턴과 이를 복개하는 절연층, 그리고 상기 절연층 상면에 구비된 휨 방지층으로 구성된 제1 회로층; 및
   상기 코어층의 타면에 형성되고, 회로패턴과 이를 복개하는 절연층으로 구성된 제2 회로층;
   을 포함하는,
   인쇄회기판.
   
2. 제 1 항에 있어서,
   상기 제1 회로층 및/또는 제2 회로층 상에 형성된 외층 회로패턴;
   을 더 포함하는,
   인쇄회기판.
   
3. 제 2 항에 있어서,
   상기 제1 회로층의 회로패턴과 상기 제1 회로층 상에 형성된 외층 회로패턴은 반도체 칩과의 신호 전달을 위한 선로로 사용되고,
   상기 제2 회로층의 회로패턴과 상기 제2 회로층 상에 형성된 외층 회로패턴은 파워 또는 그라운드를 위한 선로로 사용되는,
   인쇄회기판.
   
4. 제 1 항에 있어서,
   상기 휨 방지층과 상기 절연층의 열팽창 계수가 서로 다른,
   인쇄회기판.
   
5. 제 4 항에 있어서,
   상기 휨 방지층은,
   상기 절연층보다 열팽창 계수가 큰,
   인쇄회기판.
   
6. 제 5 항에 있어서,
   상기 휨 방지층의 열팽창 계수는 17ppm/℃ 이상인,
   인쇄회기판.
   
7. 제 1 항에 있어서,
   상기 휨 방지층은,
   순수 레진(pure resin)으로 이루어지는,
   인쇄회기판.
   
8. 제 1 항에 있어서,
   상기 휨 방지층의 두께는 휨 방지층의 열팽창 계수에 따라 결정되는,
   인쇄회기판.
   
9. 제 8 항에 있어서,
   상기 휨 방지층의 두께는 2um 이상인,
   인쇄회기판.
   
10. 제 1 항에 있어서,
    상기 제1 회로층 및/또는 제2 회로층은 적어도 하나 이상인,
    인쇄회기판.
    
11. 제 10 항에 있어서,
    상기 제1 회로층이 적어도 둘 이상인 경우, 상기 휨 방지층은 제1 회로층 각각에 모두 구비되거나 일부 제1 회로층에만 구비된,
    인쇄회기판.
    

Images