KR101211712B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101211712B1
KR101211712B1 KR1020100064943A KR20100064943A KR101211712B1 KR 101211712 B1 KR101211712 B1 KR 101211712B1 KR 1020100064943 A KR1020100064943 A KR 1020100064943A KR 20100064943 A KR20100064943 A KR 20100064943A KR 101211712 B1 KR101211712 B1 KR 101211712B1
Authority
KR
South Korea
Prior art keywords
metal
insulating layer
layer
circuit pattern
pattern
Prior art date
Application number
KR1020100064943A
Other languages
English (en)
Other versions
KR20120004210A (ko
Inventor
황정호
임성배
임영준
김재윤
윤혜선
김호범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064943A priority Critical patent/KR101211712B1/ko
Publication of KR20120004210A publication Critical patent/KR20120004210A/ko
Application granted granted Critical
Publication of KR101211712B1 publication Critical patent/KR101211712B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조공정 및 이에 따른 인쇄회로기판의 구조에 관한 것으로, 특히 제조공정은 제1금속층 상에 내부회로패턴을 형성하는 1단계와 상기 내부회로패턴을 매립하는 제1절연층 및 제2금속층을 적층하는 2단계, 상기 1절연층을 가공하여 금속범프를 형성하는 3단계, 및 상기 제1금속층을 패터닝하여 외부회로패턴을 형성하는 4단계를 포함하여 이루어진다.
본 발명에 따르면, 절연층에 삽입되는 회로와 외부로 노출되는 회로가 동시에 구현되는 인쇄회로기판을 제공하여, 내부로 삽입되는 회로패턴 만큼의 절연층의 두께를 확보할 수 있어, 전체적으로 인쇄회로기판의 강성(Stiffness)도를 확보하여 경박한 제품을 제조함에 따른 공정상의 난점을 극복함은 물론, 보강금속패턴을 더 구비하는 경우 기판의 강성도를 더욱 강화할 수 있어 신뢰성 있는 인쇄회로기판을 제조할 수 있는 제조방법 및 그에 따른 구조물을 제공하는 데 있다.

Description

인쇄회로기판 및 그 제조방법{PCB and Fabricaring method of the same}
본 발명은 인쇄회로기판의 제조방법 및 그에 따른 인쇄회로기판의 구조에 관한 것이다.
인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다.
도 1을 참조하면, 도 1은 종래의 인쇄회로기판의 구조와 이에 실장되는 전자소자칩의 패키징구조를 도시한 것이다.
종래의 인쇄회로기판은 기본적으로 절연층(10)의 상부면과 하부면에 각각의 회로패턴(20, 40)을 구비하고, 상기 회로패턴을 보호하기 위한 보호층(30)을 구비하고 있다. 아울러 상기 회로패턴(20, 40)은 전기적 접속의 신뢰성을 향상하기 위한 도금층(21)을 구비할 수 이으며, 나아가 층간 전기적 연결을 위하여 비아홀(20)을 구비하고 있다. 특히, 상기 회로패턴(21)은 추후 전자소자칩(60)과 와이어(50)를 통한 본딩을 통해 전기적 접속을 이루게 된다.
그러나 경박 단소화를 지향하는 최근 인쇄회로기판의 개발 추세에서는 전체의 두께를 일정한 두께(이를 테면, 전체 두께 100um)로 맞추기 위해서 A 영역의 자제를 일정한 한도 이상의 두께(이를 테면, 40um) 이내로 사용하여야 하는 문제로 제작함에 따라 필요한 강성도를 확보하지 못하여 생산라인에서의 작업성 확보가 어려우며, 이에 따라 경박한 제품을 만드는데에도 한계를 가져오고 있다.
본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 절연층에 삽입되는 회로와 외부로 노출되는 회로가 동시에 구현되는 인쇄회로기판을 제공하여 인쇄회로기판의 강성(Stiffness)도를 확보하여 경박한 제품을 제조함에 따른 공정상의 난점을 극복함은 물론, 보강금속패턴을 더 구비하는 경우 기판의 강성도를 더욱 강화할 수 있어 신뢰성있는 인쇄회로기판을 제공하는 효과가 있다.
상술한 과제를 해결하기 위하여 본 발명은 제1금속층 상에 내부회로패턴을 형성하는 1단계; 상기 내부회로패턴을 매립하는 제1절연층 및 제2금속층을 적층하는 2단계; 상기 1절연층을 가공하여 금속범프를 형성하는 3단계; 상기 제1금속층을 패터닝하여 외부회로패턴을 형성하는 4단계;를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.
특히, 이 경우 상기 1단계는, a1) 절연층의 양면에 금속층을 구비한 캐리어보드 상에 제1금속층을 형성하는 단계; a2) 상기 제1금속층에 드라이필름레지스트를 적층 및 회로영역을 패터닝하는 단계; a3) 상기 회로영역에 금속물질을 충진하여 내부회로패턴을 형성하는 단계;를 포함하여 구성될 수 있다.
아울러, 상술한 제조 단계 중, 상기 3단계는, 상기 제1절연층 및 제2금속층을 상기 내부회로패턴 영역이 노출될때 까지 가공하여 금속범프영역을 형성하고, 상기 금속범프 영역에 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 공정으로 수행될 수 있다.
또한, 상기 4단계 이후에, 상기 캐리어보드를 분리하고, 상기 제1금속층을 패터닝하여 보강금속패턴을 형성하는 5단계를 더 포함하여 구성될 수 있다. 이 경우 상기 5단계는, 상기 내부회로패턴의 일면이 절연층의 표면에 노출되도록 제1금속층을 제거하고, 상기 노출되는 내부회로패턴의 이외의 개소에 선택적으로 보강금속패턴을 형성하는 단계로 구성하는 것도 가능하다.
아울러, 상술한 제조공정에서는 상기 외부회로패턴 또는 상기 내부회로패턴의 노출 표면의 일부를 선택적으로 커버하는 솔더레지스트 층을 형성하는 단계를 더 포함하여 구현할 수도 있다.
특히, 상기 노출되는 외부 또는 내부회로패턴 상에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층의 도금처리공정을 수행하는 단계를 더 포함하도록 구현할 수도 있다.
상술한 제조공정에 따라 제조되는 인쇄회로기판은 다음과 같은 구조로 구현될 수 있다.
구체적으로, 동일 절연층의 표면에 형성되는 외부회로패턴;과 상기 절연층의 타면의 표면내측에 매립구조로 형성되는 내부회로패턴; 및 상기 내부 및 외부 회로패턴을 전기적으로 연결하는 금속범프;를 포함하여 구성될 수 있다.
또한, 상기 내부회로패턴의 일표면은 상기 절연층의 외부로 노출되는 구조로 구현될 수 있으며, 상기 외부회로패턴 또는 상기 내부회로패턴의 노출 표면의 일부를 선택적으로 커버하는 솔더레지스트 층을 더 포함하며, 상기 외부 및 내부회로패턴의 노출표면에는, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층의 표면처리층이 더 형성되도록 구현할 수 있다.
특히, 상술한 구조의 인쇄회로기판의 상기 내부회로패턴이 매립된 절연층의 타면의 일부 영역에는, 상기 절연층의 외부표면에 보강금속패턴층이 더 형성되는 구조로 구현할 수 있다.
본 발명에 따르면, 절연층에 삽입되는 회로와 외부로 노출되는 회로가 동시에 구현되는 인쇄회로기판을 제공하여, 내부로 삽입되는 회로패턴 만큼의 절연층의 두께를 확보할 수 있어, 전체적으로 인쇄회로기판의 강성(Stiffness)도를 확보하여 경박한 제품을 제조함에 따른 공정상의 난점을 극복함은 물론, 보강금속패턴을 더 구비하는 경우 기판의 강성도를 더욱 강화할 수 있어 신뢰성 있는 인쇄회로기판을 제조할 수 있는 제조방법 및 그에 따른 구조물을 제공하는 데 있다.
도 1은 종래의 인쇄회로기판의 구조를 도시한 개념도이다.
도 2a는 본 발명에 따른 인쇄회로기판의 제조공정 순서도이다.
도 2b는 본 발명에 따른 인쇄회로기판의 제조공정도이다.
도 3은 본 발명에 따른 인쇄회로기판의 구조를 도시한 요부 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 특정한 두께를 가지는 인쇄회로기판의 제조방식에서 원하는 두께의 최종 제품을 만들기 위해 이용되는 절연층의 한계 두께의 범위를 회로패턴층 중 하나를 매립하는 형태로 형성하여 전체적으로 인쇄회로기판의 강성(Stiffness)도를 확보하여 경박한 제품을 제조함에 따른 공정상의 난점을 극복함은 물론, 보강금속패턴을 더 구비하는 경우 기판의 강성도를 더욱 강화할 수 있는 기술을 제공하는 것을 요지로 한다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조 순서도 및 공정도를 도시한 것이다.
구체적으로는, 본 발명에 따른 제조공정은 제1금속층 상에 내부회로패턴을 형성하는 1단계와 상기 내부회로패턴을 매립하는 제1절연층 및 제2금속층을 적층하는 2단계, 상기 1절연층을 가공하여 금속범프를 형성하는 3단계 및 상기 제1금속층을 패터닝하여 외부회로패턴을 형성하는 4단계를 포함하여 이루어진다.
본 공정은 제1금속층상에서 수행되는 공정으로 진행될 수 있으나, 본 실시예에서는 캐리어보드를 이용하여 양면공정으로 수행되는 것을 일례로 설명하기로 한다.
도 2b에 도시된 바와 같이, 상기 1단계는, 절연층(110)의 양면에 동박층(111)이 형성된 캐리어보드 상에 제1금속층(120)을 형성하고, 상기 제1금속층 상에 드라이필름레지스트(130)을 적층하고 패터닝한다(S 1단계). 이후 상기 패터닝된 드라이필름레지스트(130) 상에 금속물질을 충진하여 내부회로패턴(140)을 형성한다. 이 경우 상기 내부회로패턴(140)의 형성을 위한 물질은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다(S 2단계).
이후, 상기 내부회로패턴(140) 상에 제1절연층(150) 및 제2금속층(160)을 적층하는 2단계가 수행된다(S 3).
이후, 3단계의 공정에서 상기 제1절연층(150) 및 제2금속층(160)을 상기 내부회로패턴 영역이 노출될때 까지 가공하여 금속범프영역을 형성하고, 상기 금속범프 영역에 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하여 금속범프(170)을 형성한다(S 4단계).
이후, 캐리어보드(110, 111)를 제거한다(S 5단계).
그리고, 단위 기판에서 제2금속층(160)을 패터닝하여 외부회로패턴(171)을 형성한다. 즉, 이와 같은 공정을 수행하는 경우, 상기 절연층(150)의 외부표면에는 외부회로패턴(171)이 형성되며, 절연층의 하부 표면에는 매립되는 구조의 내부회로패턴이 형성되게 된다. 따라서 종래의 인쇄회로기판의 구조와는 달리 내부회로패턴이 절연층의 내부에 매립되는 두께만큼의 전체 두께를 줄일 수 있게 된다.
아울러, 상기 제1금속층(120)을 선택적으로 제거하여 보강금속패턴층(121)을 형성한다. 이러한 보강금속패턴층(121)은 전체적인 인쇄회로기판의 강성도를 확보할 수 있게 할 수 있다. 아울러 필요에 따라서는 보강금속패턴층(121)을 회로패턴으로 활용하는 것도 가능함은 물론이다.
이하에서는, 상술한 제조공정에 따른 인쇄회로기판의 구조에 대해 설명하기로 한다.
도 3을 참조하면, 본 발명에 따른 인쇄회로기판은, 동일 절연층(150)의 표면에 형성되는 외부회로패턴(171)과 상기 절연층의 타면의 표면내측에 매립구조로 형성되는 내부회로패턴(140) 및 상기 내부 및 외부 회로패턴을 전기적으로 연결하는 금속범프(170)를 포함하여 구성된다.
즉, 상술한 구조에서의 상기 내부회로패턴(140)의 일표면은 상기 절연층(150)의 외부로 노출되고, 다른 면은 절연층의 내부에 매립되는 구조로 구비된다.
아울러 본 발명에 따른 인쇄회로기판은, 상기 외부회로패턴(171) 또는 상기 내부회로패턴(140)의 노출 표면의 일부를 선택적으로 커버하는 솔더레지스트층(190)을 더 포함하여 구성될 수 있으며, 상기 외부 및 내부회로패턴의 노출표면에는, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층의 표면처리층(180)이 더 형성될 수 있다.
특히, 본 발명에 따른 인쇄회로기판에서는 상기 내부회로패턴(140)이 매립된 절연층(150)의 타면의 일부 영역에는, 상기 절연층(150)의 외부표면에 보강금속패턴층(121)이 더 형성되는 구조를 구비할 수 있다. 이러한 보강금속패턴층(121)은 전체적인 인쇄회로기판의 강성도를 확보할 수 있게 할 수 있다.
또한, 절연층(150)의 외부표면에는 외부회로패턴(171)이 형성되며, 절연층의 하부 표면에는 매립되는 구조의 내부회로패턴이 형성되게 하는 본 발명에 따른 인쇄회로기판의 구조는, 종래의 인쇄회로기판의 구조와는 달리 내부회로패턴이 절연층의 내부에 매립되는 두께만큼의 전체 두께를 줄일 수 있게 된다.
이를테면, 전체 두께 100um의 인쇄회로기판을 제조하는 경우, 종래의 제조공정에서는 40um의 두께의 자재(절연층)을 사용하여야 원하는 사양의 기판을 완성할 수 있었으나, 본 발명에서는 절연자재의 두께를 50um 이상으로 적용할 수 있게 된다. 이는 약 10um의 두께를 가지는 내부회로패턴이 절연층 내부에 매립되는 구조로 형성되고, 외부회로패턴만이 절연층 밖으로 노출되는 구조로 형성되어, 내부회로패턴 만큼의 두께를 확보할 수 있게 되기 때문이다. 아울러, 보강금속패턴층의 경우 약 18um의 두께로 형성하는 경우, 전체 기판의 강성도를 보완할 수 있게 되며, 솔더레지스트 층은 최소 15um로 구현할 수 있다. 이러한 경우, 전체적인 기판의 두께는 약 90~100um의 범위 내에서 형성할 수 있게 되는 것이다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연층
120: 제1금속층
121: 보강금속패턴층
130: 드라이필름레지스트
140: 내부회로패턴
150: 제1절연층
160: 제2금속층
170: 금속범프
171: 외부회로패턴
180: 표면처리층
190: 솔더레지스트층

Claims (12)

  1. 캐리어보드 상에 형성된 제1금속층 상에 내부회로패턴을 형성하는 1단계;
    상기 내부회로패턴을 매립하는 제1절연층 및 제2금속층을 적층하는 2단계;
    상기 제1절연층을 가공하여 금속범프를 형성하는 3단계;
    상기 제2금속층을 패터닝하여 외부회로패턴을 형성하는 4단계; 및
    상기 캐리어보드를 분리하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계는,
    a1) 절연층의 양면에 금속층을 구비한 캐리어보드 상에 제1금속층을 형성하는 단계;
    a2) 상기 제1금속층에 드라이필름레지스트를 적층 및 회로영역을 패터닝하는 단계;
    a3) 상기 회로영역에 금속물질을 충진하여 내부회로패턴을 형성하는 단계;
    를 포함하여 구성되는 인쇄회로기판의 제조방법.
  3. 청구항 6에 있어서,
    상기 3단계는,
    상기 제1절연층 및 제2금속층을 상기 내부회로패턴 영역이 노출될때 까지 가공하여 금속범프영역을 형성하고,
    상기 금속범프 영역에 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 금속물질을, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 인쇄회로기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 4단계 이후에,
    상기 제2금속층을 패터닝하여 보강금속패턴을 형성하는 5단계를 더 포함하는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 5단계는,
    상기 내부회로패턴의 일면이 절연층의 표면에 노출되도록 제1금속층을 제거하고,
    상기 노출되는 내부회로패턴의 이외의 개소에 선택적으로 보강금속패턴을 형성하는 단계인 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 외부회로패턴 또는 상기 내부회로패턴의 노출 표면의 일부를 선택적으로 커버하는 솔더레지스트 층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 노출되는 외부 또는 내부회로패턴 상에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층의 도금처리공정을 수행하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  8. 절연층의 표면에 돌출되어 형성되는 외부회로패턴;
    상기 절연층의 타면의 표면내측에 매립구조로 형성되는 내부회로패턴;
    상기 내부 및 외부 회로패턴을 전기적으로 연결하는 금속범프; 및
    상기 절연층의 외부표면에 형성되는보강금속패턴층;
    을 포함하는 인쇄회로기판.
  9. 청구항 8에 있어서,
    상기 내부회로패턴의 일표면은 상기 절연층의 외부로 노출되는 구조인 인쇄회로기판.
  10. 청구항 9에 있어서,
    상기 외부회로패턴 또는 상기 내부회로패턴의 노출 표면의 일부를 선택적으로 커버하는 솔더레지스트 층을 더 포함하는 인쇄회로기판.
  11. 청구항 10에 있어서,
    상기 외부 및 내부회로패턴의 노출표면에는,
    Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층의 표면처리층이 더 형성되는 인쇄회로기판.
  12. 삭제
KR1020100064943A 2010-07-06 2010-07-06 인쇄회로기판 및 그 제조방법 KR101211712B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064943A KR101211712B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064943A KR101211712B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120004210A KR20120004210A (ko) 2012-01-12
KR101211712B1 true KR101211712B1 (ko) 2012-12-12

Family

ID=45610869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064943A KR101211712B1 (ko) 2010-07-06 2010-07-06 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101211712B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959864B1 (ko) * 2017-09-04 2019-03-20 주식회사 심텍 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120004210A (ko) 2012-01-12

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9439282B2 (en) Method for manufacturing printed circuit board
JP6806316B2 (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
CN104576596B (zh) 半导体基板及其制造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR101281410B1 (ko) 다층 배선기판
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
US20130161085A1 (en) Printed circuit board and method for manufacturing the same
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
US9661750B2 (en) Printed circuit board and method of manufacturing the same
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR102534940B1 (ko) 인쇄회로기판
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101211712B1 (ko) 인쇄회로기판 및 그 제조방법
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 8