KR101109261B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101109261B1
KR101109261B1 KR1020100053450A KR20100053450A KR101109261B1 KR 101109261 B1 KR101109261 B1 KR 101109261B1 KR 1020100053450 A KR1020100053450 A KR 1020100053450A KR 20100053450 A KR20100053450 A KR 20100053450A KR 101109261 B1 KR101109261 B1 KR 101109261B1
Authority
KR
South Korea
Prior art keywords
metal layer
bump
layer
printed circuit
circuit board
Prior art date
Application number
KR1020100053450A
Other languages
English (en)
Other versions
KR20110133825A (ko
Inventor
노승현
이동욱
김진관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100053450A priority Critical patent/KR101109261B1/ko
Priority to US13/155,333 priority patent/US20110297423A1/en
Publication of KR20110133825A publication Critical patent/KR20110133825A/ko
Application granted granted Critical
Publication of KR101109261B1 publication Critical patent/KR101109261B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 베이스기판, 상기 베이스기판에 형성되는 제1 금속층 및 상기 제1 금속층에 형성되는 제2 금속층을 포함하는 제1 범프, 및 상기 베이스기판에 형성되는 제3 금속층을 포함하는 제2 범프를 포함하고, 상기 제1 범프의 높이는 상기 제2 범프의 높이보다 높은 것을 특징으로 하며, 제1 범프와 제2 범프의 높이가 서로 다르기 때문에 인쇄회로기판의 휨 현상이 발생하더라도, 인쇄회로기판과 외부기판 간의 전기적 접속이 끊어지지 않는 인쇄회로기판 및 그 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(Integrated Circuit) 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.
최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체칩, 및 반도체칩과 주기판을 연결시켜주는 반도체칩 실장 인쇄회로기판도 매우 빠른 속도로 발전하고 있다.
이러한 인쇄회로기판의 발전에 요구되는 사항은 인쇄회로기판의 고속화 및 고밀도화와 밀접하게 연관되어 있으며, 이들을 만족시키기 위해서는 인쇄회로기판의 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 구조 등 인쇄회로기판의 많은 개선 및 발전이 필요한 실정이다.
도 1은 종래기술에 따른 인쇄회로기판(10)의 단면도이고, 도 2는 도 1에 도시한 인쇄회로기판(10)이 외부기판(20)과 적층된 형태를 도시한 단면도이다. 이하, 도 1 및 도 2를 참조하여 종래의 인쇄회로기판(10)을 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 종래기술에 따른 인쇄회로기판(10)은 베이스기판(11), 범프(12), 및 솔더레지스트층(16)을 포함한다.
베이스기판(11)은 절연층 또는 빌드업층으로 구성되고, 범프(12)는 베이스기판(11)에 동일한 높이로 형성된다. 여기서, 범프(12)는 시드층(13), 패터닝된 금속층(14), 및 표면처리층(15)으로 구성되어, 외부소자 또는 외부기판 등과 인쇄회로기판(10)을 전기적으로 연결한다. 한편, 베이스기판(11)의 최외층에는 범프(12)를 외부로 노출시키는 개구부(17)가 형성된 솔더레지스트층(16)이 형성된다.
그러나, 종래와 같은 인쇄회로기판(10)의 경우, 휨 현상(Warpage)이 발생할 수 있고, 특히, 도 2에 도시한 바와 같이 인쇄회로기판(10)이 외부기판(20)과 적층될 때 단선현상이 발생되는 문제점이 있었다. 구체적으로, 휨 현상이 발생하여 인쇄회로기판(10)의 양단과 외부기판(20)의 양단 간의 거리(d1)가 중앙 간의 거리(d2)보다 커지는 경우, 범프(12)의 높이가 모두 동일하기 때문에, 인쇄회로기판(10)과 외부기판(20)의 양단 간 범프(12)와 솔더볼(21)의 접속이 끊어져 단선되는 경우가 발생되었다. 반대로, 인쇄회로기판(10)과 외부기판(20)의 중앙 간의 거리(d2)가 양단 간의 거리(d1)보다 커지는 경우, 중앙에 형성된 범프(12)와 솔더볼(21)의 연결이 끊어지는 문제점이 발생하였다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 인쇄회로기판의 휨 현상이 발생하더라도, 인쇄회로기판과 외부기판 간의 범프 결합이 끊어지지 않는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 베이스기판, 상기 베이스기판에 형성되는 제1 금속층 및 상기 제1 금속층에 형성되는 제2 금속층을 포함하는 제1 범프, 및 상기 베이스기판에 형성되는 제3 금속층을 포함하는 제2 범프를 포함하고, 상기 제1 범프의 높이는 상기 제2 범프의 높이보다 높은 것을 특징으로 한다.
여기서, 상기 제1 범프 및 상기 제2 범프를 외부에 노출시키는 개구부를 구비하는 보호층을 더 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 솔더레지스트를 포함하는 것을 특징으로 한다.
또한, 상기 제1 범프의 상기 제1 금속층과 상기 제2 금속층 간, 및 상기 제2 범프의 상기 제3 금속층과 상기 베이스기판 간에 형성되는 시드층을 더 포함하는 것을 특징으로 한다.
또한, 상기 베이스기판의 표면에 형성된 프라이머층을 더 포함하는 것을 특징으로 한다.
또한, 상기 제2 금속층 및 상기 제3 금속층은 동일한 금속을 포함하고, 동일한 공정으로 형성되는 것을 특징으로 한다.
또한, 상기 제1 범프의 상기 제2 금속층 및 상기 제2 범프의 상기 제3 금속층에 형성된 표면처리층을 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 베이스기판에 패터닝된 제1 금속층을 형성하는 단계, 및 (B) 상기 제1 금속층에 상기 제1 금속층과 상응하는 패턴을 갖는 제2 금속층을 형성함과 동시에, 상기 베이스기판에 패터닝된 제3 금속층을 형성하여, 상기 제1 금속층 및 상기 제2 금속층을 포함하는 제1 범프, 및 상기 제3 금속층을 포함하는 제2 범프를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 일면 또는 양면에 프라이머층이 형성되고, 상기 프라이머층에 제1 금속층이 형성된 베이스기판을 제공하는 단계, 및 (A2) 상기 제1 금속층을 에칭공정으로 패터닝하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 제2 금속층 및 상기 제3 금속층은 도금공정에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 패터닝된 제1 금속층을 포함한 상기 베이스기판에 시드층을 형성하는 단계, (B2) 상기 제1 금속층에 형성된 상기 시드층에 도금공정으로 제2 금속층을 형성함과 동시에, 상기 베이스기판에 형성된 상기 시드층에 제3 금속층을 형성하여, 상기 제1 금속층, 상기 제1 금속층에 형성되는 상기 시드층, 및 상기 시드층에 형성되는 상기 제2 금속층을 포함하는 제1 범프, 및 상기 베이스기판에 형성되는 상기 시드층, 및 상기 시드층에 형성되는 상기 제3 금속층을 포함하는 제2 범프를 형성하는 단계, 및 (B3) 외부로 노출된 상기 시드층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, (C) 상기 제1 범프 및 상기 제2 범프를 외부에 노출시키는 개구부를 구비하는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 솔더레지스트를 포함하는 것을 특징으로 한다.
또한, 상기 제1 범프의 높이는 상기 제2 범프의 높이보다 높은 것을 특징으로 한다.
또한, (C) 상기 제1 범프의 상기 제2 금속층 및 상기 제2 범프의 상기 제3 금속층에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판 및 그 제조방법은 인쇄회로기판에 휨 현상이 발생하더라도 제1 범프의 높이가 제2 범프의 높이보다 높기 때문에, 인쇄회로기판과 외부기판 간 거리가 커진 영역에 제1 범프가 형성되어 단선현상을 방지하는 장점이 있다.
또한, 본 발명에 따르면, 제1 범프와 제2 범프의 높이가 다르기 때문에, 높이가 낮은 제2 범프에 수동소자를 실장할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 베이스기판의 표면에 프라이머층을 형성하여, 베이스기판과 제1 금속층 간, 베이스기판과 제3 금속층 간의 결합력을 향상시키는 장점이 있다.
또한, 본 발명에 따르면, 제2 금속층과 제3 금속층을 한 번의 공정으로 형성하여 공정시간 및 공정비용을 절감하는 공정상의 편의를 제공하는 장점이 있다.
도 1은 종래기술에 따른 인쇄회로기판의 단면도이다.
도 2는 도 1에 도시한 인쇄회로기판이 외부기판과 적층된 형태를 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 4는 도 3에 도시한 인쇄회로기판이 외부기판과 적층된 형태를 도시한 단면도이다.
도 5 내지 도 11은 도 3에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인쇄회로기판의 구조
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다.
도 3에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은, 베이스기판(110), 베이스기판(110)에 형성되는 제1 범프(120), 및 제2 범프(130)를 포함하되, 제1 범프(120)의 높이가 제2 범프(130)의 높이보다 높은 것을 특징으로 한다.
베이스기판(110)은 인쇄회로기판(100)의 기본이 되는 부재이다.
여기서, 도 3에서는 베이스기판(110)이 단일의 절연층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않고, 다층 또는 단층의 절연층과 회로층, 및 비아로 구성된 빌드업층일 수도 있다. 이때, 베이스기판(110)이 절연층으로 구성되는 경우, 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(110)으로 프리프레그를 채용하여 인쇄회로기판(100)을 더 얇게 제작할 수 있다. 또는 베이스기판(110)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현가능할 수 있다. 이외에도, FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 베이스기판(110)의 표면에는 프라이머층(111)이 더 형성될 수 있다. 프라이머층(111)은 베이스기판(110)과 제1 금속층(121) 간, 또는 베이스기판(110)과 제3 금속층(131) 간의 접합력을 향상시키는 부재로서, 우수한 접착성을 갖는 물질로 구성될 수 있다. 예를 들어, 프라이머층(111)은 폴리에스테르(polyester), 폴리우레탄(polyester fiber), 폴리아크릴레이트(polyacrylate), 실리콘 아크릴 수지(silicone acrylic resin), 메타크릴 수지(methacrylic resin), 아크릴 수지(acrylic resin), 멜라민 수지(melamine resin), 폴리실록산 수지(polysiloxane resin) 등을 이용할 수 있다. 또는, 베이스기판(110)과 프라이머층(111)이 함께 형성된 부재로서, BT 수지에 금속과의 결합력을 향상시키는 특정 폴리머가 형성되고, 상기 폴리머 상에 금속층이 형성된 프라이머 코티드 포일(PCF; Primer Coated Foil)을 이용하고, 상기 금속층을 에칭하여 패터닝된 제1 금속층(121)을 형성할 수 있다.
제1 범프(120)는 인쇄회로기판(100)과 외부소자 또는 외부기판을 전기적으로 연결하는 부재로서, 제1 금속층(121)과 제2 금속층(122)을 포함한다.
여기서, 제1 금속층(121)은 베이스기판(110)에 패터닝된 상태로 형성되며, 제1 범프(120)에 제1 금속층(121)이 포함되기 때문에, 제1 범프(120)의 높이가 제2 범프(130)의 높이보다 높게 형성될 수 있다. 또한, 제1 금속층(121)은 제1 범프(120)를 구성하여 외부와의 전기적 접속을 실현하는바, 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 구성될 수 있다.
또한, 제2 금속층(122)은 제1 금속층(121)과 상응하는 패턴으로 제1 금속층(121) 상에 형성될 수 있다. 여기서, 제2 금속층(122)은 이후에 설명되는 제3 금속층(131)과 동일한 금속을 포함하여 동일한 공정으로 형성될 수 있다. 또한, 제2 금속층(122)은 제1 금속층(121)과 함께 제1 범프(120)를 구성하는 부재인바, 전기전도성 금속으로 구성될 수 있다.
한편, 제1 금속층(121)과 제2 금속층(122) 간에는 시드층(140)이 더 형성될 수 있다. 시드층(140)은 제1 금속층(121)과 제2 금속층(122) 간에 얇게 형성되어 제2 금속층(122)의 형성공정 시 편의를 제공할 수 있다.
또한, 제1 범프(120)의 표면, 즉, 제2 금속층(122) 상에는 전기적 특성과 내구성을 향상시키는 표면처리층(150)이 더 형성될 수 있다. 표면처리층(150)은 예를 들어, 제2 금속층(122)의 외부로 노출된 표면에 전해 또는 무전해 Tin 도금 처리, OSP 처리, HASL 처리 등에 의해 형성될 수 있다.
한편, 제1 범프(120)는 그 자체로 외부연결단자로서의 기능을 수행할 수 있으며, 또는 제1 범프(120)상에 별도의 솔더볼(미도시)이 형성되어, 반도체칩, 능동소자, 수동소자, 외부기판 등이 연결될 수도 있다.
제2 범프(130)는 제1 범프(120)와 같이, 인쇄회로기판(100)과 외부소자 또는 외부기판을 전기적으로 연결하는 부재로서, 제3 금속층(131)을 포함한다.
여기서, 제2 범프(130)는 제2 금속층(122)과 동일한 공정으로 형성되는 패터닝된 제3 금속층(131)을 포함하여, 제1 범프(120)보다 낮게 형성된다. 또한, 제3 금속층(131)은 제2 금속층(122)과 동일한 공정으로 형성되는바, 제2 금속층(122)과 동일한 금속으로 구성될 수 있다. 또한, 제3 금속층(131)과 베이스기판(110) 간에는 제1 범프(120)의 시드층(140)과 동일한 시드층(140)이 더 형성될 수 있다. 또한, 제3 금속층(131)의 외부로 노출된 표면에는 표면처리층(150)이 더 형성될 수 있다.
한편, 제1 범프(120) 및 제2 범프(130)가 형성된 베이스기판(110)에는 보호층(160)이 더 형성될 수 있다.
여기서, 보호층(160)은 베이스기판(110), 제1 범프(120), 및 제2 범프(130)를 보호하기 위한 부재이다. 또한, 보호층(160)은 인쇄회로기판(100)의 최외층에 해당하는바, 예를 들어, 액상 솔더레지스트 등과 같은 솔더레지스트로 구성될 수 있다. 한편, 보호층(160)에는 제1 범프(120) 및 제2 범프(130)를 외부로 노출시키기 위한 개구부(161)가 형성될 수 있다.
도 4는 도 3에 도시한 인쇄회로기판(100)이 외부기판(200)과 적층된 형태를 도시한 단면도이다. 이하, 이를 설명하면 다음과 같다.
도 4에 도시한 바와 같이, 인쇄회로기판(100)에는 외부기판(200)이 적층될 수 있고, 시간이 흐름에 따라 휨 현상(warpage)이 발생할 수 있다. 이때, 본 실시예의 인쇄회로기판(100)과 같이 제1 범프(120)와 제2 범프(130)의 높이가 다른 경우, 휨 현상에 의해 발생하는 단선현상을 보상할 수 있다. 예를 들어, 휨 현상에 의해 인쇄회로기판(100)의 양단과 외부기판(200)의 양단 간의 거리(d1)가 중앙 간의 거리(d2)보다 커진 경우, 제1 범프(120)의 높이는 제2 범프(130)의 높이보다 높기 때문에, 인쇄회로기판(100)의 양단과 외부기판(200)의 양단 간에 형성된 제1 범프(120) 및 솔더볼(210)의 전기적 연결은 끊어지지 않고 제1 범프(120)를 통해 통전이 이루어질 수 있다. 이러한 연결에 의하여, 공간을 활용한 3차원적인 전기적 연결이 이루어질 수 있다.
또한, 제1 범프(120)의 높이는 제1 금속층(121)의 높이에 따라 결정되기 때문에, 인쇄회로기판(100)의 휘어짐 정도에 따라서 제1 금속층(121)의 높이를 조절하여 제1 범프(120)와 솔더볼(210) 간의 접속불량 현상을 방지할 수 있다.
또한, 인쇄회로기판(100)과 외부기판(200) 간의 휨 현상이 심하지 않은 경우에는 제2 범프(130)와 외부기판(200) 간 예를 들어, MLCC와 같은 수동소자를 실장하여 제1 범프(120)와 제2 범프(130)의 높이를 맞추는 것도 가능하다.
한편, 본 실시예에서는 인쇄회로기판(100)과 외부기판(200)의 양단 간의 거리(d1)가 중앙 간의 거리(d2)보다 큰 경우를 설명하였으나, 반대의 경우, 즉, 중앙 간의 거리(d2)가 더 큰 경우에는 제1 범프(120)를 인쇄회로기판(100)의 중앙 쪽에 형성하여 단선현상을 보상할 수 있다. 또한, 외부기판(200)은 기판에 한정되지 않고, 인터포저 또는 반도체 칩 등과 같은 소자인 경우도 포함한다 할 것이다.
인쇄회로기판의 제조방법
도 5 내지 도 11은 도 3에 도시한 인쇄회로기판(100)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 제조방법을 설명하면 다음과 같다.
먼저, 도 5 및 도 6에 도시한 바와 같이, 베이스기판(110)에 패터닝된 제1 금속층(121)을 형성한다.
이때, 일면 또는 양면에 프라이머층(111)이 형성되고, 프라이머층(111)에 제1 금속층(121)이 형성된 베이스기판(110)을 제공한다. 다음, 제1 금속층(121)에 에칭 레지스트(미도시)를 형성하고, 제1 금속층(121)에 에칭액을 도포한 후 에칭 레지스트(미도시)를 제거하여, 제1 금속층(121)을 패터닝한다.
한편, 본 실시예에서는 패터닝된 제1 금속층(121)을 서브트랙티브(Subtractive) 공법으로 형성한 경우를 설명하였으나, 세미 어디티브 공법(Modified semi-additive) 공법 등으로 형성하는 것도 가능하다.
다음, 도 7에 도시한 바와 같이, 패터닝된 제1 금속층(121)이 형성된 베이스기판(110)에 시드층(140)을 형성한다.
이때, 시드층(140)은 제1 금속층(121)의 상부를 포함한 베이스기판(110)에 형성될 수 있고, 스퍼터링 공법 등의 무전해 도금공정으로 형성될 수 있다.
다음, 도 8 및 도 9에 도시한 바와 같이, 시드층(140)에 제2 금속층(122) 및 제3 금속층(131)을 동일한 공정으로 형성하여 제1 범프(120) 및 제2 범프(130)를 형성하고, 외부로 노출된 시드층(140)을 제거한다.
이때, 제2 금속층(122) 및 제3 금속층(131)은 한 번의 도금공정에 의해 형성될 수 있다. 예를 들어, 시드층(140) 상에 도금 레지스트(170)를 형성하고, 동일한 도금공정으로서, 제1 금속층(121)에 형성된 시드층(140) 상에는 제2 금속층(122)을, 베이스기판(110)에 형성된 시드층(140) 상에는 제3 금속층(131)을 형성할 수 있다. 다음, 도금 레지스트(170)를 제거하면, 제1 금속층(121), 제1 금속층(121)에 형성되는 시드층(140), 및 시드층(140)에 형성되는 제2 금속층(122)을 포함하는 제1 범프(120)와, 베이스기판(110)에 형성되는 시드층(140), 및 시드층(140)에 형성되는 제3 금속층(131)을 포함하는 제2 범프(130)가 형성될 수 있다. 이때, 제2 금속층(122)과 제3 금속층(131)은 한 번의 공정에 의해 형성되어 그 높이가 일정하기 때문에, 제1 범프(120)는 제2 범프(130)에 비하여 제1 금속층(121)의 높이만큼 더 높게 형성될 수 있다. 또한, 제2 금속층(122)과 제3 금속층(131)은 한 번의 도금공정에 의해 형성되기 때문에, 공정시간 및 공정비용이 절감되어 공정상의 편의를 제공할 수 있다.
한편, 제1 범프(120)와 제2 범프(130)가 완성되면, 외부로 노출된 시드층(140)은 불필요한 부분이 되는바, 에칭공정에 의해 제거할 수 있다.
다음, 도 10에 도시한 바와 같이, 베이스기판(110)에 제1 범프(120)와 제2 범프(130)를 외부로 노출시키는 개구부(161)를 구비하는 보호층(160)을 형성한다.
이때, 보호층(160)은 예를 들어, 솔더레지스트를 포함할 수 있고, 솔더레지스트를 제1 범프(120)와 제2 범프(130)가 형성되지 않은 부분의 베이스기판(110)에만 도포하여, 보호층(160)의 형성과 동시에 제1 범프(120)와 제2 범프(130)를 외부로 노출시키는 개구부(161)를 형성할 수 있다. 또는, 제1 범프(120)와 제2 범프(130)를 포함하여 베이스기판(110) 전면에 보호층(160)을 형성한 후, 레이저 공법 또는 에칭공법에 의하여 제1 범프(120)와 제2 범프(130)가 형성된 부분의 보호층(160)을 제거하여 개구부(161)를 형성하는 것도 가능하다.
다음, 도 11에 도시한 바와 같이, 제1 범프(120)와 제2 범프(130)의 표면에 표면처리층(150)을 형성한다.
이때, 제1 범프(120)를 구성하는 제2 금속층(122)의 외부로 노출된 표면과 제2 범프(130)를 구성하는 제3 금속층(131)의 외부로 노출된 표면에 표면처리층(150)을 형성할 수 있다.
이와 같은 제조공정에 의해 도 11에 도시한, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)이 제조된다.
한편, 본 실시예에서는 제2 금속층(122)과 제3 금속층(131)을 세미 어디티브 공법으로 형성하는 것을 설명하였으나, 본 발명은 이에 한정되지 않고, 서브트랙티브 공법 또는 에디티브 공법 등으로 형성하는 것도 포함한다 할 것이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110 : 베이스기판 111 : 프라이머층
120 : 제1 범프 121 : 제1 금속층
122 : 제2 금속층 130 : 제2 범프
131 : 제3 금속층 140 : 시드층
150 : 표면처리층 160 : 보호층
161 : 개구부 170 : 도금 레지스트
200 : 외부기판 210 : 솔더볼

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. (A1) 일면 또는 양면에 프라이머층이 형성되고, 상기 프라이머층에 제1 금속층이 형성된 베이스기판을 제공하는 단계;
    (A2) 상기 제1 금속층을 에칭공정으로 패터닝하는 단계; 및
    (B1) 상기 제1 금속층을 포함하여 베이스기판에 시드층을 형성하는 단계;
    (B2) 상기 제1 금속층의 상부에 형성된 시드층에 제1 금속층과 상응하는 패턴을 갖는 제2 금속층을 형성하여 제1 금속층, 상기 제1 금속층에 형성된 시드층 및 제2 금속층을 포함하는 제1 범프를 형성함과 동시에, 상기 베이스기판에 형성되는 시드층에 패터닝된 제3 금속층을 형성하여 상기 시드층과 제3 금속층을 포함하는 제2 범프를 형성함으로써, 상기 제1 범프의 높이가 상기 제2 범프의 높이보다 높게 형성하는 단계;
    (B3) 외부로 노출된 시드층을 제거하는 단계;
    (C) 상기 제1 범프 및 상기 제2 범프를 외부에 노출시키는 개구부를 구비하는 보호층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 (B2) 단계에서, 상기 제2 금속층 및 상기 제3 금속층은 도금공정에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 삭제
  12. 삭제
  13. 청구항 8에 있어서,
    상기 보호층은 솔더레지스트를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 삭제
  15. 청구항 8에 있어서,
    (D) 상기 제1 범프의 상기 제2 금속층 및 상기 제2 범프의 상기 제3 금속층에 표면처리층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100053450A 2010-06-07 2010-06-07 인쇄회로기판 및 그 제조방법 KR101109261B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100053450A KR101109261B1 (ko) 2010-06-07 2010-06-07 인쇄회로기판 및 그 제조방법
US13/155,333 US20110297423A1 (en) 2010-06-07 2011-06-07 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053450A KR101109261B1 (ko) 2010-06-07 2010-06-07 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110133825A KR20110133825A (ko) 2011-12-14
KR101109261B1 true KR101109261B1 (ko) 2012-01-31

Family

ID=45063590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053450A KR101109261B1 (ko) 2010-06-07 2010-06-07 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20110297423A1 (ko)
KR (1) KR101109261B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9294803B2 (en) * 2011-08-12 2016-03-22 Verizon Patent And Licensing Inc. Kiosk set-top-box
US9373609B2 (en) * 2012-10-18 2016-06-21 Infineon Technologies Ag Bump package and methods of formation thereof
JP2015090894A (ja) 2013-11-05 2015-05-11 イビデン株式会社 プリント配線板
TWI543685B (zh) * 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290345A1 (en) 2005-07-05 2007-12-20 Clevenger Lawrence A Structure and method for producing multiple size interconnections
US20080283994A1 (en) * 2007-05-18 2008-11-20 Siliconware Precision Industries Co., Ltd. Stacked package structure and fabrication method thereof
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법
KR20100051583A (ko) * 2008-09-30 2010-05-17 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0727925A1 (de) * 1995-02-14 1996-08-21 Lpkf Cad/Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
JP2004235420A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
TWI504780B (zh) * 2009-09-04 2015-10-21 Win Semiconductors Corp 一種利用無電解電鍍法將金屬種子層鍍在半導體晶片的背面及導孔的製程方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290345A1 (en) 2005-07-05 2007-12-20 Clevenger Lawrence A Structure and method for producing multiple size interconnections
US20080283994A1 (en) * 2007-05-18 2008-11-20 Siliconware Precision Industries Co., Ltd. Stacked package structure and fabrication method thereof
KR20100051583A (ko) * 2008-09-30 2010-05-17 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20110133825A (ko) 2011-12-14
US20110297423A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US20130186676A1 (en) Methods and Apparatus for a Substrate Core Layer
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR20120032946A (ko) 인쇄회로기판 및 그 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20230155288A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240020913A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20230172218A (ko) 반도체 패키지
KR20240027243A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230168460A (ko) 회로 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee