KR20240020913A - 회로 기판 및 이를 포함하는 반도체 패키지 - Google Patents

회로 기판 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20240020913A
KR20240020913A KR1020220099215A KR20220099215A KR20240020913A KR 20240020913 A KR20240020913 A KR 20240020913A KR 1020220099215 A KR1020220099215 A KR 1020220099215A KR 20220099215 A KR20220099215 A KR 20220099215A KR 20240020913 A KR20240020913 A KR 20240020913A
Authority
KR
South Korea
Prior art keywords
layer
protruding electrode
disposed
circuit pattern
circuit board
Prior art date
Application number
KR1020220099215A
Other languages
English (en)
Inventor
이용수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020220099215A priority Critical patent/KR20240020913A/ko
Publication of KR20240020913A publication Critical patent/KR20240020913A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 상기 제1 회로 패턴층 상에 배치된 돌출 전극; 및 상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고, 상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크고, 상기 돌출 전극의 측면은, 상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과, 상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함한다.

Description

회로 기판 및 이를 포함하는 반도체 패키지{CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE SAME}
실시 예는 회로 기판 및 이를 포함하는 반도체 패키지에 관한 것이다.
회로기판은 절연층 및 상기 절연층 상에 배치된 회로 패턴을 포함한다. 회로 기판은 반도체 소자가 실장되기 전의 기판(Board)을 의미한다. 즉, 회로 기판은 적어도 하나의 반도체 소자를 실장하기 위하여 각 반도체 소자의 실장 위치를 확정하고, 상기 반도체 소자와 연결되는 회로 패턴을 절연층 상에 배치한 것을 의미한다. 반도체 소자는 회로 기판 상에 실장되고, 상기 회로 패턴을 통해 신호를 송수신할 수 있다.
한편, 최근의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있어, 고주파 용도에 적합한 회로 기판이 요구되고 있다.
이러한 회로 기판은 신호 전소 손실을 최소화하면서 집적된 상태에서 신호 전송이 가능하도록 한다. 이를 위해, 회로 기판에 포함되는 회로 패턴의 미세화가 요구된다.
한편, 기술 발전으로 데이터 처리량이 급격하게 증가하는 추세이다. 이에 대응하게, 반도체 패키지에는 고성능을 갖기 위한 High Input/Output와, 스몰 또는 슬림 폼-팩터(form-factor) 구조가 요구되고 있다.
그리고 회로 기판은 상기 요구를 만족하기 위해 미세한 회로패턴의 구현이 가능한 ETS(Embedded Trace Substrate) 공법으로 제조되고 있다. ETS 공법은 회로 패턴을 절연층 내에 매립하여 제조하는 공법을 의미하며, 에칭으로 인한 회로 손실이 없어 회로 패턴을 미세화하는데 유리하다.
이에 따라, 로직 칩이나 인터포저 등과 결합되는 회로 기판은 ETS 공법으로 제조될 수 있다.
그러나 종래의 ETS 공법으로 제조된 회로 기판은 로직 칩 또는 인터포저의 결합을 위해 진행되는 솔더링 공정에서 솔더가 흘러내리는 문제가 발생할 수 있다. 이에 의해, 종래의 회로 기판은 회로 쇼트와 같은 전기적 신뢰성 문제가 발생하고 있다.
실시 예는 새로운 구조의 회로 기판 및 이를 포함하는 반도체 패키지를 제공한다.
또한, 실시 예는 전기적 신뢰성이 개선된 회로 기판 및 이를 포함하는 반도체 패키지를 제공한다.
또한, 실시 예는 접속 부재의 배치 영역에서 발생하는 회로 쇼트 문제를 해결할 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공한다.
또한, 실시 예는 접속 부재가 흘러 넘치는 것을 방지할 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 상기 제1 회로 패턴층 상에 배치된 돌출 전극; 및 상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고, 상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크고, 상기 돌출 전극의 측면은, 상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과, 상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함한다.
또한, 상기 제1 회로 패턴층은 상기 제1 절연층에 매립된다.
또한, 상기 제1 회로 패턴층은 제1 패드를 포함하고, 상기 돌출 전극은 상기 제1 패드의 폭보다 작은 폭을 가지며 상기 제1 패드 상에 배치된다.
또한, 상기 제1 보호층의 상기 제1층은, 상기 제1 패드의 상면 중 상기 돌출 전극과 수직으로 중첩되지 않는 부분을 덮는다.
또한, 상기 제1 패드는 상기 돌출 전극과 수직으로 중첩되지 않는 부분에 구비된 오목부를 포함하고, 상기 제1 보호층의 상기 제1층은 상기 오목부에 배치되고 상기 오목부에 대응하는 볼록부를 포함한다.
또한, 상기 제1 회로 패턴층은 트레이스를 포함하고, 상기 제1 보호층의 상기 제1층은 상기 트레이스의 상면을 덮는다.
또한, 상기 제1 개구의 폭은 상기 돌출 전극의 폭의 105% 내지 150%의 범위를 만족한다.
또한, 상기 제1 보호층의 상기 제2층의 상면은 상기 돌출 전극의 상면보다 높게 위치하고, 상기 제1 보호층의 상기 제2층의 하면은 상기 돌출 전극의 상면보다 낮고 상기 돌출 전극의 하면보다 높게 위치한다.
또한, 상기 제1 보호층의 상기 제1층 및 상기 제2층의 총 두께는, 상기 돌출 전극의 두께의 110% 내지 140%의 범위를 만족한다.
또한, 상기 돌출 전극은, 상기 제1 회로 패턴층 상에 배치된 제1 금속층; 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하고, 상기 제1 금속층은, 상기 제2 금속층의 측면과 접촉하지 않는다.
또한, 상기 돌출 전극의 상기 제1 금속층은 상기 돌출 전극의 상기 제2 금속층 및 상기 제1 회로 패턴층의 시드층이다.
또한, 상기 제1 보호층의 상기 제1층의 상면은, 상기 돌출 전극의 상기 제1 금속층의 상면보다 높게 위치한다.
또한, 상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 상기 제1 금속층의 두께의 105% 내지 150%의 범위를 만족한다.
또한, 상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 전체 두께의 20% 내지 50%의 범위를 만족한다.
또한, 상기 제1 보호층의 상기 제1층의 물성은, 상기 제1 보호층의 상기 제2층의 물성과 다르다.
한편, 실시 예에 따른 반도체 패키지는 제1 절연층; 상기 제1 절연층 상에 배치된 제1 패드; 상기 제1 패드 상에 배치된 돌출 전극; 상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층; 상기 제1 보호층의 상기 제1 개구에 배치된 접속 부재; 및 상기 접속 부재 상에 배치된 인터포저를 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고, 상기 돌출 전극의 측면은, 상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과, 상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함하며, 상기 접속 부재는 상기 돌출 전극의 상면 및 상기 측면의 상기 제2 부분을 덮으며 배치된다.
또한, 상기 인터포저는 반도체 소자를 포함하는 액티브 인터포저 및 기판을 포함하는 패시브 인터포저 중 어느 하나이다.
실시 예의 회로 기판은 제1 절연층 및 상기 제1 절연층 상에 배치된 제1 패드를 포함할 수 있다. 상기 제1 패드는 최외층 회로이면서 ETS 구조를 가질 수 있다. 이에 따라, 상기 제1 패드는 상기 제1 절연층에 매립될 수 있다. 한편, 상기 제1 패드 상에는 돌출 전극이 배치된다. 상기 돌출 전극은 상기 제1 패드의 폭보다 작은 폭을 가지며 상기 제1 패드 상에 배치된다.
한편, 회로 기판은 상기 제1 절연층 상에 배치된 제1 보호층을 포함한다. 이때, 상기 제1 보호층은 다층 구조를 가진다. 구체적으로, 상기 제1 보호층은 상기 제1 절연층 상에 배치된 제1층을 포함한다. 상기 제1층은 상기 돌출 전극보다 작은 높이 또는 두께를 가지며 상기 제1 절연층 상에 배치된다. 이에 따라, 상기 제1층은 상기 제1 절연층 상에 상기 돌출 전극 측면의 적어도 일부를 감싸며 배치될 수 있다.
상기와 같이 실시 예는 상기 제1 보호층의 상기 제1층이 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되도록 하여 상기 돌출 전극의 물리적 신뢰성을 향상시킬 수 있다. 나아가, 상기 돌출 전극의 폭은 상기 제1 패드의 폭보다 작다. 이에 의해, 상기 돌출 전극은 제조 공정 또는 제품 사용 환경에서 발생하는 스트레스에 의해 무너지는 문제가 발생할 수 있다. 이에 따라, 실시 예는 상기 제1 보호층의 상기 제1층이 상기 돌출 전극의 측면의 적어도 일부를 감싸도록 한다. 그리고 상기 돌출 전극은 상기 제1 보호층의 상기 제1층에 의해 지지될 수 있다. 따라서, 실시 예는 상기 돌출 전극의 물리적 신뢰성을 향상시킬 수 있다. 나아가, 실시 예는 회로 기판 및 반도체 패키지의 제품 신뢰성을 향상시킬 수 있다.
한편, 상기 돌출 전극은 시드층에 대응하는 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함한다. 그리고, 상기 제1 보호층의 상기 제1층의 상면은 상기 돌출 전극의 제1 금속층의 상면보다 높게 위치한다. 이에 의해, 실시 예는 상기 제1 보호층의 상기 제1층에 의해 상기 돌출 전극의 상기 제1 금속층과 제2 금속층 사이의 밀착력을 더욱 향상시킬 수 있다. 따라서, 실시 예는 상기 돌출 전극의 물리적 신뢰성을 더욱 향상시킬 수 있다.
한편, 실시 예의 제1 보호층은 상기 제1층 상에 배치된 제2층을 더 포함한다. 상기 제2층은 상기 돌출 전극과 수직으로 중첩되는 제1 개구를 가진다. 이때, 상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크다. 따라서, 실시 예는 상기 제1 개구의 측벽과 상기 돌출 전극의 측면 사이에 접속 부재의 흐름을 차단할 수 있는 댐부가 구비될 수 있다. 실시 예는, 상기 댐부를 이용하여 상기 돌출 전극 상에 배치되는 접속 부재의 흐름을 차단할 수 있다. 따라서, 실시 예는 상기 접속 부재의 흐름에 의해 발생하는 회로 쇼트 문제를 방지할 수 있다. 나아가, 실시 예는 회로 기판 및 이를 포함하는 반도체 패키지의 전기적 신뢰성을 향상시킬 수 있다.
나아가, 실시 예는 상기 돌출 전극의 폭을 줄이는 반면에, 상기 접속 부재가 상기 돌출 전극의 상면뿐 아니라, 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되도록 한다. 따라서, 실시 예는 상기 돌출 전극과 상기 접속 부재 사이의 접촉 면적을 증가시킬 수 있다. 이에 의해 실시 예는 상기 돌출 전극과 상기 접속 부재 사이의 물리적 신뢰성 및 전기적 신뢰성을 더욱 향상시킬 수 있다.
또한, 실시 예는 회로 기판의 제조 공정을 간소화할 수 있으며, 이에 따른 제조 비용을 절감할 수 있다.
구체적으로 실시 예는 하나의 시드층을 이용하여 이의 양면에 각각 제1 회로 패턴층 및 돌출 전극을 형성한다. 이에 따라, 실시 예는 상기 돌출 전극을 형성하기 위한 별도의 시드층을 형성하는 공정 및 상기 별도의 시드층을 제거하는 공정을 생략할 수 있다.
나아가, 실시 예는 상기 돌출 전극과 상기 제1 회로 패턴층 사이의 접합력을 향상시킬 수 있다. 즉, 실시 예에서는 하나의 시드층을 사이에 두고, 상기 시드층에 의해 도금된 제1 회로 패턴층 및 상기 시드층에 의해 도금된 돌출 전극이 각각 배치된다. 이에 따라, 실시 예는 동일한 시드층을 이용하여 이의 양면에 각각 제1 회로 패턴층 및 돌출 전극이 배치된 구조를 가질 수 있다. 이에 따라 실시 예는 상기 상기 제1 회로 패턴층과 상기 돌출 전극 사이의 접합력을 향상시킬 수 있다.
또한, 실시 예의 상기 제1 금속층은 상기 돌출 전극이 가지는 폭에 전혀 영향을 주지 않는다. 예를 들어, 실시 예의 제1 금속층은 돌출 전극의 제2 금속층의 하면에만 배치된다. 즉, 상기 돌출 전극의 제2 금속층의 측면에는 상기 제1 금속층이 배치되지 않는다. 이에 따라, 실시 예는 상기 제1 금속층의 두께만큼 상기 돌출 전극의 폭이 커지는 것을 방지할 수 있다. 따라서, 실시 예는 상기 돌출 전극이 가지는 폭을 감소시킬 수 있다.
또한, 실시 예는 복수의 돌출 전극 사이의 피치를 줄일 수 있다. 따라서, 실시 예는 회로 집적도를 향상시킬 수 있다. 즉, 제1 회로 패턴층의 제1 패드의 피치는 복수의 돌출 전극 사이의 피치를 기준으로 결정된다. 예를 들어, 상기 제1 패드의 피치를 줄일 수 있더라도 상기 돌출 전극의 피치를 줄이지 못하는 경우, 제1 패드의 피치는 상기 돌출 전극의 피치에 대응하게 증가할 수밖에 없다. 이때, 실시 예는 상기 돌출 전극의 폭을 줄이는 것에 의해 복수의 돌출 전극 사이의 피치를 줄일 수 있다. 나아가, 실시 예는 상기 돌출 전극의 피치를 줄이는 것에 의해 상기 복수의 제1 패드 사이의 피치를 줄일 수 있다. 이에 의해 실시 예는 회로 집적도를 더욱 향상시킬 수 있고, 회로 기판 및 반도체 패키지의 부피를 감소시킬 수 있다.
도 1a는 제1 비교 예에 따른 반도체 패키지의 단면도이다.
도 1b는 제2 비교 예에 따른 반도체 패키지의 단면도이다.
도 2a는 제1 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2b는 제2 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2c는 제3 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2d는 제4 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2e는 제5 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2f는 제6 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2g는 제7 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3은 실시 예에 따른 회로 기판의 단면도이다.
도 4는 제1 회로 패턴층의 일부 영역을 확대한 평면도이다.
도 5는 제1 실시 예에 따른 도 3의 돌출 전극이 배치된 영역을 확대한 도면이다.
도 6은 실시 예에 따른 회로 패턴층의 층 구조를 설명하기 위한 도면이다.
도 7은 제2 실시 예에 따른 도 3의 돌출 전극이 배치된 영역을 확대한 도면이다.
도 8은 도 3에 도시된 제1 실시 예의 회로 기판의 변형 예이다.
도 9는 실시 예에 따른 패키지 기판의 일 예를 나타낸 도면이다.
도 10 내지 26은 도 3에 도시된 회로 기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
- 비교 예 -
실시 예의 설명에 앞서, 본원의 실시 예의 회로 기판과 비교되는 비교 예에 대해 설명하기로 한다.
도 1a는 제1 비교 예에 따른 반도체 패키지의 단면도이고, 도 1b는 제2 비교 예에 따른 반도체 패키지의 단면도이다.
도 1a 및 도 1b를 참조하면, 제1 및 제2 비교 예에 따른 회로 기판은 절연층(10)을 포함한다. 그리고 절연층(10)의 상면에는 제1 회로 패턴층(20)이 배치된다. 그리고, 절연층(10)의 하면에는 제2 회로 패턴층(30)이 배치된다.
이때, 회로 기판의 회로 패턴층은 미세화가 요구된다. 이에 따라 회로 기판은 회로 패턴층의 미세화에 유리한 ETS(Embedded Trace Substrate) 구조를 가진다. 따라서, 제1 회로 패턴층(20)은 상기 절연층(10)의 상면에 매립된 구조를 가진다.
그리고 관통 전극(40)은 상기 절연층(10)을 관통한다. 상기 관통 전극(40)은 상기 제1 회로 패턴층(20) 및 제2 회로 패턴층(30)을 전기적으로 연결한다.
또한, 제1 보호층(50)은 상기 절연층(10)의 상면에 배치된다. 또한, 제2 보호층(60)은 상기 절연층(10)의 하면에 배치된다.
이때, 상기 제1 보호층(50) 및 제2 보호층(60)은 오픈 영역(SRO)을 포함한다. 상기 오픈 영역(SRO)은 상기 제1 보호층(50) 및 제2 보호층(60)을 노광 및 현상하는 것에 의해 형성된다.
이때, 상기 제1 보호층(50) 및 제2 보호층(60)에 형성될 수 있는 오픈 영역(SRO)의 사이즈에는 제약이 있다. 예를 들어, 상기 오픈 영역(SRO)은 최소 40㎛ 이상의 폭을 가진다. 이는 상기 제1 보호층(50) 및 제2 보호층(60)의 노광 공정이 공정 능력에 의한 것이다.
이때, 절연층(10)의 상면 영역 중 상기 칩(70)과 연결되는 패드나 트레이스가 배치되는 영역에는 상기 제1 보호층(50)이 배치되지 않는다.
한편, 상기 실장 영역에는 칩(70)이 배치된다. 상기 칩(70)은 프로세서 칩을 포함한다. 상기 칩(70)은 하면에 단자에 대응하는 칩 범프(75)를 포함한다. 그리고, 상기 칩(70)은 접속 부재(80)를 통해 상기 실장 영역의 제1 회로 패턴층(20) 상에 부착 및 고정된다. 상기 접속 부재(80)는 상기 칩 범프(75)와 상기 제1 회로 패턴층(20) 사이에 배치되는 솔더를 의미한다.
도 1a의 제1 비교 예에서는 상기 제1 회로 패턴층(20)과 상기 칩 범프(75) 사이에 상기 접속 부재(80)가 배치되는 구조를 가진다. 이때, 상기 접속 부재(80)가 배치되는 영역에는 제1 보호층(50)이 배치되지 않는다. 예를 들어, 상기 제1 보호층(50)은 상기 칩(70)이 배치되는 실장 영역을 전체적으로 오픈하는 오픈 영역을 가진다.
따라서, 상기 실장 영역에 배치된 패드 및 트레이스들의 상면은 회로 기판의 상측으로 노출된 구조를 가진다. 이에 따라, 제1 비교 예는 상기 접속 부재(80)를 이용한 솔더링 공정에서 솔더의 확산이 진행된다. 이에 의해, 제1 비교 예는 도 1a의 'A' 영역과 같이, 상기 솔더의 확산에 의해 상기 접속 부재(80)가 이웃하는 다른 패드 또는 트레이스와 접촉하는 회로 쇼트가 발생하는 문제가 있다.
이때, 도 1b의 제2 비교 예와 같이, 제2 비교 예에서는 상기 실장 영역의 제1 회로 패턴층(20)의 패드 상에 범프(90)를 배치하고 있다. 그리고 상기 접속 부재(80)는 상기 범프(90) 상에 배치된다. 그러나 상기 접속 부재(80)는 상기 범프(90)의 측면을 따라 확산된다. 그리고, 상기 범프(90)의 측면을 따라 확산된 솔더는 도 1b의 'B' 영역과 같이 이웃하는 다른 패드 또는 트레이스와 접속하게 된다.
-전자 디바이스 -
실시 예의 설명에 앞서, 실시 예의 반도체 패키지가 적용되는 전자 디바이스에 대해 간략하게 설명하기로 한다. 전자 디바이스는 메인 보드(미도시)를 포함한다. 상기 메인 보드는 다양한 부품들과 물리적 및/또는 전기적으로 연결될 수 있다. 예를 들어, 메인 보드는 실시 예의 반도체 패키지와 연결될 수 있다. 상기 반도체 패키지에는 다양한 반도체 소자가 실장될 수 있다.
상기 반도체 소자는 능동소자 및/또는 수동소자를 포함할 수 있다. 능동소자는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC) 형태의 반도체칩일 수 있다. 반도체 소자는 로직 칩, 메모리칩 등일 수 있다. 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU) 등일 수 있다. 예를 들어, 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 적어도 하나를 포함하는 애플리케이션 프로세서(AP) 칩이거나, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등이거나, 또는 지금까지 나열한 것들의 특정 조합을 포함하는 칩 세트일 수 있다.
메모리 칩은 HBM 등의 스택 메모리일 수 있다. 또한, 메모리 칩은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩을 포함할 수 있다.
한편, 실시 예의 반도체 패키지가 적용되는 제품군은 CSP(Chip Scale Package), FC-CSP(Flip Chip-Chip Scale Package), FC-BGA(Flip Chip Ball Grid Array), POP (Package On Package) 및 SIP(System In Package) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
또한, 상기 전자 디바이스는 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 차량, 고성능 서버, 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
이하에서는 실시 예에 따른 회로 기판을 포함하는 반도체 패키지에 대해 설명하기로 한다. 실시 예의 반도체 패키지는 추후 설명될 회로 기판을 포함한 다양한 패키지 구조를 가질 수 있다. 그리고 일 실시 예에서의 상기 회로 기판은 이하에서 설명되는 패키지 기판일 수 있고, 다른 실시 예에서의 상기 회로 기판은 이하에서 설명되는 인터포저일 수 있다.
도 2a는 제1 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2b는 제2 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2c는 제3 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2d는 제4 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2e는 제5 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2f는 제6 실시 예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2g는 제7 실시 예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2a를 참조하면, 제1 실시 예의 반도체 패키지는 제1 기판(1100), 제2 기판(1200) 및 반도체 소자(1300)를 포함할 수 있다.
상기 제1 기판(1100)은 패키지 기판을 의미한다.
예를 들어, 상기 제1 기판(1100)은 적어도 하나의 외부 기판이 결합되는 공간을 제공할 수 있다. 상기 외부 기판은 상기 제1 기판(1100) 상에 결합되는 제2 기판(1200)을 의미할 수 있다. 또한, 상기 외부 기판은 상기 제1 기판(1100)의 하부에 결합되는 전자 디바이스에 포함된 메인 보드를 의미할 수 있다.
또한, 도면상에 도시하지는 않았지만, 상기 제1 기판(1100)은 적어도 하나의 반도체 소자가 실장되는 공간을 제공할 수 있다.
상기 제1 기판(1100)은 적어도 하나의 절연층, 상기 적어도 하나의 절연층에 배치된 전극, 및 상기 적어도 하나의 절연층을 관통하는 관통부를 포함한다.
상기 제1 기판(1100) 상에는 제2 기판(1200)이 배치된다.
상기 제2 기판(1200)은 인터포저일 수 있다. 예를 들어, 상기 제2 기판(1200)은 적어도 하나의 반도체 소자가 실장되는 공간을 제공할 수 있다. 상기 제2 기판(1200)은 상기 적어도 하나의 반도체 소자(1300)와 연결될 수 있다. 예를 들어, 제2 기판(1200)은 제1 반도체 소자(1310) 및 제2 반도체 소자(1320)가 실장되는 공간을 제공할 수 있다. 상기 제2 기판(1200)은 상기 제1 반도체 소자(1310)와 제2 반도체 소자(1320) 사이를 전기적으로 연결하면서, 상기 제1 및 제2 반도체 소자(1310, 1320)와 상기 제1 기판(1100) 사이를 전기적으로 연결할 수 있다. 즉, 상기 제2 기판(1200)은 복수의 반도체 소자 사이의 수평적 연결 기능 및 반도체 소자와 패키지 기판 사이의 수직적 연결 기능을 할 수 있다.
도 2a에서는 상기 제2 기판(1200) 상에 2개의 반도체 소자(1310, 1320)가 배치되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 기판(1200) 상에는 1개의 반도체 소자가 배치될 수 있고, 이와 다르게 3개 이상의 반도체 소자가 배치될 수 있다.
제2 기판(1200)은 상기 반도체 소자(1300)와 상기 제1 기판(1100) 사이에 배치될 수 있다.
일 실시 예에서, 상기 제2 기판(1200)은 반도체 소자 기능을 하는 액티브 인터포저일 수 있다. 상기 제2 기판(1200)이 반도체 소자 기능을 하는 경우, 실시 예의 패키지는 상기 제1 기판(1100) 상에 수직 방향으로의 적층 구조를 가지고 복수의 로직 칩이 실장될 수 있다. 그리고 상기 로직 칩 중 상기 액티브 인터포져에 대응하는 제1 로직 칩은 해당 로직 칩의 기능을 하면서, 이의 상부에 배치된 제2 로직 칩과 상기 제1 기판(1100) 사이의 신호 전달 기능을 수행할 수 있다.
다른 실시 예에 따르면, 상기 제2 기판(1200)은 패시브 인터포져일 수 있다. 예를 들어, 상기 제2 기판(1200)은 상기 반도체 소자(1300)와 상기 제1 기판(1100) 사이에서의 신호 중계 기능을 할 수 있다. 즉, 상기 반도체 소자(1300)는 5G, 사물인터넷(IOT, Internet of Things), 화질 증가, 통신 속도 증가 등의 이유로 단자의 개수가 점차 증가하고 있다. 즉 상기 반도체 소자(1300)에 구비되는 단자의 개수가 증가하고, 이에 의해 단자의 폭이나 복수의 단자들 사이의 간격이 감소하고 있다. 이때, 상기 제1 기판(1100)은 전자 디바이스의 메인 보드와 연결된다. 이에 따라, 상기 제1 기판(1100)에 구비된 전극들이 상기 반도체 소자(1300) 및 상기 메인 보드와 각각 연결되기 위한 폭 및 간격을 가지기 위해서는 상기 제1 기판(1100)의 두께가 증가하거나, 상기 제1 기판(1100)의 층 구조가 복잡해지는 문제가 있다. 따라서, 제1 실시 예는 상기 제1 기판(1100)과 상기 반도체 소자(1300)에 제2 기판(1200)을 배치한다. 그리고 상기 제2 기판(1200)은 상기 반도체 소자(1300)의 단자에 대응하는 미세 폭 및 간격을 가지는 전극을 포함할 수 있다.
상기 반도체 소자(1300)는 로직 칩, 메모리칩 등일 수 있다. 상기 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU) 등일 수 있다. 예를 들어, 로직 칩은 센트랄 프로세서(CPU), 그래픽 프로세서(GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 적어도 하나를 포함하는 AP 이거나, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등이거나, 또는 지금까지 나열한 것들의 특정 조합을 포함하는 칩 세트일 수 있다. 그리고 상기 메모리 칩은 HBM 등의 스택 메모리일 수 있다. 또한, 메모리 칩은 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩을 포함할 수 있다.
한편, 제1 실시 예의 반도체 패키지는 접속 부재를 포함할 수 있다.
예를 들어, 반도체 패키지는 제1 기판(1100)과 상기 제2 기판(1200) 사이에 배치되는 제1 접속 부재(1410)를 포함한다. 상기 제1 접속 부재(1410)는 상기 제1 기판(1100)에 상기 제2 기판(1200)을 결합시키면서 이들 사이를 전기적으로 연결한다.
예를 들어, 반도체 패키지는 제2 기판(1200)과 반도체 소자(1300) 사이에 배치되는 제2 접속 부재(1420)를 포함할 수 있다. 상기 제2 접속 부재(1420)는 상기 제2 기판(1200) 상에 상기 반도체 소자(1300)를 결합시키면서 이들 사이를 전기적으로 연결할 수 있다.
반도체 패키지는 제1 기판(1100)의 하면에 배치된 제3 접속 부재(1430)를 포함한다. 상기 제3 접속 부재(1430)는 상기 제1 기판(1100)을 메인 보드에 결합시키면서, 이들 사이를 전기적으로 연결할 수 있다.
이때, 상기 제1 접속 부재(1410), 제2 접속 부재(1420) 및 제3 접속 부재(1430)는 와이어 본딩, 솔더 본딩, 메탈 간 다이렉트 본딩 중 적어도 하나의 본딩 방식을 이용하여 복수의 구성 요소 사이를 전기적으로 연결할 수 있다. 즉, 상기 제1 접속 부재(1410), 제2 접속 부재(1420) 및 제3 접속 부재(1430)는 복수의 구성 요소를 전기적으로 연결하는 기능을 갖기 때문에, 메탈 간 다이렉트 본딩을 이용할 경우 반도체 패키지는 솔더나 와이어가 아닌, 전기적으로 연결되는 부분으로 이해될 수 있다.
상기 와이어 본딩 방식은 금(Au) 등의 도선을 이용하여 복수의 구성 요소 사이를 전기적으로 연결하는 것을 의미할 수 있다. 또한, 상기 솔더 본딩 방식은 Sn, Ag, Cu 중 적어도 하나를 포함하는 물질을 이용하여 복수의 구성요소 사이를 전기적으로 연결할 수 있다. 또한, 메탈 간 다이렉트 본딩 방식은 솔더, 와이어, 전도성 접착제 등의 부재 없이, 복수의 구성 요소 사이에 열과 압력을 인가하여 재결정화하고, 이를 통해 복수의 구성요소 사이를 직접 결합시키는 것을 의미할 수 있다. 그리고, 메탈 간 다이렉트 본딩 방식은 상기 제2 접속 부재(1420)에 의한 본딩 방식을 의미할 수 있다. 이 경우, 상기 제2 접속 부재(1420)는 상기 재결정화에 의해 복수의 구성요소 사이에 형성되는 금속층을 의미할 수 있다.
구체적으로, 상기 제1 접속 부재(1410), 제2 접속 부재(1420) 및 제3 접속 부재(1430)는 TC(Thermal Compression) 본딩 방식에 의해 복수의 구성을 서로 결합시킬 수 있다. 상기 TC 본딩은 상기 제1 접속 부재(1410), 제2 접속 부재(1420) 및 제3 접속 부재(1430)에 열과 압력을 가하여 복수의 구성을 결합시키는 방식을 의미할 수 있다.
이때, 상기 제1 기판(1100) 및 제2 기판(1200) 중 적어도 하나에서, 상기 제1 접속 부재(1410), 제2 접속 부재(1420) 및 제3 접속 부재(1430)가 배치되는 전극에는 돌출부가 배치될 수 있다. 상기 돌출부는 상기 제1 기판(1100) 또는 제2 기판(1200)에서 외측 방향을 향하여 돌출될 수 있다.
상기 돌출부는 범프(bump)를 의미할 수 있다. 상기 돌출부는 포스트(post)를 의미할 수 있다. 상기 돌출부는 필라(pillar)를 의미할 수 있다. 바람직하게, 상기 돌출부는 제2 기판(1200)의 전극 중 상기 반도체 소자(1300)와의 결합을 위한 제2 접속 부재(1420)가 배치된 전극을 의미할 수 있다. 즉, 상기 반도체 소자(1300)의 단자들의 피치가 미세화되면서, 상기 반도체 소자(1300)의 단자와 각각 연결되는 제2 접속 부재(1420)의 단락이 발생할 수 있다. 따라서, 실시 예는 상기 제2 접속 부재(1420)의 볼륨을 줄이기 위해 상기 제2 접속 부재(1420)가 배치되는 상기 제2 기판(1200)의 전극에 돌출부가 포함되도록 한다. 상기 돌출부는 제2 기판(1200)의 전극과 상기 반도체 소자(1300)의 단자 사이의 정합도 및 상기 제2 접속 부재(1420)의 확산을 방지할 수 있다.
한편, 도 2b를 참조하면, 제2 실시 예의 반도체 패키지는 상기 제2 기판(1200)에 연결 부재(1210)가 배치되는 점에서 제1 실시 예의 반도체 패키지와 상이할 수 있다. 상기 연결 부재(1210)는 브리지 기판이라고 할 수 있다. 예를 들어, 상기 연결 부재(1210)는 재배선층을 포함할 수 있다.
일 실시 예에서, 연결 부재(1210)는 실리콘 브리지일 수 있다. 즉, 상기 연결 부재(1210)는 실리콘 기판과 상기 실리콘 기판 상에 배치되는 재배선층을 포함할 수 있다.
다른 실시 예에서, 상기 연결 부재(1210)는 유기 브리지일 수 있다. 예를 들어, 상기 연결 부재(1210)는 유기물을 포함할 수 있다. 예를 들어, 상기 연결 부재(1210)는 상기 실리콘 기판 대신에 유기물을 포함하는 유기 기판을 포함한다.
상기 연결 부재(1210)는 상기 제2 기판(1200) 내에 매립될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 연결 부재(1210)는 상기 제2 기판(1200) 상에 돌출되는 구조를 가지고 배치될 수 있다.
또한, 상기 제2 기판(1200)은 캐비티를 포함할 수 있고, 상기 연결 부재(1210)는 상기 제2 기판(1200)의 상기 캐비티 내에 배치될 수 있다.
상기 연결 부재(1210)는 상기 제2 기판(1200) 상에 배치되는 복수의 반도체 소자 사이를 수평적으로 연결할 수 있다.
도 2c를 참조하면, 제3 실시 예의 반도체 패키지는 제2 기판(1200) 및 반도체 소자(1300)를 포함한다. 이때, 제3 실시 예의 반도체 패키지는 제2 실시 예의 반도체 패키지 대비 제1 기판(1100)이 제거된 구조를 가질 수 있다.
즉, 제3 실시 예의 제2 기판(1200)은 인터포저 기능을 하면서 패키지 기판의 기능을 할 수 있다.
상기 제2 기판(1200)의 하면에 배치된 제1 접속 부재(1410)는 전자 디바이스의 메인 보드에 상기 제2 기판(1200)을 결합시킬 수 있다.
도 2d를 참조하면, 제4 실시 예의 반도체 패키지는 제1 기판(1100) 및 반도체 소자(1300)를 포함한다.
이때, 제4 실시 예의 반도체 패키지는 제2 실시 예의 반도체 패키지 대비 제2 기판(1200)이 제거된 구조를 가질 수 있다.
즉, 제4 실시 예의 제1 기판(1100)은 패키지 기판 기능을 하면서, 상기 반도체 소자(1300)와 메인 보드 사이를 연결하는 인터포저 기능을 할 수 있다. 이를 위해, 제1 기판(1100)에는 복수의 반도체 소자 사이를 연결하기 위한 연결 부재(1110)를 포함할 수 있다. 상기 연결 부재(1110)는 복수의 반도체 소자 사이를 연결하는 실리콘 브리지 또는 유기물 브리지일 수 있다.
도 2e를 참조하면, 제5 실시 예의 반도체 패키지는 제4 실시 예의 반도체 패키지 대비, 제3 반도체 소자(1330)를 더 포함한다.
이를 위해, 제1 기판(1100)의 하면에는 제4 접속 부재(1440)가 배치될 수 있다.
그리고, 상기 제4 접속 부재(1400)에는 제3 반도체 소자(1330)가 배치될 수 있다. 즉, 제5 실시 예의 반도체 패키지는 상측 및 하측에 각각 반도체 소자가 실장되는 구조를 가질 수 있다.
이때, 상기 제3 반도체 소자(1330)는 도 2c의 반도체 패키지에서, 제2 기판(1200)의 하면에 배치된 구조를 가질 수도 있을 것이다.
도 2f를 참조하면, 제6 실시 예의 반도체 패키지는 제1 기판(1100)을 포함할 수 있다.
상기 제1 기판(1100) 상에는 제1 반도체 소자(1310)가 배치될 수 있다. 이를 위해, 상기 제1 기판(1100)과 상기 제1 반도체 소자(1310) 사이에는 제1 접속 부재(1410)가 배치될 수 있다.
또한, 상기 제1 기판(1100)은 도전성 결합부(1450)를 포함할 수 있다. 상기 도전성 결합부(1450)는 상기 제1 기판(1100)에서 제2 반도체 소자(1320)를 향하여 더 돌출될 수 있다. 상기 도전성 결합부(1450)는 범프라고 할 수 있고, 이와 다르게 포스트라고도 할 수 있다. 상기 도전성 결합부(1450)는 상기 제1 기판(1100)의 최상측에 배치된 전극 상에 돌출된 구조를 가지고 배치될 수 있다.
상기 제1 기판(1100)의 상기 도전성 결합부(1450) 상에는 제2 반도체 소자(1320)가 배치된다. 이때, 상기 제2 반도체 소자(1320)는 상기 도전성 결합부(1450)를 통해 상기 제1 기판(1100)과 연결될 수 있다. 또한, 상기 제1 반도체 소자(1310)와 상기 제2 반도체 소자(1320) 상에는 제2 접속 부재(1420)가 배치될 수 있다.
이에 따라, 상기 제2 반도체 소자(1320)는 상기 제2 접속 부재(1420)를 통해 상기 제1 반도체 소자(1310)와 전기적으로 연결될 수 있다.
즉, 제2 반도체 소자(1320)는 도전성 결합부(1450)을 통해 제1 기판(1100)과 연결되면서, 상기 제2 접속 부재(1420)를 통해 상기 제1 반도체 소자(1310)와도 연결될 수 있다.
이때, 상기 제2 반도체 소자(1320)는 상기 도전성 결합부(1450)을 통해 전원신호를 공급받을 수 있다. 또한, 상기 제2 반도체 소자(1320)는 상기 제2 접속 부재(1420)를 통해 상기 제1 반도체 소자(1310)와 통신 신호를 주고받을 수 있다.
제6 실시 예의 반도체 패키지는 도전성 결합부(1450)를 통해 상기 제2 반도체 소자(1320)에 전원신호를 제공함으로써, 상기 제2 반도체 소자(1320)의 구동을 위한 충분한 전원 공급이 가능할 수 있다. 이에 따라, 실시 예는 상기 제2 반도체 소자(1320)의 구동 특성을 향상시킬 수 있다. 즉, 실시 예는 제2 반도체 소자(1320)에 공급되는 전원의 부족 문제를 해결할 수 있다. 나아가, 실시 예는 상기 제2 반도체 소자(1320)의 전원 신호 및 통신 신호가 상기 도전성 결합부(1450)와 제2 접속 부재(1420)를 통해 서로 다른 경로를 통해 제공되도록 한다. 이를 통해, 실시 예는 상기 전원 신호에 의해 상기 통신 신호의 손실이 발생하는 문제를 해결할 수 있다. 예를 들어, 실시 예는 전원 신호의 통신 신호 사이의 상호 간섭을 최소화할 수 있다.
한편, 제6 실시 예에서의 상기 제2 반도체 소자(1320)는 POP 구조를 가지고 제1 기판(1100) 상에 배치될 수 있다. 예를 들어, 상기 제2 반도체 소자(1320)는 메모리 칩을 포함하는 메모리 패키지일 수 있다. 그리고 상기 메모리 패키지는 상기 도전성 결합부(1450) 상에 결합될 수 있다. 이때, 상기 메모리 패키지는 상기 제1 반도체 소자(1310)와는 연결되지 않을 수 있다.
한편, 제6 실시 예에서의 반도체 패키지는 몰딩 부재(1460)를 포함할 수 있다. 상기 몰딩 부재(1460)는 상기 제1 기판(1100)과 상기 제2 반도체 소자(1320) 사이에 배치될 수 있다. 예를 들어, 상기 몰딩 부재(1460)은 상기 제1 접속 부재(1410), 제2 접속 부재(1420), 제1 반도체 소자(1310) 및 도전성 결합부(1450)를 몰딩할 수 있다.
도 2g를 참조하면, 제7 실시 예의 반도체 패키지는 제1 기판(1100), 제1 접속 부재(1410), 제1 접속 부재(1410), 반도체 소자(1300) 및 제3 접속 부재(1430)를 포함할 수 있다.
이때, 제7 실시 예의 반도체 패키지는 제4 실시 예의 반도체 패키지 대비 연결 부재(1110)가 제거되면서, 상기 제1 기판(1100)이 복수의 기판층을 포함하는 것에서 상이할 수 있다.
상기 제1 기판(1100)은 복수의 기판층을 포함한다. 예를 들어, 제1 기판(1100)은 패키지 기판에 대응하는 제1 기판층(1100A)과 연결 부재의 재배선층에 대응하는 제2 기판층(1100B)을 포함할 수 있다.
즉, 실시 예는 제1 기판층(1100A) 상에 재배선층에 대응하는 제2 기판층(1100B)을 배치하여 제1 기판(1100)을 구성할 수 있다.
다시 말해서, 제7 실시 예의 반도체 패키지는 일체로 형성된 제1 기판층(1100A) 및 제2 기판층(1100B)을 포함할 수 있다. 상기 제2 기판층(1100B)의 절연층의 물질은 제1 기판층(1100A)의 절연층의 물질과 다를 수 있다. 예를 들어, 제2 기판층(1100B)의 절연층의 물질은 광경화성 물질을 포함할 수 있다. 예를 들어, 상기 제2 기판층(1100B)은 PID(Photo Imageable Dielectric)일 수 있다. 그리고, 상기 제2 기판층(1100B)은 광경화성 물질을 포함함에 따라 전극의 미세화가 가능하다. 따라서, 제7 실시 예는 제1 기판층(1100A) 상에 광 경화성 물질의 절연층을 순차적으로 적층하고, 상기 광 경화성 물질의 절연층 상에 미세화된 전극을 형성하는 것에 의해 제2 기판층(1100B)을 형성할 수 있다. 이를 통해 상기 제2 기판(1100B)은 미세화된 전극을 포함하는 재배선층일 수 있다.
- 회로 기판 -
이하에서는 실시 예의 회로 기판에 대해 설명한다.
실시 예의 회로 기판의 설명에 앞서, 이하에서 설명되는 회로 기판은 이전의 반도체 패키지에 포함된 복수의 기판 중 어느 하나의 기판을 의미할 수 있다.
예를 들어, 일 실시 예에서의 이하에서 설명되는 회로 기판은 도 2a 내지 도 2g 중 어느 하나에 도시된 제1 기판(1100), 제2 기판(1200) 및 연결 부재(또는 브리지 기판, 1110, 1210) 중 어느 하나를 의미할 수 있다.
예를 들어, 이하에서 설명되는 회로 기판의 돌출 전극은 상기 제2 기판(1200)이 결합되는 전극일 수 있고, 이와 다르게 반도체 소자가 실장되는 전극일 수 있다.
도 3은 실시 예에 따른 회로 기판의 단면도이고, 도 4는 제1 회로 패턴층의 일부 영역을 확대한 평면도이고, 도 5는 제1 실시 예에 따른 도 3의 돌출 전극이 배치된 영역을 확대한 도면이며, 도 6은 실시 예에 따른 회로 패턴층의 층 구조를 설명하기 위한 도면이고, 도 7은 제2 실시 예에 따른 도 3의 돌출 전극이 배치된 영역을 확대한 도면이다.
이하에서는 도 3 내지 7을 참조하여, 실시 예에 따른 회로 기판에 대해 구체적으로 설명하기로 한다.
회로 기판은 절연층(110)을 포함한다. 상기 절연층(110)은 적어도 1층 이상의 층수를 가질 수 있다.
이때, 도 3에서는 상기 회로 기판이 3층의 절연층을 포함하는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 회로 기판은 2층 이하의 절연층을 포함할 수 있고, 이와 다르게 4층 이상의 절연층을 포함할 수 있다.
다만, 이하에서는 설명의 편의를 위해, 상기 회로 기판이 3층의 절연층을 포함하는 것으로 하여 설명한다.
상기 절연층(110)은 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)을 포함할 수 있다.
상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화 유리를 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 사파이어를 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA)를 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 무기 필러 및 절연 수지를 포함하는 재료로 형성될 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 열경화성 수지 또는 열가소성 수지에 실리카 또는 알루미나의 무기필러가 배치된 구조를 가질 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 중 적어도 하나는 RCC(Resin coated copper)를 포함할 수 있다.
제1 절연층(111)은 회로 기판의 제1 외층 절연층일 수 있다. 예를 들어, 제1 절연층(111)은 복수의 절연층 중 최상측에 배치된 절연층일 수 있다. 제2 절연층(112)은 회로 기판의 내층 절연층일 수 있다. 예를 들어, 제2 절연층(112)은 제1 외층 절연층과 제2 외층 절연층 사이에 배치된 중간 절연층일 수 있다. 예를 들어, 제3 절연층(113)은 제2 외층 절연층일 수 있다. 예를 들어, 제3 절연층(113)은 복수의 절연층 중 최하측에 배치된 절연층일 수 있다.
이때, 실시 예의 회로 기판이 1층의 절연층을 포함하는 경우, 상기 절연층(110)은 제1 절연층(111)만을 포함할 수 있다. 예를 들어, 실시 예의 회로 기판이 2층의 절연층을 포함하는 경우, 상기 절연층(110)은 상기 제1 절연층(111) 및 제3 절연층(113)을 포함할 수 있다. 예를 들어, 실시 예의 회로 기판이 4층 이상의 절연층을 포함하는 경우, 상기 제2 절연층(112)은 복수의 절연층을 포함할 수 있다.
상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 각각은 10㎛ 내지 100㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 각각은 15㎛ 내지 80㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 각각은 각각 20㎛ 내지 50㎛의 범위의 두께를 가질 수 있다.
이때, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113) 각각의 두께는, 서로 다른 층에 배치된 회로 패턴층(120) 사이의 두께 방향으로의 거리에 대응할 수 있다.
예를 들어, 제1 절연층(111)의 두께는 제1 회로 패턴층(121)의 하면과 제2 회로 패턴층(122)의 상면 사이의 수직 거리를 의미할 수 있다. 예를 들어, 제2 절연층(112)의 두께는 제2 회로 패턴층(122)의 하면과 제3 회로 패턴층(123) 사이의 수직 거리를 의미할 수 있다. 예를 들어, 제3 절연층(113)의 두께는 제3 회로 패턴층(123)의 하면과 제4 회로 패턴층(124) 사이의 수직 거리를 의미할 수 있다.
상기 절연층(110)의 표면에는 회로 패턴층(120)이 배치된다.
예를 들어, 상기 제1 절연층(111)의 상면에는 제1 회로 패턴층(121)이 배치될 수 있다. 예를 들어, 상기 제1 절연층(111)의 하면 또는 제2 절연층(112)의 상면에는 제2 회로 패턴층(122)이 배치될 수 있다. 예를 들어, 상기 제2 절연층(112)의 하면 또는 제3 절연층(113)의 상면에는 제3 회로 패턴층(123)이 배치될 수 있다. 예를 들어, 상기 제3 절연층(113)의 하면에는 제4 회로 패턴층(124)이 배치될 수 있다.
실시 예에서, 회로 기판은 ETS(Embedded Trace Substrate) 공법을 이용하여 제조될 수 있다. 이에 따라, 상기 회로 기판에 포함된 복수의 회로 패턴들 중 적어도 하나는 ETS 구조를 가질 수 있다. 예를 들어, 상기 회로 기판의 최외층에 배치된 회로 패턴들 중 어느 하나의 최외층 회로 패턴층은 절연층에 매립될 수 있다.
예를 들어, 제1 절연층(111)의 상면에 배치된 제1 회로 패턴층(121)은 ETS 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴층(121)은 상기 회로 기판의 제1 최외측에 배치된 회로 패턴층일 수 있다. 이에 따라, 상기 제1 회로 패턴층(121)의 상면은 상기 회로 기판의 제1 최외측으로 노출될 수 있다. 상기 제1 회로 패턴층(121)의 측면 및 하면은 상기 제1 절연층(111)으로 덮일 수 있다.
한편, 일 실시 예에서, 상기 제1 회로 패턴층(121)의 상면은 상기 제1 절연층(111)의 상면과 동일 평면 상에 위치할 수 있다. 예를 들어, 일 실시 예에서의 상기 제1 회로 패턴층(121)의 상면의 전체 영역은 상기 제1 절연층(111)의 상면과 동일 평면 상에 위치할 수 있다.
또한, 다른 실시 예에서, 상기 제1 회로 패턴층(121)의 상면의 적어도 일부는 상기 제1 절연층(111)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 회로 패턴층(121)의 상면의 일부는 상기 제1 절연층(111)의 최상단보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 절연층(111)의 상면의 나머지 일부는 상기 제1 회로 패턴층(121)의 상면과 동일 평면 상에 위치할 수 있다.
한편, 제2 회로 패턴층(122)은 상기 제1 절연층(111)의 하면으로부터 하측 방향으로 돌출될 수 있다. 예를 들어, 제2 회로 패턴층(122)은 상기 제2 절연층(112)의 상면에 매립된 구조를 가질 수 있다. 상기 제2 회로 패턴층(122)의 측면 및 하면은 상기 제2 절연층(112)으로 덮일 수 있다.
또한, 제3 회로 패턴층(123)은 상기 제2 절연층(112)의 하면으로부터 하측 방향으로 돌출될 수 있다. 예를 들어, 제3 회로 패턴층(123)은 상기 제3 절연층(113)의 상면에 매립된 구조를 가질 수 있다. 상기 제3 회로 패턴층(123)의 측면 및 하면은 상기 제3 절연층(113)으로 덮일 수 있다.
예를 들어, 제4 회로 패턴층(124)은 상기 제3 절연층(113)의 하면으로부터 하측 방향으로 돌출된 구조를 가질 수 있다. 예를 들어, 제4 회로 패턴층(124)은 회로 기판의 제2 최외측에 배치된 회로 패턴층일 수 있다. 이에 따라, 상기 제4 회로 패턴층(124)의 측면 및 하면은 상기 회로 기판의 제2 최외측으로 노출될 수 있다.
한편, 실시 예의 회로 패턴층(120)은 트레이스 및 패드를 포함할 수 있다. 예를 들어, 회로 기판의 제1 및 제2 최외측에 배치된 제1 회로 패턴층(121) 및 제4 회로 패턴층(124)은 칩이 실장되는 실장 패드 또는 외부 기판과 연결되는 단자 패드를 포함할 수 있다. 또한, 상기 제1 회로 패턴층(121) 및 제4 회로 패턴층(124)은 상기 실장 패드 또는 단자 패드와 연결되는 기다란 배선의 트레이스를 포함할 수 있다.
상기 회로 패턴층(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 상기 회로 패턴층(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴층(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124) 각각은 각각 5㎛ 내지 30㎛의 범위의 두께를 가질 수 있다. 예를 들어, 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124) 각각은 각각 6㎛ 내지 27㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)은 각각 7㎛ 내지 25㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)의 각각의 두께가 5㎛ 미만이면, 저항이 증가하여 신호 전송 효율이 감소할 수 있다. 예를 들어, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)의 각각의 두께가 5㎛ 미만이면, 신호 전송 손실이 증가할 수 있다. 예를 들어, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)의 각각의 두께가 30㎛를 초과하면, 회로 패턴들의 선폭이 증가하고, 이에 따른 회로 기판의 전체적인 부피가 증가할 수 있다.
한편, 도 4를 참조하면 제1 회로 패턴층(121)은 제1 패드(121a) 및 트레이스(121b)를 포함할 수 있다.
상기 패드(121a)는 상기 제1 회로 패턴층(121) 중에서 반도체 소자 또는 인터포저가 결합되는 전극을 의미할 수 있다. 상기 트레이스(121b)는 상기 제1 회로 패턴층(121)의 복수의 패드 사이를 연결하는 신호 라인일 수 있다.
상기 제1 패드(121a)는 제1 폭(W1)을 가질 수 있다. 예를 들어, 상기 제1 패드(121a)의 평면 형상이 원형인 경우, 상기 제1 폭(W1)은 상기 제1 패드(121a)의 직경을 의미할 수 있다. 또한, 상기 제1 패드(121a)의 평면 형상이 타원형인 경우, 상기 제1 폭(W1)은 상기 제1 패드(121a)의 단축 방향으로의 직경을 의미할 수 있다.
상기 제1 패드(121a)의 제1 폭(W1)은 10㎛ 내지 50㎛의 범위를 가질 수 있다. 바람직하게, 상기 제1 패드(121a)의 제1 폭(W1)은 12㎛ 내지 45㎛의 범위를 가질 수 있다. 더욱 바람직하게, 상기 제1 패드(121a)의 제1 폭(W1)은 15㎛ 내지 40㎛의 범위를 가질 수 있다. 상기 제1 패드(121a)의 제1 폭(W1)이 10㎛ 미만이면, 회로 기판상에 실장되는 칩과의 전기적 연결성이 저하될 수 있다. 상기 제1 패드(121a)의 제1 폭(W1)이 10㎛ 미만이면, 상기 제1 패드를 통해 전달되는 신호의 허용 전류가 감소할 수 있다. 그리고 상기 허용 전류가 감소하는 경우, 신호 전달 특성이 저하될 수 있다. 상기 제1 패드(121a)의 제1 폭(W1)이 50㎛를 초과하면, 제한된 공간 내에서 칩과 연결되는 모든 제1 패드를 배치하기 어려울 수 있다. 상기 제1 패드(121a)의 제1 폭(W1)이 50㎛를 초과하면, 회로 기판의 부피 및 반도체 패키지의 부피가 증가할 수 있다.
상기 트레이스(121b)의 선폭(W2)은 15㎛ 이하일 수 있다. 예를 들어, 상기 트레이스(121b)의 선폭(W2)은 12㎛ 이하일 수 있다. 예를 들어, 상기 트레이스(121b)의 선폭(W2)은 10㎛ 이하일 수 있다. 예를 들어, 상기 트레이스(121b)의 선폭(W2)은 8㎛ 이하일 수 있다.
예를 들어, 상기 트레이스(121b)의 선폭(W2)은 1㎛ 내지 15㎛의 범위를 가질 수 있다. 바람직하게, 상기 트레이스(121b)의 선폭(W2)은 1.2㎛ 내지 12㎛의 범위를 가질 수 있다. 더욱 바람직하게, 상기 트레이스(121b)의 선폭(W2)은 1.5㎛ 내지 10㎛의 범위를 가질 수 있다.
상기 트레이스(121b)의 선폭(W2)이 1㎛ 미만이면, 상기 트레이스(121b)의 신호 저항이 증가하고, 이에 따른 상기 회로 기판에 배치되는 칩과의 정상적인 통신이 어려울 수 있다. 또한, 상기 트레이스(121b)의 선폭(W2)이 1㎛ 미만이면, 이의 구현이 어려울 뿐 아니라, 제조 공정에서 상기 트레이스(121b)가 쉽게 무너지는 신뢰성 문제가 발생할 수 있다. 또한, 상기 트레이스(121b)의 선폭(W2)이 15㎛를 초과하면, 제한된 공간 내에 상기 제1 패드(121a)와 연결되는 트레이스(121b)를 모두 배치하기 어려울 수 있다. 상기 트레이스(121b)의 선폭(W2)이 12㎛를 초과하면, 회로 기판 및 반도체 패키지의 부피가 증가할 수 있다.
또한, 복수의 제1 패드(121a) 사이, 복수의 트레이스(121b) 사이, 또는 제1 패드(121a)와 트레이스(121b) 사이의 간격(W3)은 1㎛ 내지 15㎛의 범위를 가질 수 있다. 예를 들어, 상기 간격(W3)은 1.2㎛ 내지 12㎛의 범위를 가질 수 있다. 예를 들어, 상기 간격(W3)은 1.5㎛ 내지 10㎛의 범위를 가질 수 있다.
상기 간격(W3)이 1㎛ 미만이면, 서로 이웃하는 회로 패턴들이 서로 연결됨에 따른 전기적 쇼트가 발생할 수 있다. 상기 간격(W3)이 1㎛ 미만이면, 이웃하는 회로 패턴들에서 전달되는 신호들 사이에 간섭이 발생할 수 있다. 또한, 상기 간격(W3)이 15㎛를 초과하면, 제한된 공간 내에서 제1 패드(121a) 및 트레이스(121b)를 모두 배치하기 어려울 수 있다. 상기 간격(W3)이 15㎛를 초과하면, 회로 기판 및 반도체 패키지의 부피가 증가할 수 있다.
한편, 실시 예의 회로 기판은 상기 제1 패드(121a) 상에 배치된 돌출 전극(140)을 포함할 수 있다.
상기 돌출 전극(140)은 상기 제1 패드(121a) 상에 일정 높이를 가지고 배치될 수 있다. 상기 돌출 전극(140)은 상기 제1 패드(121a) 상에 반도체 소자 또는 인터포저의 안정적인 부착을 위해 제공될 수 있다.
상기 돌출 전극(140)은 복수의 층을 포함할 수 있다. 예를 들어, 도 5를 참조하면, 돌출 전극(140)은 제1 금속층(141)을 포함할 수 있다. 상기 돌출 전극(140)의 제1 금속층(141)은 상기 제1 패드(121a)의 상면 위에 부분적으로 배치될 수 있다.
예를 들어, 상기 제1 패드(121a)의 상면은 상기 제1 패드(121a)의 상면의 테두리에 인접한 제1 상면 및 상기 제1 상면을 제외한 제2 상면을 포함할 수 있다. 그리고, 상기 돌출 전극(140)의 상기 제1 금속층(141)은 상기 제1 패드(121a)의 상기 제2 상면 상에 배치될 수 있다. 예를 들어, 상기 제1 패드(121a)의 상기 제2 상면은 상기 제1 금속층(141)과 직접 접촉할 수 있다. 예를 들어, 상기 제1 패드(121a)의 상기 제1 상면은 상기 제1 금속층(141)과 접촉하지 않을 수 있다. 예를 들어, 상기 제1 패드(121a)의 상기 제1 상면은 상기 제1 금속층(141)과 수직으로 중첩되지 않을 수 있다. 예를 들어, 상기 제1 패드(121a)의 상기 제2 상면은 상기 제1 금속층(141)과 수직으로 중첩될 수 있다.
상기 제1 금속층(141)은 상기 제1 패드(121a)와 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제1 금속층(141)은 구리를 포함할 수 있다.
이때, 상기 제1 금속층(141)이 돌출 전극(140)의 일 구성인 것으로 설명하였으나, 이에 한정되는 것은 아니다.
예를 들어, 제1 금속층(141)은 상기 돌출 전극(140)의 일 구성이면서 상기 제1 패드(121a)의 일 구성일 수 있다.
이는, 상기 제1 금속층(141)이 상기 제1 회로 패턴층(121)을 전해 도금하는데 사용한 시드층이기 때문이다.
구체적으로, 상기 제1 금속층(141)은 상기 제1 회로 패턴층(121)을 전해 도금하는데 사용한 시드층이면서 상기 돌출 전극(140)을 전해 도금하는데 사용한 시드층일 수 있다.
상기 돌출 전극(140)은 상기 제1 금속층(141) 상에 배치되는 제2 금속층(142)을 포함한다. 상기 제2 금속층(142)은 상기 제1 금속층(141) 상에 일정 높이를 가지고 배치된다. 상기 제2 금속층(142)은 상기 제1 금속층(141)과 동일한 제1 금속을 포함할 수 있다. 예를 들어, 상기 제2 금속층(142)은 상기 제1 금속층(141)과 동일한 구리를 포함할 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 제2 금속층(142)은 상기 제1 패드(121a)와 동일한 물질을 포함할 수 있다.
상기 제1 금속층(141)은 상기 제1 회로 패턴층(121)을 전해 도금하기 위해 사용된 시드층일 수 있다. 나아가, 상기 제1 금속층(141)은 상기 돌출 전극(140)의 제2 금속층(142)을 전해 도금하기 위해 사용된 시드층일 수 있다.
예를 들어, 상기 제1 금속층(141)은 화학동도금층일 수 있다. 예를 들어, 상기 제1 금속층(141)은 구리 포일일 수 있다. 예를 들어, 상기 제1 금속층(141)은 동박층일 수 있다. 예를 들어, 상기 제1 금속층(141)은 동박층 및 화학동 도금층을 모두 포함하는 2층 구조를 가질 수도 있다.
즉, 실시 예의 회로 기판은 캐리어 보드(추후 설명)를 구성하는 구리 포일을 시드층으로 하여, 상기 제1 회로 패턴층(121)을 형성하는 공정을 진행한다. 즉, 제1 회로 패턴층(121)은 상기 캐리어 보드의 구리 포일을 시드층으로 전해도금을 하여 형성한 전해 도금층일 수 있다. 이때, 실시 예에서는 상기 제1 회로 패턴층(121)의 시드층으로 사용된 상기 캐리어 보드의 구리 포일을 제거하지 않고, 이를 이용하여 상기 돌출 전극(140)의 제2 금속층(142)을 형성할 수 있다.
즉, 상기 제1 금속층(141)은 상기 캐리어 보드를 구성한 금속층일 수 있다. 예를 들어, 상기 제1 금속층(141)은 상기 캐리어 보드를 구성한 구리 포일일 수 있다. 예를 들어, 상기 제1 금속층(141)은 상기 캐리어 보드를 구성한 동박층일 수 있다. 예를 들어, 상기 제1 금속층(141)은 상기 구리 포일 상에 배치된 화학동도금층일 수 있다. 예를 들어, 상기 제1 금속층(141)은 상기 제1 회로 패턴층(121)을 형성하기 위해 사용한 시드층일 수 있다. 나아가, 상기 제1 금속층(141)은 상기 제2 금속층(142)을 형성하기 위해 사용한 시드층일 수 있다.
결론적으로, 실시 예에서는 하나의 시드층을 이용하여 이의 양면에 각각 상기 제1 회로 패턴층(121) 및 상기 돌출 전극(140)을 형성한다.
여기에서, 상기 제1 금속층(141)은 돌출 전극(140)의 일 구성인 것으로 하였으나, 상기 제1 금속층(141)은 상기 돌출 전극(140)의 일 구성일 뿐 아니라, 상기 제1 회로 패턴층(121)의 일 구성일 수도 있을 것이다.
상기와 같이 실시 예에서는 하나의 시드층을 이용하여 이의 양쪽에서 각각 전해 도금을 진행한 것에 의해, 상기 제1 회로 패턴층(121)과 돌출 전극(140)을 형성할 수 있다.
이에 따라, 실시 예에는 상기 돌출 전극(140)을 형성하기 위해, 상기 돌출 전극(140)의 시드층을 추가적으로 형성하는 공정 및 상기 추가적으로 형성된 시드층을 제거하는 공정을 생략할 수 있다. 이에 따라, 실시 예는 회로 기판의 제조 공정을 간소화할 수 있다.
나아가, 실시 예에서는 상기 돌출 전극(140)과 상기 제1 회로 패턴층(121) 사이의 접합력을 향상시킬 수 있다. 즉, 실시 예에서는 상기 제1 금속층(141)을 사이에 두고, 상기 제1 회로 패턴층(121) 및 상기 돌출 전극(140)의 제2 금속층(142)이 각각 배치된다. 이에 따라, 실시 예에서는 동일한 하나의 금속층을 사용하여 상기 제1 회로 패턴층(121)과 상기 돌출 전극(140)의 제2 금속층(142)을 형성할 수 있다. 이에 의해, 상기 제1 금속층(141)과 상기 제1 회로 패턴층(121) 사이의 접합력, 상기 제1 금속층(141)과 상기 돌출 전극(140)의 제2 금속층(142) 사이의 접합력, 나아가 상기 제1 회로 패턴층(121)과 상기 돌출 전극(140) 사이의 접합력을 향상시킬 수 있다.
또한, 실시 예는 상기 제1 금속층(141)을 시드층으로 상기 제2 금속층(142) 을 형성하여 상기 돌출 전극(140)의 폭을 줄일 수 있다.
예를 들어, 상기 돌출 전극(140)의 폭(W4)은 상기 돌출 전극(140)의 두께(T1)의 40% 미만일 수 있다. 예를 들어, 상기 돌출 전극(140)의 폭(W4)은 상기 돌출 전극(140)의 두께(T1)의 35% 미만일 수 있다. 예를 들어, 상기 돌출 전극(140)의 폭(W4)은 상기 돌출 전극(140)의 두께(T1)의 30% 미만일 수 있다.
즉, 일반적으로 상기 돌출 전극(140)이 일정 두께를 가지기 위해서는 상기 돌출 전극(140)의 두께(T1)에 따라 상기 돌출 전극(140)의 폭(W4)을 증가시켜야만 했다. 이는, 비교 예에서의 상기 제1 패드(121a)와 돌출 전극(140) 사이에는 별도의 화학동도금 공정을 통해 시드층이 형성되었다. 이에 따라, 상기 제1 패드(121a)와 상기 돌출 전극(140) 사이의 접합력을 확보하기 위해 상기 돌출 전극(140)의 폭이 증가하였다. 이에 따라 비교 예에서는 돌출 전극의 폭이 증가하고 이에 따라 이웃하는 돌출 전극 사이의 피치가 증가하였다. 따라서, 비교 예에서는 회로 집적도가 감소하고, 회로 기판의 부피가 증가하였다.
이에 반하여, 실시 예는 하나의 시드층을 사용하여 상기 제1 회로 패턴층(121)과 상기 돌출 전극(140)을 모두 형성한다. 이에 따라, 실시 예에서는 상기 돌출 전극(140)의 폭(W4)을 증가시키지 않아도 상기 돌출 전극(140)과 제1 회로 패턴층(121) 사이의 접합력을 확보할 수 있다.
또한, 실시 예의 상기 제1 금속층(141)은 상기 제2 금속층(142)의 하면에만 배치된다. 예를 들어, 상기 제1 금속층(141)은 상기 제2 금속층(142)의 측면과는 접촉하지 않는다. 예를 들어, 상기 돌출 전극(140)의 상기 제1 금속층(141)의 폭은 상기 돌출 전극(140)의 제2 금속층(142)의 폭과 동일할 수 있다. 예를 들어, 상기 제1 금속층(141)과 제2 금속층(142)은 서로 대응되는 폭을 가질 수 있다.
이를 통해, 실시 예는 복수의 제1 패드(121a) 사이의 피치를 더욱 줄일 수 있다. 예를 들어, 상기 제1 패드(121a)의 피치는 복수의 돌출 전극 사이의 피치를 기준으로 결정된다. 예를 들어, 상기 제1 패드(121a)의 피치를 줄일 수 있더라도 상기 돌출 전극들 사이의 피치를 줄이지 못하는 경우, 제1 패드(121a)의 피치는 상기 돌출 전극(140)의 피치에 대응하게 증가할 수밖에 없다.
이에 반하여, 실시 예는 상기 제1 금속층(141)을 사용하여 상기 제1 회로 패턴층(121) 및 상기 제2 금속총(142)을 모두 형성함에 따라 상기 돌출 전극(140)의 폭(W4) 및 이의 피치를 줄일 수 있다. 이에 따라, 실시 예는 상기 돌출 전극(140)의 피치를 줄일 수 있음에 따라 상기 복수의 제1 패드(121a) 사이의 피치를 줄일 수 있다. 이에 의해 실시 예는 회로 집적도를 더욱 향상시킬 수 있고, 회로 기판 및 반도체 패키지의 부피를 감소시킬 수 있다.
한편, 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)는 1.5㎛ 내지 5.5㎛의 범위를 가질 수 있다. 예를 들어, 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)는 1.7㎛ 내지 5.3㎛의 범위를 가질 수 있다. 예를 들어, 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)는 2.0㎛ 내지 5.0㎛의 범위를 가질 수 있다.
상기 제1 금속층(141)의 두께(T1-1)가 1.5㎛ 미만이면, 상기 제1 금속층(141)이 상기 제1 회로 패턴층(121) 및 상기 돌출 전극(140)의 제2 금속층(142)을 전해 도금하기 위한 시드층으로 기능하지 못할 수 있다.
상기 제1 금속층(141)의 두께(T1-1)가 5.5㎛를 초과하면, 상기 돌출 전극(140)의 제2 금속층(142)의 형성 이후에 상기 제1 금속층(141)을 제거하는 공정의 소요 시간이 증가할 수 있다. 상기 제1 금속층(141)의 두께(T1-1)가 5.5㎛를 초과하면, 상기 제1 금속층(141)을 제거하는 공정에서의 에칭량이 증가할 수 있다. 그리고, 상기 에칭량이 증가하는 경우, 상기 제1 금속층(141)과 함께 상기 돌출 전극(140)의 제2 금속층(142)도 에칭되는 문제가 발생할 수 있다. 그리고 상기 제2 금속층(142)이 에칭되는 경우, 상기 돌출 전극(140)의 변형이 발생하거나 상기 돌출 전극(140)이 접속 부재를 배치하기 위한 안정적인 구조를 가지지 못할 수 있다.
한편, 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)는 5㎛ 내지 30㎛의 범위를 만족할 수 있다. 예를 들어, 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)는 6㎛ 내지 27㎛의 범위를 만족할 수 있다. 예를 들어, 한편, 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)는 7㎛ 내지 25㎛의 범위를 만족할 수 있다.
상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)가 5㎛ 미만이면, 상기 돌출 전극(140)와 접속 부재 사이의 접촉 면적이 감소하고, 이에 따라 상기 돌출 전극(140)과 접속 부재 사이의 밀착력이 저하될 수 있다. 또한, 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)가 5㎛ 미만이면, 이하에서 설명되는 제1 보호층(150)의 구조에 의해 구비되는 접속 부재의 댐부의 깊이가 감소할 수 있다. 그리고 상기 댐부의 깊이가 감소하는 경우, 실시 예에 따른 상기 접속 부재의 흘러넘침 방지 효과가 미비할 수 있다. 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)가 30㎛을 초과하면, 상기 회로 기판의 전체 두께가 증가하고, 이에 따라 반도체 패키지의 두께가 증가할 수 있다. 또한, 상기 돌출 전극(140)의 상기 제2 금속층(142)의 두께(T1-2)가 30㎛을 초과하면, 이하에서 설명되는 제1 보호층(150)의 두께(T2)가 증가해야 하고, 이에 따른 제조 공정이 복잡해지거나 제조 비용이 상승할 수 있다.
한편, 실시 예의 회로 기판은 관통 전극(130)을 포함한다.
상기 관통 전극(130)은 실시 예의 회로 기판에 포함된 절연층(110)을 관통한다. 그리고 상기 관통 전극(130)은 서로 다른 층에 배치된 회로 패턴층들 사이를 전기적으로 연결할 수 있다. 이때, 상기 관통 전극(130)은 1개의 절연층만을 관통할 수 있고, 적어도 2개 이상의 절연층을 공통으로 관통할 수도 있다.
예를 들어, 회로 기판은 제1 관통 전극(131)을 포함한다. 상기 제1 관통 전극(131)은 상기 제1 절연층(111)을 관통한다. 상기 제1 관통 전극(131)은 상기 제1 회로 패턴층(121)과 상기 제2 회로 패턴층(122) 사이를 전기적으로 연결할 수 있다. 예를 들어, 상기 제1 관통 전극(131)의 상면은 상기 제1 회로 패턴층(121)의 하면과 직접 연결될 수 있다. 예를 들어, 상기 제1 관통 전극(131)의 하면은 상기 제2 회로 패턴층(122)의 상면과 직접 연결될 수 있다. 그리고, 상기 제1 회로 패턴층(121) 및 상기 제2 회로 패턴층(122)은 상기 제1 관통 전극(131)을 통해 상호 전기적으로 연결되어 신호를 전달할 수 있다.
예를 들어, 회로 기판은 제2 관통 전극(132)을 포함한다. 상기 제2 관통 전극(132)은 제2 절연층(112)을 관통할 수 있다. 상기 제2 관통 전극(132)은 상기 제2 회로 패턴층(122)과 상기 제3 회로 패턴층(123) 사이를 전기적으로 연결할 수 있다. 예를 들어, 상기 제2 관통 전극(132)의 상면은 상기 제2 회로 패턴층(122)의 하면과 직접 연결될 수 있다. 예를 들어, 상기 제2 관통 전극(132)의 하면은 상기 제3 회로 패턴층(123)의 상면과 직접 연결될 수 있다. 이에 따라, 상기 제2 회로 패턴층(122)과 상기 제3 회로 패턴층(123)은 상기 제2 관통 전극(132)을 통해 상호 직접 전기적으로 연결되어 신호를 전달할 수 있다.
예를 들어, 회로 기판은 제3 관통 전극(133)을 포함한다. 상기 제3 관통 전극(133)은 제3 절연층(113)을 관통하며 형성될 수 있다. 상기 제3 관통 전극(133)은 상기 제3 회로 패턴층(123)과 상기 제4 회로 패턴층(124)을 전기적으로 연결할 수 있다. 예를 들어, 상기 제3 관통 전극(133)의 상면은 상기 제3 회로 패턴층(123)의 하면과 직접 연결될 수 있다. 예를 들어, 상기 제3 관통 전극(133)의 하면은 상기 제4 회로 패턴층(124)의 상면과 직접 연결될 수 있다. 이에 따라, 상기 제3 회로 패턴층(123)과 상기 제4 회로 패턴층(124)은 상호 전기적으로 연결되어 신호를 전달할 수 있다.
상기와 같은 제1 관통 전극(131), 제2 관통 전극(132) 및 제3 관통 전극(133)은 상기 절연층(110)을 관통하는 관통 홀을 전도성 물질로 충진하는 것에 의해 형성될 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 예를 들어, 상기 관통 홀은 밀링(Milling), 드릴(Drill), 라우팅(Routing), UV 레이저, CO2 레이저, 아미노실란 약품, 및 케톤류 약품 중 어느 하나를 이용하여 형성될 수 있다.
상기 관통 전극을 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있다. 그리고, 상기 관통 홀의 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나를 이용할 수 있다.
한편, 실시 예의 회로 기판은 보호층을 포함할 수 있다.
상기 보호층은 절연층(110) 상에 배치된 제1 보호층(150)을 포함할 수 있다. 또한, 상기 보호층은 절연층(110) 하에 배치된 제2 보호층(160)을 포함할 수 있다.
예를 들어, 상기 제1 보호층(150)은 제1 절연층(111) 상에 배치될 수 있다. 그리고, 상기 제2 보호층(160)은 제3 절연층(113) 하에 배치될 수 있다.
상기 제1 보호층(150) 및 제2 보호층(160)은 솔더 레지스트일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 보호층(150)은 적어도 하나의 제1 개구(150a)를 포함할 수 있다. 상기 제1 보호층(150)의 제1 개구(150a)는 상기 제1 패드(121a)와 수직으로 중첩될 수 있다. 나아가, 상기 제1 보호층(150)의 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)보다 클 수 있다.
따라서, 상기 돌출 전극(140)의 측면의 적어도 일부는 상기 제1 보호층(150)과 접촉하지 않을 수 있다.
즉, 상기 제1 보호층(150)은 상기 제1 절연층(111) 상에 상기 제1 개구(150a)를 포함하며 구비된다. 이때, 상기 제1 개구(150a)는 수직으로 상기 제1 패드(121a) 및 상기 돌출 전극(140)과 중첩될 수 있다.
그리고, 상기 돌출 전극(140)의 상면은 상기 제1 개구(150a)와 수직으로 중첩됨에 따라 상기 제1 보호층(150)과 접촉하지 않는다. 그리고, 상기 돌출 전극(140)의 측면의 적어도 일부는 상기 제1 개구(150a)와 수평으로 중첩됨에 따라 상기 제1 보호층(150)과 접촉하지 않는다.
나아가, 상기 제1 보호층(150)의 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)보다 클 수 있다. 또한, 상기 제1 보호층(150)의 상기 제1 개구(150a)의 폭(W5)은 상기 제1 패드(121a)는 폭(W1)보다 작을 수 있다.
이를 정리하면, 상기 제1 보호층(150)의 제1 개구(150a)의 폭(W5), 돌출 전극(140)의 폭(W4) 및 상기 제1 패드(121a)의 폭(W1) 중에서, 상기 제1 패드(121a)의 폭(W1)이 가장 클 수 있고, 돌출 전극(140)의 폭(W4)이 가장 작을 수 있다. 그리고, 상기 제1 보호층(150)의 제1 개구(150a)의 폭(W5)은 돌출 전극(140)의 폭(W4)보다 크면서 상기 제1 패드(121a)의 폭(W1)보다 작을 수 있다. 그리고 실시 예는 상기 제1 보호층(150)의 제1 개구(150a)의 폭(W5)을 상기 제1 패드(121a)의 폭(W1)보다 작게 형성함으로써, 이웃하는 복수의 제1 패드들이 서로 접촉하는 전기적 쇼트 문제를 해결할 수 있고, 나아가 상기 돌출 전극(140)과 접촉하는 접속 부재와의 접촉 면적을 증가시킬 수 있다. 이를 통해, 실시 예는 회로 기판 및 반도체 패키지의 물리적 신뢰성 및 전기적 신뢰성을 향상시킬 수 있다.
한편, 상기 제1 패드(121a)는 상기 제1 보호층(150)의 상기 제1 개구(150a)와 수직으로 중첩되면서 상기 제1 보호층(150)으로 덮일 수 있다. 예를 들어, 상기 제1 패드(121a)의 상면 및 상기 돌출 전극(140)의 측면의 적어도 일부는 상기 제1 보호층(150)으로 덮일 수 있다.
이는, 상기 제1 보호층(150)이 복수의 층을 포함하는 것에 의해 구현될 수 있다. 예를 들어, 상기 제1 보호층(150)의 제1 개구(150a)는 단차를 가질 수 있다.
예를 들어, 제1 보호층(150)은 상기 제1 절연층(111) 상에 배치되는 제1층(151) 및 상기 제1층(151) 상에 배치되는 제2층(152)을 포함할 수 있다.
상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 절연층(111) 및 상기 제1 회로 패턴층(121) 상에 배치될 수 있다.
예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 절연층(111)의 상면에 배치될 수 있다. 또한, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 회로 패턴층(121) 중 상기 돌출 전극(140)이 배치되지 않은 영역에 배치될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 패드(121a)의 상면 중 상기 돌출 전극(140)과 수직으로 중첩되지 않는 영역 상에 배치될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 회로 패턴층(121)의 트레이스(121b) 상에 배치될 수 있다.
상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 두께(T1)보다 작을 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 상면은 상기 돌출 전극(140)의 상면보다 낮게 위치할 수 있다.
따라서, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 절연층(111) 상에서 상기 돌출 전극(140)의 측면의 일부를 감싸며 배치될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 절연층(111)의 상면, 상기 제1 패드(121a)의 제1 상면, 상기 트레이스(121b)의 상면을 덮으며 배치될 수 있다. 나아가, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 돌출 전극(140)의 측면의 일부를 덮으며 배치될 수 있다.
이때, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1) 상기 돌출 전극(140)의 두께(T1)를 기준으로 결정될 수 있다.
예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 두께(T1)의 20% 내지 50%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 두께(T1)의 22% 내지 45%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 두께(T1)의 25% 내지 40%의 범위를 만족할 수 있다.
이와 다르게, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)를 기준으로 결정될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)보다 크다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)의 105% 내지 150%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)의 110% 내지 145%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)는 상기 돌출 전극(140)의 상기 제1 금속층(141)의 두께(T1-1)의 112% 내지 140%의 범위를 만족할 수 있다.
상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 20%보다 작거나 상기 제1 금속층(141)의 두께(T1-1)의 105%보다 작으면, 상기 제1 보호층(150)의 상기 제1층(151)을 씨닝하는데 소요되는 시간이 증가하고, 이에 따른 제조 공정이 복잡해질 수 있다. 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 20%보다 작거나 상기 제1 금속층(141)의 두께(T1-1)의 105%보다 작으면, 상기 돌출 전극(140)의 물리적 신뢰성이 저하될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 20%보다 작거나 상기 제1 금속층(141)의 두께(T1-1)의 105%보다 작으면, 상기 돌출 전극(140)의 상기 제1 금속층(141)의 측면의 적어도 일부가 상기 제1 보호층(150)의 상기 제1층(151)으로 덮이지 않을 수 있다. 그리고 상기 돌출 전극(140)의 상기 제1 금속층(141)의 측면의 적어도 일부가 상기 제1 보호층(150)이 상기 제1층(151)으로 덮이지 않는 경우, 상기 돌출 전극(140)의 제1 금속층(141)과 제2 금속층(142) 사이의 밀착력이 저하될 수 있다. 그리고 상기 밀착력이 저하되는 것에 의해 상기 돌출 전극(140)의 상기 제2 금속층(142)이 상기 제1 금속층(141)으로부터 분리되는 문제가 발생할 수 있다. 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 20%보다 작거나 상기 제1 금속층(141)의 두께(T1-1)의 105%보다 작으면, 상기 제1 보호층(150)의 제2층(152)의 제1 개구(150a)에 의해 구비되는 댐부(추후 설명)의 깊이가 증가할 수 있다. 그리고, 상기 댐부의 깊이가 증가하는 경우, 상기 돌출 전극(140) 상에 배치되는 접속 부재의 도포량이 증가할 수 있다. 그리고 상기 접속 부재의 도포량이 증가하는 경우, 상기 접속 부재의 강성이 저하되거나 상기 접속 부재의 상면의 평면도가 저하될 수 있다.
상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 50%보다 크거나 상기 제1 금속층(141)의 두께(T1-1)의 150%보다 크면, 접속 부재와 상기 돌출 전극(140) 사이의 밀착력이 저하될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 50%보다 크거나 상기 제1 금속층(141)의 두께(T1-1)의 150%보다 크면, 상기 돌출 전극(140)의 측면과 상기 접속 부재 사이의 접촉 면적이 감소할 수 있다. 그리고 상기 접촉 면적이 감소하는 경우, 상기 접속 부재가 상기 돌출 전극(140)으로부터 분리되는 문제가 발생할 수 있다. 또한, 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1)가 상기 돌출 전극(140)의 두께(T1)의 50%보다 크거나 상기 제1 금속층(141)의 두께(T1-1)의 150%보다 크면, 상기 댐부의 깊이가 감소하고, 이에 따라 상기 돌출 전극(140) 상에 배치되는 접속 부재의 넘침 방지 효과가 미비할 수 있다. 예를 들어, 상기 댐부의 깊이가 감소하면, 서로 이웃하는 돌출 전극 상에 배치된 접속 부재의 흘러 넘침이 발생할 수 있고, 이에 따라 서로 접촉하는 회로 쇼트 문제가 발생할 수 있다.
한편, 상기 제1 보호층(150)의 상기 제1층(151)은 포토 솔더 레지스트 필름을 이용할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 레진 및 필러가 혼합된 물질을 포함할 수 있다.
이때, 실시 예는 상기 돌출 전극(140)이 상면을 덮는 보호층을 형성한 상태에서 상기 보호층을 씨닝하는 공정을 진행하여 상기 제1 보호층(150)의 상기 제1층(151)을 형성할 수 있다. 따라서, 상기 제1 보호층(150)의 제1층(151)의 상면은 씨닝에 의해 일정 수준 이상의 표면 거칠기를 가질 수 있다.
이때, 상기 제1 보호층(150)이 상기 제1층(151)만을 포함하도록 할 수 있다. 그러나, 상기 제1 보호층(150)이 상기 제1층(151)만을 포함하는 경우, 상기 씨닝에 의해 구비되는 상기 제1층(151)의 상면의 표면 거칠기에 의한 외관 불량이 발생할 수 있다. 나아가, 상기 제1 보호층(150)이 상기 제1층(151)만을 포함하는 경우, 돌출 전극 상에 배치되는 접속 부재의 넘침을 방지하는 댐부를 구비하지 않음에 따라 회로 쇼트 문제가 발생할 수 있다. 따라서, 실시 예는 상기 제1 보호층(150)의 상기 제1층(151) 상에 제2층(152)을 추가로 배치할 수 있다.
한편, 상기 제1 보호층(150)은 상기 제1층(151) 상에 배치되는 제2층(152)을 더 포함한다.
상기 제1 보호층(150)의 상기 제2층(152)은 상기 돌출 전극(140)과 수직으로 중첩되는 제1 개구(150a)를 포함한다. 이때, 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)보다 클 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)은 상기 돌출 전극(140)과 접촉하지 않을 수 있다. 따라서, 상기 돌출 전극(140)의 측면 중 상기 제2층(152)과 수평으로 중첩되는 부분은 상기 제1 보호층(150)과 접촉하지 않을 수 있다.
예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)는 상기 제1 보호층(150)의 상기 제1층(151)의 상면 중 상기 돌출 전극(140)과 인접한 부분을 노출할 수 있다. 또한, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)는 상기 돌출 전극(140)의 측면을 노출할 수 있다. 따라서, 상기 제1 보호층(150)의 상기 제2층(152)의 제1 개구(150a)의 측벽과 상기 돌출 전극(140)의 측면 사이에는 일정 폭 및 일정 깊이를 가지는 댐부가 구비될 수 있다. 상기 댐부는 상기 돌출 전극(140) 상기 접속 부재를 배치하는 과정에서 상기 접속 부재와 상기 돌출 전극(140) 사이의 접촉 면적을 증가시키면서 상기 접속 부재의 넘침을 방지하는 기능을 할 수 있다.
한편, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)의 105% 내지 150%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)의 110% 내지 140%의 범위를 만족할 수 있다. 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)은 상기 돌출 전극(140)의 폭(W4)의 112% 내지 140%의 범위를 만족할 수 있다.
상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)이 상기 돌출 전극(140)의 폭(W4)의 105%보다 작으면, 상기 제1 개구(150a)의 측벽과 상기 돌출 전극(140)의 측면 사이의 공간으로 상기 접속 부재가 침투하지 못할 수 있고, 이에 따라 상기 접속 부재의 흘러 넘침 문제가 발생할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)이 상기 돌출 전극(140)의 폭(W4)의 105%보다 작으면, 상기 제1 개구(150a)의 측벽과 상기 돌출 전극(140)의 측면 사이의 공간이 댐부로 기능하지 못할 수 있다.
상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)이 상기 돌출 전극(140)의 폭(W4)의 150%보다 크면, 상기 돌출 전극(140) 상에 배치되는 접속 부재의 양이 증가할 수 있다. 그리고, 상기 접속 부재의 양이 증가하는 경우, 상기 접속 부재의 강성이 저하되거나, 상기 접속 부재의 평탄도가 저하될 수 있다. 또한, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)이 상기 돌출 전극(140)의 폭(W4)의 150%보다 크면, 이웃하는 복수의 돌출 전극(140)의 피치가 증가할 수 있다. 또한, 상기 제1 보호층(150)의 상기 제2층(152)의 상기 제1 개구(150a)의 폭(W5)이 상기 돌출 전극(140)의 폭(W4)의 150%보다 크면, 이웃하는 돌출 전극(140) 사이의 간격이 작아짐에 따라 서로 이웃하는 복수의 제1 개구가 서로 연결될 수 있다. 그리고, 상기 복수의 제1 개구가 연결되는 경우, 회로 쇼트와 같은 문제가 발생할 수 있다.
한편, 상기 제1 보호층(150)의 상기 제2층(152)의 두께(T2-2)는 상기 제1 보호층(150)의 상기 제1층(151)의 두께(T2-1) 및 상기 돌출 전극(140)의 두께(T1)를 기준으로 결정될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)의 두께(T2-2)는 상기 제1 보호층(150)의 두께(T2)가 상기 돌출 전극(140)의 두께(T1)보다 큰 두께를 가지도록 상기 제1층(151)의 두께(T2-1)를 기준으로 결정될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상면은 상기 돌출 전극(140)의 상면보다 높게 위치할 수 있다. 예를 들어, 상기 제1 보호층(150)의 제2층(152)의 상면은 상기 돌출 전극(140)의 제2 금속층(142)의 상면보다 높게 위치할 수 있다.
이를 위해, 상기 제1 보호층(150)의 두께(T2)는 상기 돌출 전극(140)의 두께(T1)의 110% 내지 140%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 두께(T2)는 상기 돌출 전극(140)의 두께(T1)의 112% 내지 138%의 범위를 만족할 수 있다. 예를 들어, 상기 제1 보호층(150)의 두께(T2)는 상기 돌출 전극(140)의 두께(T1)의 115% 내지 135%의 범위를 만족할 수 있다.
상기 제1 보호층(150)의 두께(T2)가 상기 돌출 전극(140)의 두께(T1)의 110%보다 작으면, 공정 오차로 인해 상기 제1 보호층(150)의 제2층(152)의 상면이 상기 돌출 전극(140)의 상면보다 낮게 위치하는 문제가 발생할 수 있다. 그리고, 상기 제1 보호층(150)의 상기 제2층(152)의 상면이 상기 돌출 전극(140)의 상면보다 낮게 위치하면, 상기 돌출 전극(140) 상에 배치되는 접속 부재의 넘침 문제가 발생할 수 있다. 또한, 상기 제1 보호층(150)의 두께(T2)가 상기 돌출 전극(140)의 두께(T1)의 140%보다 크면, 상기 돌출 전극(140)의 상면과 상기 제1 보호층(150)의 상면 사이의 높이 차이만큼 회로 기판의 전체 두께가 증가할 수 있고, 이에 대응하게 반도체 패키지의 두께가 증가할 수 있다.
한편, 상기에서는 상기 제1 보호층(150)의 두께(T2)가 상기 돌출 전극(140)의 두께(T1)보다 크다고 설명하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 돌출 전극(140)의 두께(T1)를 증가시켜, 상기 댐부가 일정 깊이를 가지도록 할 수 있다. 이 경우, 상기 돌출 전극(140)의 상면이 상기 제1 보호층(150)의 상면보다 높게 위치할 수도 있을 것이다.
다만, 상기 제1 보호층(150)의 상기 제2층(152)은 접속 부재의 흐름을 차단하는 댐 기능을 할 수 있다. 이에 따라, 실시 예는 상기 제1 보호층(150)의 두께(T2)가 상기 돌출 전극(140)의 두께(T1)보다 크도록 하여, 상기 댐 기능에 의한 상기 접속 부재의 흐름 차단 효과가 극대화될 수 있도록 한다.
결론적으로, 상기 제1 보호층(150)은 제1층(151) 및 제2층(152)을 포함한다. 상기 제1 보호층(150)의 제1층(151)은 상기 돌출 전극(140)의 측면을 감싸며 배치된다. 그리고, 상기 제1 보호층(150)의 제2층(152)은 제1 개구(150a)를 포함하며 이에 의해 상기 돌출 전극(140)의 측면과 이격된다.
따라서, 상기 돌출 전극(140)의 측면은 상기 제1 보호층(150)의 제1층(151)과 수평으로 중첩되는 제1 부분과, 상기 제1 보호층(150)의 제2층(152)과 수평으로 중첩되는 제2 부분을 포함한다.
그리고, 상기 돌출 전극(140)의 상기 제1 부분은 상기 제1 보호층(150)의 상기 제1층(151)과 접촉하며, 이에 의해 상기 제1층(151)으로 덮일 수 있다.
또한, 상기 돌출 전극(140)의 상기 제2 부분은 상기 제1 보호층(150)의 상기 제2층(152)의 제1 개구(150a)를 통해 상기 제1층(151)과 접촉하지 않을 수 있다.
한편, 상기 제1 보호층(150)의 상기 제1층(151) 및 제2층(152)은 서로 동일한 물질을 포함할 수 있고, 이와 다르게 서로 다른 물질을 포함할 수 있다. 바람직하게, 상기 제1 보호층(150)의 제1층(151) 및 제2층(152)은 서로 다른 물질을 포함할 수 있다.
이때, 1층의 보호층을 가지고 실시 예의 상기 제1층(151) 및 제2층(152)이 가지는 구조를 가지도록 할 수도 있다. 그러나, 상기 제1 보호층(150)이 1층 구조를 가지는 경우, 상기 제1 보호층(150)이 가지는 물성에 따라 회로 기판의 신뢰성이 저하되는 문제가 발생할 수 있다. 예를 들어, 상기 제1 보호층(150)이 1층 구조를 가지는 경우, 상기 제1 보호층(150)에 구비된 필러의 함량에 따라 상기 돌출 전극(140)의 표면에 필러가 잔존하는 문제가 발생할 수 있다. 또한, 상기 제1 보호층(150)이 1층 구조를 가지는 경우, 상기 제1 보호층(150)이 가지는 열팽창계수에 따라 회로 기판의 휨 특성이 저하되는 문제가 발생할 수 있다.
따라서, 실시 예는 서로 다른 물성을 가진 제1층(151) 및 제2층(152)을 이용하여 상기 제1 보호층(150)을 형성한다. 그리고, 상기 제1층(151) 및 제2층(152)은 서로 다른 열팽창 계수를 가질 수 있다. 따라서, 실시 예는 서로 다른 열팽창계수를 가진 보호층의 적용에 따라 회로 기판이 휘어지는 것을 방지하도록 한다.
예를 들어, 상기 제1 보호층(150)의 제1층(151)의 열팽창계수는 상기 제2층(152)의 열팽창계수보다 작을 수 있다. 예를 들어, 상기 제1층(151)은 10 내지 25ppm(@alpha 1)의 열팽창계수를 가질 수 있다. 예를 들어, 제2층(152)은 30 내지 50 ppm(@alpha 1)의 열팽창계수를 가질 수 있다. 즉, 실시 예는 열팽창계수가 상대적으로 낮은 제1층(151)을 상기 제1 절연층(111) 상에 배치한 이후에 상기 제2층(152)을 배치한다. 이에 따라 실시 예는 열팽창계수 완화 효과를 달성할 수 있고, 이에 따른 회로 기판의 휨 발생을 최소화할 수 있다.
한편, 상기 제1 보호층(150)의 상기 제1층(151)에 구비된 필러 함량은 상기 제2층(152)에 구비된 필러 함량과 다를 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)에 구비된 필러 함량은 상기 제2층(152)에 구비된 필러 함량보다 클 수 있다. 이를 통해, 실시 예는 최종적으로 제조된 회로 기판의 돌출 전극(140)의 표면에 상기 필러가 잔존하는 문제를 해결할 수 있다.
예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 50 중량% 내지 65 중량%의 SiO2 필러를 구비할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제2층(152)은 20중량% 내지 35 중량%의 BaSO4, SiO2, Talc 등의 필러를 포함할 수 있다.
한편, 상기 제2 보호층(160)의 적어도 하나의 제2 개구(160a)를 포함할 수 있다. 이때, 상기 제2 보호층(160)은 상기 제1 보호층(150)에 대응하는 층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 보호층(160)의 상기 제2 개구(160a)에 의해 노출되는 제4 회로 패턴층(124)은 상기 제1 회로 패턴층(121) 대비 넓은 사이즈를 가질 수 있다. 따라서, 상기 제2 보호층(160)은 1층 구조를 가질 수 있다.
한편, 상기 제1 보호층(150)의 상기 제1 개구(150a)를 통해 노출된 상기 돌출 전극(140)의 측면의 일부 및 상면에는 표면 처리층이 배치될 수 있다. 상기 표면 처리층은 OSP(Organic Solderability Preservative) 층일 수 있다. 예를 들어, 상기 표면 처리층은 상기 벤지미다졸(Benzimidazole)과 같은 유기물로 코팅된 유기 코팅층일 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 표면 처리층은 도금층일 수 있다. 예를 들어, 상기 표면 처리층은 니켈(Ni) 도금층, 팔라듐(Pd) 도금층 및 금(Au) 도금층 중 적어도 하나를 포함할 수 있다.
한편, 실시 예에서, 회로 패턴층 및 관통 전극들은 복수의 층 구조를 가질 수 있다. 다만, 실시 예에서, 회로 패턴 중 제1 회로 패턴층(121)은 ETS 구조를 가지며, 이에 따라 ETS 구조를 가지는 제1 회로 패턴층(121)은 다른 회로 패턴층 및 관통 전극들과 다른 층 구조를 가질 수 있다.
예를 들어, 상기 제1 회로 패턴층(121)은 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)과 다른 층 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴층(121)은 상기 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)의 층수보다 작은 층수를 가질 수 있다.
예를 들어, 상기 제1 회로 패턴층(121)은 전해 도금층만을 포함할 수 있다.
이와 다르게, 상기 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)은 각각 시드층 및 전해 도금층을 포함할 수 있다.
다만, 실시 예에서 상기 제1 회로 패턴층(121)도 시드층을 포함할 수 있다. 다만, 상기 제1 회로 패턴층(121)의 시드층은 실질적으로 상기 돌출 전극(140)의 제1 금속층(141)일 수 있다.
예를 들어, 상기 제2 회로 패턴층(122)은 시드층(122-1) 및 전해 도금층(122-2)을 포함할 수 있다. 예를 들어, 제3 회로 패턴층(123)은 시드층(123-1) 및 전해 도금층(123-2)을 포함할 수 있다. 예를 들어, 제4 회로 패턴층(124)은 시드층(124-1) 및 전해 도금층(124)을 포함할 수 있다. 또한, 이에 대응하게, 회로 기판에 포함된 비아는 시드층 및 전해 도금층을 포함할 수 있다. 예를 들어, 제1 관통 전극(131)은 시드층(131-1) 및 전해 도금층(131-2)을 포함할 수 있다. 예를 들어, 제2 관통 전극(132)은 시드층(132-1) 및 전해 도금층(132-2)을 포함할 수 있다. 예를 들어, 제3 관통 전극(133)은 시드층(133-1) 및 전해 도금층(133-2)을 포함할 수 있다.
한편, 실시 예의 회로 기판이 MSAP 공법으로 제조되는 경우, 상기 제2 회로 패턴층, 제3 회로 패턴층 및 제4 회로 패턴층 중 적어도 하나는 동박층에 대응하는 금속층을 더 포함할 수 있을 것이다.
한편, 도 7을 참조하면, 상기 제1 패드(121a)의 상면은 단차를 가질 수 있다. 예를 들어, 상기 제1 패드(121a)의 상면은 상기 돌출 전극(140)과 수직으로 중첩되는 제1 부분과, 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다. 그리고, 상기 제1 패드(121a)의 상면의 상기 제1 부분과 제2 부분은 단차를 가질 수 있다. 예를 들어, 상기 제1 패드(121a)의 상면의 상기 제2 부분에는 상기 제1 부분에 대해 하측을 향하여 오목한 오목부(121a1)를 포함할 수 있다. 상기 제1 패드(121a)의 상기 제1 오목부(121a1)는 상기 돌출 전극(140)을 형성한 이후의 상기 제1 금속층(141)을 에칭으로 제거하는 공정에서 형성될 수 있다.
이때, 도면상에는 상기 제1 오목부(121a1)에 대응하는 상기 제1 패드(121a)의 상면의 제2 부분이 플랫한 평면인 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 패드(121a)의 상기 제2 부분의 상면의 높이는 상기 제1 부분으로부터 멀어질수록 낮아질 수 있다. 예를 들어, 상기 제1 패드(121a)의 상기 제2 부분은 상기 제1 부분으로부터 멀어질수록 두께가 감소하는 형상을 가질 수 있다.
한편, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 패드(121a)의 상기 오목부(121a1)을 채우며 배치될 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 절연층(111)의 상면보다 낮게 위치하는 부분을 포함할 수 있다. 예를 들어, 상기 제1 보호층(150)의 상기 제1층(151)은 상기 제1 패드(121a)의 상기 오목부(121a1)에 대응하는 볼록부(151a)를 포함할 수 있다.
도 8은 도 3에 도시된 제1 실시 예의 회로 기판의 변형 예이다.
이하에서는 도 3의 회로 기판과 실질적으로 상이한 부분에 대해서만 설명하기로 한다.
상기 제1 회로 패턴층(121)은 도 3의 제1 패드(121a)에 대응하는 제1 패드(121a1)를 포함한다.
또한, 상기 제1 회로 패턴층(121)은 제2 패드(121a2)를 더 포함할 수 있다.
상기 제2 패드(121a2)는 상기 제1 패드(121a)보다 큰 폭을 가질 수 있다. 상기 제2 패드(121a2)는 도 2f의 도전성 결합부(1450)가 배치되는 패드를 의미할 수 있다.
상기 제2 패드(121a2)는 상기 제1 패드(121a)보다 상대적으로 큰 평면 면적을 가진다.
상기 제1 보호층(150)은 상기 제2 패드(121a2)와 수직으로 중첩되는 제2 개구(150b)를 더 포함한다.
이때, 상기 제1 보호층(150)의 제2 개구(150b)는 상기 제1 보호층(150)의 제1 개구(150a)와는 다른 구조를 가질 수 있다.
상기 제1 개구(150a)는 상기 제1 보호층(150)의 제1층(151)을 제외한 제2층(152)에만 구비되었다.
이와 다르게, 상기 제2 개구(150b)는 상기 제1 보호층(150)의 제1층(151) 및 제2층(152)에 모두 구비될 수 있다. 예를 들어, 상기 제2 개구(150b)는 상기 제1 보호층(150)의 제1층(151)에 구비되고 상기 제2 패드(121a2)와 중첩되는 제1 파트를 포함할 수 있다. 또한, 상기 제2 개구(150b)는 상기 제1 보호층(150)의 상기 제2층(152)에 구비되고 상기 제2 패드(121a2) 및 상기 제1 파트와 수직으로 중첩되는 제2 파트를 포함할 수 있다.
이때, 상기 제2 개구(150b)의 상기 제1 파트 및 제2 파트는 서로 다른 폭을 가질 수 있고, 이와 다르게 서로 동일한 폭을 가질 수 있다.
일 예에서, 상기 제1 파트 및 제2 파트는 각각 개별적인 노광 및 현상 공정을 통해 형성될 수 있다. 이때, 서로 다른 노광 및 현상 공정에 의해 개구를 형성하는 경우, 이의 폭을 서로 동일하게 맞추기 어려울 수 있다. 이에 따라, 상기 제1 파트 및 상기 제2 파트는 서로 다른 폭을 가질 수 있다.
다른 실시 예에서, 상기 제2 개구(150b)는 상기 제2 패드(121a2) 상에 상기 제2 개구(150b)에 대응하는 마스크(미도시)를 배치한 상태에서 형성될 수 있다. 이의 경우, 상기 제2 개구(150b)의 상기 제1 파트 및 제2 파트는 서로 동일한 폭을 가질 수 있다.
실시 예의 회로 기판은 제1 절연층 및 상기 제1 절연층 상에 배치된 제1 패드를 포함할 수 있다. 상기 제1 패드는 최외층 회로이면서 ETS 구조를 가질 수 있다. 이에 따라, 상기 제1 패드는 상기 제1 절연층에 매립될 수 있다. 한편, 상기 제1 패드 상에는 돌출 전극이 배치된다. 상기 돌출 전극은 상기 제1 패드의 폭보다 작은 폭을 가지며 상기 제1 패드 상에 배치된다.
한편, 회로 기판은 상기 제1 절연층 상에 배치된 제1 보호층을 포함한다. 이때, 상기 제1 보호층은 다층 구조를 가진다. 구체적으로, 상기 제1 보호층은 상기 제1 절연층 상에 배치된 제1층을 포함한다. 상기 제1층은 상기 돌출 전극보다 작은 높이 또는 두께를 가지며 상기 제1 절연층 상에 배치된다. 이에 따라, 상기 제1층은 상기 제1 절연층 상에 상기 돌출 전극 측면의 적어도 일부를 감싸며 배치될 수 있다.
상기와 같이 실시 예는 상기 제1 보호층의 상기 제1층이 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되도록 하여 상기 돌출 전극의 물리적 신뢰성을 향상시킬 수 있다. 나아가, 상기 돌출 전극의 폭은 상기 제1 패드의 폭보다 작다. 이에 의해, 상기 돌출 전극은 제조 공정 또는 제품 사용 환경에서 발생하는 스트레스에 의해 무너지는 문제가 발생할 수 있다. 이에 따라, 실시 예는 상기 제1 보호층의 상기 제1층이 상기 돌출 전극의 측면의 적어도 일부를 감싸도록 한다. 그리고 상기 돌출 전극은 상기 제1 보호층의 상기 제1층에 의해 지지될 수 있다. 따라서, 실시 예는 상기 돌출 전극의 물리적 신뢰성을 향상시킬 수 있다. 나아가, 실시 예는 회로 기판 및 반도체 패키지의 제품 신뢰성을 향상시킬 수 있다.
한편, 상기 돌출 전극은 시드층에 대응하는 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함한다. 그리고, 상기 제1 보호층의 상기 제1층의 상면은 상기 돌출 전극의 제1 금속층의 상면보다 높게 위치한다. 이에 의해, 실시 예는 상기 제1 보호층의 상기 제1층에 의해 상기 돌출 전극의 상기 제1 금속층과 제2 금속층 사이의 밀착력을 더욱 향상시킬 수 있다. 따라서, 실시 예는 상기 돌출 전극의 물리적 신뢰성을 더욱 향상시킬 수 있다.
한편, 실시 예의 제1 보호층은 상기 제1층 상에 배치된 제2층을 더 포함한다. 상기 제2층은 상기 돌출 전극과 수직으로 중첩되는 제1 개구를 가진다. 이때, 상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크다. 따라서, 실시 예는 상기 제1 개구의 측벽과 상기 돌출 전극의 측면 사이에 접속 부재의 흐름을 차단할 수 있는 댐부가 구비될 수 있다. 실시 예는, 상기 댐부를 이용하여 상기 돌출 전극 상에 배치되는 접속 부재의 흐름을 차단할 수 있다. 따라서, 실시 예는 상기 접속 부재의 흐름에 의해 발생하는 회로 쇼트 문제를 방지할 수 있다. 나아가, 실시 예는 회로 기판 및 이를 포함하는 반도체 패키지의 전기적 신뢰성을 향상시킬 수 있다.
나아가, 실시 예는 상기 돌출 전극의 폭을 줄이는 반면에, 상기 접속 부재가 상기 돌출 전극의 상면뿐 아니라, 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되도록 한다. 따라서, 실시 예는 상기 돌출 전극과 상기 접속 부재 사이의 접촉 면적을 증가시킬 수 있다. 이에 의해 실시 예는 상기 돌출 전극과 상기 접속 부재 사이의 물리적 신뢰성 및 전기적 신뢰성을 더욱 향상시킬 수 있다.
또한, 실시 예는 회로 기판의 제조 공정을 간소화할 수 있으며, 이에 따른 제조 비용을 절감할 수 있다.
구체적으로 실시 예는 하나의 시드층을 이용하여 이의 양면에 각각 제1 회로 패턴층 및 돌출 전극을 형성한다. 이에 따라, 실시 예는 상기 돌출 전극을 형성하기 위한 별도의 시드층을 형성하는 공정 및 상기 별도의 시드층을 제거하는 공정을 생략할 수 있다.
나아가, 실시 예는 상기 돌출 전극과 상기 제1 회로 패턴층 사이의 접합력을 향상시킬 수 있다. 즉, 실시 예에서는 하나의 시드층을 사이에 두고, 상기 시드층에 의해 도금된 제1 회로 패턴층 및 상기 시드층에 의해 도금된 돌출 전극이 각각 배치된다. 이에 따라, 실시 예는 동일한 시드층을 이용하여 이의 양면에 각각 제1 회로 패턴층 및 돌출 전극이 배치된 구조를 가질 수 있다. 이에 따라 실시 예는 상기 상기 제1 회로 패턴층과 상기 돌출 전극 사이의 접합력을 향상시킬 수 있다.
또한, 실시 예의 상기 제1 금속층은 상기 돌출 전극이 가지는 폭에 전혀 영향을 주지 않는다. 예를 들어, 실시 예의 제1 금속층은 돌출 전극의 제2 금속층의 하면에만 배치된다. 즉, 상기 돌출 전극의 제2 금속층의 측면에는 상기 제1 금속층이 배치되지 않는다. 이에 따라, 실시 예는 상기 제1 금속층의 두께만큼 상기 돌출 전극의 폭이 커지는 것을 방지할 수 있다. 따라서, 실시 예는 상기 돌출 전극이 가지는 폭을 감소시킬 수 있다.
또한, 실시 예는 복수의 돌출 전극 사이의 피치를 줄일 수 있다. 따라서, 실시 예는 회로 집적도를 향상시킬 수 있다. 즉, 제1 회로 패턴층의 제1 패드의 피치는 복수의 돌출 전극 사이의 피치를 기준으로 결정된다. 예를 들어, 상기 제1 패드의 피치를 줄일 수 있더라도 상기 돌출 전극의 피치를 줄이지 못하는 경우, 제1 패드의 피치는 상기 돌출 전극의 피치에 대응하게 증가할 수밖에 없다. 이때, 실시 예는 상기 돌출 전극의 폭을 줄이는 것에 의해 복수의 돌출 전극 사이의 피치를 줄일 수 있다. 나아가, 실시 예는 상기 돌출 전극의 피치를 줄이는 것에 의해 상기 복수의 제1 패드 사이의 피치를 줄일 수 있다. 이에 의해 실시 예는 회로 집적도를 더욱 향상시킬 수 있고, 회로 기판 및 반도체 패키지의 부피를 감소시킬 수 있다.
- 패키지 기판 -
도 9는 실시 예에 따른 패키지 기판의 일 예를 나타낸 도면이다. 여기에서 패키지 기판은 도 2a 내지 2g 중 어느 하나에 도시된 제1 기판 또는 제2 기판 상에 반도체 소자가 배치된 구조를 가질 수 있다.
도 9를 참조하면, 실시 예의 패키지 기판은 도 3의 회로 기판을 포함할 수 있다.
그리고, 패키지 기판은 제1 접속 부재(210)를 포함할 수 있다. 상기 제1 접속 부재(210)는 상기 회로 기판의 돌출 전극(140) 상에 배치될 수 있다. 바람직하게, 상기 제1 접속 부재(210)는 상기 제1 보호층(150)의 상기 제2층(152)에 구비된 제1 개구(150a) 내에 배치될 수 있다.
이에 따라, 상기 제1 접속 부재(210)는 상기 돌출 전극(140)의 측면의 적어도 일부를 감싸며 구비될 수 있다. 또한, 상기 제1 접속 부재(210)는 상기 제1 보호층(150)의 제1층(151)의 상면의 적어도 일부와 직접 접촉할 수 있다.
그리고 상기 제1 보호층(150)의 제2층(152)의 제1 개구(150a)의 측벽과 상기 돌출 전극(140)의 측면 사이의 이격 공간은 상기 제1 접속 부재(210)의 흐름을 차단하는 댐부로 기능할 수 있다.
상기 제1 접속 부재(210) 상에는 제1 반도체 소자(220)가 배치될 수 있다. 상기 제1 반도체 소자(220)는 로직 칩일 수 있다. 상기 제1 반도체 소자(220)의 단자(225)는 상기 제1 접속 부재(210)를 통해 상기 회로 기판의 상기 돌출 전극(140)과 전기적으로 연결될 수 있다.
도면상에는 상기 회로 기판 상에 1개의 반도체 소자가 배치되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 회로 기판 상에는 수평 방향으로 상호 이격되는 적어도 2개의 반도체 소자가 배치될 수 있다. 이의 경우, 상기 회로 기판은 연결 부재(예를 들어, 브리지 기판)을 포함할 수 있다.
한편, 제2 보호층(160)의 개구에는 제2 접속 부재(240)가 배치될 수 있다. 상기 제2 접속 부재(240)는 상기 외부 장치의 메인 보드(또는 마더보드)를 결합하기 위한 것일 수 있다.
또한, 상기 회로 기판 상에는 몰딩 부재(230)가 배치될 수 있다. 상기 몰딩 부재(230)는 상기 제1 반도체 소자(220), 상기 제1 접속 부재(210)를 덮으며 배치될 수 있다.
상기 이때, 상기 몰딩 부재(230)는 방열 특성을 높이기 위해, 저유전율을 가질 수 있다. 예를 들어, 상기 몰딩 부재(230)의 유전율(Dk)은 0.2 내지 10일 수 있다. 예를 들어, 상기 몰딩 부재(230)의 유전율(Dk)은 0.5 내지 8일 수 있다. 예를 들어, 상기 몰딩 부재(230)의 유전율(Dk)은 0.8 내지 5일 수 있다. 이에 따라, 실시 예에서는 상기 몰딩 부재(230)가 저유전율을 가지도록 하여, 상기 칩의 방열 특성을 높일 수 있도록 한다.
-제조 방법-
이하에서는 실시 예에 따른 회로 기판의 제조 방법에 대해 설명하기로 한다. 구체적으로, 이하에서는 도 3에 도시된 회로 기판의 제조 방법을 공정순으로 설명하기로 한다.
도 10 내지 26은 도 3에 도시된 회로 기판의 제조 방법을 공정순으로 나타낸 단면도이다.
도 10을 참조하면, 실시 예에서는 ETS 공법으로 회로 기판을 제조하기 위한 기초 자재를 준비할 수 있다.
예를 들어, 실시 예에서는 캐리어 절연층(411) 및 상기 캐리어 절연층(411)의 적어도 일면에 금속층(412)이 배치된 캐리어 보드(410)를 준비할 수 있다. 이때, 상기 금속층(412)은 상기 캐리어 절연층(411)의 제1면 및 제2면 중 어느 하나의 면에만 배치될 수 있고, 이와 다르게 양면에 모두 배치될 수 있다. 예를 들어, 상기 금속층(412)은 캐리어 절연층(411)의 일면에만 배치되고, 그에 따라 상기 일면에서만 회로 기판의 제조를 위한 ETS 공정을 진행할 수 있다. 이와 다르게, 상기 금속층(412)은 상기 캐리어 절연층(411)의 양면에 모두 배치될 수 있고, 그에 따라 상기 캐리어 보드(410)의 양면에서 회로 기판의 제조를 위한 ETS 공정을 동시에 진행할 수 있다. 이와 같은 경우, 한번에 2개의 회로 기판을 제조할 수 있다.
상기 금속층(412)은 상기 캐리어 절연층(411)에 무전해 도금을 하여 형성될 수 있다. 이와 다르게, 상기 캐리어 절연층(411) 및 금속층(412)은 CCL(Copper Clad Laminate)일 수 있다. 즉, 상기 금속층(412)은 동박층일 수 있다. 예를 들어, 상기 금속층(412)은 구리 포일일 수 있다. 예를 들어, 상기 금속층(412)은 상기 캐리어 절연층(411) 상에 형성된 무전해 도금층일 수 있다. 즉, 상기 금속층(412)은 회로 기판의 제조 공정에서, 가장 먼저 형성된 금속층이다. 그리고, 상기 금속층(412)은 이후의 공정에서 형성되는 제1 회로 패턴층(121)의 시드층으로 사용될 수 있다.
다음으로, 도 11을 참조하면, 실시 예에서는 상기 금속층(412) 하에 제1 회로 패턴층(121)을 형성한다. 상기 제1 회로 패턴층(121)의 형성 공정은 상기 금속층(412) 하에 상기 금속층(412)을 시드층으로 전해 도금을 진행하여 진행될 수 있다. 이를 위해, 상기 금속층(412) 하에는 상기 제1 회로 패턴층(121)이 배치될 영역에 대응하는 오픈 영역을 포함하는 마스크(미도시)가 배치될 수 있다.
이때, 실시 예에서는 상기 제1 회로 패턴층(121)의 전해 도금 공정 이전에 상기 마스크를 열처리하는 경화 공정을 추가로 진행할 수 있다. 예를 들어, 실시 예에서는 상기 마스크의 노광 및 현상 공정 이후에 마스크를 경화시키는 공정을 진행할 수 있다. 상기 마스크의 경화는, 자외선을 이용한 경화와 적외선을 이용한 경화를 포함할 수 있다. 예를 들어, 실시 예에서는 상기 마스크를 5mV 내지 100mV 사이의 범위의 자외선을 이용하여 경화시킬 수 있다. 이와 다르게, 실시 예에서는 상기 마스크를 적외선 열 경화(curing)할 수 있다. 상기와 같이, 실시 예에서는 상기 마스크를 경화하는 공정을 추가로 진행함으로써, 상기 금속층(412)과 상기 마스크 사이의 접합력을 향상시킬 수 있다. 이에 따라, 실시 예에서는 상기 마스크와 상기 금속층(412)의 접합력 향상에 따라, 상기 제1 회로 패턴층(121)의 미세화가 가능하다.
다음으로, 도 12를 참조하면, 실시 예는 상기 제1 회로 패턴층(121)이 형성되면, 상기 마스크를 제거할 수 있다. 이후, 실시 예는 상기 제1 회로 패턴층(121)을 전처리하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 제1 회로 패턴층(121)의 표면에 일정 수준 이상의 표면 거칠기를 부여하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 제1 회로 패턴층(121)을 표면 처리하여, 상기 제1 회로 패턴층(121)의 표면이 0.01㎛ 내지 0.5㎛ 사이의 범위의 10점 평균 표면 거칠기(Rz)를 가지도록 할 수 있다. 이후, 실시 예는 상기 금속층(412) 하에, 상기 제1 회로 패턴층(121)을 덮는 제1 절연층(111)을 형성할 수 있다.
다음으로, 도 13을 참조하면 실시 예는 상기 제1 절연층(111)에 관통 홀(VH)을 형성하는 공정을 진행할 수 있다. 상기 관통 홀(VH)은 레이저 가공에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 14를 참조하면, 실시 예는 제1 관통 전극(131) 및 제2 회로 패턴층(122)을 형성하는 공정을 진행할 수 있다.
구체적으로, 실시 예는 상기 제1 절연층(111)의 하면 및 상기 관통 홀(VH)의 내벽이 시드층을 형성한다. 이후, 실시 예는 상기 시드층을 이용하여 전해 도금을 진행하여 상기 제2 회로 패턴층(122)과 상기 제1 관통 전극(131)을 형성하는 공정을 진행할 수 있다.
다음으로, 도 15를 참조하면, 실시 예는 상기 제1 절연층(111) 하에 제2 절연층(112)을 형성하는 공정을 진행할 수 있다.
이후, 도 16을 참조하면, 실시 예는 도 13 및 14의 공정을 반복 진행하여, 상기 제2 절연층(112)을 관통하는 제2 관통 전극(132) 및 상기 제2 절연층(112)의 하면에 돌출된 제3 회로 패턴층(123)을 형성하는 공정을 진행할 수 있다.
다음으로, 도 17을 참조하면, 실시 예는 도 15 및 16에 도시된 공정을 반복 진행하여, 추가 적층 공정을 진행할 수 있다.
구체적으로, 실시 예는 상기 제2 절연층(112)의 하면에 상기 제3 회로 패턴층(123)을 덮는 제3 절연층(113)을 형성하는 공정을 진행할 수 있다. 다음으로, 실시 예는 상기 제3 절연층(113)을 관통하는 제3 관통 전극(133) 및 상기 제3 절연층(113)의 하면에 돌출된 제4 회로 패턴층(124)을 형성하는 공정을 진행할 수 있다.
다음으로, 도 18을 참조하면, 실시 예는 상기와 같이 제조된 회로 기판에서, 캐리어 보드를 제거하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 캐리어 보드(410)에서, 캐리어 절연층(411)과 금속층(412)을 서로 분리하는 공정을 진행할 수 있다. 이에 따라, 실시 예의 회로 기판에서, 최외측에는 상기 캐리어 보드에 포함된 금속층(412)이 남아 있게 된다.
다음으로, 도 19를 참조하면, 실시 예는 상기 금속층(412)의 상면에 마스크(420)을 형성하는 공정을 진행할 수 있다. 이때, 상기 마스크(420)는 상기 금속층(412) 상에 일정 두께를 가지고 형성될 수 있다. 예를 들어, 상기 마스크(420)의 두께는 상기 돌출 전극(140)의 제2 금속층(142)의 두께(T2-2)에 대응할 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 20을 참조하면, 실시 예는 상기 금속층(412)을 시드층으로 전해 도금을 진행하여 상기 금속층(412) 상에 돌출 전극(140)의 제2 금속층(142)을 형성하는 공정을 진행할 수 있다.
다음으로, 도 21을 참조하면, 실시 예는 상기 금속층(412)을 제거하여 돌출 전극(140)을 형성하는 공정을 진행할 수 있다. 예를 들어, 실시 예는 상기 금속층(412)의 전체 영역 중 상기 제2 금속층(142)과 수직으로 중첩되지 않는 영역을 에칭으로 제거할 수 있다. 이때, 상기 제1 회로 패턴층(121)의 상면 중 상기 돌출 전극(140)과 수직으로 중첩되지 않는 부분에는 오목부가 구비될 수 있다. 그리고, 상기 오목부는 실시 예의 제1 회로 패턴층(121)의 제1 패드(121a)뿐 아니라 트레이스(121b)에도 구비될 수 있다.
다음으로, 도 22를 참조하면, 실시 예는 상기 제1 절연층(111) 상에 상기 돌출 전극(140)을 덮는 제1 레지스트층(151R)을 형성하는 공정을 진행할 수 있다. 상기 제1 레지스트층(151R)은 상기 돌출 전극(140)보다 큰 두께를 가질 수 있다. 이에 따라, 상기 돌출 전극(140)의 측면 및 상면은 전체적으로 상기 제1 레지스트층(151R)에 의해 덮일 수 있다.
다음으로, 도 23을 참조하면, 실시 예는 상기 제1 레지스트층(151R)을 씨닝(thinning)하는 공정을 진행할 수 있다. 이를 통해 실시 예는 제1 보호층(150)의 제1층(151)을 형성할 수 있다. 예를 들어, 실시 예는 상기 제1 레지스트층(151R)의 두께를 줄이는 공정을 진행하여 상기 돌출 전극(140)보다 작은 두께를 가지는 상기 제1 보호층(150)의 제1층(151)을 형성할 수 있다. 이때, 상기 씨닝 공정은 테트라메틸암모늄하이드록시드(TMAH) 또는 트리메틸-2-하이드록시에틸암모늄하이드록사이드(콜린) 등이 함유된 유기 알칼리성 화합물을 이용할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 씨닝 공정은 물리적 연마 또는 화학적 연마를 통해 진행될 수 있다. 예를 들어, 상기 씨닝 공정은 습식 에칭(wet etching) 또는 건식 에칭(dry etching) 공정을 통해 진행될 수도 있다.
다음으로, 도 24를 참조하면, 실시 예는 상기 제1 보호층(150)의 상기 제1층(151) 상에 제2 레지스트층(152R)을 형성하는 공정을 진행할 수 있다. 상기 제2 레지스트층(152R)의 상면은 상기 돌출 전극(140)의 상면보다 높게 위치한다. 이에 따라 상기 돌출 전극(140)의 측면 및 상면은 전체적으로 상기 제2 레지스트층(152R)에 의해 덮일 수 있다.
다음으로, 도 25를 참조하면, 실시 예는 상기 제2 레지스트층(152R)을 노광하여 노광 패턴(152D)을 형성하는 공정을 진행할 수 있다. 이때, 상기 노광 패턴(152D)은 상기 제2 레지스트층(152R)에서 상기 돌출 전극(140)과 수직으로 중첩될 수 있다. 나아가, 상기 노광 패턴(152D)은 상기 돌출 전극(140)보다 큰 폭을 가질 수 있다.
다음으로, 도 26을 참조하면, 실시 예는 상기 노광 패턴(152D)에 대응하는 영역을 현상으로 제거하여 제1 개구(150a)를 포함하는 제1 보호층(150)의 제2층(152)을 형성하는 공정을 진행할 수 있다.
이에 대응하게, 실시 예는 상기 제3 절연층(113) 하에 제2 보호층(160)을 형성하는 공정을 진행할 수 있다.
한편, 상술한 발명의 특징을 갖는 회로기판이 스마트폰, 서버용 컴퓨터, TV 등의 IT 장치나 가전제품에 이용되는 경우, 신호 전송 또는 전력 공급 등의 기능을 안정적으로 할 수 있다. 예를 들어, 본 발명의 특징을 갖는 회로기판이 반도체 패키지 기능을 수행하는 경우, 반도체 칩을 외부의 습기나 오염 물질로부터 안전하게 보호하는 기능을 할 수 있고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 칩에 공급하는 단자의 전기적인 개방의 문제를 해결할 수 있다. 또한, 신호 전송의 기능을 담당하는 경우 노이즈 문제를 해결할 수 있다. 이를 통해, 상술한 발명의 특징을 갖는 회로기판은 IT 장치나 가전제품의 안정적인 기능을 유지할 수 있도록 함으로써, 전체 제품과 본 발명이 적용된 회로기판은 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다.
상술한 발명의 특징을 갖는 회로기판이 차량 등의 운송 장치에 이용되는 경우, 운송 장치로 전송되는 신호의 왜곡 문제를 해결할 수 있고, 또는 운송 장치를 제어하는 반도체 칩을 외부로부터 안전하게 보호하고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 칩에 공급하는 단자의 전기적인 개방의 문제를 해결하여 운송 장치의 안정성을 더 개선할 수 있다. 따라서, 운송 장치와 본 발명이 적용된 회로기판은 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 제1 절연층;
    상기 제1 절연층 상에 배치된 제1 회로 패턴층;
    상기 제1 회로 패턴층 상에 배치된 돌출 전극; 및
    상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층을 포함하고,
    상기 제1 보호층은,
    상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과,
    상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고,
    상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크고,
    상기 돌출 전극의 측면은,
    상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과,
    상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함하는,
    회로 기판.
  2. 제1항에 있어서,
    상기 제1 회로 패턴층은 상기 제1 절연층에 매립된,
    회로 기판.
  3. 제2항에 있어서,
    상기 제1 회로 패턴층은 제1 패드를 포함하고,
    상기 돌출 전극은 상기 제1 패드의 폭보다 작은 폭을 가지며 상기 제1 패드 상에 배치되는,
    회로 기판.
  4. 제3항에 있어서,
    상기 제1 보호층의 상기 제1층은,
    상기 제1 패드의 상면 중 상기 돌출 전극과 수직으로 중첩되지 않는 부분을 덮는,
    회로 기판.
  5. 제4항에 있어서,
    상기 제1 패드는 상기 돌출 전극과 수직으로 중첩되지 않는 부분에 구비된 오목부를 포함하고,
    상기 제1 보호층의 상기 제1층은 상기 오목부에 배치되고 상기 오목부에 대응하는 볼록부를 포함하는,
    회로 기판.
  6. 제3항에 있어서,
    상기 제1 회로 패턴층은 트레이스를 포함하고,
    상기 제1 보호층의 상기 제1층은 상기 트레이스의 상면을 덮는,
    회로 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 개구의 폭은 상기 돌출 전극의 폭의 105% 내지 150%의 범위를 만족하는,
    회로 기판.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 보호층의 상기 제2층의 상면은 상기 돌출 전극의 상면보다 높게 위치하고,
    상기 제1 보호층의 상기 제2층의 하면은 상기 돌출 전극의 상면보다 낮고 상기 돌출 전극의 하면보다 높게 위치하는,
    회로 기판.
  9. 제8항에 있어서,
    상기 제1 보호층의 상기 제1층 및 상기 제2층의 총 두께는,
    상기 돌출 전극의 두께의 110% 내지 140%의 범위를 만족하는,
    회로 기판.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 돌출 전극은,
    상기 제1 회로 패턴층 상에 배치된 제1 금속층; 및
    상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,
    상기 제1 금속층은,
    상기 제2 금속층의 측면과 접촉하지 않는,
    회로 기판.
  11. 제10항에 있어서,
    상기 돌출 전극의 상기 제1 금속층은 상기 돌출 전극의 상기 제2 금속층 및 상기 제1 회로 패턴층의 시드층인,
    회로 기판.
  12. 제10항에 있어서,
    상기 제1 보호층의 상기 제1층의 상면은,
    상기 돌출 전극의 상기 제1 금속층의 상면보다 높게 위치하는,
    회로 기판.
  13. 제12항에 있어서,
    상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 상기 제1 금속층의 두께의 105% 내지 150%의 범위를 만족하는,
    회로 기판.
  14. 제12항에 있어서,
    상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 전체 두께의 20% 내지 50%의 범위를 만족하는,
    회로 기판.
  15. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 보호층의 상기 제1층의 물성은,
    상기 제1 보호층의 상기 제2층의 물성과 다른,
    회로 기판.
  16. 제1 절연층;
    상기 제1 절연층 상에 배치된 제1 패드;
    상기 제1 패드 상에 배치된 돌출 전극;
    상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층;
    상기 제1 보호층의 상기 제1 개구에 배치된 접속 부재; 및
    상기 접속 부재 상에 배치된 인터포저를 포함하고,
    상기 제1 보호층은,
    상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고,
    상기 돌출 전극의 측면은,
    상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과,
    상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함하며,
    상기 접속 부재는 상기 돌출 전극의 상면 및 상기 측면의 상기 제2 부분을 덮으며 배치되는,
    반도체 패키지.
  17. 제16항에 있어서,
    상기 인터포저는 반도체 소자를 포함하는 액티브 인터포저 및 기판을 포함하는 패시브 인터포저 중 어느 하나인,
    반도체 패키지.
KR1020220099215A 2022-08-09 2022-08-09 회로 기판 및 이를 포함하는 반도체 패키지 KR20240020913A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220099215A KR20240020913A (ko) 2022-08-09 2022-08-09 회로 기판 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220099215A KR20240020913A (ko) 2022-08-09 2022-08-09 회로 기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20240020913A true KR20240020913A (ko) 2024-02-16

Family

ID=90056243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220099215A KR20240020913A (ko) 2022-08-09 2022-08-09 회로 기판 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20240020913A (ko)

Similar Documents

Publication Publication Date Title
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
KR20240020913A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20220148007A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20240027243A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230168460A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
US20230411268A1 (en) Semiconductor package
KR20230155288A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230172218A (ko) 반도체 패키지
US20240250010A1 (en) Semiconductor package
US20240096836A1 (en) Chip high-density interconnection package structure and manufacturing method thereof
KR20240012227A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
JP2024535293A (ja) 半導体パッケージ
KR20230168752A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240025210A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240034563A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240020538A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
CN118435711A (zh) 电路板和包括该电路板的半导体封装
KR20240038360A (ko) 반도체 패키지
KR20240027244A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240054825A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240061986A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
JP2024534491A (ja) 回路基板およびこれを含む半導体パッケージ
KR20230168461A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230163605A (ko) 회로기판 및 이를 포함하는 반도체 패키지
KR20240027289A (ko) 반도체 패키지