KR20100051583A - 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 - Google Patents

다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20100051583A
KR20100051583A KR1020097018943A KR20097018943A KR20100051583A KR 20100051583 A KR20100051583 A KR 20100051583A KR 1020097018943 A KR1020097018943 A KR 1020097018943A KR 20097018943 A KR20097018943 A KR 20097018943A KR 20100051583 A KR20100051583 A KR 20100051583A
Authority
KR
South Korea
Prior art keywords
layer
pad
wiring board
printed wiring
multilayer printed
Prior art date
Application number
KR1020097018943A
Other languages
English (en)
Other versions
KR101111930B1 (ko
Inventor
쇼 아카이
다츠야 이마이
이쿠 도키히사
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100051583A publication Critical patent/KR20100051583A/ko
Application granted granted Critical
Publication of KR101111930B1 publication Critical patent/KR101111930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49108—Electric battery cell making
    • Y10T29/49115—Electric battery cell making including coating or impregnating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 다층 프린트 배선판은, 제 1 층간 수지 절연층과, 상기 제 1 층간 수지 절연층 상에 형성되며, 전자 부품을 탑재하기 위한 패드와, 상기 제 1 층간 수지 절연층과 상기 패드 상에 형성되며, 상기 패드에 도달하는 개구부를 갖는 솔더 레지스트층과, 상기 개구부의 바닥부에 위치하고, 상기 패드 상에 형성되어 있는 보호막을 구비하는 다층 프린트 배선판으로서, 상기 패드의 표면에 Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고, 상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고, 상기 보호막의 적어도 일부는 상기 개구부에 의해 노출되는 상기 패드의 노출면에 직접 형성되어 있는 것을 특징으로 한다.
다층 프린트 배선판, 금속층, 보호막, 패드, 노출면, 수지 절연층

Description

다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법{MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD}
기술분야
본 발명은, 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법에 관한 것이다.
배경기술
다층 프린트 배선판으로서는, 구리로 이루어지는 도체 회로와 층간 수지 절연층이 교대로 적층되고, 최외층의 층간 수지 절연층 상에 전자 부품을 탑재하기 위한 패드가 형성됨과 함께, 최외층에 솔더 레지스트층이 형성된 다층 프린트 배선판이 제안되어 있다.
여기에서, 통상적으로, 상기 패드는, 전기 저항이 작은 구리 등을 이용하여 형성되어 있다. 그러나, 구리로 이루어지는 패드는 솔더 레지스트층과의 밀착성이 그다지 양호하지 않다.
한편, 구리와 수지의 밀착성을 향상시키는 방법으로서는, 예를 들어, 구리의 표면에 요철 (조화면 (粗化面)) 을 형성하고, 앵커 효과에 의해 구리와 수지의 밀착성을 향상시키는 방법이 제안되어 있다.
또, 구리의 표면에 구리와 주석의 합금으로 이루어지는 금속막을 형성함으로 써, 구리와 수지의 밀착성을 향상시키는 방법도 제안되어 있다 (예를 들어, 특허문헌 1 참조).
특허문헌 1 : 일본 공개특허공보 2000-340948호
발명의 개요
발명이 해결하고자 하는 과제
그러나, 패드의 표면에 요철을 형성한 경우에는, 예를 들어, 1 GHz 를 초과하는 고주파 신호를 전송하면, 표피 효과에 의해 전송 손실이 커져 버릴 우려가 있었다.
또, 상기 패드의 표면에는, 통상적으로, 땜납의 젖음성 향상이나, 패드 표면의 산화 방지를 목적으로 하여, Ni, Pd, Au 등으로 이루어지는 보호막이 형성되어 있다. 그로 인해, 패드의 표면에 구리와 주석의 합금으로 이루어지는 금속막을 형성한 후, 추가로 보호막을 형성하면, 패드와 땜납 범프 등의 외부 접속 부재 사이의 전기 저항이 증대되어, 신호 지연의 요인이 될 우려가 있다. 또, 금속막 상에, Ni 를 이용하여 보호막을 형성한 경우, Ni 와 Sn 의 합금이 형성되는 경우가 있다. Ni 와 Sn 의 합금은 일반적으로 취약하다. 예를 들어, 외부로부터 충격을 받았을 때에는, 이러한 취약한 합금층을 통하여 보호막, 나아가서는 땜납 범프가 패드로부터 박리될 가능성이 있다.
과제를 해결하기 위한 수단
본 발명자들은 예의 검토한 결과, 전자 부품을 탑재하기 위한 패드의 표면에 소정의 금속막을 형성함과 함께, 이 금속막 상에 커플링제로 이루어지는 피막을 형 성하고, 또한, 패드를 보호하는 보호막의 적어도 일부를 패드에 직접 접속시킴으로써 패드와 솔더 레지스트층의 밀착성을 확보하면서, 패드와 땜납 범프 사이의 전기 저항이 증대되는 것을 방지할 수 있는 것을 알아내어, 본 발명의 다층 프린트 배선판 및 그 제조 방법을 완성하였다.
즉, 본 발명의 다층 프린트 배선판은,
제 1 층간 수지 절연층과,
상기 제 1 층간 수지 절연층 상에 형성되며, 전자 부품을 탑재하기 위한 패드와,
상기 제 1 층간 수지 절연층과 상기 패드 상에 형성되며, 상기 패드에 도달하는 개구부를 갖는 솔더 레지스트층과,
상기 개구부의 바닥부에 위치하고, 상기 패드 상에 형성되어 있는 보호막을 구비하는 다층 프린트 배선판으로서,
상기 패드의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고,
상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고,
상기 보호막의 적어도 일부는 상기 개구부에 의해 노출되는 상기 패드의 노출면에 직접 형성되어 있는 것을 특징으로 한다.
또, 본 발명의 다층 프린트 배선판의 제조 방법은,
층간 수지 절연층과 도체 회로가 교대로 적층되고, 또한, 최외층의 상기 층간 수지 절연층 상에 전자 부품을 탑재하기 위한 패드를 구비하는 다층 배선층을 형성하는 공정과,
상기 패드의 표면의 적어도 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하는 공정과,
상기 금속층 상에 커플링제로 이루어지는 피막을 형성하는 공정과,
상기 최외층의 층간 수지 절연층과 상기 패드 상에, 솔더 레지스트층을 형성함과 함께, 상기 솔더 레지스트층 중 상기 패드 상에 위치하는 지점에 당해 솔더 레지스트층을 관통하는 개구부를 형성하는 공정과,
상기 개구부로부터 노출되는 상기 금속층을 제거하는 공정과,
상기 개구부의 바닥부에 노출된 상기 패드 상에 보호막을 형성하는 공정을 구비하는 것을 특징으로 한다.
발명의 효과
본 발명의 다층 프린트 배선판에서는, 전자 부품을 탑재하기 위한 패드의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고, 또한, 이 금속층 상에 커플링제로 이루어지는 피막이 형성되어 있으므로, 상기 패드와 솔더 레지스트층의 밀착성이 우수하다.
또, 보호막의 적어도 일부가 상기 패드와 직접 접속되어 있으므로, 보호막과 패드의 밀착성이 우수하다. 또한, 패드와 보호막 사이의 전기 저항이 작아, 전기 특성이 우수하다.
또, 본 발명의 다층 프린트 배선판의 제조 방법에서는, 전자 부품을 탑재하기 위한 패드의 표면의 적어도 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하고, 이 금속층 상에 커플링제로 이루어지는 피막을 형성한다. 또, 보호막을 형성할 때에는, 솔더 레지스트층에 개구부를 형성하고, 이 개구부의 바닥부에 패드를 노출시킨 후, 보호막을 형성한다.
그 때문에, 패드와 솔더 레지스트층의 밀착성이 우수함과 함께, 전기 특성이 우수한 다층 프린트 배선판을 제조할 수 있다.
도면의 간단한 설명
도 1A 는, 제 1 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이다.
도 1B 는, 도 1A 에 나타낸 다층 프린트 배선판의 영역 a 를 나타내는 부분 확대 단면도이다.
도 2A ∼ 도 2G 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 3A ∼ 도 3D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 4A ∼ 도 4D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 5A ∼ 도 5C 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 6A, 도 6B 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식 적으로 나타내는 단면도이다.
발명을 실시하기 위한 형태
이하, 본 발명의 실시형태를 설명한다.
(제 1 실시형태)
여기에서는, 제 1 실시형태의 다층 프린트 배선판 및 그 제조 방법을 설명한다.
도 1A 는, 제 1 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이고, 도 1B 는, 도 1A 에 나타낸 다층 프린트 배선판의 영역 a 를 나타내는 부분 확대 단면도이다.
도 1A 및 도 1B 에 나타내는 제 1 실시형태의 다층 프린트 배선판 (10) 에서는, 절연성 기판 (11) 의 양면에 도체 회로 (14) 와 층간 수지 절연층 (12) 이 교대로 형성되고, 절연성 기판 (11) 의 표면에 형성된 도체 회로 (14) 는 스루홀 도체 (19) 에 의해 전기적으로 접속되어 있다.
또, 층간 수지 절연층 (12) 을 끼운 도체 회로 (14) 사이는, 비아 도체 (17) 를 통하여 전기적으로 접속되어 있다. 또, 최외층의 층간 수지 절연층 상에는 도체 회로 (14) 와 함께 전자 부품을 탑재하기 위한 패드로서 땜납 패드 (34) 가 형성되어 있다. 또한, 땜납 패드 (34) 와 최외층의 도체 회로 (14a) 는 동일한 구성이다.
또, 스루홀 도체 (19) 의 내부에는 수지 충전재층 (20) 이 형성되어 있다. 그리고, 수지 충전재층 (20) 을 덮는 도체 회로 (30) 가 형성되어 있다.
다층 프린트 배선판의 최외층에는 솔더 레지스트층 (24) 이 형성되어 있고, 솔더 레지스트층 (24) 에 형성된 개구부의 바닥부에 위치하는 부분의 땜납 패드 (34) 상에는, 보호막 (33) 을 통해 땜납 범프 (27) 가 형성되어 있다.
여기에서, 땜납 패드 (34) 의 측면과 상면 중 일부에는, Sn 을 포함하는 금속층이 형성되고, 또한 금속층 상에는 실란 커플링제로 이루어지는 피막이 형성되어 있다 (이하, 이와 같은 금속층과 이 금속층 상의 피막을 합쳐 도체 회로 피복층이라고도 하고, 도 1A, 도 1B 에서는 도체 회로 피복층 (15) 으로 나타낸다). 즉, 땜납 패드 (34) 와 솔더 레지스트층 (24) 은 도체 회로 피복층 (15) 을 통해 접착되어 있다.
또한, 땜납 패드 (34) 와 동일한 구성을 구비하는 최외층의 도체 회로 (14a) 의 측면 및 상면에도 도체 회로 피복층 (15) 은 형성되어 있다.
또한, 땜납 패드를 구성하지 않은 최외층의 도체 회로 (땜납 범프가 형성되지 않은 도체 회로) 에서는, 층간 수지 절연층과 접하는 면을 제외한 전체 표면에, 도체 회로 피복층 (15) 이 형성되어 있다.
또, 도 1B 에 나타내는 바와 같이, 땜납 패드 (34) 는, 무전해 구리 도금막 (22) 과 무전해 구리 도금막 (22) 상의 전해 구리 도금막 (23) 으로 이루어지고, 그리고 그 표면의 일부 (땜납 패드 (34) 의 측면, 및 땜납 패드 (34) 의 상면 중, 보호막 (33) 과 접하는 부분 이외의 부분) 에, 금속층 및 이 금속층 상에 형성된 커플링제로 이루어지는 피막 (도체 회로 피복층 (15)) 이 형성되어 있다.
또한, 본 명세서에 있어서, 땜납 패드 (34) 의 상면, 및 최외층의 도체 회로 (14a) 의 상면이란, 솔더 레지스트층을 형성하는 측의 면을 말한다.
또, 땜납 패드 (34) 상에는, Ni 층 (31) 과 Au 층 (32) 으로 이루어지는 보호막 (33) 이 형성되어 있고, 이 보호막 (33) 은 땜납 패드 (34) 를 구성하는 전해 구리 도금막 (23) 과 직접 접속되어 있다. 즉, 땜납 패드 (34) 의 상면 중, 보호막 (33) 이 형성되는 부분에는 금속막 및 피막이 존재하지 않게 된다.
이와 같이, 땜납 패드 (34) 의 상면 및 측면 중 소정의 부분에 Sn 을 포함하는 금속층이 형성되고, 그리고, 이 금속층 상에 실란 커플링제로 이루어지는 피막이 형성되어 있으면, 땜납 패드 (34) 와 솔더 레지스트층 (24) 이, 금속층 및 피막 (도체 회로 피복층 (15)) 을 통해 강고하게 밀착되게 된다.
이것에 대해, 좀 더 상세하게 설명한다.
도 1A, 도 1B 에 나타낸 다층 프린트 배선판 (10) 에 있어서, 땜납 패드 (34) 의 표면에 형성된 Sn 을 포함하는 금속층은, Sn 과 Cu 가 혼재하는 금속층이다. 상세하게는, 이 금속층은 Cu6Sn5 및 Cu3Sn 을 포함하고 있다. 그리고, 금속층을 형성했을 때에는, 그 표면에 수산기가 부착되어 있는 것으로 추측된다. 이와 같이, 금속층의 표면에 수산기가 부착되어 있으면, 탈수 반응에 의해 실란 커플링제와 용이하게 반응하고, 금속층과 실란 커플링제로 이루어지는 피막이 강고하게 결합하게 된다.
또한, 상기 실란 커플링제가 솔더 레지스트층 (24) 중의 수지 성분과 반응함으로써 양자가 화학적으로 결합하고, 피막과 솔더 레지스트층 (24) 이 강고하게 결 합하게 된다.
그 결과, 땜납 패드 (34) 와 솔더 레지스트층 (24) 이 금속층 및 피막을 통해 강고하게 밀착되게 된다.
이와 같이, 본원 발명의 실시형태에 있어서, 땜납 패드의 표면에 형성되는 금속층은 Sn 을 포함하는 금속층인 것이 바람직하다.
이 이유는 이하와 같이 추측된다.
즉, Sn 을 포함하는 금속층은, 통상적으로, 땜납 패드를 구성하는 재료인 Cu 에 비해 표면에 수산기를 부착시키는 데 적합하기 때문이고, 수산기가 부착되어 있으면 커플링제와 결합하기 쉽기 때문이다.
그리고, Sn 으로 이루어지는 층이 Cu 로 이루어지는 층보다 표면에 수산기를 부착시키기 쉬운 이유는, Sn 의 산화물 (SnO2) 의 등전점이 4.3 이고, Cu 의 산화물 (CuO) 의 등전점인 9.5 보다 작기 때문인 것으로 생각할 수 있다.
또한, 일반적으로, 등전점이 작은 금속 산화물이, 그 표면에 수산기를 부착시키기 쉬운 경향이 있고, 이 점에서, 본 발명의 실시형태에 관련된 다층 프린트 배선판에서는, 금속층을 구성하는 금속으로서 그 산화물의 등전점이 5 이하인 금속을 포함하는 것이 바람직하다고 할 수 있다.
또한, 본 실시형태의 다층 프린트 배선판에서는, 이후의 제조 방법에서도 설명하고 있지만, 구리로 이루어지는 땜납 패드에 주석 치환 도금을 실시함으로써 금속층을 형성하고 있다.
그리고, 상기 금속층에는 Sn 과 Cu 가 혼재되어 있다. 또한, 금속층을 형성할 때에는, 불가피하게 Sn 및 Cu 의 일부가 산화되어, 금속층에 SnO2 및 CuO 가 포함되는 것으로 추측할 수 있다.
또, 다층 프린트 배선판 (10) 에서는 땜납 패드 (34) 의 상면과 보호막 (33) 전체가 직접 접속되어 있다.
이와 같이, 땜납 패드 (34) 와 보호막 (33) 사이에 금속층이나 피막이 개재되어 있지 않으면, 양자간에도 금속층이나 피막이 개재되어 있는 경우에 비해, 양자간의 전기 저항이 작아져, 전기 특성이 우수해진다.
또한, 다층 프린트 배선판 (10) 에서는, 땜납 패드 (34) 의 표면이 조화되지 않아 실질적으로 평탄하고, 그로 인해, 신호 지연이 발생되기 어려워진다.
다음으로, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 공정 순으로 설명한다.
(1) 절연성 기판 (11) 을 출발 재료로 하고, 먼저, 그 절연성 기판 상에 도체 회로를 형성한다.
상기 절연성 기판으로서는 특별히 한정되지 않고, 예를 들어, 유리 에폭시 기판, 비스 말레이미드-트리아진 (BT) 수지 기판, 동장 (銅張) 적층판, RCC 기판 등의 수지 기판, 질화 알루미늄 기판 등의 세라믹 기판, 실리콘 기판 등을 들 수 있다.
상기 도체 회로는, 예를 들어, 상기 절연성 기판의 표면에 무전해 구리 도금 처리를 실시하고, 계속해서 전해 구리 도금 처리를 실시하는 등에 의해 구리로 이루어지는 베타의 도체층을 형성한 후, 에칭 처리를 실시함으로써 형성할 수 있다.
이 공정에서는, 상기 절연성 기판을 끼운 도체 회로 사이를 접속시키기 위한 스루홀 도체를 형성해도 된다. 또, 도체 회로를 형성한 후에는, 필요에 따라, 도체 회로의 표면을 에칭 처리 등에 의해 조화면으로 해도 된다.
(2) 다음으로, 도체 회로를 형성한 절연성 기판 상에 층간 수지 절연층을 형성하고, 이 층간 수지 절연층에 상기 도체 회로 상에 도달하는 개구부를 형성한다.
상기 층간 수지 절연층은, 열경화성 수지, 감광성 수지, 열경화성 수지의 일부에 감광성기가 부여된 수지나, 이들과 열가소성 수지를 포함하는 수지 복합체 등을 이용하여 형성하면 된다.
구체적으로는, 먼저, 미경화의 수지를 롤코터, 커텐코터 등에 의해 도포하거나, 수지 필름을 열압착하거나 함으로써 수지층을 형성한다. 그 후, 필요에 따라 경화 처리를 실시함과 함께, 레이저 처리나 노광 현상 처리에 의해 상기 개구부를 형성한다.
또, 상기 열가소성 수지로 이루어지는 수지층은, 필름 형상으로 성형한 수지 성형체를 열압착함으로써 형성하면 된다.
(3) 다음으로, 상기 층간 수지 절연층의 표면 (상기 개구부의 벽면을 포함한다) 에 무전해 구리 도금막을 형성한다.
여기에서, 상기 무전해 구리 도금막의 두께는 0.1 ∼ 0.3 ㎛ 가 바람직하다.
(4) 다음으로, 상기 무전해 구리 도금막 상에 도금 레지스트를 형성한다.
상기 도금 레지스트는, 도체 회로 및 비아 도체를 형성하지 않은 부분에 형성한다.
상기 도금 레지스트를 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 감광성 드라이 필름을 부착시킨 후, 노광 현상 처리를 실시함으로써 형성할 수 있다.
(5) 다음으로, 상기 무전해 구리 도금막 상의 도금 레지스트 비형성부에 전해 구리 도금막을 형성한다.
여기에서, 상기 전해 구리 도금막의 두께는 5 ∼ 20 ㎛ 가 바람직하다.
(6) 그 후, 상기 층간 수지 절연층 상의 도금 레지스트를 박리한다.
상기 도금 레지스트의 박리는, 예를 들어, 알칼리 수용액 등을 이용하여 실시하면 된다.
(7) 다음으로, 상기 도금 레지스트를 박리함으로써 노출된 무전해 구리 도금막을 제거한다.
여기에서, 상기 무전해 구리 도금막의 제거는, 예를 들어, 에칭액을 이용하여 실시하면 된다. 불필요한 무전해 구리 도금막 (전해 도금막 사이에 존재하는 무전해 구리 도금막) 을 확실히 제거할 수 있다.
이와 같은 (2) ∼ (7) 의 공정을 실시함으로써, 층간 수지 절연층 상에 도체 회로를 형성함과 함께, 동시에 이 도체 회로와 절연성 기판 상의 도체 회로를 접속시키는 비아 도체를 형성할 수 있다. 그 때문에, 도체 회로와 비아 도체를 효율적으로 형성할 수 있다.
또, 상기 도체 회로를 형성한 후, 필요에 따라 층간 수지 절연층 상의 촉매를 산이나 산화제를 이용하여 제거해도 된다. 전기 특성의 저하를 방지할 수 있기 때문이다.
(8) 또한, 필요에 따라 상기 (2) ∼ (7) 의 공정을 반복함으로써, 층간 수지 절연층과 도체 회로를 추가로 형성함과 함께, 동시에 비아 도체를 형성해도 된다.
또, 이와 같은 공정을 거쳐 형성한 도체 회로 중, 최외층의 도체 회로의 일부 또는 전부는 땜납 패드가 된다. 따라서, 최외층의 도체 회로를 형성함으로써, 동시에 땜납 패드를 형성하게 된다.
(9) 다음으로, 땜납 패드가 노출되어 있는 면 전체 (측면 및 상면) 에, Sn 을 포함하는 금속층을 형성한다.
Sn 을 포함하는 금속층을 형성하는 방법으로서는, 예를 들어, 치환 주석 도금법, 무전해 주석 도금법, 전해 주석 도금법, 용융 주석 침지법 등을 들 수 있다. 그들 중에서도, 도금막의 두께 제어가 용이하다는 관점에서, 치환 주석 도금법이 바람직하다. 이 치환 주석 도금법에 이용되는 도금액으로서는, 예를 들어, 붕불화 주석과 티오 우레아의 혼합액 등을 들 수 있다. 그리고, 구리로 이루어지는 땜납 패드에 치환 주석 도금법을 실시한 경우, 땜납 패드의 표면에는, 표층측에서부터 순서대로, Sn 으로 이루어지는 층 (이하, Sn 층이라고도 한다), 및 Sn 과 Cu 가 혼재하는 층 (이하, SnCu 층이라고도 한다) 이 형성된다.
또, 이와 같은 방법으로 금속층을 형성한 후에는, 필요에 따라 SnCu 층이 노출되도록 Sn 층을 에칭에 의해 제거해도 된다. 이로써 얻어지는 SnCu 층이 금 속층을 구성한다. 또한, Sn 층을 제거하는 공정은 임의이다.
또, 상기 서술한 방법으로 형성한 금속층의 표면에는 수산기가 부여된다. 또한, Sn 을 포함하는 금속층에 수산기가 부여되기 쉬운 이유는 상기 서술한 바와 같다. 또, 상기 수산기는 특별한 처리를 실시하지 않아도, 금속층 표면에 수분자가 흡착됨으로써 부여되게 되는데, 적극적으로 금속층의 표면에 수산기를 부여하는 처리를 실시해도 된다.
금속층의 표면에 수산기를 부여하는 방법으로서는, 예를 들어, 제 1 방법으로서 금속 알콕시드로 땜납 패드의 표면을 처리하는 방법을 들 수 있다. 상기 금속 알콕시드로서는 나트륨메톡시드 (CH3ONa), 나트륨에톡시드 (C2H5ONa), 리튬에톡시드 (C2H5OLi) 등을 들 수 있다. 이들 금속 알콕시드의 용액에 프린트 배선판을 침지시키거나, 땜납 패드의 표면에 이 용액을 스프레이하거나 함으로써 수산기를 부여할 수 있다.
또, 예를 들어, 제 2 방법으로서 알칼리에 의해 도체 회로의 표면을 처리하는 방법을 들 수 있다.
상기 알칼리로서는, 예를 들어, 수산화 나트륨이나 수산화 칼륨, 나트륨메톡사이드 등을 들 수 있다. 이들 알칼리의 용액에 프린트 배선판을 침지시키거나, 땜납 패드의 표면에 알칼리 용액을 스프레이하거나 함으로써 수산기를 부여할 수 있다.
또한, 예를 들어, 제 3 방법으로서 땜납 패드에 대해 가습 처리, 또는, 수증 기 처리하는 방법 등을 들 수 있다.
또한, 이 공정에서는, 땜납 패드를 포함하는 최외층의 도체 회로의 전부에 상기 금속층을 형성하면 된다.
(10) 다음으로, 상기 금속층 상에 실란 커플링제로 이루어지는 피막을 형성한다.
여기에서, 피막의 형성은, 예를 들어, 실란 커플링제를 포함하는 용액을 스프레이 도포하고, 그 후, 건조 처리를 실시하면 된다. 또한, 후술하는 솔더 레지스트층과 실란 커플링제의 조합은, 가열에 의해 솔더 레지스트층 중의 관능기와 실란 커플링제의 관능기가 화학 반응하도록 선택하는 것이 바람직하다. 예를 들어, 솔더 레지스트층 중에 에폭시기가 포함되는 경우에는, 실란 커플링제로서 아미노 관능성 실란을 선택하면, 쌍방의 밀착성이 보다 현저하게 얻어진다.
이것은, 솔더 레지스트층을 형성할 때의 가열에 의해, 에폭시기와 아미노기가 용이하게 강고한 화학 결합을 형성하고, 이 결합이 열이나 수분에 대해 매우 안정적인 것에서 기인하는 것으로 생각할 수 있다.
(11) 다음으로, 최외층의 층간 수지 절연층 및 땜납 패드 상에, 솔더 레지스트층을 형성함과 함께, 이 솔더 레지스트층에 땜납 범프를 형성하기 위한 개구부를 형성한다.
구체적으로는, 최상층의 도체 회로를 포함하는 층간 수지 절연층 상에, 롤코터 등에 의해 솔더 레지스트 조성물을 도포하고, 레이저 처리, 노광, 현상 처리 등 에 의한 개구 처리를 실시하고 경화 처리 등을 실시함으로써, 소정의 위치에 개구 부를 구비한 솔더 레지스트층을 형성한다.
(12) 다음으로, 상기 (11) 의 공정에서 형성된 솔더 레지스트층의 개구부의 바닥부에 땜납 패드를 노출시킨다.
상기 (11) 의 공정 종료시에는, 통상적으로, 개구부의 바닥부에 금속층이 노출되었고, 이 금속층을 질산 수용액과 과산화 수소수로 이루어지는 에칭 용액으로 제거하거나, 또는, 웨트 블라스트법을 이용하여 제거한다.
또한, 이들 방법을 이용하여, 솔더 레지스트층의 개구부의 바닥부에 땜납 패드를 노출시키는 경우, 상기 피막 및 금속층의 제거와 동시에, 솔더 레지스트층에 형성한 개구부에 남는 수지 잔사를 제거하는 디스미어 (desmear) 처리도 동시에 실시할 수 있다.
또, 레이저 처리나 노광 현상 처리 등에 의해 솔더 레지스트층에 개구부를 형성할 때, 및/또는, 에칭액을 이용하는 방법이나 웨트 블라스트법 등에 의해 금속층을 제거할 때에 금속층 상의 피막도 제거되게 된다.
(13) 다음으로, 솔더 레지스트층의 개구부의 바닥부에 노출된 땜납 패드 상에 보호막을 형성한다.
구체적으로는, 먼저, 무전해 니켈 도금에 의해 땜납 패드 상에 Ni 층을 형성하고, 그 후, 무전해 금 도금에 의해 Ni 층 상에 Au 층을 형성함으로써, Ni 층과 Au 층으로 이루어지는 보호막을 형성한다.
(14) 마지막으로, 땜납 범프를 형성하여, 다층 프린트 배선판을 완성한다.
구체적으로는, 솔더 레지스트층의 개구 부분에 땜납 페이스트를 인쇄하여 리 플로우함으로써 땜납 범프를 형성한다.
이하, 제 1 실시형태의 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법의 작용 효과에 대해 열거한다.
(1) 제 1 실시형태의 다층 프린트 배선판에서는, 땜납 패드의 표면에 금속층이 형성되고, 그리고, 이 금속층 상에 실란 커플링제로 이루어지는 피막이 형성되어 있다. 그로 인해, 땜납 패드와 솔더 레지스트층이 금속층 및 피막을 통하여 강고하게 접착되게 된다.
이것과 동시에, 땜납 패드와 이 땜납 패드 상의 보호막은 직접 접속되어 있다. 그로 인해, 땜납 패드와 보호막 사이에서의 전기 저항을 작게 할 수 있다.
또한, 땜납 패드와 보호막 사이에서의 전기 저항을 작게 하기 위해서는, 상기 보호막의 전부가, 그 아래의 땜납 패드와 직접 접속된 것이 바람직하다.
(2) 제 1 실시형태의 다층 프린트 배선판에서는, 상기 금속층으로서 Sn 을 포함하는 금속층이 형성되어 있으므로, 금속층 및 커플링제를 통해, 땜납 패드와 솔더 레지스트층의 밀착성을 높일 수 있게 된다. 이 이유는, 이미 설명했던 바와 같다.
(3) 제 1 실시형태의 다층 프린트 배선판에서는, 땜납 패드의 표면은 조화되지 않아 실질적으로 평탄하다.
그로 인해, 표피 효과에서 기인한 신호 지연이 잘 발생되지 않아, 전기 특성이 우수하다.
(4) 제 1 실시형태의 다층 프린트 배선판에서는, 땜납 패드가 무전해 구리 도금막과 전해 구리 도금막으로 이루어지고, 보호막이 상기 땜납 패드를 구성하는 전해 구리 도금막의 표면 상에 직접 형성되어 있다.
그로 인해, 보호막과 땜납 패드의 밀착성이 확보됨과 함께, 땜납 패드와 땜납 범프 사이에서 전기 저항이 증대될 우려도 없다.
(5) 제 1 실시형태의 다층 프린트 배선판의 제조 방법에서는, 제 1 실시형태의 다층 프린트 배선판을 바람직하게 제조할 수 있다.
그리고, 제 1 실시형태의 다층 프린트 배선판에서는, Sn 을 포함하는 금속층의 제거를, 질산 수용액과 과산화 수소수로 이루어지는 에칭 용액을 이용하는 방법이나, 웨트 블라스트법에 의해 실시하고 있기 때문에, 솔더 레지스트층에 형성된 개구부 바닥부의 금속층을 확실히 제거할 수 있다.
또, 상기의 방법을 이용함으로써, 금속층의 제거와 동시에 솔더 레지스트층에 개구부를 형성했을 때의 수지 잔사를 제거하는 디스미어 처리도 동시에 실시할 수 있다.
이하에 실시예를 들어, 제 1 실시형태에 대해 더욱 상세하게 설명하는데, 본 발명의 실시형태는 이들 실시예에만 한정되는 것은 아니다.
(실시예 1)
(A) 수지 충전재의 조제
비스페놀 F 형 에폭시 모노머 (유카 쉘사 제조, 분자량:310, YL983U) 100 중량부, 표면에 실란 커플링제가 코팅된 평균 입자경이 1.6 ㎛ 이고, 최대 입자의 직 경이 15 ㎛ 이하인 SiO2 구 형상 입자 (어드테크사 제조, CRS 1101-CE) 170 중량부 및 레벨링제 (산노푸코사 제조 페레놀 S4) 1.5 중량부를 용기에 넣고, 교반 혼합함으로써, 그 점도가 23±1 ℃ 에서 45 ∼ 49 Pa·s 인 수지 충전재를 조제하였다. 또한, 경화제로서 이미다졸 경화제 (시코쿠 화성사 제조, 2E4MZ-CN) 6.5 중량부를 이용하였다.
(B) 다층 프린트 배선판의 제조
(1) 도 2A 에 나타내는 바와 같은, 두께 0.8 ㎜ 의 유리 에폭시 수지로 이루어지는 절연성 기판 (11) 의 양면에 18 ㎛ 의 동박 (18) 이 라미네이트되어 있는 동장 적층판을 출발 재료로 하였다.
다음으로, 도 2B 에 나타내는 바와 같이, 이 동장 적층판을 드릴 삭공하여 스루홀 도체용의 관통공 (29) 을 형성하였다.
다음으로, 도 2C 에 나타내는 바와 같이, 동박 (18) 상과 관통공 (29) 의 내벽 표면에 무전해 구리 도금 처리와 전해 구리 도금 처리를 실시하고, 무전해 구리 도금막과 무전해 구리 도금막 상의 전해 구리 도금막으로 이루어지는 스루홀 도체 (19) 를 포함하는 도체층을 형성하였다.
(2) 다음으로, 스루홀 도체 (19) 를 형성한 기판을 수세하여 건조시킨 후, NaOH (10 g/ℓ), NaClO2 (40 g/ℓ), Na3PO4 (6 g/ℓ) 를 포함하는 수용액을 흑화욕(黑化浴) (산화욕) 으로 하는 흑화 처리, 및 NaOH (10 g/ℓ), NaBH4 (6 g/ℓ) 를 포함하는 수용액을 환원욕으로 하는 환원 처리를 실시하고, 스루홀 도체 (19) 의 표 면을 조화면 (도시 생략) 으로 하였다.
(3) 다음으로, 도 2D 에 나타내는 바와 같이, 스루홀 도체 (19) 의 내부에, 상기 (A) 에 기재한 수지 충전재를 하기 방법으로 충전하였다.
즉, 먼저, 스퀴지를 이용하여 스루홀 도체 (19) 내에 수지 충전재를 투입한 후, 100 ℃, 20 분의 조건으로 건조시켰다. 계속해서, 기판의 편면을, #600 의 벨트 연마지 (산쿄 이화학사 제조) 를 이용한 벨트 샌더 연마에 의해, 전해 구리 도금막 상에 수지 충전재가 남지 않도록 연마하고, 이어서, 상기 벨트 샌더 연마에 의한 흠집을 제거하기 위한 버프 연마를 실시하였다. 이와 같은 일련의 연마를 기판의 타방 면에 대해서도 동일하게 실시하였다.
이어서, 100 ℃ 에서 1 시간, 120 ℃ 에서 3 시간, 150 ℃ 에서 1 시간, 180 ℃ 에서 7 시간의 가열 처리를 실시하여 수지 충전재층 (20) 을 형성하였다.
(4) 다음으로, 도 2E 에 나타내는 바와 같이, 전해 구리 도금막 상과 수지 충전재층 (20) 상에 무전해 구리 도금막과 전해 구리 도금막으로 이루어지는 도체층 (21) 을 형성하였다. 계속해서, 도 2F 에 나타내는 바와 같이, 서브트랙티브법으로 절연성 기판 (11) 상에 도체 회로 (14) 를 형성하였다. 이 때, 동시에 수지 충전재층 (20) 을 덮는 도체 회로 (30) 도 형성하였다.
(5) 다음으로, 도 2G 에 나타내는 바와 같이, 절연성 기판 (11) 과 도체 회로 (14) 상에, 층간 수지 절연층 형성용 필름 (아지노모토사 제조, ABF) 을 이용하여 층간 수지 절연층 (12) 을 형성하였다.
즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 65 Pa, 압력 0.4 MPa, 온도 80 ℃, 시간 60 초의 조건으로 적층하고, 그 후, 170 ℃ 에서 30 분간 열경화시켰다.
(6) 다음으로, 층간 수지 절연층 (12) 에 CO2 가스 레이저로, 직경 약 60 ㎛ 의 개구부 (16) 를 형성하였다 (도 3A 참조).
(7) 다음으로, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다) 에, 팔라듐 촉매 (도시 생략) 를 부여하였다. 그 후, 하이포아인산나트륨을 환원제로 하는 무전해 구리 도금 수용액 (MF-390, 니혼 마크다미드사 제조) 중에, 상기 팔라듐 촉매를 부착시킨 기판을 침지시키고, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다) 에 두께 0.1 ∼ 0.3 ㎛ 의 무전해 구리 도금막 (22) 을 형성하였다 (도 3B 참조).
또한, 무전해 구리 도금 조건은 75 ℃ 의 액온도에서 4 분간으로 하였다.
(8) 다음으로, 무전해 구리 도금막 (22) 상에 시판되는 감광성 드라이 필름을 부착시키고, 마스크를 탑재하여 노광·현상 처리함으로써, 두께 25 ㎛ 의 도금 레지스트 (13) 를 형성하였다 (도 3C 참조).
(9) 다음으로, 도금 레지스트 (13) 를 형성한 기판을 50 ℃ 의 물로 세정하여 탈지하고, 25 ℃ 의 물로 수세 후, 그리고 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 실시하여, 도금 레지스트 (13) 비형성부에 두께 20 ㎛ 의 전해 구리 도금막 (23) 을 형성하였다 (도 3D 참조).
〔전해 구리 도금액〕
황산 150 g/ℓ
황산구리 150 g/ℓ
염소이온 8 ㎎/ℓ
첨가제 4 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-1)
0.5 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-2)
1 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-3)
[전해 도금 조건〕
전류 밀도 1 A/dm2
시간 90 분
온도 23 ℃
(10) 다음으로, 도금 레지스트 (13) 를 박리 제거하였다. 계속해서, 인접하는 전해 구리 도금막 사이의 무전해 구리 도금막 (22) 을 황산과 과산화 수소의 혼합액으로 에칭 처리하여 용해 제거하였다. 이로써, 무전해 구리 도금막 (22) 과 무전해 구리 도금막 상의 전해 구리 도금막 (23) 으로 이루어지는 두께 18 ㎛ 의 도체 회로 (14) 와, 비아 도체 (17) 를 형성하였다 (도 4A 참조).
(11) 다음으로, 상기 (5) ∼ (10) 의 공정과 동일한 방법을 이용하여, 층간 수지 절연층 (12) 과 도체 회로 (14) (비아 도체 (17) 를 포함한다) 를 형성하였다 (도 4B ∼ 도 5A 참조). 또한, 여기에서 형성된 도체 회로의 일부는, 후공정에 있어서, 땜납 패드 (34) 가 된다.
(12) 다음으로, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 를 형성한 기판을 10 % 황산 수용액에 10 초간 침지시킨 후, 수세하고, 그리고 에어 컷으로 건조시켰다.
(13) 다음으로, 붕불화 주석 0.1 ㏖/ℓ 및 티오 우레아 1 ㏖/ℓ 를 함유하고, 붕불산으로 pH 가 약 1.2 가 되도록 조정한 치환 주석 도금액에, 기판을 약 30 ℃, 약 30 초의 조건으로 침지시킨 후, 약 30 초간 수세하였다. 이어서, 에어 컷으로 건조시켰다.
이 도금 처리에 의해, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 SnCu 층과 Sn 층이 순서대로 형성되었다.
그리고, SnCu 층의 두께가 약 5 ∼ 10 ㎚ 이고, Sn 층의 두께가 약 50 ㎚ 였다.
(14) 다음으로, 기판을 1 % 질산 수용액에 10 초간 침지시킨 후, 20 초간 수세하였다.
이 처리에 의해, Sn 층이 제거되고 SnCu 층이 노출되었다.
(15) 다음으로, 농도가 1 중량% 가 되도록 조정한 γ-아미노프로필트리에톡시실란 (신에츠 화학 공업사 제조, KBE-903) 의 수용액을 최외층의 도체 회로 (14a) 상 (SnCu 층 상) 에 스프레이 도포하였다.
계속해서, 기판을 90 ∼ 120 ℃ 에서 30 ∼ 150 초간 건조시킨 후, 수세하여 여분의 실란 커플링제를 제거하였다.
이와 같은, (12) ∼ (15) 의 공정을 실시함으로써, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 상에 Sn 을 포함하는 금속층과 실란 커플링제로 이루어지는 도체 회로 피복층 (15) 이 형성되었다 (도 5B 참조).
(16) 다음으로, 도 5C 에 나타내는 바와 같이, 최외층에, 시판되는 솔더 레지스트 조성물 (히타치 화성사 제조, 7200G) 을 30 ㎛ 의 두께로 도포하고, 70 ℃ 에서 20 분간, 70 ℃ 에서 30 분간의 조건으로 건조 처리를 실시하여, 시판되는 솔더 레지스트 조성물의 층 (24') 을 형성하였다.
(17) 다음으로, 도 6A 에 나타내는 바와 같이, 땜납 범프 형성용 개구의 패턴이 묘화된 두께 5 ㎜ 의 포토마스크를 솔더 레지스트 조성물의 층 (24') 에 밀착시키고 1000 mJ/㎠ 의 자외선으로 노광시켜, DMTG 용액에서 현상 처리하고, 땜납 범프 형성용 개구 (28) 를 형성하였다.
그리고, 80 ℃ 에서 1 시간, 100 ℃ 에서 1 시간, 120 ℃ 에서 1 시간, 150 ℃ 에서 3 시간의 조건으로 각각 가열 처리를 실시하여 솔더 레지스트 조성물의 층 (24') 을 경화시키고, 땜납 범프 형성용 개구 (28) 를 갖는 솔더 레지스트층 (24) (20 ㎛ 두께) 을 형성하였다.
(18) 다음으로, 땜납 범프 형성용 개구 (28) 내에, 15 ∼ 20 중량% 의 질산 수용액과, 1 ∼ 2 중량% 의 과산화 수소수를 포함하는 에칭 용액을 스프레이 도포하였다.
이로써, 땜납 범프 형성용 개구 (28) 내의 수지 잔사와 함께, 실란 커플링제로 이루어지는 피막 및 SnCu 층이 제거되었다. 그 결과, 땜납 범프 형성용 개구 (28) 내의 바닥부에는, 땜납 패드 (34) 의 일부 (노출면 (34a)) 가 노출되었다.
또, 공정 (18) 이 종료된 후, 개구부의 바닥면을 SEM 으로 관찰하고, 노출면의 구성 원소를 분석한 결과, Sn 의 피크는 검출되지 않았다. 따라서, 상기 에칭 용액을 이용한 처리에 의해, SnCu 층이 완전히 제거된 것으로 생각할 수 있다.
(19) 다음으로, 솔더 레지스트층 (24) 을 형성한 기판을, 염화 니켈 (2.3×10-1 ㏖/ℓ), 하이포아인산나트륨 (2.8×10-1 ㏖/ℓ), 시트르산나트륨 (1.6×10-1 ㏖/ℓ) 을 포함하는 pH=4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 땜납 범프 형성용 개구 (28) 에 두께 5 ㎛ 의 니켈 도금층 (31) 을 형성하였다. 그리고, 그 기판을 시안화 금 칼륨 (7.6×10-3 ㏖/ℓ), 염화암모늄 (1.9×10-1 ㏖/ℓ), 시트르산나트륨 (1.2×10-1 ㏖/ℓ), 하이포아인산나트륨 (1.7×10-1 ㏖/ℓ) 을 포함하는 무전해 금 도금액에 80 ℃ 의 조건으로 7.5 분간 침지시켜, 니켈 도금층 (31) 상에 두께 0.03 ㎛ 의 금 도금층 (32) 을 형성하여, 양자를 합쳐 보호막 (33) 으로 하였다.
(20) 다음으로, 솔더 레지스트층 (24) 에 형성된 땜납 범프 형성용 개구 (28) 에 땜납 페이스트를 인쇄하고, 200 ℃ 에서 리플로우함으로써 땜납 범프 (27) 를 형성하여 다층 프린트 배선판 (10) 을 완성하였다 (도 6B 참조).
(실시예 2)
실시예 1 의 (18) 의 공정에서, 땜납 범프 형성용 개구 (28) 내의 수지 잔사와 함께, 실란 커플링제로 이루어지는 피막 및 SnCu 층을 제거하기 위해, 에칭 용액을 이용하는 방법 대신에, 하기 조건의 웨트 블라스트법을 이용한 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
웨트 블라스트법은, 입자경 7 ㎛ (#2000 번), c/s=1.5 m/min, 압력 0.2 MPa의 조건으로 실시하였다.
이하에, Sn 을 포함하는 금속층 대신에 다른 금속으로 이루어지는 금속층을 이용하는 실시예에 대해 열거한다.
(실시예 3)
실시예 3 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해Ni 도금을 실시하여, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 Ni 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 4)
실시예 4 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 치환 Pd 도금을 실시한다. 즉, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 를 형성한 기판을 치환 Pd 도금욕에 소정 시간 침지시킴으로써 Pd 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 5)
실시예 5 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 치환 Au 도금을 실시한다. 즉, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 를 형성한 기판을 치환 Au 도금욕에 소정 시간 침지시킴으로써 Au 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 6)
실시예 6 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해Ag 도금을 실시하여, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 Ag 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 7)
실시예 7 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해Pt 도금을 실시하여, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 Pt 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 8)
실시예 8 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, Zn 도금을 실시하여, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 Zn 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 9)
실시예 9 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 스퍼터링으로 Co 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(실시예 10)
실시예 10 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 최외층의 도체 회로 (14a) (땜납 패드 (34) 를 포함한다) 의 표면에 스퍼터링으로 Ti 층을 형성한다. 그 후, 상기 (15) ∼ (20) 의 공정을 실시한다.
(비교예 1)
땜납 패드 표면에 Sn 을 포함하는 금속층을 형성하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 1 의 다층 프린트 배선판에서는, 땜납 패드 (34) 와 솔더 레지스트층 (24) 이, 금속층을 개재하지 않고 커플링제로 이루어지는 피막만을 통해 접촉되게 된다.
(비교예 2)
땜납 패드 표면에 실란 커플링제로 이루어지는 피막을 형성하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 2 의 다층 프린트 배선판에서는, 땜납 패드 (34) 의 표면에 금속층이 형성되고, 땜납 패드 (34) 와 솔더 레지스트층 (24) 이 실란 커플링제를 개재하지 않고 접하게 된다.
(비교예 3)
솔더 레지스트층에 개구부를 형성한 후, 개구부의 바닥면에 노출된 금속층을 제거하는 공정을 실시하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 3 의 다층 프린트 배선판에서는, 땜납 패드 (34) 와 보호막 (33) 이 Sn 을 포함하는 금속층을 통해 접속되게 된다.
실시예 1, 2 및 비교예 1, 2 의 다층 프린트 배선판의 평가
(1) 땜납 패드와 솔더 레지스트층의 밀착성의 평가
실시예 1, 2 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 하기 방법으로 초기 단계 및 가습 시험 후에 있어서의 필 (peel) 강도를 측정하였다. 그 결과를 표 1 에 나타낸다.
<초기 단계 (가습 시험 전)>
실시예 1, 2 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 각각 가습 시험을 실시하기 전의 필 강도를 측정하였다. 이 필 강도의 측정은, 오토 그래프 AGS50A (시마즈 제작소사 제조) 를 이용하여, 층간 수지 절연층을 약 10 ㎜/min 의 속도로 도체 회로로부터 박리하였다.
<가습 시험 후>
실시예 1, 2 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 각각 120 ∼ 130 ℃, 습도 85% 의 조건 하에서 100 시간 유지한 후, 상기와 동일하게 필 강도를 측정하였다.
필 강도 (N/cm)
초기 단계 가습 시험 후
실시예 1 11.86 8.33
실시예 2 11.86 8.33
비교예 1 7.84 0
비교예 2 5.88 0
표 1 에서 알 수 있는 바와 같이, 땜납 패드를 형성하는 Cu 의 표면에 직접 커플링제를 부여한 비교예 1 에 있어서는, 양호한 필 강도는 얻지 못했다. 또, 커플링제를 부여하지 않고 SnCu 합금이 솔더 레지스트층에 접하는 비교예 2 에 있어서도, 동일하게 양호한 필 강도는 얻지 못했다. 또, 양자는, 가습 시험 후에 있어서는, 전혀 밀착성이 얻어지지 않는 것이 판명되었다. 이것에 대해, 땜납 패드의 표면에 SnCu 합금을 형성하고 커플링제를 통해 솔더 레지스트층을 형성하고 있는 실시예 1, 2 에 있어서는, SnCu 합금 및 커플링제의 협동 작용에 의해 양호한 필 강도가 얻어졌다.
(2) 땜납 패드와 땜납 범프의 밀착성의 평가
실시예 1, 2 및 비교예 3 의 다층 프린트 배선판에 대해, 땜납 패드에 대한 땜납 범프의 밀착성을 하기 방법으로 평가하였다. 즉, 실시예 1, 2 및 비교예 3 의 다층 프린트 배선판에 대해, 각각 55 ℃, 습도 85% 의 조건 하에서 19 시간 유지시킨 후, 260 ℃ 까지 승온시키는 조작을 200 회 반복하였다. 그 후, 다층 프린트 배선판을 크로스 컷하고 땜납 패드와 땜납 범프의 접속 부분을 현미경 관찰하였다.
그 결과, 실시예 1, 2 에 있어서는, 땜납 범프는 땜납 패드의 표면에 확실히 접속되어, 땜납 패드에 대한 땜납 범프의 박리는 전혀 관찰되지 않았다. 한편, 비교예 3 에 있어서는, 땜납 패드에 대한 땜납 범프의 박리가 관찰되었다.
(그 밖의 실시형태)
상기 서술한 실시형태에서는, 땜납 패드의 측면 및 상면 중 일부에 형성되는 금속층으로서 Sn 을 포함하는 금속층이 채용되고 있다.
그러나, 본 발명의 실시형태의 다층 프린트 배선판에 있어서, 금속층의 재 질은, Sn 을 포함하는 금속층에 한정되지 않고, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이면 된다. 이들 금속은, Cu 보다 커플링제와의 밀착성이 우수하기 때문이다.
단, 이들 중에서는 Sn 을 포함하는 금속층이 바람직하다.
이 이유는, 이미 설명한 바와 같이, 표면에 수산기를 부착시키기 쉬워, 커플링제와의 밀착성이 특히 우수하기 때문이다.
또, 상기 서술한 실시형태에서는, 피막을 구성하는 커플링제로서 실란 커플링제가 채용된다.
그러나, 본 발명의 실시형태의 다층 프린트 배선판에 있어서, 커플링제는, 실란 커플링제에 한정되지 않고, 예를 들어, 알루미네이트계 커플링제, 티타네이트계 커플링제, 지르코늄계 커플링제 등이어도 된다.
또한, 상기 실란 커플링제는, 솔더 레지스트층의 재질을 고려하여 선택하면 되는데, 예를 들어, 상기 솔더 레지스트 조성물으로서 에폭시 수지를 포함하는 수지 조성물을 이용하는 경우에는, 유기 관능기로서 아미노기를 갖는 실란 커플링제를 선택하는 것이 바람직하다. 이 조합에서는, 솔더 레지스트층과 실란 커플링제가 강고하게 결합하기 쉽기 때문이다.
솔더 레지스트 조성물로서는, 예를 들어, 폴리페닐렌에테르 수지, 폴리올레핀 수지, 불소 수지, 열가소성 엘라스토머, 에폭시 수지, 폴리이미드 수지 등으로 이루어지는 솔더 레지스트 조성물을 들 수 있다.
또, 상기 이외의 솔더 레지스트 조성물로서는, 예를 들어, 노볼락형 에폭시 수지의 (메트)아크릴레이트, 이미다졸 경화제, 2 관능성 (메트)아크릴산에스테르 모노머, 분자량 500 ∼ 5000 정도의 (메트)아크릴산에스테르의 중합체, 비스페놀형 에폭시 수지 등으로 이루어지는 열경화성 수지, 다가 아크릴계 모노머 등의 감광성 모노머, 글리콜에테르계 용제 등을 포함하는 페이스트 형상의 유동체를 들 수 있다.
또, 솔더 레지스트 조성물의 층을 형성할 때에는, 상기 솔더 레지스트 조성물로 이루어지는 필름을 압착하여 솔더 레지스트 조성물의 층을 형성해도 된다.
상기 서술한 실시형태에서는, 금속층이나 피막을 제거하고, 솔더 레지스트층에 형성된 개구부의 바닥부에 땜납 패드를 노출시키기 위한 에칭 용액으로서, 질산 수용액과 과산화 수소수로 이루어지는 에칭 용액을 사용하고 있는데, 이 이외의 용액으로서 예를 들어, 과망간산 수용액 등을 이용해도 된다.
상기 서술한 실시형태에서는, 보호막으로서 Ni 층과 Au 층의 2 층으로 이루어지는 보호막이 형성되어 있는데, 상기 보호막의 총수는 2 층에 한정되지 않고, 1 층이어도 되고, 3 층 이상이어도 된다.
또, 상기 보호막의 재질로서는, 예를 들어, Ni, Au, Pd, 이들 복합체 등을 들 수 있다.
또, 상기 솔더 레지스트층의 개구부를 레이저 처리에 의해 형성하는 경우, 상기 레이저 처리에 사용하는 레이저로서는, 예를 들어, 탄산 가스 레이저, 자외선 레이저, 엑시머 레이저 등을 들 수 있다.
제 1 실시형태의 다층 프린트 배선판에서는, 절연성 기판의 양면에 형성되는 층간 수지 절연층의 총 수가 동일한 수인데, 절연성 기판의 양측에서 총 수가 상이해도 된다.
또, 상기 금속층의 형성 방법으로서는 스퍼터링을 이용해도 된다.
부호의 설명
10 다층 프린트 배선판
11 절연성 기판
12 층간 수지 절연층
13 도금 레지스트
14, 14a 도체 회로
15 도체 회로 피복층
17 비아 도체
19 스루홀 도체
20 수지 충전재층
22 무전해 구리 도금막
23 전해 구리 도금막
24 솔더 레지스트층
27 땜납 범프
33 보호막
34 땜납 패드

Claims (12)

  1. 제 1 층간 수지 절연층과,
    상기 제 1 층간 수지 절연층 상에 형성되며, 전자 부품을 탑재하기 위한 패드와,
    상기 제 1 층간 수지 절연층과 상기 패드 상에 형성되며, 상기 패드에 도달하는 개구부를 갖는 솔더 레지스트층과,
    상기 개구부의 바닥부에 위치하고, 상기 패드 상에 형성되어 있는 보호막을 구비하는 다층 프린트 배선판으로서,
    상기 패드의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고,
    상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고,
    상기 보호막의 적어도 일부는 상기 개구부에 의해 노출되는 상기 패드의 노출면에 직접 형성되어 있는 것을 특징으로 하는 다층 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 보호막의 전체가 상기 개구부에 의해 노출되는 상기 패드의 노출면에 직접 형성되어 있는, 다층 프린트 배선판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 패드는, 상기 층간 수지 절연층 상에 형성되어 있는 무전해 도금막과 당해 무전해 도금막 상에 형성되어 있는 전해 도금막으로 이루어지고, 상기 보호막은 상기 패드를 구성하는 전해 도금막의 표면 상에 형성되어 있는, 다층 프린트 배선판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 보호막은 상기 패드 상에 형성되어 있는 Ni 층과 상기 Ni 층 상에 형성되어 있는 Au 층을 갖고, 상기 Ni 층은 상기 개구부에 의해 노출되는 상기 패드의 노출면 상에 직접 형성되어 있는, 다층 프린트 배선판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속층을 형성하는 금속의 산화물의 등전점은 5 이하인, 다층 프린트 배선판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 금속층은, Sn 을 함유하여 이루어지는, 다층 프린트 배선판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 패드의 표면은 실질적으로 평탄한, 다층 프린트 배선판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 보호막 상에는 땜납 부재가 형성되어 있는, 다층 프린트 배선판.
  9. 층간 수지 절연층과 도체 회로가 교대로 적층되고, 그리고, 최외층의 상기 층간 수지 절연층 상에 전자 부품을 탑재하기 위한 패드를 구비하는 다층 배선층을 형성하는 공정과,
    상기 패드의 표면의 적어도 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하는 공정과,
    상기 금속층 상에 커플링제로 이루어지는 피막을 형성하는 공정과,
    상기 최외층의 층간 수지 절연층과 상기 패드 상에, 솔더 레지스트층을 형성함과 함께, 상기 솔더 레지스트층 중 상기 패드 상에 위치하는 지점에 당해 솔더 레지스트층을 관통하는 개구부를 형성하는 공정과,
    상기 개구부로부터 노출되는 상기 금속층을 제거하는 공정과,
    상기 개구부의 바닥부에 노출된 상기 패드 상에 보호막을 형성하는 공정을 구비하는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속층을 제거하는 공정은, 에칭 용액을 이용하여 실시하는, 다층 프린트 배선판의 제조 방법.
  11. 제 9 항에 있어서,
    상기 금속층을 제거하는 공정은, 웨트 블라스트법을 이용하여 실시하는, 다층 프린트 배선판의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 패드의 표면에 Sn 도금을 실시함으로써 상기 금속층을 형성하는, 다층 프린트 배선판의 제조 방법.
KR1020097018943A 2008-09-30 2009-07-15 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 KR101111930B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10140108P 2008-09-30 2008-09-30
US61/101,401 2008-09-30
PCT/JP2009/062820 WO2010038532A1 (ja) 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20100051583A true KR20100051583A (ko) 2010-05-17
KR101111930B1 KR101111930B1 (ko) 2012-02-14

Family

ID=42073309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018943A KR101111930B1 (ko) 2008-09-30 2009-07-15 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법

Country Status (7)

Country Link
US (2) US8314340B2 (ko)
EP (1) EP2209358A4 (ko)
JP (2) JP4951674B2 (ko)
KR (1) KR101111930B1 (ko)
CN (2) CN101810063B (ko)
TW (1) TW201021635A (ko)
WO (1) WO2010038532A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109261B1 (ko) * 2010-06-07 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101217436B1 (ko) * 2011-05-27 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101790903B (zh) 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
JP2011060887A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20130078108A (ko) * 2011-12-30 2013-07-10 삼성전기주식회사 패키지 기판 및 그의 제조 방법
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
CN104768335A (zh) * 2015-04-15 2015-07-08 深圳市爱升精密电路科技有限公司 一种软硬结合板的制作方法
US9780320B2 (en) 2015-09-23 2017-10-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Light emitting device
KR101917759B1 (ko) * 2016-12-13 2018-11-12 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판
WO2018186051A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 電子部品の製造方法、及び、電子部品
JP6446155B1 (ja) * 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
CN111341743B (zh) * 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备
CN115802601B (zh) * 2023-02-07 2023-06-27 四川英创力电子科技股份有限公司 一种齐平印制电路板及其生产方法
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925297A (ja) * 1982-08-03 1984-02-09 日本電解株式会社 印刷回路用銅箔
JP2570394B2 (ja) 1988-07-08 1997-01-08 富士電機株式会社 缶商品自動販売機の商品加熱装置
JP2760360B2 (ja) * 1990-03-17 1998-05-28 富士通株式会社 はんだバンプとその製造方法
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
JP3268385B2 (ja) 1997-04-14 2002-03-25 平井工業株式会社 リン含有有機性汚水処理装置
WO2000003570A1 (fr) 1998-07-08 2000-01-20 Ibiden Co., Ltd. Carte a circuits imprimes et procede de fabrication
JP2000315854A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd プリント配線板とその製造方法
CN1849042A (zh) * 1998-07-08 2006-10-18 伊比登株式会社 印刷电路板及其制造方法
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000343435A (ja) * 1999-03-29 2000-12-12 Asahi Glass Co Ltd ブラストメディア及びブラスト方法
JP3981528B2 (ja) * 1999-03-30 2007-09-26 セイコーエプソン株式会社 太陽電池の製造方法
JP3348846B2 (ja) * 1999-04-06 2002-11-20 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JP2000340948A (ja) 1999-06-01 2000-12-08 Mec Kk 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
JP4226927B2 (ja) * 2003-02-18 2009-02-18 三井金属鉱業株式会社 キャパシタ層形成用の両面銅張積層板の製造方法
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2007116191A (ja) * 2006-12-19 2007-05-10 Ube Ind Ltd ポリイミドフィルムの両面に金属層を有する積層体のポリイミドフィルムの両面の金属層の電気的接続方法
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
CN101790903B (zh) * 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109261B1 (ko) * 2010-06-07 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101217436B1 (ko) * 2011-05-27 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트 및 그 제조 방법

Also Published As

Publication number Publication date
JP2012109631A (ja) 2012-06-07
JP5351299B2 (ja) 2013-11-27
JP4951674B2 (ja) 2012-06-13
US8661665B2 (en) 2014-03-04
CN101810063A (zh) 2010-08-18
EP2209358A1 (en) 2010-07-21
US20100122839A1 (en) 2010-05-20
CN102802344A (zh) 2012-11-28
TW201021635A (en) 2010-06-01
EP2209358A4 (en) 2012-07-04
JPWO2010038532A1 (ja) 2012-03-01
CN102802344B (zh) 2015-06-17
CN101810063B (zh) 2012-10-10
US8314340B2 (en) 2012-11-20
WO2010038532A1 (ja) 2010-04-08
KR101111930B1 (ko) 2012-02-14
US20120080400A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101111930B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR101111932B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
US8901431B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5370765B2 (ja) 半導体素子搭載用パッケージ基板とその製造方法
KR100675012B1 (ko) 강화된 구리 도금막을 포함하는 ｐｃｂ 및 그 제조 방법
JP2003218273A (ja) 半導体チップ実装用回路基板とその製造方法および半導体モジュール
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4376891B2 (ja) 半導体モジュール
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
WO2010035867A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
WO2010035864A1 (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP4376890B2 (ja) 半導体チップ実装用回路基板
JP2012190894A (ja) 半導体素子搭載用パッケージ基板及び半導体パッケージ
JP2010103518A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9