KR101111932B1 - 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 - Google Patents

다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR101111932B1
KR101111932B1 KR1020097018942A KR20097018942A KR101111932B1 KR 101111932 B1 KR101111932 B1 KR 101111932B1 KR 1020097018942 A KR1020097018942 A KR 1020097018942A KR 20097018942 A KR20097018942 A KR 20097018942A KR 101111932 B1 KR101111932 B1 KR 101111932B1
Authority
KR
South Korea
Prior art keywords
conductor circuit
layer
wiring board
printed wiring
insulating layer
Prior art date
Application number
KR1020097018942A
Other languages
English (en)
Other versions
KR20100061408A (ko
Inventor
쇼 아카이
다츠야 이마이
이쿠 도키히사
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100061408A publication Critical patent/KR20100061408A/ko
Application granted granted Critical
Publication of KR101111932B1 publication Critical patent/KR101111932B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/073Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 다층 프린트 배선판은, 제 1 층간 수지 절연층과, 상기 제 1 층간 수지 절연층 상에 형성되어 있는 제 1 도체 회로와, 상기 제 1 층간 수지 절연층과 상기 제 1 도체 회로 상에 형성되고, 상기 제 1 도체 회로에 도달하는 개구부를 갖는 제 2 층간 수지 절연층과, 상기 제 2 층간 수지 절연층 상에 형성되어 있는 제 2 도체 회로와, 상기 개구부 내에 형성되고, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 구비하는 다층 프린트 배선판으로서, 상기 제 1 도체 회로의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고, 상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고, 상기 비아 도체의 바닥부의 적어도 일부가 상기 제 1 도체 회로와 직접 접속되어 있는 것을 특징으로 한다.
다층 프린트 배선판, 수지 절연층, 비아 도체, 커플링제, 도체 회로

Description

다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법{MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING MULTILAYER PRINTED WIRING BOARD}
기술분야
본 발명은, 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법에 관한 것이다.
배경기술
다층 프린트 배선판으로서는, 구리로 이루어지는 도체 회로와 층간 수지 절연층이 교대로 적층된 다층 프린트 배선판이 제안되어 있다.
여기에서, 도체 회로의 재질인 구리는, 층간 수지 절연층과의 밀착성이 그다지 양호하지 않으므로, 양자의 밀착성을 향상시키기 위해서, 예를 들어, 구리로 이루어지는 도체 회로의 표면에 요철 (조화면 (粗化面)) 을 형성하고, 앵커 효과에 의해 양자의 밀착성을 향상시키는 방법이 제안되어 있다.
또, 구리로 이루어지는 도체 회로의 표면에, 구리와 주석의 합금으로 이루어지는 금속막을 형성함으로써, 도체 회로와 층간 수지 절연층의 밀착성을 향상시키는 방법도 제안되어 있다 (예를 들어, 특허문헌 1 참조).
특허문헌 1 : 일본 공개특허공보 2000-340948호
발명의 개요
발명이 해결하고자 하는 과제
도체 회로의 표면에 요철을 형성한 경우에는, 예를 들어, 1 GHz 를 초과하는 고주파 신호를 전송하면, 표피 효과에 의해 전송 손실이 커져 버릴 우려가 있었다.
또, 구리로 이루어지는 도체 회로와 층간 수지 절연층이 교대로 적층된 다층 프린트 배선판에서는, 층간 수지 절연층을 사이에 둔 도체 회로 사이가 비아 도체를 통하여 접속되게 된다.
그로 인해, 도체 회로의 표면 전체에, 구리 주석 합금의 금속막 등이 형성되어 있으면, 하층의 도체 회로와 그 위에 형성되는 비아 도체는, 이종 (異種) 금속을 통하여 접속되게 된다.
그리고, 하층의 도체 회로와 비아 도체의 접속부에 이종 금속이 존재하고 있으면, 저항이 증대되어, 이것이 신호 지연의 요인이 되거나, 도체 회로와 비아 도체 사이에 박리가 발생되거나 하는 원인이 되는 경우가 있었다.
과제를 해결하기 위한 수단
본 발명자들은 예의 검토를 실시한 결과, 도체 회로의 표면에 소정의 금속막을 형성함과 함께, 이 금속막 상에 커플링제로 이루어지는 피막을 형성하고, 또한, 비아 도체의 바닥부의 적어도 일부와 도체 회로를 직접 접속함으로써 도체 회로와 층간 수지 절연층의 밀착성을 확보하면서, 도체 회로와 비아 도체 사이의 전기 특성을 유지할 수 있는 것을 발견하여, 본 발명의 다층 프린트 배선판 및 그 제조 방법을 완성하였다.
즉, 본 발명의 다층 프린트 배선판은,
제 1 층간 수지 절연층과,
상기 제 1 층간 수지 절연층 상에 형성되어 있는 제 1 도체 회로와,
상기 제 1 층간 수지 절연층과 상기 제 1 도체 회로 상에 형성되고, 상기 제 1 도체 회로에 도달하는 개구부를 갖는 제 2 층간 수지 절연층과,
상기 제 2 층간 수지 절연층 상에 형성되어 있는 제 2 도체 회로와,
상기 개구부 내에 형성되고, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 구비하는 다층 프린트 배선판으로서,
상기 제 1 도체 회로의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고,
상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고,
상기 비아 도체의 바닥부의 적어도 일부가 상기 제 1 도체 회로와 직접 접속되어 있는 것을 특징으로 한다.
또, 본 발명의 다층 프린트 배선판의 제조 방법은,
제 1 층간 수지 절연층을 형성하는 공정과,
상기 제 1 층간 수지 절연층 상에 제 1 도체 회로를 형성하는 공정과,
상기 제 1 도체 회로 표면의 적어도 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하는 공정과,
상기 금속층 상에 커플링제로 이루어지는 피막을 형성하는 공정과,
상기 제 1 층간 수지 절연층과 상기 제 1 도체 회로 상에, 제 2 층간 수지 절연층을 형성하는 공정과,
상기 제 2 층간 수지 절연층을 관통하는 개구부를 형성하는 공정과,
상기 개구부로부터 노출되는 상기 금속층을 제거하는 공정과,
상기 제 2 층간 수지 절연층 상에 제 2 도체 회로를 형성하는 공정과,
상기 개구부에, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 형성하는 공정을 구비하는 것을 특징으로 한다.
발명의 효과
본 발명의 다층 프린트 배선판에서는, 제 1 도체 회로의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고, 또한, 이 금속층 상에 커플링제로 이루어지는 피막이 형성되어 있으므로 도체 회로와 층간 수지 절연층의 밀착성이 우수하다.
또, 비아 도체의 바닥부의 적어도 일부가, 제 1 도체 회로와 직접 접속되어 있으므로, 제 1 도체 회로와 비아 도체 사이의 밀착성이 우수하다. 또한, 제 1 도체 회로와 비아 도체 사이의 전기 저항이 작아 전기 특성이 우수하다.
또, 본 발명의 다층 프린트 배선판의 제조 방법에서는, 제 1 도체 회로의 표면 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하고, 이 금속층 상에 커플링제로 이루어지는 피막을 형성한다. 또, 비아 도체를 형성할 때에는, 층간 수지 절연층에 개구부를 형성하고, 이로써 노출되는 피막 및 그 아래의 금속층을 제거한 후, 비아 도체를 형성한다.
그로 인해, 도체 회로와 층간 수지 절연층과의 밀착성이 우수함과 함께, 제 1 도체 회로와 비아 도체 사이의 밀착성도 우수한 다층 프린트 배선판을 제조할 수 있다.
도면의 간단한 설명
도 1A 는, 제 1 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이다.
도 1B 는, 도 1A 에 나타낸 다층 프린트 배선판의 영역 a 를 나타내는 부분 확대 단면도이다.
도 2A ~ 도 2H 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 3A ~ 도 3D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 4A ~ 도 4E 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 5A ~ 도 5D 는, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 6 은, 제 2 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이다.
도 7A ~ 도 7F 는, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 8A ~ 도 8E 는, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 9A ~ 도 9E 는, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 10A ~ 도 10C 는, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
도 11A, 도 11B 는, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 모식적으로 나타내는 단면도이다.
발명을 실시하기 위한 형태
이하, 본 발명의 실시형태를 설명한다.
(제 1 실시형태)
여기에서는, 제 1 실시형태의 다층 프린트 배선판 및 그 제조 방법을 설명한다.
도 1A 는, 제 1 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이고, 도 1B 는, 도 1A 에 나타낸 다층 프린트 배선판의 영역 a 를 나타내는 부분 확대 단면도이다.
도 1A 및 도 1B 에 나타내는 제 1 실시형태의 다층 프린트 배선판 (10) 에서는, 절연성 기판 (11) 의 양면에 도체 회로 (14) 와 층간 수지 절연층 (12) 이 교대로 형성되고, 절연성 기판 (11) 을 끼운 도체 회로 (14) 사이는, 스루홀 도체 (19) 에 의해 전기적으로 접속되어 있다.
또, 층간 수지 절연층 (12) 을 끼운 도체 회로 (14) 사이는, 비아 도체 (17) 를 통하여 전기적으로 접속되어 있다.
또, 스루홀 도체 (19) 의 내부에는 수지 충전재층 (20) 이 형성되어 있다. 그리고, 수지 충전재층 (20) 을 덮는 도체 회로 (30) 가 형성되어 있다.
다층 프린트 배선판 (10) 의 최외층에는 솔더 레지스트층 (24) 이 형성되어 있다. 이 솔더 레지스트층 (24) 에는 최외층의 도체 회로 (14a) 의 표면에 도달하는 개구부가 형성되어 있다. 그리고, 이 개구부의 바닥부의 도체 회로 (14a) 상에는, 보호층 (31, 32) 을 통하여 땜납 범프 (27) 가 형성되어 있다.
여기에서, 다층 프린트 배선판 (10) 내층에 위치하는 도체 회로 (14) (내층 도체 회로) 의 표면에는, Sn 을 포함하는 금속층이 형성되고, 그리고 금속층 상에는 실란 커플링제로 이루어지는 피막이 형성되어 있다 (이하, 이와 같은 금속층과 이 금속층 상의 피막을 합쳐 도체 회로 피복층이라고도 하고, 도 1A 및 도 1B 에서는, 도체 회로 피복층 (15) 으로 나타낸다).
또한, 본 명세서에 있어서, 최외층의 도체 회로란, 최외층의 층간 수지 절연층 상에 형성된 도체 회로를 말한다. 또, 내층 도체 회로란, 최외층의 도체 회로 이외의 도체 회로를 말한다.
또, 도 1B 에 나타내는 바와 같이, 층간 수지 절연층 (12) 상에 형성된 내층에 위치하는 도체 회로 (14) 는, 무전해 구리 도금막 (22) 과 무전해 구리 도금막 (22) 상의 전해 구리 도금막 (23) 으로 이루어지고, 그리고 그 표면의 일부 (도체 회로 (14) 의 측면, 및 도체 회로 (14) 의 상면 중, 비아 도체 (17) 의 바닥부 (17a) 와 접하는 부분 이외의 부분) 에, Sn 을 포함하는 금속층과 이 금속층 상에 형성된 커플링제로 이루어지는 피막이 형성되어 있다.
또, 도체 회로 (14) 상에는 비아 도체 (17) 가 형성되어 있고, 이 비아 도체 (17) 의 바닥부는 도체 회로 (14) 를 구성하는 전해 구리 도금막 (23) 과 직접 접속되어 있다. 즉, 도체 회로 (14) 의 상면 중, 비아 도체 (17) 의 바닥부와 접속되게 되는 부분에는, 금속층 및 피막이 존재하지 않게 된다.
또한, 비아 도체 (17) 와 접속되어 있는 부분을 제외하는 도체 회로의 상면, 및 도체 회로의 측면에는 금속층 및 피막이 형성되어 있다.
본 발명의 실시형태에 관련된 다층 프린트 배선판에 있어서, 다층 프린트 배선판을 구성하는 비아 도체의 단면 형상은 테이퍼 형상이다 (예를 들어, 도 1A 및 도 1B 참조). 그리고, 본 명세서안에서는, 상기 비아 도체에 대해, 테이퍼 형상에 의해 폭이 좁아지는 측을 비아 도체의 바닥부라고 하는 것으로 한다.
또, 본 명세서에서는, 실제의 상하 방향과는 관계없이, 도체 회로의 비아 도체의 바닥부와 접하는 면을 「도체 회로의 상면」이라고 한다.
이와 같이, 내층에 위치하는 도체 회로 (14) 표면의 소정 부분에 Sn 을 포함하는 금속층이 형성되고, 그리고, 이 금속층 상에 실란 커플링제로 이루어지는 피막이 형성되어 있으면, 도체 회로 (14) 와 층간 수지 절연층 (12) 이 금속층 및 피막을 통해 강고하게 밀착되게 된다.
이것에 대해, 좀 더 상세하게 설명한다.
도 1A, 도 1B 에 나타낸 다층 프린트 배선판 (10) 에 있어서, 도체 회로 (14) 의 표면에 형성된 Sn 을 포함하는 금속층은, Sn 과 Cu 가 혼재하는 금속층이 다. 상세하게는, 이 금속층은 Cu6Sn5 및 Cu3Sn 을 포함하고 있다. 그리고, 금속층을 형성했을 때에는, 그 표면에 수산기가 부착되어 있는 것으로 추측된다. 이와 같이, 금속층의 표면에 수산기가 부착되어 있으면, 탈수 반응에 의해, 실란 커플링제와 용이하게 반응하여, 금속층과 실란 커플링제로 이루어지는 피막이 강고하게 결합되게 된다.
또한, 상기 실란 커플링제가, 층간 수지 절연층 (12) 중의 수지 성분과 반응함으로써 양자가 화학적으로 결합하고, 피막과 층간 수지 절연층 (12) 이 강고하게 결합하게 된다.
그 결과, 도체 회로 (14) 와 그 도체 회로 (14) 를 피복하는 층간 수지 절연층 (12) 이, 금속층 및 피막을 통해 강고하게 밀착되게 된다.
이와 같이, 본원 발명의 실시형태에 있어서, 도체 회로의 표면에 형성되는 금속층은 Sn 을 포함하는 금속층인 것이 바람직하다.
이 이유는 이하와 같이 추측된다.
즉, Sn 을 포함하는 금속층은, 통상적으로, 도체 회로를 구성하는 재료인 Cu 에 비해 표면에 수산기를 부착시키는 데 적합하기 때문이고, 수산기가 부착되어 있으면 커플링제와 결합하기 쉽기 때문이다.
그리고, Sn 으로 이루어지는 층이 Cu 로 이루어지는 층보다 표면에 수산기를 부착시키기 쉬운 이유는, Sn 의 산화물 (SnO2) 의 등전점이 4.3 으로, Cu 의 산화물 (CuO) 의 등전점인 9.5 보다 작기 때문으로 생각할 수 있다.
또한, 일반적으로, 등전점이 작은 금속 산화물이, 그 표면에 수산기를 부여하기 쉬운 경향이 있다. 이런 점에서, 본 발명의 실시형태에 관련된 다층 프린트 배선판에서는, 금속층을 구성하는 금속으로서, 그 산화물의 등전점이 5 이하인 금속을 포함하는 것이 바람직하다고 생각할 수 있다.
또한, 본 실시형태의 다층 프린트 배선판에서는, 이후의 제조 방법에서도 설명하고 있지만, 구리로 이루어지는 도체 회로에, 주석 치환 도금을 실시함으로써 금속층을 형성한다.
그리고, 상기 금속층에는 Sn 과 Cu 가 혼재되어 있다. 또한, 금속층을 형성할 때에는, 불가피하게 Sn 및 Cu 의 일부가 산화되어, 금속층에 SnO2 및 CuO 가 포함되는 것으로 추측된다.
또, 다층 프린트 배선판 (10) 에서는, 내층에 위치하는 도체 회로 (14) 의 상면과 비아 도체 (17) 의 바닥부의 전체가 직접 접속되어 있다. 즉, 도체 회로 (14) 와 비아 도체 (17) 사이에 금속층이나 피막이 개재되어 있지 않다.
이와 같이, 도체 회로 (14) 와 비아 도체 (17) 사이에 금속층이나 피막이 개재되어 있지 않으면, 도체 회로 (14) 와 비아 도체 (17) 가 동일 금속 (통상적으로, 구리) 으로 형성되어 있는 경우에, 양자간에 이종 금속이 개재되어 있지 않기 때문에, 양자의 접속성 (밀착성) 및 전기 특성이 우수한 것이 된다.
또한, 다층 프린트 배선판 (10) 에서는, 도체 회로 (14) 의 표면이 조화 (粗化) 되지 않아 실질적으로 평탄하고, 그로 인해, 신호 지연이 발생되기 어려워진 다.
다음으로, 제 1 실시형태의 다층 프린트 배선판의 제조 방법을 공정 순으로 설명한다.
(1) 절연성 기판 (11) 을 출발 재료로 하고, 먼저, 절연성 기판 (11) 상에 도체 회로 (14) 를 형성한다 (도 2A ~ 도 2F 참조).
상기 절연성 기판으로서는 특별히 한정되지 않고, 예를 들어, 유리 에폭시 기판, 비스 말레이미드-트리아진 (BT) 수지 기판, 동장 (銅張) 적층판, RCC 기판 등의 수지 기판, 질화 알루미늄 기판 등의 세라믹 기판, 실리콘 기판 등을 들 수 있다.
상기 도체 회로는, 예를 들어, 상기 절연성 기판의 표면에 무전해 구리 도금 처리를 실시하고, 계속해서 전해 구리 도금 처리를 실시하는 등에 의해 구리로 이루어지는 베타의 도체층을 형성한 후, 에칭 처리를 실시함으로써 형성할 수 있다.
이 공정에서는, 절연성 기판 (11) 을 끼운 도체 회로 (14) 사이를 접속하기 위한 스루홀 도체 (19) 를 형성해도 된다. 또, 도체 회로를 형성한 후에는, 필요에 따라, 도체 회로의 표면을 에칭 처리 등에 의해 조화면으로 해도 된다.
(2) 다음으로, 도체 회로 (14) 가 노출되어 있는 면 전체 (상면 및 측면) 에 Sn 을 포함하는 금속층을 형성한다. Sn 을 포함하는 금속층을 형성하는 방법으로서는, 예를 들어, 치환 주석 도금법, 무전해 주석 도금법, 전해 주석 도금법, 용융 주석 침지법 등을 들 수 있다. 그들 중에서도, 도금막 두께의 제어가 용이한 관점에서 치환 주석 도금법이 바람직하다. 이 치환 주석 도금법에 이용되는 도금액으로서는, 예를 들어, 붕불화 주석과 티오우레아의 혼합액 등을 들 수 있다. 그리고, 구리로 이루어지는 도체 회로에 치환 주석 도금법을 실시한 경우, 도체 회로의 표면에는, 표층측에서부터 순서대로, Sn 으로 이루어지는 층 (이하, Sn 층이라고도 한다), 및 Sn 과 Cu 가 혼재되는 층 (이하, SnCu 층이라고도 한다) 이 형성된다.
또, 이와 같은 방법으로 금속층을 형성한 후에는, 필요에 따라, SnCu 층이 노출되도록 Sn 층을 에칭에 의해 제거해도 된다. 이로써 얻어지는 SnCu 층이 금속층을 구성한다. 또한, Sn 층을 제거하는 공정은 임의이다.
또, 상기 서술한 방법으로 형성한 금속층의 표면에는 수산기가 부여된다. 또한, Sn 을 포함하는 금속층에 수산기가 부여되기 쉬운 이유는 상기 서술한 바와 같다. 또, 상기 수산기는, 특별한 처리를 실시하지 않아도, 금속층 표면에 수분자가 흡착됨으로써 부여되게 되는데, 적극적으로 금속층의 표면에 수산기를 부여하는 처리를 실시해도 된다.
금속층의 표면에 수산기를 부여하는 방법으로서는, 예를 들어, 제 1 방법으로서 금속 알콕시드로 도체 회로의 표면을 처리하는 방법을 들 수 있다. 상기 금속 알콕시드로서는 나트륨메톡시드 (CH3ONa), 나트륨에톡시드 (C2H5ONa), 리튬에톡시드 (C2H5OLi) 등을 들 수 있다. 이들 금속 알콕시드의 용액에 프린트 배선판을 침지시키거나, 도체 회로의 표면에 이 용액을 스프레이하거나 함으로써 수산기를 부여할 수 있다.
또, 예를 들어, 제 2 방법으로서, 알칼리에 의해 도체 회로의 표면을 처리하는 방법을 들 수 있다.
상기 알칼리로서는, 예를 들어, 수산화 나트륨이나 수산화 칼륨, 나트륨메톡사이드 등을 들 수 있다. 이들 알칼리의 용액에 프린트 배선판을 침지시키거나, 도체 회로의 표면에 알칼리 용액을 스프레이하거나 함으로써 수산기를 부여할 수 있다.
또한, 예를 들어, 제 3 방법으로서 도체 회로에 대해 가습 처리, 또는, 수증기 처리하는 방법 등을 들 수 있다.
(3) 다음으로, 상기 금속층 상에 실란 커플링제로 이루어지는 피막을 형성한다 (도 2G 참조, 또한, 도 2G 에서는, 금속층과 실란 커플링제로 이루어지는 피막을 합쳐, 도체 회로 피복층 (15) 으로 나타낸다).
여기에서, 피막의 형성은, 예를 들어, 실란 커플링제를 포함하는 용액을 도체 회로 표면에 스프레이 도포하고, 그 후, 건조 처리를 실시하면 된다. 또한, 후술하는 층간 수지 절연층과, 실란 커플링제의 조합은, 가열에 의해 층간 수지 절연층 중의 관능기와 실란 커플링제의 관능기가 화학 반응하도록 선택하는 것이 바람직하다. 예를 들어, 층간 수지 절연층 중에 에폭시기가 포함되는 경우에는, 실란 커플링제로서 아미노 관능성 실란을 선택하면, 쌍방의 밀착성이 보다 현저하게 얻어진다.
이것은, 층간 수지 절연층을 형성할 때의 가열에 의해, 에폭시기와 아미노기가 용이하게 강고한 화학 결합을 형성하고, 이 결합이 열이나 수분에 대해 매우 안 정적인 것에서 기인하는 것으로 생각할 수 있다.
(4) 다음으로, 도체 회로 (14) 를 형성한 절연성 기판 (11) 상에, 층간 수지 절연층 (12) 을 형성하고, 이 층간 수지 절연층 (12) 에, 도체 회로 (14) 상의 피막에 도달하는 개구부 (16) 를 형성하고, 그리고, 상기 피막 및 상기 피막의 아래에 위치하는 금속층 (도체 회로 피복층 (15)) 을 제거한다 (도 2H 및 도 3A 참조).
상기 층간 수지 절연층은, 열경화성 수지, 감광성 수지, 열경화성 수지의 일부에 감광성기가 부여된 수지나, 이들과 열가소성 수지를 포함하는 수지 복합체 등을 이용하여 형성하면 된다.
구체적으로는, 먼저, 미경화의 수지를 롤코터, 커텐코터 등에 의해 도포하거나, 수지 필름을 열압착하거나 함으로써 수지층을 형성한다. 그 후, 필요에 따라, 경화 처리를 실시함과 함께, 레이저 처리나 노광 현상 처리에 의해 상기 개구부를 형성한다.
또, 상기 열가소성 수지로 이루어지는 수지층은, 필름 형상으로 성형한 수지 성형체를 열압착함으로써 형성하면 된다.
또, 상기 금속층을 제거하는 방법으로서는, 예를 들어, 과망간산 수용액을 이용하는 방법 등을 들 수 있다. 과망간산 수용액을 이용함으로써, Sn 을 포함하는 금속층을 확실히 제거할 수 있다. 또한, 과망간산 수용액을 이용한 경우에는, 층간 수지 절연층에 형성된 개구부에 남는 수지 잔사를 제거하는 디스미어 (desmear) 처리와 동시에, 상기 금속층의 제거를 실시할 수 있다. 또한, 상기 층간 수지 절연층에 개구부를 형성하는 방법으로서, 레이저 처리를 채용했을 경우 에 있어서는, 과망간산 수용액을 이용함으로써 층간 수지 절연층에 형성된 개구부에 남는 수지 잔사를 제거하는 디스미어 처리와 동시에, 상기 금속층의 제거를 실시할 수 있다.
또, 본 공정에서는, 레이저 처리나 노광 현상 처리 등에 의해 층간 수지 절연층에 개구부를 형성할 때, 및/또는, 과망간산 수용액을 이용하는 방법 등에 의해 금속층을 제거할 때에, 본 공정에서 제거되는 금속층 상의 피막도 제거되게 된다.
(5) 다음으로, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 벽면을 포함한다) 에 무전해 구리 도금막 (22) 을 형성한다 (도 3B 참조).
여기에서, 상기 무전해 구리 도금막의 두께는 0.1 ~ 0.3 ㎛ 가 바람직하다.
(6) 다음으로, 무전해 구리 도금막 (22) 상에 도금 레지스트 (13) 를 형성한다 (도 3C 참조).
상기 도금 레지스트는 도체 회로 및 비아 도체를 형성하지 않은 부분에 형성한다.
상기 도금 레지스트를 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 감광성 드라이 필름을 부착시킨 후, 노광 현상 처리를 실시함으로써 형성할 수 있다.
(7) 다음으로, 무전해 구리 도금막 (22) 상의 도금 레지스트 비형성부에 전해 구리 도금막 (23) 을 형성한다 (도 3D 참조).
여기에서, 상기 전해 구리 도금막의 두께는 5 ~ 20 ㎛ 가 바람직하다.
(8) 그 후, 층간 수지 절연층 (12) 상의 도금 레지스트 (13) 를 박리한다.
상기 도금 레지스트의 박리는, 예를 들어, 알칼리 수용액 등을 이용하여 실시하면 된다.
(9) 다음으로, 도금 레지스트 (13) 를 박리함으로써 노출된 무전해 구리 도금막 (22) 을 제거한다 (도 4A 참조).
여기에서, 상기 무전해 구리 도금막의 제거는, 예를 들어, 에칭액을 이용하여 실시하면 된다. 불필요한 무전해 구리 도금막 (전해 도금막 사이에 존재하는 무전해 구리 도금막) 을 확실히 제거할 수 있기 때문이다.
이와 같은 (5) ~ (9) 의 공정을 실시함으로써, 층간 수지 절연층 상에 도체 회로를 형성함과 함께, 동시에 이 도체 회로와 절연성 기판 상의 도체 회로를 접속시키는 비아 도체를 형성할 수 있다. 그로 인해, 도체 회로와 비아 도체를 효율적으로 형성할 수 있다.
그리고, 층간 수지 절연층에 개구부를 형성한 후에 피막 및 금속층을 제거함으로써, 절연성 기판 상의 도체 회로와 비아 도체의 접속이 동종 금속끼리 (구리끼리) 의 접속이 된다.
또, 상기 도체 회로를 형성한 후, 필요에 따라, 층간 수지 절연층 상의 촉매를 산이나 산화제를 이용하여 제거해도 된다. 전기 특성의 저하를 방지할 수 있기 때문이다.
또한, 상기 (1) ~ (7) 의 공정에서는, 절연성 기판 (11) 이 청구항 1 이나 청구항 9 에 기재된 제 1 층간 수지 절연층에 해당한다.
(10) 또한, 필요에 따라, 상기 (2) ~ (9) 의 공정을 반복함으로써, 층간 수 지 절연층과 도체 회로를 추가로 형성함과 동시에, 비아 도체를 형성해도 된다 (도 4B ~ 도 5A 참조).
즉, 층간 수지 절연층 (12) 과 도체 회로 (14) 가 교대로 적층된 빌드업층을 추가로 적층해도 된다.
또한, 이 (10) 의 공정을 실시하는 경우, 상기 (4) 의 공정에서 형성된 층간 수지 절연층이 청구항 1 이나 청구항 9 에 기재된 제 1 층간 수지 절연층에 해당하고, 상기 (10) 의 공정에서 형성되는 층간 수지 절연층이, 청구항 1 이나 청구항 9 에 기재된 제 2 층간 수지 절연층에 해당한다.
(11) 마지막으로, 솔더 레지스트층 (24) 과 땜납 범프 (27) 의 형성을 실시하고, 다층 프린트 배선판 (10) 을 완성한다 (도 5B ~ 도 5D 참조).
구체적으로는, 최상층의 도체 회로를 포함하는 층간 수지 절연층 상에, 롤코터법 등에 의해 솔더 레지스트 조성물을 도포하고, 필요에 따라 경화 처리 등을 실시함과 함께, 레이저 처리, 노광 현상 처리 등에 의한 개구 처리를 실시함으로써 솔더 레지스트층을 형성한다. 그 후, 솔더 레지스트층의 개구 부분에 땜납 범프를 형성한다.
또, 이 공정에서는, 솔더 레지스트층에 개구를 형성한 후, 개구부로부터 노출된 도체 회로 (땜납 패드) 를 보호하는 보호층을 형성한다. 상기 보호층은 1 층이어도 되고, 2 층 이상이어도 된다. 또, 상기 보호층의 재질로서는, 금, 니켈, 팔라듐이나, 이들 복합체 등을 들 수 있다.
이하, 제 1 실시형태의 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법의 작용 효과에 대해 열거한다.
(1) 제 1 실시형태의 다층 프린트 배선판에서는, 제 1 도체 회로의 표면에 금속층이 형성되고, 그리고, 이 금속층 상에 실란 커플링제로 이루어지는 피막이 형성되어 있다. 그로 인해, 도체 회로와 층간 수지 절연층이 금속층 및 피막을 통하여 강고하게 접착되게 된다.
이것과 동시에, 도체 회로와 이 도체 회로에 접속되어 있는 비아 도체의 바닥부는 직접 접속되어 있다. 즉, 도체 회로와 비아 도체 사이에는 금속층이 거의 존재하지 않는다. 이와 같이, 도체 회로와 비아 도체를 직접 접속함으로써, 도체 회로와 비아 도체 사이에서의 접속 신뢰성을 높일 수 있다. 또한, 양자간의 전기 저항을 저감시키는 것이 가능해진다.
또한, 도체 회로와 비아 도체 사이에서의 전기 저항을 작게 함과 함께, 도체 회로와 비아 도체의 밀착성을 높이기 위해서는, 상기 비아 도체의 바닥부의 전체가, 그 아래의 도체 회로와 직접 접속되어 있는 것이 바람직하다. 즉, 도체 회로와 비아 도체 사이에는 금속층이 일절 존재하지 않는 것이 바람직하다.
(2) 제 1 실시형태의 다층 프린트 배선판에서는, 상기 금속층으로서 Sn 을 포함하는 금속층이 형성되어 있으므로, 금속층 및 커플링제를 통해, 도체 회로와 층간 수지 절연층의 밀착성을 높일 수 있게 된다. 이 이유는 이미 설명한 바와 같다.
(3) 제 1 실시형태의 다층 프린트 배선판에서는, 도체 회로를 구성하는 전해 도금막과, 그 위에 형성되는 비아 도체를 구성하는 무전해 도금막은, 모두 구리로 이루어진다.
그로 인해, 도체 회로와 비아 도체 끼리의 접속이, 동종 금속끼리의 접속으로 되어, 도체 회로와 비아 도체 사이의 전기 저항이 작으므로, 상기 다층 프린트 배선판은 전기 특성이 우수하다. 즉, 도체 회로와 층간 수지 절연층의 밀착성을 확보하면서, 우수한 전기 특성도 확보할 수 있다.
(4) 제 1 실시형태의 다층 프린트 배선판에서는, 도체 회로의 표면은 조화되지 않고 실질적으로 평탄하다. 그로 인해, 표피 효과에서 기인한 신호 지연이 발생되기 어려워 전기 특성이 우수하다.
(5) 제 1 실시형태의 다층 프린트 배선판의 제조 방법에서는, 제 1 실시형태의 다층 프린트 배선판을 바람직하게 제조할 수 있다.
그리고, 제 1 실시형태의 다층 프린트 배선판에서는, Sn 을 포함하는 금속층의 제거를 과망간산 수용액을 이용하여 실시하고 있기 때문에, 층간 수지 절연층에 형성된 개구부의 바닥부의 금속층을 확실히 제거할 수 있다.
또, 상기 과망간산 수용액을 이용함으로써, 층간 수지 절연층에 개구부를 형성했을 때의 수지 잔사를 제거하는 디스미어 처리와 금속층 (SnCu 층) 의 제거를 동시에 실시할 수 있다.
(6) 제 1 실시형태의 다층 프린트 배선판의 제조 방법에서는, 층간 수지 절연층 상의 도체 회로와, 이 층간 수지 절연층을 관통하는 비아 도체를 동시에 형성 하고 있다. 이것에 의하면, 프로세스의 간략화를 도모할 수 있다.
이하에 실시예를 들어, 제 1 실시형태에 대해, 더욱 상세하게 설명하였는데, 본 발명의 실시형태는 이들 실시예에만 한정되는 것은 아니다.
(실시예 1)
(A) 수지 충전재의 조제
비스페놀 F 형 에폭시 모노머 (유화 쉘사 제조, 분자량:310, YL983U) 100 중량부, 표면에 실란 커플링제가 코팅된 평균 입자경이 1.6 ㎛ 이고, 최대 입자의 직경이 15 ㎛ 이하인 SiO2 구 형상 입자 (어드테크사 제조, CRS 1101-CE) 170 중량부 및 레벨링제 (산노푸코사 제조 페레놀 S4) 1.5 중량부를 용기에 넣고, 교반 혼합함으로써, 그 점도가 23±1 ℃ 에서 45 ~ 49 Pa?s 인 수지 충전재를 조제하였다. 또한, 경화제로서 이미다졸 경화제 (시코쿠 화성사 제조, 2E4MZ-CN) 6.5 중량부를 이용하였다.
(B) 다층 프린트 배선판의 제조
(1) 도 2A 에 나타내는 바와 같이, 두께 0.8 ㎜ 의 유리 에폭시 수지로 이루어지는 절연성 기판 (11) 의 양면에 18 ㎛ 의 동박 (18) 이 라미네이트되어 있는 동장 적층판을 출발 재료로 하였다.
다음으로, 도 2B 에 나타내는 바와 같이, 이 동장 적층판을 드릴 삭공하여 스루홀 도체용의 관통공 (29) 을 형성하였다.
다음으로, 도 2C 에 나타내는 바와 같이, 동박 (18) 상과 관통공 (29) 의 내벽 표면에 무전해 구리 도금 처리와 전해 구리 도금 처리를 실시하고, 무전해 구리 도금막과 무전해 구리 도금막 상의 전해 구리 도금막으로 이루어지는 스루홀 도체 (19) 를 포함하는 도체층을 형성하였다.
(2) 다음으로, 스루홀 도체 (19) 를 형성한 기판을 수세하여 건조시킨 후, NaOH (10 g/ℓ), NaClO2 (40 g/ℓ), Na3PO4 (6 g/ℓ) 를 포함하는 수용액을 흑화욕(黑化浴) (산화욕) 으로 하는 흑화 처리 및 NaOH (10 g/ℓ), NaBH4 (6 g/ℓ) 를 포함하는 수용액을 환원욕으로 하는 환원 처리를 실시하고, 스루홀 도체 (19) 의 표면을 조화면 (도시 생략) 으로 하였다.
(3) 다음으로, 도 2D 에 나타내는 바와 같이, 스루홀 도체 (19) 의 내부에, 상기 (A) 에 기재된 수지 충전재를 하기 방법으로 충전하였다.
즉, 먼저, 스퀴지를 이용하여 스루홀 도체 (19) 내에 수지 충전재를 투입한 후, 100 ℃, 20 분의 조건으로 건조시켰다. 계속해서, 기판의 편면을, #600 의 벨트 연마지 (산쿄 이화학사 제조) 를 이용한 벨트 샌더 연마에 의해, 전해 구리 도금막 상에 수지 충전재가 남지 않도록 연마하고, 이어서, 상기 벨트 샌더 연마에 의한 흠집을 없애기 위한 버프 연마를 실시하였다. 이와 같은 일련의 연마를 기판의 타방 면에 대해서도 동일하게 실시하였다.
이어서, 100 ℃ 에서 1 시간, 120 ℃ 에서 3 시간, 150 ℃ 에서 1 시간, 180 ℃ 에서 7 시간의 가열 처리를 실시하여 수지 충전재층 (20) 을 형성하였다.
(4) 다음으로, 도 2E 에 나타내는 바와 같이, 전해 구리 도금막 상과 수지 충전재층 (20) 상에 무전해 구리 도금막과 전해 구리 도금막으로 이루어지는 도체층 (21) 을 형성하였다. 계속해서, 도 2F 에 나타내는 바와 같이, 서브트랙티 브법으로 절연성 기판 (11) 상에 도체 회로 (14) 를 형성하였다. 이 때, 동시에 수지 충전재층 (20) 을 덮는 도체 회로 (30) 도 형성하였다.
(5) 다음으로, 도체 회로 (14) 를 형성한 기판을 10 % 황산 수용액에 10 초간 침지시킨 후 수세하고, 그리고 에어 컷으로 건조시켰다.
(6) 다음으로, 붕불화 주석 0.1 ㏖/ℓ 및 티오 우레아 1 ㏖/ℓ 를 함유하고, 붕불산으로 pH 가 약 1.2 가 되도록 조정한 치환 주석 도금액에, 기판을 약 30 ℃, 약 30 초의 조건으로 침지시킨 후, 약 30 초간 수세하였다. 이어서, 에어 컷으로 건조시켰다.
이 도금 처리에 의해, 도체 회로 (14) 의 표면에 SnCu 층과 Sn 층이 순차 형성되었다.
그리고, SnCu 층의 두께가 약 5 ~ 10 ㎚ 이고, Sn 층의 두께가 약 50 ㎚ 였다.
(7) 다음으로, 기판을 1 % 질산 수용액에 10 초간 침지시킨 후, 20 초간 수세하였다.
이 처리에 의해 Sn 층이 제거되고, SnCu 층이 노출되었다.
(8) 다음으로, 농도가 1 중량% 가 되도록 조정한 γ-아미노프로필트리에톡시실란 (신에츠 화학 공업사 제조, KBE-903) 의 수용액을 도체 회로 (14) 상 (SnCu 층 상) 에 스프레이 도포하였다.
계속해서, 기판을 90 ~ 120 ℃ 에서 30 ~ 150 초간 건조시킨 후, 수세하여 여분의 실란 커플링제를 제거하였다.
이와 같은, (5) ~ (8) 의 공정을 실시함으로써, 도체 회로 (14) 상에 Sn 을 포함하는 금속층과 실란 커플링제로 이루어지는 피막을 구비하는 도체 회로 피복층 (15) 이 형성되었다 (도 2G 참조).
(9) 다음으로, 도 2H 에 나타내는 바와 같이, 절연성 기판 (11) 과 도체 회로 (14, 30) 상에, 층간 수지 절연층 형성용 필름 (아지노모토사 제조, ABF) 을 이용하여 층간 수지 절연층 (12) 을 형성하였다.
즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 65 Pa, 압력 0.4 MPa, 온도 80 ℃, 시간 60 초의 조건으로 적층시키고, 그 후, 170 ℃ 에서 30 분간 열경화시켰다.
(10) 다음으로, 층간 수지 절연층 (12) 에 CO2 가스 레이저로, 직경 약 60 ㎛ 의 개구부 (16) 를 형성하였다.
이 결과, 개구부 (16) 의 바닥면에 SnCu 층이 노출되었다.
(11) 다음으로, 개구부 (16) 를 형성한 기판을 5 ~ 6 g/ℓ 의 과망간산을 포함하는 80 ℃ 의 수용액에 15 분간 침지시켰다. 이로써, SnCu 층이 제거되어 개구부 (16) 의 바닥면에 도체 회로 (14) 가 노출되었다 (도 3A 참조).
다음으로, 상기 처리를 끝낸 기판을, 중화 용액 (시프레이사 제조) 에 침지시키고 나서 수세하였다.
다음으로, 공정 (11) 이 종료된 후, 개구부의 바닥면을 SEM 으로 관찰하여, 노출면의 구성 원소를 분석한 결과, Sn 의 피크는 검출되지 않았다. 따라서, 상기 과망간산 수용액을 이용한 처리에 의해, 노출면으로부터 Sn 성분이 완전히 제거된 것으로 생각할 수 있다.
(12) 다음으로, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다) 에, 팔라듐 촉매 (도시 생략) 를 부여하였다. 그 후, 하이포아인산나트륨을 환원제로 하는 무전해 구리 도금 수용액 (MF-390, 니혼 마크다미드사 제조) 중에, 상기 팔라듐 촉매를 부착시킨 기판을 침지시키고, 층간 수지 절연층 (12) 의 표면 (개구부 (16) 의 내벽면을 포함한다) 에 두께 0.1 ~ 0.3 ㎛ 의 무전해 구리 도금막 (22) 을 형성하였다 (도 3B 참조).
또한, 무전해 구리 도금 조건은 75 ℃ 의 액온도에서 4 분간으로 하였다.
(13) 다음으로, 무전해 구리 도금막 (22) 상에 시판되는 감광성 드라이 필름을 부착시키고, 마스크를 탑재하여 노광?현상 처리함으로써, 두께 25 ㎛ 의 도금 레지스트 (13) 를 형성하였다 (도 3C 참조).
(14) 다음으로, 도금 레지스트 (13) 를 형성한 기판을 50 ℃ 의 물로 세정하여 탈지하고, 25 ℃ 의 물로 수세 후, 그리고 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 실시하여, 도금 레지스트 (13) 비형성부에 두께 20 ㎛ 의 전해 구리 도금막 (23) 을 형성하였다 (도 3D 참조).
〔전해 구리 도금액〕
황산 150 g/ℓ
황산구리 150 g/ℓ
염소이온 8 ㎎/ℓ
첨가제 4 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-1)
0.5 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-2)
1 ㎖/ℓ (오쿠노 제약 공업사 제조, 톱루티나 NSV-3)
[전해 도금 조건〕
전류 밀도 1 A/dm2
시간 90 분
온도 23 ℃
(15) 다음으로, 도금 레지스트 (13) 를 박리 제거하였다. 계속해서, 인접하는 전해 구리 도금막 사이의 무전해 구리 도금막 (22) 을 황산과 과산화 수소의 혼합액으로 에칭 처리하여 용해 제거하였다. 이로써, 무전해 구리 도금막 (22) 과 무전해 구리 도금막 상의 전해 구리 도금막 (23) 으로 이루어지는 두께 18 ㎛ 의 도체 회로 (14) 와, 비아 도체 (17) 를 형성하였다 (도 4A 참조).
(16) 다음으로, 상기 (5) ~ (8) 의 공정에서 이용한 방법과 동일한 방법을 이용하여, 층간 수지 절연층 (12) 상의 도체 회로 (14) (비아 도체 (17) 를 포함한다) 상에, Sn 을 포함하는 금속층과 실란 커플링제로 이루어지는 피막을 구비하는 도체 회로 피복층 (15) 을 형성하였다 (도 4B 참조).
(17) 다음으로, 상기 (9) ~ (15) 의 공정과 동일한 방법을 이용하여, 층간 수지 절연층 (12) 과 도체 회로 (14) (비아 도체 (17) 를 포함한다) 를 형성하였다 (도 4C ~ 도 5A 참조).
(18) 다음으로, 도 5B 에 나타내는 바와 같이, 최외층의 층간 수지 절연층 (12) 및 도체 회로 (14) 상에, 시판되는 솔더 레지스트 조성물을 30 ㎛ 의 두께로 도포하여, 70 ℃ 에서 20 분간, 70 ℃ 에서 30 분간의 조건으로 건조 처리를 실시하여, 시판되는 솔더 레지스트 조성물의 층 (24') 을 형성하였다.
(19) 다음으로, 도 5C 에 나타내는 바와 같이, 땜납 범프 형성용 개구의 패턴이 묘화된 두께 5 ㎜ 의 포토마스크를 솔더 레지스트 조성물의 층 (24') 에 밀착시키고 1000 mJ/㎠ 의 자외선으로 노광시켜, DMTG 용액에서 현상 처리하고, 땜납 범프 형성용 개구 (28) 를 형성하였다.
그리고, 80 ℃ 에서 1 시간, 100 ℃ 에서 1 시간, 120 ℃ 에서 1 시간, 150 ℃ 에서 3 시간의 조건으로 각각 가열 처리를 실시하여 솔더 레지스트 조성물의 층 (24') 을 경화시키고, 땜납 범프 형성용 개구 (28) 를 갖는 솔더 레지스트층 (24) (20 ㎛ 두께) 을 형성하였다.
(20) 다음으로, 솔더 레지스트층 (24) 을 형성한 기판을, 염화 니켈 (2.3×10-1 ㏖/ℓ), 하이포아인산나트륨 (2.8×10-1 ㏖/ℓ), 시트르산나트륨 (1.6×10-1 ㏖/ℓ) 을 포함하는 pH=4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 땜납 범프 형성용 개구 (28) 에 두께 5 ㎛ 의 니켈 도금층 (보호층 (31)) 을 형성하였다. 그리고, 그 기판을 시안화 금 칼륨 (7.6×10-3 ㏖/ℓ), 염화암모늄 (1.9×10-1 ㏖/ℓ), 시트르산나트륨 (1.2×10-1 ㏖/ℓ), 하이포아인산나트륨 (1.7×10-1 ㏖/ℓ) 을 포함하는 무전해 금 도금액에 80 ℃ 의 조건으로 7.5 분간 침지시켜, 니켈 도금층 상에 두께 0.03 ㎛ 의 금 도금층 (보호층 (32)) 을 형성하였다.
(21) 다음으로, 솔더 레지스트층 (24) 에 형성된 땜납 범프 형성용 개구 (28) 에 땜납 페이스트를 인쇄하고, 200 ℃ 에서 리플로우함으로써 땜납 범프 (27) 를 형성하여 다층 프린트 배선판 (10) 을 완성하였다 (도 5D 참조).
이하에, Sn 을 포함하는 금속층 대신에 다른 금속으로 이루어지는 금속층을 이용하는 실시예에 대해 열거한다.
(실시예 2)
실시예 2 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해Ni 도금을 실시하여, 도체 회로 (14) 의 표면에 Ni 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 3)
실시예 3 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 치환 Pd 도금을 실시한다. 즉, 도체 회로 (14) 를 형성한 기판을 치환 Pd 도금욕에 소정 시간 침지시킴으로써 Pd 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 4)
실시예 4 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 치환 Au 도금을 실시한다. 즉, 도체 회로 (14) 를 형성한 기판을 치환 Au 도금욕에 소정 시간 침지시킴으로써 Au 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 5)
실시예 5 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해 Ag 도금을 실시하여, 도체 회로 (14) 의 표면에 Ag 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 6)
실시예 6 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 무전해Pt 도금을 실시하여, 도체 회로 (14) 의 표면에 Pt 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 7)
실시예 7 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, Zn 도금을 실시하여, 도체 회로 (14) 의 표면에 Zn 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 8)
실시예 8 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 도체 회로 (14) 의 표면에 스퍼터링으로 Co 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(실시예 9)
실시예 9 에 있어서는, 실시예 1 에 있어서의 치환 Sn 도금 대신에, 도체 회로 (14) 의 표면에 스퍼터링으로 Ti 층을 형성한다. 그 후, 상기 (8) ~ (21) 의 공정을 실시한다.
(비교예 1)
Sn 을 포함하는 금속층을 형성하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 1 의 다층 프린트 배선판에서는, 도체 회로 (14) 와 층간 수지 절연층 (12) 이, 금속층을 개재하지 않고 커플링제로 이루어지는 피막만을 통해 접하게 된다.
(비교예 2)
실란 커플링제로 이루어지는 피막을 형성하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 1 의 다층 프린트 배선판에서는, 도체 회로 (14) 의 표면에 Sn 을 포함하는 금속층이 형성되고, 그 금속층과 층간 수지 절연층 (12) 이 실란 커플링제를 개재하지 않고 접하게 된다.
(비교예 3)
층간 수지 절연층 (12) 에 개구부를 형성한 후, 과망간산 수용액을 이용한 처리 (개구부의 바닥면에 노출된 Sn 을 포함하는 금속층을 제거하는 공정) 를 실시하지 않은 것 이외에는, 실시예 1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
따라서, 비교예 2 의 다층 프린트 배선판에서는, 도체 회로 (14) 와 비아 도체 (17) 가 Sn 을 포함하는 금속층을 통해 접속되게 된다.
실시예 1 및 비교예 1, 2 의 다층 프린트 배선판의 평가
(1) 도체 회로와 층간 수지 절연층의 밀착성의 평가
실시예 1 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 하기 방법으로 초기 단계 및 가습 시험 후의 필 (peel) 강도를 측정하였다. 그 결과를 표 1 에 나타낸다.
<초기 단계 (가습 시험 전)>
실시예 1 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 각각 가습 시험을 실시하기 전의 필 강도를 측정하였다. 이 필 강도의 측정은, 오토 그래프 AGS50A (시마즈 제작소사 제조) 를 이용하여, 층간 수지 절연층을 약 10 ㎜/min 의 속도로 도체 회로로부터 박리시켜 실시하였다.
<가습 시험 후>
실시예 1 및 비교예 1, 2 의 다층 프린트 배선판에 대해, 각각 120 ~ 130 ℃, 습도 85% 의 조건 하에서 100 시간 유지한 후, 상기와 동일하게 필 강도를 측정하였다.
필 강도 (N/cm)
초기 단계 가습 시험 후
실시예 1 10.68 7.15
비교예 1 7.35 0
비교예 2 5.88 0
표 1 에서 알 수 있는 바와 같이, 도체 회로를 형성하는 Cu 의 표면에 직접 커플링제를 부여한 비교예 1 에 있어서는, 양호한 필 강도는 얻어지지 않았다. 또, 커플링제를 부여하지 않고 SnCu 합금이 층간 수지 절연층에 접하고 있는 비교예 2 에 있어서도, 동일하게 양호한 필 강도는 얻어지지 않았다. 이것에 대해, 도체 회로의 표면에 SnCu 합금을 형성하고 커플링제를 통해 층간 수지 절연층을 형성하는 실시예 1 에 있어서는, SnCu 합금 및 커플링제의 협동 작용에 의해 양호한 필 강도가 얻어졌다.
(2) 비아 도체와 도체 회로의 밀착성의 평가
실시예 1 및 비교예 3 의 다층 프린트 배선판에 대해, 비아 도체와 도체 회로의 밀착성을 하기 방법으로 평가하였다. 즉, 실시예 1 및 비교예 3 의 다층 프린트 배선판에 대해, 각각 55 ℃, 습도 85 % 의 조건 하에서 19 시간 유지한 후, 260 ℃ 까지 승온시키는 조작을 200 회 반복하였다. 그 후, 다층 프린트 배선판을 크로스컷하여 비아 도체와 도체 회로의 접속 부분을 현미경 관찰하였다.
그 결과, 실시예 1 에 있어서는, 비아 도체는 아래의 도체 회로의 표면에 확실하게 접속되어 있어, 도체 회로에 대한 비아 도체의 박리는 전혀 관찰되지 않았다. 한편, 비교예 3 에 있어서는, 도체 회로에 대한 비아 도체의 박리가 관찰되었다.
(제 2 실시형태)
제 2 실시형태의 다층 프린트 배선판은, 제 1 실시형태의 다층 프린트 배선판과 비교하여 하기의 점에서 상이하다.
즉, 제 1 실시형태의 다층 프린트 배선판은, 스루홀 도체가 형성된 절연성 기판을 구비하고 있지만, 제 2 실시형태의 다층 프린트 배선판에서는, 절연성 기판을 가지고 있지 않아, 이 점에서 제 1 실시형태의 다층 프린트 배선판과 상이하다.
제 2 실시형태의 다층 프린트 배선판에 대해, 도 6 을 참조하면서 설명한다. 도 6 은, 제 2 실시형태의 다층 프린트 배선판을 모식적으로 나타내는 단면도이다.
도 6 에 나타내는 제 2 실시형태의 다층 프린트 배선판 (110) 에서는, 층간 수지 절연층 (112) (층간 수지 절연층 (112a, 112b) 을 포함한다) 과 도체 회로 (114) 가 적층되고, 층간 수지 절연층 (112) 을 끼운 도체 회로 (114) 사이에는, 비아 도체 (117) 를 통하여 전기적으로 접속되어 있다.
일방의 최외층에 위치하는 층간 수지 절연층 (112a) 및 부품 탑재용 패드 (107) 상에는, 솔더 레지스트층 (124a) 이 형성되어 있다. 부품 탑재용 패드 (107) 상에는, 땜납 범프 (127a) 가 형성되어 있다. 그리고, 땜납 범프 (127a) 를 통해서, 반도체 칩 등의 부품이 다층 프린트 배선판 (110) 에 실장된다. 또한, 부품 탑재용 패드 (107) 는, 보호층 (104, 105) 과 구리층 (106) 에 의해 구성되어 있다.
또, 타방의 최외층에 위치하는 층간 수지 절연층 (112b) 상 및 그 표면에 형성된 도체 회로 (114a) 상에는, 솔더 레지스트층 (124b) 이 형성되어 있다. 그리고, 솔더 레지스트층 (124b) 에 형성된 개구부의 바닥부의 도체 회로 (114a) 상에는, 보호층 (132, 131) 을 통해 땜납 범프 (127b) 가 형성되어 있다.
또, 도 6 에 나타내는 바와 같이, 다층 프린트 배선판 (110) 에서도, 제 1 실시형태의 다층 프린트 배선판 (10) 과 동일하게, 도체 회로 (114, 114a) 는, 무전해 구리 도금막 (122) 과 전해 구리 도금막 (123) 으로 이루어진다.
여기에서, 도체 회로 중, 표면이 층간 수지 절연층에 접하고 있는 내층의 도체 회로 (114) 표면의 일부 (도체 회로 (114) 의 측면 및 도체 회로 (114) 의 상면 (비아 도체 (117) 의 바닥부와 접하는 측의 면) 중, 비아 도체 (117) 의 바닥부와 접하는 부분 이외의 부분) 에, Sn 을 포함하는 금속층이 형성되어 있다. 그리고, 이 금속층 상에는 실란 커플링제로 이루어지는 피막이 형성되어 있다 (도 6 에서는, 금속층과 피막을 합쳐서 도체 회로 피복층 (115) 으로 나타낸다).
또, 도체 회로 (114) 에는 비아 도체 (117) 가 접속되어 있고, 이 비아 도체 (117) 의 바닥부의 전체는 도체 회로 (114) 를 구성하는 전해 구리 도금막 (123) 과 직접 접속되어 있다. 즉, 도체 회로 (114) 의 상면 중, 비아 도체 (117) 의 바닥부와 접속되는 부분에는, 금속막 및 피막이 존재하지 않게 된다.
이미 설명한 바와 같이, 도체 회로 (114) 표면의 소정 부분에 Sn 을 포함하는 금속층이 형성되고, 그리고, 이 금속층 상에 실란 커플링제로 이루어지는 피막이 형성되면, 도체 회로 (114) 와 층간 수지 절연층 (112) 이, 금속층 및 피막을 통해 강고하게 밀착되게 된다.
다음으로, 제 2 실시형태의 다층 프린트 배선판의 제조 방법을 공정 순으로 설명한다.
(1) 먼저, 지지판 (101) 을 준비하고, 이 지지판의 편면에 시드층 (102) 을 형성한다 (도 7A 참조). 지지판 (101) 으로서는, 구리판 등을 이용할 수 있다. 또, 시드층 (102) 은, 복수의 상이한 금속으로 구성된다. 예를 들어, 지지판 (101) 의 표면에, 먼저, 크롬층 (102a) 을 형성하고, 이 크롬층 (102a) 상에 구리층 (102b) 을 형성하여 시드층 (102) 으로 한다. 크롬층 (102a) 및 구리층 (102b) 의 형성에는, 무전해 도금, 스퍼터링, 증착 등의 방법을 이용할 수 있다. 또한, 크롬 대신에, 지지판 (101) 을 구성하는 금속을 에칭하는 에칭액에 의해 에칭되는데, 에칭 속도가 현저하게 느린 금속을 사용해도 된다.
(2) 다음으로, 상기 시드층 (102) 상에 도금 레지스트 (103) 를 형성한다 (도 7B 참조).
상기 도금 레지스트는, 후공정에 있어서 부품 탑재 패드를 형성하지 않은 부분에 형성된다.
상기 도금 레지스트를 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 감광성 드라이 필름을 부착시킨 후, 노광 현상 처리를 실시함으로써 형성할 수 있다.
(3) 상기 도금 레지스트 비형성부에, 시드층측에서부터 순서대로, 보호층 (104, 105) 과, 구리층 (106) 으로 이루어지는 부품 탑재용 패드 (107) 를, 각각 전해 도금에 의해 형성한다 (도 7C 참조).
상기 보호층은 2 층에 한정되지 않고, 1 층이어도 되고, 3 층 이상이어도 된다.
상기 보호층의 재질로서는, 금, 니켈, 팔라듐이나, 이들 복합체 등을 들 수 있다.
또, 상기 구리층이나 상기 보호층은, 전해 도금 이외의 방법, 즉, 스퍼터링이나 증착 등에 의해 형성해도 된다.
(4) 그 후, 시드층 (102) 상의 도금 레지스트 (103) 를 박리한다 (도 7D 참조).
상기 도금 레지스트의 박리는, 예를 들어, 알칼리 수용액 등을 이용하여 실시하면 된다.
(5) 다음으로, 시드층 (102) 상에 층간 수지 절연층 (112a) 을 형성함과 함께, 이 층간 수지 절연층 (112a) 에 부품 탑재용 패드 (107) 에 도달하는 개구부 (116) 를 형성한다 (도 7E, 도 7F 참조).
상기 층간 수지 절연층은, 열경화성 수지, 감광성 수지, 열경화성 수지의 일부에 감광성기가 부여된 수지나, 이들과 열가소성 수지를 포함하는 수지 복합체 등을 이용하여 형성하면 된다.
구체적으로는, 먼저, 미경화의 수지를 롤코터, 커텐코터 등에 의해 도포하거나, 수지 필름을 열압착하거나 함으로써 수지층을 형성한다. 그 후, 필요에 따라, 경화 처리를 실시함과 함께, 레이저 처리나 노광 현상 처리에 의해 상기 개구부를 형성함으로써, 개구부를 갖는 층간 수지 절연층을 형성한다.
(6) 다음으로, 제 1 실시형태의 다층 프린트 배선판의 제조 방법의 (5) ~ (9) 의 공정과 동일하게 하여, 층간 수지 절연층 (112a) 상에 도체 회로 (114) 및 층간 수지 절연층 상의 도체 회로 (114) 와 부품 탑재용 패드 (107) 를 접속시키는 비아 도체 (117) 를 형성한다 (도 8A ~ 도 8D 참조).
(7) 다음으로, 상기 (6) 의 공정에서 형성한 도체 회로 (114) 및 비아 도체 (117) 의 표면에, 제 1 실시형태의 다층 프린트 배선판의 제조 방법의 (2) 및 (3) 의 공정과 동일한 방법을 이용하여, Sn 을 포함하는 금속층 및 실란 커플링제로 이루어지는 피막 (양자를 합하여 도체 회로 피복층 (115) 이라고 한다) 을 형성한다 (도 8E 참조).
(8) 다음으로, 필요에 따라, 상기 (5) ~ (7) 의 공정을 반복하여 실시함으로써, 층간 수지 절연층 (112) 과, 도체 회로 (114) 를 적층 형성한다 (도 9A ~ 도 9E 참조).
또한, 상기 (5) ~ (7) 의 공정을 반복하여 실시하는 경우, 층간 수지 절연층을 형성할 때에는, 도체 회로 (114) 에 도달하는 개구부 (116) 를 형성한다. 즉, 개구부 (116) 의 바닥면에 도체 회로 (114) 가 노출되도록, Sn 을 포함하는 금속층의 제거를 실시한다.
상기 금속층의 제거는, 과망간산 수용액 등을 이용하여 실시하면 된다.
(9) 다음으로, 다시, 상기 (5) 및 상기 (6) 의 공정을 실시하여, 최외층의 층간 수지 절연층 (112a) 과 도체 회로 (114a) 를 형성한다 (도 10A 참조).
(10) 다음으로, 에칭 처리에 의해 지지판 (101) 을 제거한다. 그 때, 지지판을 구성하는 구리의 에칭은, 시드층 (102) 을 구성하는 크롬층 (102a) 에서 정지된다.
이어서, 상기 서술한 시드층 (102) 의 제거를 실시한다 (도 10B 참조).
예를 들어, 지지판 (101) 의 표면에, 크롬층 (102a), 구리층 (102b) 의 순서대로 시드층 (102) 이 형성되어 있는 경우에는, 먼저, 크롬층 (102a), 이어서 구리층 (102b) 의 순서대로, 시드층 (102) 의 제거를 실시한다. 이 경우, 크롬층은, 크롬층을 에칭하지만 구리층을 에칭하지 않는 에칭액을 이용하여 제거하고, 다음으로, 시드층을 구성하는 구리층을 에칭하는 에칭액으로 구리층을 제거한다.
(11) 다음으로, 기판 (층간 수지 절연층과 도체 회로의 적층체) 의 양면에 각각 솔더 레지스트층 (124a, 124b) 을 형성하고, 그리고 땜납 범프 (127a, 127b) 를 형성하여, 다층 프린트 배선판 (110) 을 완성한다 (도 10C ~ 도 11B 참조).
구체적으로는, 롤코터법 등에 의해 솔더 레지스트 조성물 (124') 을 도포하고, 레이저 처리, 노광, 현상 처리 등에 의한 개구 처리를 실시하여, 경화 처리 등을 실시함으로써 솔더 레지스트층 (124a, 124b) 을 형성하고, 그리고 솔더 레지스트층 (124b) 의 개구부 내에 보호층 (132, 131) 을 형성한다. 그 후, 솔더 레지스트층의 개구 부분에 땜납 범프를 형성한다.
제 2 실시형태의 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법은, 제 1 실시형태와 동일한 작용 효과를 갖는다.
또, 제 2 실시형태의 다층 프린트 배선판은 절연성 기판을 갖지 않기 때문에, 다층 프린트 배선판의 두께를 얇게 하는 데 적합하다.
(그 밖의 실시형태)
상기 서술한 실시형태에서는, 도체 회로의 표면의 일부에 형성되는 금속층으로서 Sn 을 포함하는 금속층이 채용된다.
그러나, 본 발명의 실시형태의 다층 프린트 배선판에 있어서, 금속층의 재 질은 Sn 을 포함하는 금속층에 한정되지 않고, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이면 된다.
이들 금속은, Cu 보다 커플링제와의 밀착성이 우수하기 때문이다.
단, 이들 중에서는 Sn 을 포함하는 금속층이 바람직하다.
이러한 이유는, 이미 설명한 바와 같이, 표면에 수산기를 부착시키기 쉬워, 커플링제와의 밀착성이 특히 우수하기 때문이다.
또, 상기 서술한 실시형태에서는, 피막을 구성하는 커플링제로서 실란 커플링제가 채용되고 있다.
그러나, 본 발명의 실시형태의 다층 프린트 배선판에 있어서, 커플링제는 실란 커플링제에 한정되지 않고, 예를 들어, 알루미네이트계 커플링제, 티타네이트계 커플링제, 지르코늄계 커플링제 등이어도 된다.
또한, 상기 실란 커플링제는, 층간 수지 절연층의 재질을 고려하여 선택하면 되는데, 예를 들어, 상기 층간 수지 절연층의 재질로서 에폭시 수지를 포함하는 수지 조성물을 이용하는 경우에는, 유기 관능기로서 아미노기를 갖는 실란 커플링제를 선택하는 것이 바람직하다. 이 조합에서는, 층간 수지 절연층과 실란 커플링제가 강고하게 결합되기 쉽기 때문이다.
상기 층간 수지 절연층을 열경화성 수지를 이용하여 형성하는 경우, 상기 열경화성 수지로서는, 예를 들어, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스테르 수지, 비스말레이미드 수지, 폴리올레핀계 수지, 폴리페닐렌에테르 수지, 폴리페닐렌 수지, 불소 수지 등을 들 수 있다.
상기 층간 수지 절연층을 감광성 수지를 이용하여 형성하는 경우, 상기 감광성 수지로서는, 예를 들어, 아크릴 수지 등을 들 수 있다.
또, 상기 층간 수지 절연층의 개구부를 레이저 처리에 의해 형성하는 경우, 상기 레이저 처리에 사용하는 레이저로서는, 예를 들어, 탄산 가스 레이저, 자외선 레이저, 엑시머 레이저 등을 들 수 있다.
제 1 실시형태의 다층 프린트 배선판에서는, 절연성 기판의 양면에 형성되는 층간 수지 절연층의 총 수가 동일한 수인데, 절연성 기판의 양측에서 총 수가 상이해도 된다.
또, 상기 금속층의 형성 방법으로서는 스퍼터링을 이용해도 된다.
부호의 설명
10, 110 다층 프린트 배선판
11 절연성 기판
12, 112, 112a, 112b 층간 수지 절연층
13, 103 도금 레지스트
14, 14a, 114, 114a 도체 회로
15, 115 도체 회로 피복층
17, 117 비아 도체
19 스루홀 도체
20 수지 충전재층
22, 122 무전해 구리 도금막
23, 123 전해 구리 도금막
24, 124a, 124b 솔더 레지스트층
27, 127a, 127b 땜납 범프
107 부품 탑재용 패드

Claims (12)

  1. 제 1 층간 수지 절연층과,
    상기 제 1 층간 수지 절연층 상에 형성되어 있는 제 1 도체 회로와,
    상기 제 1 층간 수지 절연층과 상기 제 1 도체 회로 상에 형성되고, 상기 제 1 도체 회로에 도달하는 개구부를 갖는 제 2 층간 수지 절연층과,
    상기 제 2 층간 수지 절연층 상에 형성되어 있는 제 2 도체 회로와,
    상기 개구부 내에 형성되고, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 구비하는 다층 프린트 배선판으로서,
    상기 제 1 도체 회로의 표면은 평탄하고,
    상기 제 1 도체 회로의 표면에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층이 형성되고,
    상기 금속층 상에 커플링제로 이루어지는 피막이 형성되고,
    상기 비아 도체의 바닥부의 적어도 일부가 상기 제 1 도체 회로와 직접 접속되어 있는 것을 특징으로 하는 다층 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 비아 도체의 바닥부 전체가 상기 제 1 도체 회로와 직접 접속되어 있는, 다층 프린트 배선판.
  3. 제 1 항에 있어서,
    상기 제 1 도체 회로는, 상기 제 1 층간 수지 절연층 상에 형성된 무전해 도금막과, 상기 무전해 도금막 상에 형성된 전해 도금막으로 이루어지고,
    상기 비아 도체는, 상기 개구부의 내벽면 및 상기 개구부의 바닥면을 구성하는 상기 제 1 도체 회로의 표면에 형성된 무전해 도금막과, 상기 무전해 도금막 상에 형성된 전해 도금막으로 이루어지는, 다층 프린트 배선판.
  4. 제 3 항에 있어서,
    상기 제 1 도체 회로를 구성하는 전해 도금막과, 상기 비아 도체를 구성하는 무전해 도금막이 구리로 이루어지는, 다층 프린트 배선판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속층을 구성하는 금속으로서, 그 산화물의 등전점이 5 이하인 금속을 포함하는, 다층 프린트 배선판.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속층은 Sn 을 포함하는 금속층인, 다층 프린트 배선판.
  7. 삭제
  8. 제 1 층간 수지 절연층을 형성하는 공정과,
    상기 제 1 층간 수지 절연층 상에, 평탄한 표면을 갖는 제 1 도체 회로를 형성하는 공정과,
    상기 제 1 도체 회로 표면의 적어도 일부에, Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt 및 Au 중 적어도 1 종의 금속을 포함하는 금속층을 형성하는 공정과,
    상기 금속층 상에 커플링제로 이루어지는 피막을 형성하는 공정과,
    상기 제 1 층간 수지 절연층과 상기 평탄한 표면을 갖는 제 1 도체 회로 상에, 제 2 층간 수지 절연층을 형성하는 공정과,
    상기 제 2 층간 수지 절연층을 관통하는 개구부를 형성하는 공정과,
    상기 개구부로부터 노출되는 상기 금속층을 제거하는 공정과,
    상기 제 2 층간 수지 절연층 상에 제 2 도체 회로를 형성하는 공정과,
    상기 개구부에, 상기 제 1 도체 회로와 상기 제 2 도체 회로를 접속시키는 비아 도체를 형성하는 공정을 구비하는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 개구부로부터 노출되는 상기 금속층을, 과망간산 수용액을 이용하여 제거하는, 다층 프린트 배선판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 개구부를 형성함으로써 발생되는 수지 잔사의 제거와, 상기 개구부 아래에 위치하는 상기 금속층의 제거를 동시에 실시하는, 다층 프린트 배선판의 제조 방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속층을 형성하는 공정에 있어서, 상기 제 1 도체 회로가 노출되어 있는 면 전체에 Sn 도금에 의해 상기 금속층을 형성하는, 다층 프린트 배선판의 제조 방법.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 도체 회로를 형성하는 공정과 상기 비아 도체를 형성하는 공정을 동시에 실시하는, 다층 프린트 배선판의 제조 방법.
KR1020097018942A 2008-09-30 2009-07-15 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 KR101111932B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10145908P 2008-09-30 2008-09-30
US61/101,459 2008-09-30
PCT/JP2009/062818 WO2010038531A1 (ja) 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20100061408A KR20100061408A (ko) 2010-06-07
KR101111932B1 true KR101111932B1 (ko) 2012-03-14

Family

ID=42073308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018942A KR101111932B1 (ko) 2008-09-30 2009-07-15 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법

Country Status (7)

Country Link
US (2) US8633400B2 (ko)
EP (1) EP2200413A4 (ko)
JP (1) JP5033192B2 (ko)
KR (1) KR101111932B1 (ko)
CN (2) CN101790903B (ko)
TW (1) TWI394508B (ko)
WO (1) WO2010038531A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951674B2 (ja) * 2008-09-30 2012-06-13 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
KR101051491B1 (ko) * 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
TW201118059A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Manufacturing process for high precision ceramic substrate
TW201118940A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Ceramic substrate manufacturing method
KR20120097413A (ko) * 2009-12-30 2012-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 패턴화된 기재를 제공하기 위해 마스크를 사용하는 방법
JP5512562B2 (ja) * 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5540276B2 (ja) * 2011-03-31 2014-07-02 Tdk株式会社 電子部品内蔵基板及びその製造方法
EP2603064A1 (en) * 2011-12-08 2013-06-12 Atotech Deutschland GmbH Multilayer printed circuit board manufacture
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
JP6009300B2 (ja) * 2012-09-27 2016-10-19 新光電気工業株式会社 配線基板及びその製造方法
US9520222B2 (en) * 2012-09-28 2016-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
CN103384448A (zh) * 2013-06-27 2013-11-06 清华大学 印刷电路板及表面处理方法
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9418951B2 (en) * 2014-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JP6819608B2 (ja) * 2015-11-30 2021-01-27 凸版印刷株式会社 多層プリント配線基板及びその製造方法
CN109643837B (zh) * 2016-11-29 2021-09-10 株式会社村田制作所 磁场耦合元件、天线装置以及电子设备
KR102618832B1 (ko) * 2022-11-25 2023-12-29 주식회사 호진플라텍 구리-주석 합금층의 형성방법
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925297A (ja) * 1982-08-03 1984-02-09 日本電解株式会社 印刷回路用銅箔
JP2776886B2 (ja) * 1989-05-31 1998-07-16 イビデン株式会社 多層プリント配線板およびその製造方法
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570394B2 (ja) 1988-07-08 1997-01-08 富士電機株式会社 缶商品自動販売機の商品加熱装置
JP3054018B2 (ja) * 1993-12-28 2000-06-19 イビデン株式会社 プリント配線板の製造方法
WO1999044403A1 (fr) * 1998-02-26 1999-09-02 Ibiden Co., Ltd. Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000340948A (ja) 1999-06-01 2000-12-08 Mec Kk 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP4016078B2 (ja) * 2000-01-18 2007-12-05 株式会社東亜電化 プリント配線板の製造方法および多層プリント配線板
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超lsi配線板及びその製造方法
TW584596B (en) * 2001-12-10 2004-04-21 Mitsui Chemicals Inc Method for manufacturing a polyimide and metal compound sheet
JP3807312B2 (ja) 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Bga 패키지 기판 및 그 제작 방법
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board
EP1729552A3 (en) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007107080A (ja) * 2005-10-17 2007-04-26 Hitachi Chem Co Ltd 銅の表面処理方法及び銅表面
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
DE102007045794A1 (de) * 2006-09-27 2008-04-17 MEC Co., Ltd., Amagasaki Haftvermittler für Harz und Verfahren zur Erzeugung eines Laminates, umfassend den Haftvermittler
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
JP4951674B2 (ja) 2008-09-30 2012-06-13 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925297A (ja) * 1982-08-03 1984-02-09 日本電解株式会社 印刷回路用銅箔
JP2776886B2 (ja) * 1989-05-31 1998-07-16 イビデン株式会社 多層プリント配線板およびその製造方法
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Also Published As

Publication number Publication date
CN101790903A (zh) 2010-07-28
CN102573268A (zh) 2012-07-11
TW201021659A (en) 2010-06-01
CN101790903B (zh) 2012-04-11
US9038266B2 (en) 2015-05-26
EP2200413A1 (en) 2010-06-23
US20100126758A1 (en) 2010-05-27
JP5033192B2 (ja) 2012-09-26
US8633400B2 (en) 2014-01-21
KR20100061408A (ko) 2010-06-07
JPWO2010038531A1 (ja) 2012-03-01
EP2200413A4 (en) 2011-12-14
CN102573268B (zh) 2015-03-11
US20120082779A1 (en) 2012-04-05
TWI394508B (zh) 2013-04-21
WO2010038531A1 (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
KR101111932B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR101111930B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
US8901431B2 (en) Printed wiring board and method for manufacturing printed wiring board
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
US8436252B2 (en) Printed wiring board and method for manufacturing the same
WO2010035866A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
JP4703067B2 (ja) Icチップ実装用基板の製造方法
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP2002204075A (ja) 多層プリント配線板の製造方法
JP2002204076A (ja) 多層プリント配線板およびその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
CN114245611A (zh) 布线基板和布线基板的制造方法
JP2002204074A (ja) 多層プリント配線板
JP2003069228A (ja) 樹脂充填用マスクおよび多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9