WO2010038531A1 - 多層プリント配線板、及び、多層プリント配線板の製造方法 - Google Patents

多層プリント配線板、及び、多層プリント配線板の製造方法 Download PDF

Info

Publication number
WO2010038531A1
WO2010038531A1 PCT/JP2009/062818 JP2009062818W WO2010038531A1 WO 2010038531 A1 WO2010038531 A1 WO 2010038531A1 JP 2009062818 W JP2009062818 W JP 2009062818W WO 2010038531 A1 WO2010038531 A1 WO 2010038531A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor circuit
layer
printed wiring
wiring board
multilayer printed
Prior art date
Application number
PCT/JP2009/062818
Other languages
English (en)
French (fr)
Inventor
赤井祥
今井竜哉
時久いく
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to EP09817568A priority Critical patent/EP2200413A4/en
Priority to JP2009533604A priority patent/JP5033192B2/ja
Priority to CN2009800001904A priority patent/CN101790903B/zh
Priority to KR1020097018942A priority patent/KR101111932B1/ko
Publication of WO2010038531A1 publication Critical patent/WO2010038531A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a multilayer printed wiring board and a method for producing a multilayer printed wiring board.
  • a multilayer printed wiring board As a multilayer printed wiring board, a multilayer printed wiring board in which conductor circuits made of copper and interlayer resin insulating layers are alternately laminated has been proposed.
  • copper which is the material of the conductor circuit
  • the surface of the conductor circuit made of copper is uneven (roughened).
  • a method for improving the adhesion between the two by the anchor effect has been proposed.
  • a method of improving the adhesion between the conductor circuit and the interlayer resin insulating layer by forming a metal film made of an alloy of copper and tin on the surface of the conductor circuit made of copper has been proposed (for example, Patent Document 1).
  • the inventors of the present invention formed a predetermined metal film on the surface of the conductor circuit, formed a film made of a coupling agent on the metal film, and further formed at least one of the bottoms of the via conductors. It is found that the electrical characteristics between the conductor circuit and the via conductor can be maintained while ensuring the adhesion between the conductor circuit and the interlayer resin insulation layer by directly connecting the portion and the conductor circuit.
  • the multilayer printed wiring board and its manufacturing method were completed.
  • the multilayer printed wiring board of the present invention is A first interlayer resin insulation layer; A first conductor circuit formed on the first interlayer resin insulation layer; A second interlayer resin insulation layer formed on the first interlayer resin insulation layer and the first conductor circuit and having an opening reaching the first conductor circuit; A second conductor circuit formed on the second interlayer resin insulation layer; A multilayer printed wiring board comprising a via conductor formed in the opening and connecting the first conductor circuit and the second conductor circuit, A metal layer containing at least one metal selected from the group consisting of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au is formed on the surface of the first conductor circuit. A coating made of a coupling agent is formed on the metal layer, At least a part of the bottom of the via conductor is directly connected to the first conductor circuit.
  • the method for producing the multilayer printed wiring board of the present invention Forming a first interlayer resin insulation layer; Forming a first conductor circuit on the first interlayer resin insulation layer; Forming a metal layer containing at least one metal of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt and Au on at least a part of the surface of the first conductor circuit; Forming a film made of a coupling agent on the metal layer; Forming a second interlayer resin insulation layer on the first interlayer resin insulation layer and the first conductor circuit; Forming an opening that penetrates the second interlayer resin insulation layer; Removing the metal layer exposed from the opening; Forming a second conductor circuit on the second interlayer resin insulation layer; Forming a via conductor connecting the first conductor circuit and the second conductor circuit in the opening.
  • a metal layer containing at least one metal of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au is formed on the surface of the first conductor circuit. Furthermore, since a coating made of a coupling agent is formed on this metal layer, the adhesion between the conductor circuit and the interlayer resin insulation layer is excellent. In addition, since at least a part of the bottom of the via conductor is directly connected to the first conductor circuit, the adhesion between the first conductor circuit and the via conductor is excellent. Furthermore, the electrical resistance between the first conductor circuit and the via conductor is small, and the electrical characteristics are excellent.
  • At least one metal of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au is formed on a part of the surface of the first conductor circuit.
  • a metal layer containing is formed, and a film made of a coupling agent is formed on the metal layer.
  • an opening is formed in the interlayer resin insulation layer, thereby removing the exposed film and the underlying metal layer, and then forming the via conductor. Therefore, it is possible to produce a multilayer printed wiring board that has excellent adhesion between the conductor circuit and the interlayer resin insulation layer and also excellent adhesion between the first conductor circuit and the via conductor.
  • FIG. 1A is a cross-sectional view schematically showing a multilayer printed wiring board according to the first embodiment.
  • FIG. 1B is a partially enlarged cross-sectional view showing a region a of the multilayer printed wiring board shown in FIG. 1A.
  • 2A to 2H are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the first embodiment.
  • 3A to 3D are cross-sectional views schematically showing the method for manufacturing the multilayer printed wiring board according to the first embodiment.
  • 4A to 4E are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the first embodiment.
  • 5A to 5D are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the first embodiment.
  • FIG. 1B is a partially enlarged cross-sectional view showing a region a of the multilayer printed wiring board shown in FIG. 1A.
  • 2A to 2H are cross-sectional views schematically showing a
  • FIG. 6 is a cross-sectional view schematically showing a multilayer printed wiring board according to the second embodiment.
  • 7A to 7F are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the second embodiment.
  • 8A to 8E are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the second embodiment.
  • 9A to 9E are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the second embodiment.
  • 10A to 10C are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the second embodiment.
  • 11A and 11B are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the second embodiment.
  • FIG. 1A is a cross-sectional view schematically showing a multilayer printed wiring board according to the first embodiment
  • FIG. 1B is a partially enlarged cross-sectional view showing a region a of the multilayer printed wiring board shown in FIG. 1A.
  • conductor circuits 14 and interlayer resin insulation layers 12 are alternately formed on both surfaces of an insulating substrate 11, and a conductor sandwiching the insulating substrate 11 is sandwiched between them.
  • the circuits 14 are electrically connected by a through-hole conductor 19.
  • the conductor circuits 14 sandwiching the interlayer resin insulation layer 12 are electrically connected via via conductors 17.
  • a resin filler layer 20 is formed inside the through-hole conductor 19.
  • a conductor circuit 30 that covers the resin filler layer 20 is formed.
  • a solder resist layer 24 is formed on the outermost layer of the multilayer printed wiring board 10. In the solder resist layer 24, an opening reaching the surface of the outermost conductor circuit 14a is formed.
  • a solder bump 27 is formed on the conductor circuit 14 a at the bottom of the opening via protective layers 31 and 32.
  • a metal layer containing Sn is formed on the surface of the conductor circuit 14 (inner layer conductor circuit) located in the inner layer of the multilayer printed wiring board 10, and a film made of a silane coupling agent is further formed on the metal layer.
  • the outermost conductor circuit refers to a conductor circuit formed on the outermost interlayer resin insulation layer.
  • the inner layer conductor circuit refers to a conductor circuit other than the outermost layer conductor circuit.
  • the conductor circuit 14 located in the inner layer formed on the interlayer resin insulation layer 12 includes an electroless copper plating film 22 and an electrolytic copper plating film 23 on the electroless copper plating film 22. Furthermore, a part of the surface (side surface of the conductor circuit 14 and part of the upper surface of the conductor circuit 14 other than the part in contact with the bottom 17a of the via conductor 17) and a metal layer containing Sn on the metal layer And a film made of a coupling agent formed on the surface. A via conductor 17 is formed on the conductor circuit 14, and the bottom of the via conductor 17 is directly connected to the electrolytic copper plating film 23 constituting the conductor circuit 14.
  • the metal layer and the coating are not present in the portion of the upper surface of the conductor circuit 14 that is to be connected to the bottom of the via conductor 17. Note that a metal layer and a coating are formed on the upper surface of the conductor circuit excluding the portion connected to the via conductor 17 and on the side surface of the conductor circuit.
  • the cross-sectional shape of the via conductor constituting the multilayer printed wiring board is a tapered shape (see, for example, FIGS. 1A and 1B).
  • the side of the via conductor that is narrower due to the tapered shape is referred to as the bottom portion of the via conductor.
  • the surface that contacts the bottom of the via conductor of the conductor circuit is referred to as the “upper surface of the conductor circuit” regardless of the actual vertical direction.
  • the metal layer containing Sn formed on the surface of the conductor circuit 14 is a metal layer in which Sn and Cu are mixed.
  • the metal layer includes Cu 6 Sn 5 and Cu 3 Sn.
  • the silane coupling agent reacts with the resin component in the interlayer resin insulation layer 12, they are chemically bonded, and the film and the interlayer resin insulation layer 12 are firmly bonded. As a result, the conductor circuit 14 and the interlayer resin insulating layer 12 covering the conductor circuit 14 are firmly adhered via the metal layer and the coating film.
  • the metal layer formed on the surface of the conductor circuit is desirably a metal layer containing Sn.
  • the metal layer containing Sn is usually more suitable for attaching hydroxyl groups to the surface than Cu, which is a material constituting the conductor circuit. It is because it is easy to combine.
  • the reason why the layer made of Sn is easier to attach the hydroxyl group to the surface than the layer made of Cu is that the isoelectric point of the Sn oxide (SnO 2 ) is 4.3, the Cu oxide (CuO) etc. This is considered to be because the electric point is smaller than 9.5.
  • the metal constituting the metal layer includes a metal having an isoelectric point of 5 or less.
  • a metal layer is formed by performing tin substitution plating on a conductor circuit made of copper.
  • Sn and Cu are mixed.
  • a part of the unavoidable to Sn and Cu are oxidized, is presumed to include SnO 2 and CuO in the metal layer.
  • the upper surface of the conductor circuit 14 located in the inner layer and the entire bottom portion of the via conductor 17 are directly connected. That is, no metal layer or film is interposed between the conductor circuit 14 and the via conductor 17.
  • the conductor circuit 14 and the via conductor 17 are formed of the same metal (usually copper)
  • the connectivity (adhesiveness) and electrical characteristics of both are excellent.
  • the surface of the conductor circuit 14 is not roughened and is substantially flat, so that signal delay hardly occurs.
  • a conductor circuit 14 is formed on the insulating substrate 11 (see FIGS. 2A to 2F).
  • the insulating substrate is not particularly limited.
  • glass epoxy substrate bismaleimide-triazine (BT) resin substrate, copper clad laminate, resin substrate such as RCC substrate, ceramic substrate such as aluminum nitride substrate, silicon substrate, etc. Is mentioned.
  • the conductor circuit is formed by, for example, performing an electroless copper plating process on the surface of the insulating substrate, subsequently forming a solid conductor layer made of copper by performing an electrolytic copper plating process, and then performing an etching process. Can be formed. In this step, a through-hole conductor 19 for connecting the conductor circuits 14 sandwiching the insulating substrate 11 may be formed. Moreover, after forming the conductor circuit, the surface of the conductor circuit may be roughened by etching or the like, if necessary.
  • a metal layer containing Sn is formed on the entire exposed surface (upper surface and side surface) of the conductor circuit 14.
  • the method for forming the metal layer containing Sn include a displacement tin plating method, an electroless tin plating method, an electrolytic tin plating method, and a molten tin dipping method.
  • the displacement tin plating method is preferable from the viewpoint of easy control of the thickness of the plating film.
  • the plating solution used in this displacement tin plating method include a mixed solution of tin borofluoride and thiourea.
  • Sn layer a layer made of Sn (hereinafter also referred to as Sn layer) and Sn and Cu are mixed on the surface of the conductor circuit in order from the surface layer side.
  • a layer (hereinafter also referred to as SnCu layer) is formed.
  • the Sn layer may be removed by etching so that the SnCu layer is exposed as necessary.
  • the SnCu layer obtained by this constitutes a metal layer. Note that the step of removing the Sn layer is optional.
  • a hydroxyl group is provided to the surface of the metal layer formed by the above-described method.
  • the reason why a hydroxyl group is easily imparted to the metal layer containing Sn is as described above.
  • the above hydroxyl group is imparted by adsorbing water molecules on the surface of the metal layer without any special treatment.
  • the hydroxyl group is positively imparted to the surface of the metal layer. Also good.
  • a method for imparting a hydroxyl group to the surface of the metal layer for example, a method of treating the surface of the conductor circuit with a metal alkoxide is given as a first method.
  • metal alkoxide examples include sodium methoxide (CH 3 ONa), sodium ethoxide (C 2 H 5 ONa), lithium ethoxide (C 2 H 5 OLi) and the like. Hydroxyl groups can be imparted by immersing the printed wiring board in a solution of these metal alkoxides or spraying this solution on the surface of the conductor circuit. Further, for example, as a second method, a method of treating the surface of a conductor circuit with an alkali can be mentioned. Examples of the alkali include sodium hydroxide, potassium hydroxide, sodium methoxide and the like.
  • Hydroxyl groups can be imparted by immersing the printed wiring board in these alkaline solutions or spraying an alkaline solution on the surface of the conductor circuit. Furthermore, for example, as a third method, a method of performing a humidification process or a steam process on a conductor circuit can be cited.
  • a film made of a silane coupling agent is formed on the metal layer (see FIG. 2G.
  • the metal layer and the film made of the silane coupling agent are combined to form a conductor circuit.
  • the coating may be formed by spraying a solution containing a silane coupling agent onto the surface of the conductor circuit and then performing a drying process.
  • the adhesion between the two is more remarkably obtained by selecting an amino-functional silane as the silane coupling agent. This is because the epoxy group and amino group easily form a strong chemical bond by heating when forming the interlayer resin insulation layer, and this bond is extremely stable against heat and moisture. it is conceivable that.
  • an interlayer resin insulation layer 12 is formed on the insulating substrate 11 on which the conductor circuit 14 is formed, and an opening 16 reaching the film on the conductor circuit 14 is formed in the interlayer resin insulation layer 12. Furthermore, the coating and the metal layer (conductor circuit coating layer 15) located under the coating are removed (see FIGS. 2H and 3A).
  • the interlayer resin insulation layer is formed using a thermosetting resin, a photosensitive resin, a resin in which a photosensitive group is added to a part of the thermosetting resin, or a resin composite including these and a thermoplastic resin. do it. Specifically, first, an uncured resin is applied by a roll coater, a curtain coater, or the like, or a resin film is formed by thermocompression bonding.
  • the curing process is performed, and the opening is formed by a laser process or an exposure development process. Moreover, what is necessary is just to form the resin layer which consists of the said thermoplastic resin by thermocompression-bonding the resin molded object shape
  • Examples of the method for removing the metal layer include a method using a permanganic acid aqueous solution.
  • the metal layer containing Sn can be reliably removed.
  • the metal layer can be removed simultaneously with the desmear treatment for removing the resin residue remaining in the opening formed in the interlayer resin insulation layer.
  • laser processing is used as a method for forming an opening in the interlayer resin insulation layer, the residual resin remaining in the opening formed in the interlayer resin insulation layer is removed by using a permanganate aqueous solution. The metal layer can be removed simultaneously with the desmear treatment.
  • an electroless copper plating film 22 is formed on the surface of the interlayer resin insulation layer 12 (including the wall surface of the opening 16) (see FIG. 3B).
  • the thickness of the electroless copper plating film is preferably 0.1 to 0.3 ⁇ m.
  • a plating resist 13 is formed on the electroless copper plating film 22 (see FIG. 3C).
  • the plating resist is formed in a portion where the conductor circuit and the via conductor are not formed.
  • the method for forming the plating resist is not particularly limited.
  • the plating resist can be formed by applying a photosensitive dry film and then performing an exposure development process.
  • the electrolytic copper plating film 23 is formed in the plating resist non-formation part on the electroless copper plating film 22 (refer FIG. 3D).
  • the thickness of the electrolytic copper plating layer is desirably 5 to 20 ⁇ m.
  • the plating resist 13 on the interlayer resin insulation layer 12 is peeled off.
  • the plating resist may be removed using, for example, an alkaline aqueous solution.
  • the electroless copper plating film 22 exposed by peeling the plating resist 13 is removed (see FIG. 4A).
  • the removal of the electroless copper plating film may be performed using, for example, an etching solution. This is because an unnecessary electroless copper plating film (an electroless copper plating film existing between the electroplating films) can be reliably removed.
  • a conductor circuit is formed on the interlayer resin insulation layer, and at the same time, a via conductor that connects the conductor circuit and the conductor circuit on the insulating substrate is formed. can do. Therefore, a conductor circuit and a via conductor can be formed efficiently. And after forming an opening part in an interlayer resin insulation layer, a film and a metal layer are removed, and the connection of the conductor circuit and via conductor on an insulating board turns into a connection of the same kind metals (coppers). Moreover, after forming the said conductor circuit, you may remove the catalyst on an interlayer resin insulation layer using an acid or an oxidizing agent as needed. This is because deterioration of electrical characteristics can be prevented.
  • the insulating substrate 11 corresponds to the first interlayer resin insulating layer described in claims 1 and 9.
  • the interlayer resin insulation layer and the conductor circuit may be further formed, and at the same time, the via conductor may be formed (FIG. 4B).
  • FIG. 5A That is, a buildup layer in which the interlayer resin insulation layers 12 and the conductor circuits 14 are alternately stacked may be further stacked.
  • the interlayer resin insulating layer formed in the step (4) corresponds to the first interlayer resin insulating layer according to claim 1 or 9, and the above (10)
  • the interlayer resin insulation layer formed in this step corresponds to the second interlayer resin insulation layer described in claim 1 or claim 9.
  • solder resist layer 24 and the solder bumps 27 are formed to complete the multilayer printed wiring board 10 (see FIGS. 5B to 5D).
  • a solder resist composition is applied to the interlayer resin insulation layer including the uppermost conductive circuit by a roll coater method, and a curing process is performed as necessary, and a laser process, an exposure development process, etc.
  • a solder resist layer is formed by performing an opening process. Thereafter, solder bumps are formed in the openings of the solder resist layer.
  • a protective layer for protecting the conductor circuit (solder pad) exposed from the opening is formed.
  • the protective layer may be a single layer or two or more layers. Examples of the material for the protective layer include gold, nickel, palladium, and composites thereof.
  • a metal layer is formed on the surface of the first conductor circuit, and a film made of a silane coupling agent is further formed on the metal layer. Therefore, the conductor circuit and the interlayer resin insulating layer are firmly bonded via the metal layer and the film. At the same time, the conductor circuit and the bottom of the via conductor connected to the conductor circuit are directly connected. That is, there is almost no metal layer between the conductor circuit and the via conductor.
  • connection reliability between a conductor circuit and a via conductor can be improved by connecting a conductor circuit and a via conductor directly. Furthermore, it becomes possible to reduce the electrical resistance between the two.
  • the entire bottom of the via conductor is directly connected to the conductor circuit below it. It is desirable to be connected. That is, it is desirable that no metal layer exists between the conductor circuit and the via conductor.
  • the electrolytic plating film constituting the conductor circuit and the electroless plating film constituting the via conductor formed thereon are both made of copper. Therefore, the connection between the conductor circuit and the via conductor becomes a connection between the same kind of metals, and the electrical resistance between the conductor circuit and the via conductor is small, so that the multilayer printed wiring board is excellent in electrical characteristics. That is, it is possible to ensure excellent electrical characteristics while ensuring adhesion between the conductor circuit and the interlayer resin insulating layer.
  • the surface of the conductor circuit is not roughened and is substantially flat. Therefore, signal delay due to the skin effect is less likely to occur, and the electrical characteristics are excellent.
  • the multilayer printed wiring board according to the first embodiment can be suitably produced. And in the multilayer printed wiring board of 1st embodiment, since the removal of the metal layer containing Sn is performed using the permanganic acid aqueous solution, the metal layer of the bottom part of the opening formed in the interlayer resin insulation layer is ensured. Can be removed. Further, by using the permanganic acid aqueous solution, it is possible to simultaneously perform a desmear process for removing a resin residue when an opening is formed in an interlayer resin insulating layer and a metal layer (SnCu layer).
  • the conductor circuit on the interlayer resin insulation layer and the via conductor that penetrates the interlayer resin insulation layer are formed simultaneously. According to this, the process can be simplified.
  • Example 1 Preparation of resin filler 100 parts by weight of bisphenol F-type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), the average particle diameter coated with a silane coupling agent on the surface is 1.6 ⁇ m, maximum
  • a leveling agent SiO 2 spherical particles (Adtech, CRS 1101-CE) having a particle diameter of 15 ⁇ m or less and 1.5 parts by weight of a leveling agent (Senopco Co., Perenol S4) in a container.
  • a resin filler having a viscosity of 45 ⁇ 49 Pa ⁇ s at 23 ⁇ 1 ° C. was prepared.
  • As a curing agent 6.5 parts by weight of an imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd.
  • an electroless copper plating treatment and an electrolytic copper plating treatment are performed on the copper foil 18 and the inner wall surface of the through-hole 29, and the electroless copper plating film and the electroless copper plating film are formed.
  • a conductor layer including a through-hole conductor 19 made of an electrolytic copper plating film was formed.
  • the substrate on which the through-hole conductor 19 is formed is washed with water and dried, and then an aqueous solution containing NaOH (10 g / l), NaClO 2 (40 g / l), and Na 3 PO 4 (6 g / l) is used.
  • a blackening treatment using a blackening bath (oxidation bath) and a reduction treatment using an aqueous solution containing NaOH (10 g / l) and NaBH 4 (6 g / l) as a reducing bath are performed to roughen the surface of the through-hole conductor 19.
  • a chemical surface (not shown) was used.
  • the resin filler described in (A) above was filled into the through-hole conductor 19 by the following method. That is, first, a resin filler was pushed into the through-hole conductor 19 using a squeegee and then dried at 100 ° C. for 20 minutes. Subsequently, one side of the substrate was polished by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) so that no resin filler remained on the electrolytic copper plating film, and then the belt sander Buffing was performed to remove scratches caused by polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Subsequently, the heat processing of 100 degreeC for 1 hour, 120 degreeC for 3 hours, 150 degreeC for 1 hour, and 180 degreeC for 7 hours was performed, and the resin filler layer 20 was formed.
  • a conductor layer 21 composed of an electroless copper plating film and an electrolytic copper plating film was formed on the electrolytic copper plating film and the resin filler layer 20.
  • a conductor circuit 14 was formed on the insulating substrate 11 by a subtractive method.
  • a conductor circuit 30 covering the resin filler layer 20 was also formed.
  • the substrate on which the conductor circuit 14 was formed was immersed in a 10% aqueous sulfuric acid solution for 10 seconds, washed with water, and further dried with an air cut.
  • the substrate is placed at about 30 ° C. in a substituted tin plating solution containing 0.1 mol / L tin borofluoride and 1 mol / L thiourea and adjusted to a pH of about 1.2 with borofluoric acid. After being immersed for about 30 seconds, it was washed with water for about 30 seconds. Then, it was dried by air cut. By this plating process, an SnCu layer and an Sn layer were sequentially formed on the surface of the conductor circuit 14. The thickness of the SnCu layer was about 5 to 10 nm, and the thickness of the Sn layer was about 50 nm.
  • the substrate was immersed in a 1% nitric acid aqueous solution for 10 seconds and then washed with water for 20 seconds. By this treatment, the Sn layer was removed and the SnCu layer was exposed.
  • an interlayer resin insulation layer 12 is formed on the insulating substrate 11 and the conductor circuits 14 and 30 using an interlayer resin insulation layer forming film (ABF manufactured by Ajinomoto Co., Inc.). Formed. That is, a resin film for an interlayer resin insulation layer was laminated on a substrate under conditions of a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80 ° C., and a time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.
  • ABSF interlayer resin insulation layer forming film
  • the substrate on which the opening 16 was formed was immersed in an 80 ° C. aqueous solution containing 5 to 6 g / l permanganic acid for 15 minutes. As a result, the SnCu layer was removed, and the conductor circuit 14 was exposed on the bottom surface of the opening 16 (see FIG. 3A). Next, the substrate after the above treatment was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and then washed with water.
  • a neutralization solution manufactured by Shipley Co., Ltd.
  • the step (11) was completed, the bottom surface of the opening was observed with an SEM and the constituent elements on the exposed surface were analyzed. As a result, no Sn peak was detected. Therefore, it is considered that the Sn component is completely removed from the exposed surface by the treatment using the permanganic acid aqueous solution.
  • a palladium catalyst (not shown) was applied to the surface of the interlayer resin insulation layer 12 (including the inner wall surface of the opening 16). Thereafter, the substrate on which the palladium catalyst is attached is immersed in an electroless copper plating aqueous solution (MF-390, manufactured by Nihon McDermid Co., Ltd.) using sodium hypophosphite as a reducing agent, and the surface of the interlayer resin insulation layer 12 ( An electroless copper plating film 22 having a thickness of 0.1 to 0.3 ⁇ m was formed on the inner wall of the opening 16 (see FIG. 3B). The electroless copper plating conditions were 4 minutes at a liquid temperature of 75 ° C.
  • the substrate on which the plating resist 13 is formed is washed with 50 ° C. water and degreased, washed with 25 ° C. water, then washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions: An electrolytic copper plating film 23 having a thickness of 20 ⁇ m was formed on the portion where the plating resist 13 was not formed (see FIG. 3D).
  • the plating resist 13 was peeled and removed.
  • the electroless copper plating film 22 between the adjacent electrolytic copper plating films was dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide.
  • a conductor circuit 14 having a thickness of 18 ⁇ m composed of the electroless copper plating film 22 and the electrolytic copper plating film 23 on the electroless copper plating film and the via conductor 17 were formed (see FIG. 4A).
  • Sn is formed on the conductor circuit 14 (including the via conductor 17) on the interlayer resin insulation layer 12 by using a method similar to the method used in the steps (5) to (8).
  • the interlayer resin insulating layer 12 and the conductor circuit 14 are formed by using the same method as the steps (9) to (15) (see FIGS. 4C to 5A). ).
  • a commercially available solder resist composition is applied to the outermost interlayer resin insulation layer 12 and the conductor circuit 14 in a thickness of 30 ⁇ m, and 70 ° C. for 20 minutes.
  • a drying treatment was performed at 30 ° C. for 30 minutes to form a layer 24 ′ of a commercially available solder resist composition.
  • solder resist composition layer 24 ′ is cured by heating at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours to form solder bumps.
  • a solder resist layer 24 (20 ⁇ m thick) having an opening 28 was formed.
  • an electroless gold plating solution containing sodium hypophosphite (1.7 ⁇ 10 ⁇ 1 mol / l) at 80 ° C. for 7.5 minutes to form a thickness of 0 on the nickel plating layer.
  • a 0.03 ⁇ m gold plating layer (protective layer 32) was formed.
  • solder paste is printed on the solder bump forming opening 28 formed in the solder resist layer 24 and reflowed at 200 ° C., thereby forming a solder bump 27 and completing the multilayer printed wiring board 10 ( See FIG. 5D).
  • Example 2 In Example 2, in place of the replacement Sn plating in Example 1, electroless Ni plating is performed to form a Ni layer on the surface of the conductor circuit 14. Thereafter, the steps (8) to (21) are performed.
  • Example 3 instead of the substitutional Sn plating in Example 1, substitutional Pd plating is performed. That is, the Pd layer is formed by immersing the substrate on which the conductor circuit 14 is formed in a replacement Pd plating bath for a predetermined time. Thereafter, the steps (8) to (21) are performed.
  • Example 4 In Example 4, instead of the substitutional Sn plating in Example 1, substitutional Au plating is performed.
  • the Au layer is formed by immersing the substrate on which the conductor circuit 14 is formed in a replacement Au plating bath for a predetermined time. Thereafter, the steps (8) to (21) are performed.
  • Example 5 In Example 5, in place of the substituted Sn plating in Example 1, electroless Ag plating is performed to form an Ag layer on the surface of the conductor circuit 14. Thereafter, the steps (8) to (21) are performed.
  • Example 6 In Example 6, in place of the replacement Sn plating in Example 1, electroless Pt plating is performed to form a Pt layer on the surface of the conductor circuit 14. Thereafter, the steps (8) to (21) are performed.
  • Example 7 In Example 7, instead of the substitutional Sn plating in Example 1, Zn plating is performed to form a Zn layer on the surface of the conductor circuit 14. Thereafter, the steps (8) to (21) are performed.
  • Example 8 In Example 8, instead of the substitutional Sn plating in Example 1, a Co layer is formed on the surface of the conductor circuit 14 by sputtering. Thereafter, the steps (8) to (21) are performed.
  • Example 9 In Example 9, instead of the substitutional Sn plating in Example 1, a Ti layer is formed on the surface of the conductor circuit 14 by sputtering. Thereafter, the steps (8) to (21) are performed.
  • Comparative Example 1 A multilayer printed wiring board was produced in the same manner as in Example 1 except that the metal layer containing Sn was not formed. Therefore, in the multilayer printed wiring board of Comparative Example 1, the conductor circuit 14 and the interlayer resin insulating layer 12 are in contact with each other only through the film made of the coupling agent without the metal layer.
  • Comparative Example 2 A multilayer printed wiring board was produced in the same manner as in Example 1 except that a film composed of a silane coupling agent was not formed. Therefore, in the multilayer printed wiring board of Comparative Example 1, a metal layer containing Sn is formed on the surface of the conductor circuit 14, and the metal layer and the interlayer resin insulating layer 12 are in contact without a silane coupling agent. It will be.
  • Example 3 Example 1 except that after the opening was formed in the interlayer resin insulating layer 12, the treatment using the permanganate aqueous solution (the step of removing the metal layer containing Sn exposed on the bottom surface of the opening) was not performed. Similarly, a multilayer printed wiring board was produced. Therefore, in the multilayer printed wiring board of Comparative Example 2, the conductor circuit 14 and the via conductor 17 are connected via the metal layer containing Sn.
  • the multilayer printed wiring board according to the second embodiment differs from the multilayer printed wiring board according to the first embodiment in the following points. That is, the multilayer printed wiring board of the first embodiment includes an insulating substrate on which through-hole conductors are formed, but the multilayer printed wiring board of the second embodiment does not have an insulating substrate, This is different from the multilayer printed wiring board of the first embodiment.
  • FIG. 6 is a cross-sectional view schematically showing a multilayer printed wiring board according to the second embodiment.
  • an interlayer resin insulation layer 112 (including interlayer resin insulation layers 112 a and 112 b) and a conductor circuit 114 are laminated, and a conductor sandwiching the interlayer resin insulation layer 112.
  • the circuits 114 are electrically connected via via conductors 117.
  • a solder resist layer 124a is formed on the interlayer resin insulating layer 112a and the component mounting pad 107 located on one outermost layer. Solder bumps 127 a are formed on the component mounting pads 107.
  • the component mounting pad 107 is composed of protective layers 104 and 105 and a copper layer 106.
  • a solder resist layer 124b is formed on the interlayer resin insulating layer 112b located on the other outermost layer and on the conductor circuit 114a formed on the surface thereof.
  • solder bumps 127b are formed on the conductor circuit 114a at the bottom of the opening provided in the solder resist layer 124b via the protective layers 132 and 131.
  • the conductor circuits 114 and 114 a include the electroless copper plating film 122 and the electrolytic copper plating film 123. Consists of.
  • the conductor circuit a part of the surface of the inner-layer conductor circuit 114 whose surface is in contact with the interlayer resin insulation layer (the side surface of the conductor circuit 114 and the upper surface of the conductor circuit 114 (the bottom of the via conductor 117 are in contact).
  • a metal layer containing Sn is formed on a portion of the side surface) other than a portion in contact with the bottom of the via conductor 117.
  • a film made of a silane coupling agent is formed on the metal layer (in FIG. 6, the metal layer and the film are collectively shown as a conductor circuit coating layer 115).
  • a via conductor 117 is connected to the conductor circuit 114, and the entire bottom portion of the via conductor 117 is directly connected to the electrolytic copper plating film 123 constituting the conductor circuit 114. That is, in the upper surface of the conductor circuit 114, the metal film and the coating are not present on the portion connected to the bottom of the via conductor 117.
  • a support plate 101 is prepared, and a seed layer 102 is formed on one side of the support plate (see FIG. 7A).
  • a copper plate or the like can be used as the support plate 101.
  • the seed layer 102 is composed of a plurality of different metals.
  • a chromium layer 102 a is first formed on the surface of the support plate 101, and a copper layer 102 b is formed on the chromium layer 102 a to form the seed layer 102.
  • methods such as electroless plating, sputtering, and vapor deposition can be used.
  • it replaces with chromium, but it etches with the etching liquid which etches the metal which comprises the support plate 101, You may use the metal whose etching rate is remarkably slow.
  • a plating resist 103 is formed on the seed layer 102 (see FIG. 7B).
  • the plating resist is formed in a portion where a component mounting pad is not formed in a subsequent process.
  • the method for forming the plating resist is not particularly limited.
  • the plating resist can be formed by applying a photosensitive dry film and then performing an exposure development process.
  • the component mounting pads 107 made of the protective layers 104 and 105 and the copper layer 106 are formed on the plating resist non-forming portion in order from the seed layer side by electrolytic plating (see FIG. 7C).
  • the protective layer is not limited to two layers, and may be one layer or three or more layers. Examples of the material for the protective layer include gold, nickel, palladium, and composites thereof. Moreover, you may form the said copper layer and the said protective layer by methods other than electroplating, ie, sputtering, vapor deposition, etc.
  • the plating resist 103 on the seed layer 102 is removed (see FIG. 7D).
  • the plating resist may be removed using, for example, an alkaline aqueous solution.
  • an interlayer resin insulation layer 112a is formed on the seed layer 102, and an opening 116 reaching the component mounting pad 107 is formed in the interlayer resin insulation layer 112a (FIGS. 7E and 7F). reference).
  • the interlayer resin insulation layer is formed using a thermosetting resin, a photosensitive resin, a resin in which a photosensitive group is added to a part of the thermosetting resin, or a resin composite including these and a thermoplastic resin. do it. Specifically, first, an uncured resin is applied by a roll coater, a curtain coater, or the like, or a resin film is formed by thermocompression bonding. Thereafter, if necessary, curing treatment is performed, and the opening is formed by laser processing or exposure development processing, thereby forming an interlayer resin insulating layer having an opening.
  • the conductor circuit 114 and the interlayer resin insulation layer are formed on the interlayer resin insulation layer 112a.
  • a via conductor 117 that connects the conductor circuit 114 and the component mounting pad 107 is formed (see FIGS. 8A to 8D).
  • the steps (5) to (7) are repeated to form the interlayer resin insulating layer 112 and the conductor circuit 114 in a stacked manner (see FIGS. 9A to 9E).
  • the opening 116 reaching the conductor circuit 114 is formed when the interlayer resin insulating layer is formed. That is, the metal layer containing Sn is removed so that the conductor circuit 114 is exposed on the bottom surface of the opening 116.
  • the metal layer may be removed using a permanganic acid aqueous solution or the like.
  • the support plate 101 is removed by etching. At that time, the etching of copper constituting the support plate stops at the chromium layer 102a constituting the seed layer 102.
  • the seed layer 102 described above is removed (see FIG. 10B).
  • the seed layer 102 is first removed in the order of the chromium layer 102a and then the copper layer 102b. I do.
  • the chromium layer is removed using an etchant that etches the chromium layer but does not etch the copper layer, and then removes the copper layer with an etchant that etches the copper layer that forms the seed layer.
  • solder resist layers 124a and 124b are respectively formed on both surfaces of the substrate (a laminate of the interlayer resin insulation layer and the conductor circuit), solder bumps 127a and 127b are formed, and the multilayer printed wiring board 110 is formed.
  • the solder resist composition 124 ' is applied by a roll coater method or the like, and the solder resist layers 124a and 124b are formed by performing an opening process such as a laser process, an exposure process, a development process, and a curing process. Further, protective layers 132 and 131 are formed in the openings of the solder resist layer 124b. Thereafter, solder bumps are formed in the openings of the solder resist layer.
  • the multilayer printed wiring board and the method for manufacturing the multilayer printed wiring board of the second embodiment have the same effects as the first embodiment.
  • the multilayer printed wiring board according to the second embodiment is suitable for reducing the thickness of the multilayer printed wiring board because it does not have an insulating substrate.
  • a metal layer containing Sn is employed as the metal layer formed on a part of the surface of the conductor circuit.
  • the material of the metal layer is not limited to the metal layer containing Sn, and may be any of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au. Any metal layer including at least one metal may be used. This is because these metals have better adhesion to the coupling agent than Cu.
  • a metal layer containing Sn is desirable. This is because, as already described, hydroxyl groups are easily attached to the surface, and the adhesiveness with the coupling agent is particularly excellent.
  • a silane coupling agent is employed as a coupling agent constituting the coating.
  • the coupling agent is not limited to the silane coupling agent, for example, an aluminate coupling agent, a titanate coupling agent, a zirconium coupling agent, or the like. There may be.
  • the silane coupling agent may be selected in consideration of the material of the interlayer resin insulation layer. For example, when a resin composition containing an epoxy resin is used as the material of the interlayer resin insulation layer, an organic material is used. It is desirable to select a silane coupling agent having an amino group as the functional group. This is because in this combination, the interlayer resin insulating layer and the silane coupling agent are easily bonded firmly.
  • thermosetting resin examples include an epoxy resin, a phenol resin, a polyimide resin, a polyester resin, a bismaleimide resin, a polyolefin resin, and a polyphenylene ether resin. , Polyphenylene resin, fluorine resin and the like.
  • photosensitive resin examples include acrylic resins.
  • a laser used for the said laser process As a laser used for the said laser process, a carbon dioxide laser, an ultraviolet laser, an excimer laser etc. are mentioned, for example.
  • the total number of interlayer resin insulating layers formed on both surfaces of the insulating substrate is the same, but the total number may be different on both sides of the insulating substrate.
  • sputtering may be used as a method for forming the metal layer.
  • Multilayer printed wiring board 11 Insulating substrate 12, 112, 112a, 112b Interlayer resin insulation layer 13, 103 Plating resist 14, 14a, 114, 114a Conductor circuit 15, 115 Conductor circuit coating layer 17, 117 Via conductor 19 Through Hall conductor 20 Resin filler layer 22, 122 Electroless copper plating film 23, 123 Electrolytic copper plating film 24, 124a, 124b Solder resist layer 27, 127a, 127b Solder bump 107 Component mounting pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明の多層プリント配線板は、第１層間樹脂絶縁層と、上記第１層間樹脂絶縁層上に形成されている第１導体回路と、上記第１層間樹脂絶縁層と上記第１導体回路との上に形成され、上記第１導体回路に到達する開口部を有する第２層間樹脂絶縁層と、上記第２層間樹脂絶縁層上に形成されている第２導体回路と、上記開口部内に形成され、上記第１導体回路と上記第２導体回路とを接続するビア導体とを備える多層プリント配線板であって、上記第１導体回路の表面に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層が形成され、上記金属層上に、カップリング剤からなる被膜が形成され、上記ビア導体の底部の少なくとも一部が、上記第１導体回路と直接接続されていることを特徴とする。

Description

多層プリント配線板、及び、多層プリント配線板の製造方法
本発明は、多層プリント配線板、及び、多層プリント配線板の製造方法に関する。
多層プリント配線板としては、銅からなる導体回路と層間樹脂絶縁層とが交互に積層された多層プリント配線板が提案されている。
ここで、導体回路の材質の銅は、層間樹脂絶縁層との密着性があまり良好ではないため、両者の密着性を向上させるために、例えば、銅からなる導体回路の表面に凹凸（粗化面）を設け、アンカー効果により両者の密着性を向上させる方法が提案されている。
また、銅からなる導体回路の表面に、銅とスズとの合金からなる金属膜を形成することにより、導体回路と層間樹脂絶縁層との密着性を向上させる方法も提案されている（例えば、特許文献１参照）。
特開２０００－３４０９４８号公報
導体回路の表面に凹凸を設けた場合には、例えば、１ＧＨｚを超える高周波信号を伝送すると、表皮効果により伝送損失が大きくなってしまうおそれがあった。
また、銅からなる導体回路と層間樹脂絶縁層とが交互に積層された多層プリント配線板では、層間樹脂絶縁層を挟んだ導体回路間がビア導体を介して接続されることとなる。
そのため、導体回路の表面の全体に、銅スズ合金の金属膜等が形成されていると、下層の導体回路と、その上に形成されるビア導体とは、異種金属を介して接続されることとなる。
そして、下層の導体回路とビア導体との接続部とに異種金属が存在していると、抵抗が増大し、これが信号遅延の要因となったり、導体回路とビア導体との間で剥離が発生したりする原因となることがあった。
本発明者らは鋭意検討を行った結果、導体回路の表面に所定の金属膜を形成するとともに、この金属膜上にカップリング剤からなる被膜を形成し、さらに、ビア導体の底部の少なくとも一部と、導体回路と直接接続することにより、導体回路と層間樹脂絶縁層との密着性を確保しつつ、導体回路とビア導体との間の電気特性を維持することができることを見出し、本発明の多層プリント配線板及びその製造方法を完成した。
即ち、本発明の多層プリント配線板は、
第１層間樹脂絶縁層と、
上記第１層間樹脂絶縁層上に形成されている第１導体回路と、
上記第１層間樹脂絶縁層と上記第１導体回路との上に形成され、上記第１導体回路に到達する開口部を有する第２層間樹脂絶縁層と、
上記第２層間樹脂絶縁層上に形成されている第２導体回路と、
上記開口部内に形成され、上記第１導体回路と上記第２導体回路とを接続するビア導体と
を備える多層プリント配線板であって、
上記第１導体回路の表面に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層が形成され、
上記金属層上に、カップリング剤からなる被膜が形成され、
上記ビア導体の底部の少なくとも一部が、上記第１導体回路と直接接続されている
ことを特徴とする。
また、本発明の多層プリント配線板の製造方法は、
第１層間樹脂絶縁層を形成する工程と、
上記第１層間樹脂絶縁層上に第１導体回路を形成する工程と、
上記第１導体回路の表面の少なくとも一部に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層を形成する工程と、
上記金属層上に、カップリング剤からなる被膜を形成する工程と、
上記第１層間樹脂絶縁層と、上記第１導体回路との上に、第２層間樹脂絶縁層を形成する工程と、
上記第２層間樹脂絶縁層を貫通する開口部を形成する工程と、
上記開口部から露出する上記金属層とを除去する工程と、
上記第２層間樹脂絶縁層上に第２導体回路を形成する工程と、
上記開口部に、上記第１導体回路と上記第２導体回路とを接続するビア導体を形成する工程とを備える
ことを特徴とする。
本発明の多層プリント配線板では、第１導体回路の表面に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層が形成され、さらに、この金属層上に、カップリング剤からなる被膜が形成されているため、導体回路と層間樹脂絶縁層との密着性に優れる。
また、ビア導体の底部の少なくとも一部が、第１導体回路と直接接続されているため、第１導体回路とビア導体との間の密着性に優れる。さらに、第１導体回路とビア導体との間の電気抵抗が小さく電気特性に優れる。
また、本発明の多層プリント配線板の製造方法では、第１導体回路の表面の一部に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層を形成し、この金属層上にカップリング剤からなる被膜を形成する。また、ビア導体を形成する際には、層間樹脂絶縁層に開口部を形成し、これにより露出する被膜及びその下の金属層を除去した後、ビア導体を形成する。
そのため、導体回路と層間樹脂絶縁層との密着性に優れるとともに、第１導体回路とビア導体との間の密着性にも優れる多層プリント配線板を製造することができる。
図１Ａは、第一実施形態の多層プリント配線板を模式的に示す断面図である。図１Ｂは、図１Ａに示した多層プリント配線板の領域ａを示す部分拡大断面図である。 図２Ａ～図２Ｈは、第一実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図３Ａ～図３Ｄは、第一実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図４Ａ～図４Ｅは、第一実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図５Ａ～図５Ｄは、第一実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図６は、第二実施形態の多層プリント配線板を模式的に示す断面図である。 図７Ａ～図７Ｆは、第二実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図８Ａ～図８Ｅは、第二実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図９Ａ～図９Ｅは、第二実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図１０Ａ～図１０Ｃは、第二実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。 図１１Ａ、図１１Ｂは、第二実施形態の多層プリント配線板の製造方法を模式的に示す断面図である。
以下、本発明の実施形態を説明する。
（第一実施形態）
ここでは、第一実施形態の多層プリント配線板及びその製造方法を説明する。
図１Ａは、第一実施形態の多層プリント配線板を模式的に示す断面図であり、図１Ｂは、図１Ａに示した多層プリント配線板の領域ａを示す部分拡大断面図である。
図１Ａ及び図１Ｂに示す第一実施形態の多層プリント配線板１０では、絶縁性基板１１の両面に導体回路１４と層間樹脂絶縁層１２とが交互に形成され、絶縁性基板１１を挟んだ導体回路１４間は、スルーホール導体１９により電気的に接続されている。
また、層間樹脂絶縁層１２を挟んだ導体回路１４間は、ビア導体１７を介して電気的に接続されている。
また、スルーホール導体１９の内部には樹脂充填材層２０が形成されている。そして、樹脂充填材層２０を覆う導体回路３０が形成されている。
多層プリント配線板１０の最外層には、ソルダーレジスト層２４が形成されている。このソルダーレジスト層２４には、最外層の導体回路１４ａの表面に到達する開口部が形成されている。そして、この開口部の底部の導体回路１４ａ上には、保護層３１、３２を介して半田バンプ２７が形成されている。
ここで、多層プリント配線板１０の内層に位置する導体回路１４（内層導体回路）の表面には、Ｓｎを含む金属層が形成され、さらに金属層上にはシランカップリング剤からなる被膜が形成されている（以下、このような金属層とこの金属層上の被膜とを併せて導体回路被覆層ともいい、図１Ａ及び図１Ｂでは、導体回路被覆層１５と示す）。
なお、本明細書において、最外層の導体回路とは、最外層の層間樹脂絶縁層上に形成された導体回路をいう。また、内層導体回路とは、最外層の導体回路以外の導体回路をいう。
また、図１Ｂに示すように、層間樹脂絶縁層１２上に形成された内層に位置する導体回路１４は、無電解銅めっき膜２２と無電解銅めっき膜２２上の電解銅めっき膜２３とからなり、さらにその表面の一部（導体回路１４の側面、及び、導体回路１４の上面のうち、ビア導体１７の底部１７ａと接する部分以外の部分）に、Ｓｎを含む金属層とこの金属層上に形成されたカップリング剤からなる被膜とが形成されている。
また、導体回路１４上には、ビア導体１７が形成されており、このビア導体１７の底部は、導体回路１４を構成する電解銅めっき膜２３と直接接続されている。即ち、導体回路１４の上面のうち、ビア導体１７の底部と接続されることとなる部分には、金属層及び被膜が存在していないこととなる。
なお、ビア導体１７と接続されている部分を除く導体回路の上面、及び導体回路の側面には、金属層及び被膜が形成されている。
本発明の実施形態に係る多層プリント配線板において、多層プリント配線板を構成するビア導体の断面形状は、テーパー形状である（例えば、図１Ａ及び図１Ｂ参照）。そして、本明細書案では、上記ビア導体について、テーパー形状により幅の狭くなっている側をビア導体の底部ということとする。
また、本明細書においては、実際の上下方向とは無関係に、導体回路のビア導体の底部と接する面を「導体回路の上面」という。
このように、内層に位置する導体回路１４の表面の所定の部分にＳｎを含む金属層が形成され、さらに、この金属層上にシランカップリング剤からなる被膜が形成されていると、導体回路１４と層間樹脂絶縁層１２とが、金属層及び被膜を介して、強固に密着されることとなる。
これについて、もう少し詳しく説明する。
図１Ａ、図１Ｂに示した多層プリント配線板１０において、導体回路１４の表面に形成されたＳｎを含む金属層は、ＳｎとＣｕとが混在する金属層である。詳細には、この金属層は、Ｃｕ６Ｓｎ５及びＣｕ３Ｓｎを含んでいる。そして、金属層を形成した際には、その表面に水酸基が付着していると推測される。このように、金属層の表面に水酸基が付着していると、脱水反応により、シランカップリング剤と容易に反応し、金属層とシランカップリング剤からなる被膜とが強固に結合することとなる。
さらに、上記シランカップリング剤が、層間樹脂絶縁層１２中の樹脂成分と反応することにより両者が化学的に結合し、被膜と層間樹脂絶縁層１２とが強固に結合することとなる。
その結果、導体回路１４とその導体回路１４を覆う層間樹脂絶縁層１２とが、金属層及び被膜を介して、強固に密着されることとなる。
このように、本願発明の実施形態において、導体回路の表面に形成される金属層は、Ｓｎを含む金属層であることが望ましい。
この理由は以下のように推測される。
即ち、Ｓｎを含む金属層は、通常、導体回路を構成する材料であるＣｕに比べて表面に水酸基を付着させるのに適しているからであり、水酸基が付着していると、カップリング剤と結合しやすいからである。
そして、Ｓｎからなる層がＣｕからなる層よりも表面に水酸基を付着させやすい理由は、Ｓｎの酸化物（ＳｎＯ２）の等電点が４．３で、Ｃｕの酸化物（ＣｕＯ）の等電点である９．５よりも小さいからであると考えられる。
なお、一般に、等電点の小さい金属酸化物のほうが、その表面に水酸基を付与しやすい傾向にある。この点から、本発明の実施形態に係る多層プリント配線板では、金属層を構成する金属として、その酸化物の等電点が５以下の金属を含むことが望ましいと考えられる。
なお、本実施形態の多層プリント配線板では、後の製造方法でも説明しているが、銅からなる導体回路に、スズ置換めっきを施すことにより金属層を形成している。
そして、上記金属層には、ＳｎとＣｕとが混在している。さらには、金属層を形成する際には、不回避的にＳｎ及びＣｕの一部が酸化され、金属層にＳｎＯ２及びＣｕＯが含まれると推測される。
また、多層プリント配線板１０では、内層に位置する導体回路１４の上面とビア導体１７の底部の全体とが直接接続されている。即ち、導体回路１４とビア導体１７との間に金属層や被膜が介在していない。
このように、導体回路１４とビア導体１７との間に金属層や被膜が介在していないと、導体回路１４とビア導体１７とが同一金属（通常、銅）で形成されている場合に、両者の間に異種金属が介在していないため、両者の接続性（密着性）及び電気特性が優れたものとなる。
さらに、多層プリント配線板１０では、導体回路１４の表面が粗化されておらず実質的に平坦であり、そのため、信号遅延が発生しにくくなる。
次に、第一実施形態の多層プリント配線板の製造方法を工程順に説明する。
（１）絶縁性基板１１を出発材料とし、まず、絶縁性基板１１上に導体回路１４を形成する（図２Ａ～図２Ｆ参照）。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板、ビスマレイミド－トリアジン（ＢＴ）樹脂基板、銅張積層板、ＲＣＣ基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解銅めっき処理を施し、続いて電解銅めっき処理を施す等により銅からなるベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
この工程では、絶縁性基板１１を挟んだ導体回路１４間を接続するためのスルーホール導体１９を形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面をエッチング処理等により粗化面としてもよい。
（２）次に、導体回路１４の露出している面全体（上面及び側面）にＳｎを含む金属層を形成する。Ｓｎを含む金属層を形成する方法としては、例えば、置換スズめっき法、無電解スズめっき法、電解スズめっき法、溶融スズ浸漬法等が挙げられる。それらの中でも、めっき膜の厚さの制御が容易といった観点から、置換スズめっき法が好ましい。この置換スズめっき法に用いられるめっき液としては、例えば、ホウフッ化スズとチオ尿素の混合液等が挙げられる。そして、銅からなる導体回路に置換スズめっき法を行った場合、導体回路の表面には、表層側から順に、Ｓｎからなる層（以下、Ｓｎ層ともいう）、及びＳｎとＣｕとが混在する層（以下、ＳｎＣｕ層ともいう）が形成される。
また、このような方法で金属層を形成した後には、必要に応じて、ＳｎＣｕ層が露出するように、Ｓｎ層をエッチングにより除去してもよい。これにより得られるＳｎＣｕ層が金属層を構成する。なお、Ｓｎ層を除去する工程は任意である。
また、上述した方法で形成した金属層の表面には水酸基が付与される。なお、Ｓｎを含む金属層に水酸基が付与されやすい理由は上述したとおりである。また、上記水酸基は、特別な処理を施さなくても、金属層表面に水分子が吸着することで付与されることとなるが、積極的に金属層の表面に水酸基を付与する処理を施してもよい。
金属層の表面に水酸基を付与する方法としては、例えば、第１の方法として、金属アルコキシドで導体回路の表面を処理する方法が挙げられる。上記金属アルコキシドとしてはナトリウムメトキシド（ＣＨ３ＯＮａ）、ナトリウムエトキシド（Ｃ２Ｈ５ＯＮａ）、リチウムエトキシド（Ｃ２Ｈ５ＯＬｉ）等が挙げられる。これら金属アルコキシドの溶液にプリント配線板を浸漬したり、導体回路の表面にこの溶液をスプレーしたりすることにより水酸基を付与することができる。 
また、例えば、第２の方法として、アルカリによって導体回路の表面を処理する方法が挙げられる。
上記アルカリとしては、例えば、水酸化ナトリウムや水酸化カリウム、ナトリウムメトキサイド等が挙げられる。これらのアルカリの溶液にプリント配線板を浸漬したり、導体回路の表面にアルカリ溶液をスプレーしたりすることにより水酸基を付与することができる。
さらに、例えば、第３の方法として、導体回路に対して加湿処理、又は、水蒸気処理する方法等が挙げられる。
（３）次に、上記金属層の上にシランカップリング剤からなる被膜を形成する（図２Ｇ参照、なお、図２Ｇでは、金属層とシランカップリング剤からなる被膜とを併せて、導体回路被覆層１５と示す）。
ここで、被膜の形成は、例えば、シランカップリング剤を含む溶液を導体回路表面にスプレー塗布し、その後、乾燥処理を行えばよい。なお、後述する層間樹脂絶縁層と、シランカップリング剤との組み合わせは、加熱により層間樹脂絶縁層中の官能基とシランカップリング剤の官能基とが化学反応するように選択することが好ましい。 例えば、層間樹脂絶縁層中にエポキシ基が含まれる場合には、シランカップリング剤としてアミノ官能性シランを選択すると、双方の密着性がより顕著に得られる。 
これは、層間樹脂絶縁層を形成する際の加熱により、エポキシ基とアミノ基とが容易に強固な化学結合を形成し、この結合が熱や水分に対して極めて安定であることに起因するものと考えられる。 
（４）次に、導体回路１４を形成した絶縁性基板１１上に、層間樹脂絶縁層１２を形成し、この層間樹脂絶縁層１２に、導体回路１４上の被膜に到達する開口部１６を形成し、さらに、上記被膜及び上記被膜の下に位置する金属層（導体回路被覆層１５）を除去する（図２Ｈ及び図３Ａ参照）。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施すとともに、レーザ処理や露光現像処理により上記開口部を形成する。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成すればよい。
また、上記金属層を除去する方法としては、例えば、過マンガン酸水溶液を用いる方法等が挙げられる。過マンガン酸水溶液を用いることにより、Ｓｎを含む金属層を確実に除去することができる。さらに、過マンガン酸水溶液を用いた場合には、層間樹脂絶縁層に形成した開口部に残る樹脂残査を除去するデスミア処理と同時に、上記金属層の除去を行うことができる。なお、上記層間樹脂絶縁層に開口部を形成する方法として、レーザ処理を採用した場合においては、過マンガン酸水溶液を用いることで、層間樹脂絶縁層に形成した開口部に残る樹脂残査を除去するデスミア処理と同時に、上記金属層の除去を行うことができる。
また、本工程では、レーザ処理や露光現像処理等により層間樹脂絶縁層に開口部を形成する際、及び／又は、過マンガン酸水溶液を用いる方法等により金属層を除去する際に、本工程で除去される金属層上の被膜も除去にされることとなる。
（５）次に、層間樹脂絶縁層１２の表面（開口部１６の壁面を含む）に無電解銅めっき膜２２を形成する（図３Ｂ参照）。
ここで、上記無電解銅めっき膜の厚さは、０．１～０．３μｍが望ましい。
（６）次に、無電解銅めっき膜２２上にめっきレジスト１３を形成する（図３Ｃ参照）。
上記めっきレジストは、導体回路及びビア導体を形成しない部分に形成する。
上記めっきレジストを形成する方法は特に限定されず、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
（７）次に、無電解銅めっき膜２２上のめっきレジスト非形成部に電解銅めっき膜２３を形成する（図３Ｄ参照）。
ここで、上記電解銅めっき層の厚さは５～２０μｍが望ましい。
（８）その後、層間樹脂絶縁層１２上のめっきレジスト１３を剥離する。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
（９）次に、めっきレジスト１３を剥離することにより露出した無電解銅めっき膜２２を除去する（図４Ａ参照）。
ここで、上記無電解銅めっき膜の除去は、例えば、エッチング液を用いて行えばよい。不要な無電解銅めっき膜（電解めっき膜間に存在する無電解銅めっき膜）を確実に除去することができるからである。
このような（５）～（９）の工程を行うことにより、層間樹脂絶縁層上に導体回路を形成するとともに、同時にこの導体回路と絶縁性基板上の導体回路とを接続するビア導体を形成することができる。そのため、導体回路とビア導体とを効率よく形成できる。
そして、層間樹脂絶縁層に開口部を形成した後に被膜及び金属層を除去することで、絶縁性基板上の導体回路とビア導体との接続が同種金属同士（銅同士）の接続となる。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
なお、上記（１）～（７）の工程では、絶縁性基板１１が請求項１や請求項９に記載する第１層間樹脂絶縁層に該当する。
（１０）さらに、必要に応じて、上記（２）～（９）の工程を繰り返すことにより、層間樹脂絶縁層と導体回路とをさらに形成すると同時に、ビア導体を形成してもよい（図４Ｂ～図５Ａ参照）。
即ち、層間樹脂絶縁層１２と導体回路１４とが交互に積層されたビルドアップ層を、さらに積層してもよい。
なお、この（１０）の工程を行う場合、上記（４）の工程で形成した層間樹脂絶縁層が請求項１や請求項９に記載する第１層間樹脂絶縁層に該当し、上記（１０）の工程で形成する層間樹脂絶縁層が、請求項１や請求項９に記載する第２層間樹脂絶縁層に該当する。
（１１）最後に、ソルダーレジスト層２４と半田バンプ２７との形成を行い、多層プリント配線板１０を完成する（図５Ｂ～図５Ｄ参照）。
具体的には、最上層の導体回路を含む層間樹脂絶縁層上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、必要に応じて硬化処理等を行うとともに、レーザ処理、露光現像処理等による開口処理を行うことにより、ソルダーレジスト層を形成する。その後、ソルダーレジスト層の開口部分に半田バンプを形成する。
また、この工程では、ソルダーレジスト層に開口を形成した後、開口部から露出した導体回路（半田パッド）を保護する保護層を形成する。上記保護層は１層であってもよいし、２層以上であってもよい。また、上記保護層の材質としては、金、ニッケル、パラジウムや、これらの複合体等が挙げられる。
以下、第一実施形態の多層プリント配線板及び多層プリント配線板の製造方法の作用効果について列挙する。
（１）第一実施形態の多層プリント配線板では、第１導体回路の表面に金属層が形成され、さらに、この金属層上にシランカップリング剤からなる被膜が形成されている。そのため、導体回路と層間樹脂絶縁層とが金属層及び被膜を介して、強固に接着されることとなる。
これと同時に、導体回路とこの導体回路に接続しているビア導体の底部とは直接接続されている。即ち、導体回路とビア導体との間には金属層がほとんど存在しない。このように、導体回路とビア導体とを直接接続することで、導体回路とビア導体との間での接続信頼性を高めることができる。さらに、両者間の電気抵抗を低減することが可能になる。
なお、導体回路とビア導体との間での電気抵抗を小さくするとともに、導体回路とビア導体との密着性を高めるためには、上記ビア導体の底部の全体が、その下の導体回路と直接接続されていることが望ましい。即ち、導体回路とビア導体との間には金属層が一切存在しないことが望ましい。
（２）第一実施形態の多層プリント配線板では、上記金属層として、Ｓｎを含む金属層が形成されているため、金属層及びカップリング剤を介しての、導体回路と層間樹脂絶縁層との密着性が高められることとなる。この理由は、既に説明したとおりである。
（３）第一実施形態の多層プリント配線板では、導体回路を構成する電解めっき膜と、その上に形成されるビア導体を構成する無電解めっき膜は、ともに銅からなる。
そのため、導体回路とビア導体との同士の接続が、同種金属同士の接続となり、導体回路とビア導体との間の電気抵抗が小さいため、上記多層プリント配線板は電気特性に優れる。即ち、導体回路と層間樹脂絶縁層との密着性を確保しつつ、優れた電気特性も確保することができる。
（４）第一実施形態の多層プリント配線板では、導体回路の表面は粗化されておらず実質的に平坦である。そのため、表皮効果に起因しての信号遅延が生じにくく、電気特性に優れる。
（５）第一実施形態の多層プリント配線板の製造方法では、第一実施形態の多層プリント配線板を好適に製造することができる。
そして、第一実施形態の多層プリント配線板では、Ｓｎを含む金属層の除去を過マンガン酸水溶液を用いて行っているため、層間樹脂絶縁層に形成した開口部の底部の金属層を確実に除去することができる。
また、上記過マンガン酸水溶液を用いることにより、層間樹脂絶縁層に開口部を形成した際の樹脂残査を除去するデスミア処理と金属層（ＳｎＣｕ層）の除去とを同時に行うことができる。
（６）第一実施形態の多層プリント配線板の製造方法では、層間樹脂絶縁層上の導体回路と、この層間樹脂絶縁層を貫通するビア導体とを同時に形成している。これによれば、プロセスの簡略化を図ることができる。
以下に実施例を掲げて、第一実施形態について、さらに詳しく説明するが、本発明の実施形態はこれら実施例のみに限定されるものではない。
（実施例１）
（Ａ）樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒子径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ２球状粒子（アドテック社製、ＣＲＳ　１１０１－ＣＥ）１７０重量部およびレベリング剤（サンノプコ社製　ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で４５～４９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ－ＣＮ）６．５重量部を用いた。
（Ｂ）多層プリント配線板の製造
（１）図２Ａに示すような、厚さ０．８ｍｍのガラスエポキシ樹脂からなる絶縁性基板１１の両面に１８μｍの銅箔１８がラミネートされている銅張積層板を出発材料とした。
次に、図２Ｂに示すように、この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔２９を形成した。
次に、図２Ｃに示すように、銅箔１８上と貫通孔２９の内壁表面とに無電解銅めっき処理と電解銅めっき処理とを施し、無電解銅めっき膜と無電解銅めっき膜上の電解銅めっき膜とからなるスルーホール導体１９を含む導体層を形成した。
（２）次に、スルーホール導体１９を形成した基板を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ２（４０ｇ／ｌ）、Ｎａ３ＰＯ４（６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ４（６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール導体１９の表面を粗化面（図示せず）とした。
（３）次に、図２Ｄに示すように、スルーホール導体１９の内部に、上記（Ａ）に記載した樹脂充填材を下記の方法で充填した。
即ち、まず、スキージを用いてスルーホール導体１９内に樹脂充填材を押し込んだ後、１００℃、２０分の条件で乾燥させた。続いて、基板の片面を、♯６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、電解銅めっき膜上に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行って樹脂充填材層２０を形成した。
（４）次に、図２Ｅに示すように、電解銅めっき膜上と樹脂充填材層２０上とに無電解銅めっき膜と電解銅めっき膜とからなる導体層２１を形成した。続いて、図２Ｆに示すように、サブトラクティブ法で絶縁性基板１１上に導体回路１４を形成した。この時、同時に樹脂充填材層２０を覆う導体回路３０も形成した。
（５）次に、導体回路１４を形成した基板を１０％硫酸水溶液に１０秒間浸漬した後、水洗いし、さらに、エアカットで乾燥させた。
（６）次に、ホウフッ化スズ０．１ｍｏｌ／Ｌ及びチオ尿素１ｍｏｌ／Ｌを含有し、ホウフッ酸でｐＨが約１．２になるように調整した置換スズめっき液に、基板を約３０℃、約３０秒の条件で浸漬した後、約３０秒間水洗いした。ついで、エアカットで乾燥させた。
このめっき処理により、導体回路１４の表面にＳｎＣｕ層とＳｎ層とが順次形成された。
そして、ＳｎＣｕ層の厚さが約５～１０ｎｍであり、Ｓｎ層の厚さが約５０ｎｍであった。
（７）次に、基板を１％硝酸水溶液に１０秒間浸漬した後、２０秒間水洗いした。
この処理により、Ｓｎ層が除去され、ＳｎＣｕ層が露出した。
（８）次に、濃度が１重量％となるように調整したγ－アミノプロピルトリエトキシシラン（信越化学工業社製、ＫＢＥ－９０３）の水溶液を導体回路１４上（ＳｎＣｕ層上）にスプレー塗布した。
続いて、基板を９０～１２０℃で３０～１５０秒間乾燥させた後、水洗して余分なシランカップリング剤を除去した。
このような、（５）～（８）の工程を行うことにより、導体回路１４上にＳｎを含む金属層とシランカップリング剤からなる被膜とを備える導体回路被覆層１５が形成された（図２Ｇ参照）。
（９）次に、図２Ｈに示すように、絶縁性基板１１と導体回路１４、３０との上に、層間樹脂絶縁層形成用フィルム（味の素社製、ＡＢＦ）を用いて層間樹脂絶縁層１２を形成した。
即ち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６５Ｐａ、圧力０．４ＭＰａ、温度８０℃、時間６０秒の条件で積層し、その後、１７０℃で３０分間熱硬化させた。
（１０）次に、層間樹脂絶縁層１２にＣＯ２ガスレーザにて、直径約６０μｍの開口部１６を形成した。
この結果、開口部１６の底面にＳｎＣｕ層が露出された。
（１１）次に、開口部１６を形成した基板を、５～６ｇ／ｌの過マンガン酸を含む８０℃の水溶液に１５分間浸漬した。これにより、ＳｎＣｕ層が除去され、開口部１６の底面に導体回路１４が露出した（図３Ａ参照）。
次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
次に、工程（１１）が終了した後、開口部の底面をＳＥＭで観察し、露出面の構成元素を分析したところ、Ｓｎのピークは検出されなかった。従って、上記過マンガン酸水溶液を用いた処理により、露出面からＳｎ成分が完全に除去されていると考えられる。
（１２）次に、層間樹脂絶縁層１２の表面（開口部１６の内壁面含む）に、パラジウム触媒（図示せず）を付与した。その後、次亜リン酸ナトリウムを還元剤とする無電解銅めっき水溶液（ＭＦ－３９０、日本マクダーミッド社製）中に、上記パラジウム触媒を付着させた基板を浸漬し、層間樹脂絶縁層１２の表面（開口部１６の内壁面を含む）に厚さ０．１～０．３μｍの無電解銅めっき膜２２を形成した（図３Ｂ参照）。
なお、無電解銅めっき条件は、７５℃の液温度で４分間とした。
（１３）次に、無電解銅めっき膜２２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理することにより、厚さ２５μｍのめっきレジスト１３を設けた（図３Ｃ参照）。
（１４）次に、めっきレジスト１３を形成した基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト１３非形成部に、厚さ２０μｍの電解銅めっき膜２３を形成した（図３Ｄ参照）。
〔電解銅めっき液〕
硫酸　　　　　　　　１５０ｇ／Ｌ
硫酸銅　　　　　　　１５０ｇ／Ｌ
塩素イオン　　　　　８ｍｇ／Ｌ
添加剤　　　　　　　４ｍｌ／Ｌ（奥野製薬工業社製、トップルチナＮＳＶ－１）
　　　　　　　　　　０．５ｍｌ／Ｌ（奥野製薬工業社製、トップルチナＮＳＶ－２）
　　　　　　　　　　１ｍｌ／Ｌ（奥野製薬工業社製、トップルチナＮＳＶ－３）
〔電解めっき条件〕
電流密度　　　　　　１Ａ／ｄｍ２
時間　　　　　　　　９０分
温度　　　　　　　　２３℃
（１５）次に、めっきレジスト１３を剥離除去した。続いて、隣接する電解銅めっき膜の間の無電解銅めっき膜２２を硫酸と過酸化水素との混合液でエッチング処理して溶解除去した。これにより、無電解銅めっき膜２２と無電解銅めっき膜上の電解銅めっき膜２３とからなる厚さ１８μｍの導体回路１４と、ビア導体１７とを形成した（図４Ａ参照）。
（１６）次に、上記（５）～（８）の工程で用いた方法と同様の方法を用いて、層間樹脂絶縁層１２上の導体回路１４（ビア導体１７を含む）上に、Ｓｎを含む金属層とシランカップリング剤からなる被膜とを備える導体回路被覆層１５を形成した（図４Ｂ参照）。
（１７）次に、上記（９）～（１５）の工程と同様の方法を用いて、層間樹脂絶縁層１２と導体回路１４（ビア導体１７を含む）を形成した（図４Ｃ～図５Ａ参照）。
（１８）次に、図５Ｂに示すように、最外層の層間樹脂絶縁層１２及び導体回路１４上に、市販のソルダーレジスト組成物を３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行い、市販のソルダーレジスト組成物の層２４′を形成した。
（１９）次に、図５Ｃに示すように、半田バンプ形成用開口のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト組成物の層２４′に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、半田バンプ形成用開口２８を形成した。
さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層２４′を硬化させ、半田バンプ形成用開口２８を有するソルダーレジスト層２４（２０μｍ厚）を形成した。
（２０）次に、ソルダーレジスト層２４を形成した基板を、塩化ニッケル（２．３×１０－１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０－１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０－１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、半田バンプ形成用開口２８に厚さ５μｍのニッケルめっき層（保護層３１）を形成した。さらに、その基板をシアン化金カリウム（７．６×１０－３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０－１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０－１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０－１ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層（保護層３２）を形成した。
（２１）次に、ソルダーレジスト層２４に形成した半田バンプ形成用開口２８に半田ペーストを印刷し、２００℃でリフローすることにより、半田バンプ２７を形成し、多層プリント配線板１０を完成した（図５Ｄ参照）。
以下に、Ｓｎを含む金属層に代えて他の金属からなる金属層を用いる実施例について列挙する。
（実施例２）
実施例２においては、実施例１における置換Ｓｎめっきに代えて、無電解Ｎｉめっきを行い、導体回路１４の表面にＮｉ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例３）
実施例３においては、実施例１における置換Ｓｎめっきに代えて、置換Ｐｄめっきを行う。すなわち、導体回路１４を形成した基板を置換Ｐｄめっき浴に所定時間浸漬することによりＰｄ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例４）
実施例４においては、実施例１における置換Ｓｎめっきに代えて、置換Ａｕめっきを行う。すなわち、導体回路１４を形成した基板を置換Ａｕめっき浴に所定時間浸漬することによりＡｕ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例５）
実施例５においては、実施例１における置換Ｓｎめっきに代えて、無電解Ａｇめっきを行い、導体回路１４の表面にＡｇ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例６）
実施例６においては、実施例１における置換Ｓｎめっきに代えて、無電解Ｐｔめっきを行い、導体回路１４の表面にＰｔ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例７）
実施例７においては、実施例１における置換Ｓｎめっきに代えて、Ｚｎめっきを行い、導体回路１４の表面にＺｎ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例８）
実施例８においては、実施例１における置換Ｓｎめっきに代えて、導体回路１４の表面にスパッタリングでＣｏ層を形成する。その後、上記（８）～（２１）の工程を行う。
（実施例９）
実施例９においては、実施例１における置換Ｓｎめっきに代えて、導体回路１４の表面にスパッタリングでＴｉ層を形成する。その後、上記（８）～（２１）の工程を行う。
（比較例１）
Ｓｎを含む金属層を形成しなかった以外は、実施例１と同様にして多層プリント配線板を製造した。
従って、比較例１の多層プリント配線板では、導体回路１４と層間樹脂絶縁層１２とが、金属層を介さずにカップリング剤からなる被膜のみを介して接していることとなる。
（比較例２）
シランカップリング剤からなる被膜を形成しなかった以外は、実施例１と同様にして多層プリント配線板を製造した。
従って、比較例１の多層プリント配線板では、導体回路１４の表面にＳｎを含む金属層が形成されて、その金属層と層間樹脂絶縁層１２とがシランカップリング剤を介さずに接していることとなる。
（比較例３）
層間樹脂絶縁層１２に開口部を形成した後、過マンガン酸水溶液を用いた処理（開口部の底面に露出したＳｎを含む金属層を除去する工程）を行わなかった以外は、実施例１と同様にして多層プリント配線板を製造した。
従って、比較例２の多層プリント配線板では、導体回路１４とビア導体１７とがＳｎを含む金属層を介して接続されていることとなる。
実施例１及び比較例１、２の多層プリント配線板の評価
（１）導体回路と層間樹脂絶縁層との密着性の評価
実施例１及び比較例１、２の多層プリント配線板について、下記の方法で初期段階及び加湿試験後におけるピール強度を測定した。その結果を表１に示す。
＜初期段階（加湿試験前）＞
実施例１及び比較例１、２の多層プリント配線板について、それぞれ加湿試験を行う前のピール強度を測定した。このピール強度の測定は、オートグラフＡＧＳ５０Ａ（島津製作所社製）を用い、層間樹脂絶縁層を約１０ｍｍ／ｍｉｎの速度で導体回路から引き剥がして行った。
＜加湿試験後＞
実施例１及び比較例１、２の多層プリント配線板について、それぞれ１２０～１３０℃、湿度８５％の条件下で１００時間保持した後、上記と同様にピール強度を測定した。
Figure JPOXMLDOC01-appb-T000001
表１から分かるように、導体回路を形成するＣｕの表面に直接カップリング剤を付与した比較例１においては、良好なピール強度は得られなかった。また、カップリング剤を付与せずにＳｎＣｕ合金が層間樹脂絶縁層に接している比較例２においても、同様に良好なピール強度は得られなかった。これに対し、導体回路の表面にＳｎＣｕ合金を形成してカップリング剤を介して層間樹脂絶縁層を形成している実施例１においては、ＳｎＣｕ合金及びカップリング剤の協働作用により良好なピール強度が得られた。
（２）ビア導体と導体回路との密着性の評価
実施例１及び比較例３の多層プリント配線板について、ビア導体と導体回路との密着性を下記の方法で評価した。即ち、実施例１及び比較例３の多層プリント配線板について、それぞれ５５℃、湿度８５％の条件下で１９時間保持した後、２６０℃まで昇温する操作を２００回繰り返した。その後、多層プリント配線板をクロスカットしてビア導体と導体回路との接続部分を顕微鏡観察した。
その結果、実施例１においては、ビア導体は下の導体回路の表面にしっかりと接続され、導体回路に対するビア導体の剥離は全く観察されなかった。一方、比較例３においては、導体回路に対するビア導体の剥離が観察された。
（第二実施形態）
第二実施形態の多層プリント配線板は、第一実施形態の多層プリント配線板と比較して下記の点で異なる。
即ち、第一実施形態の多層プリント配線板は、スルーホール導体が形成された絶縁性基板を備えているが、第二実施形態の多層プリント配線板では、絶縁性基板を有しておらず、この点で第一実施形態の多層プリント配線板と異なる。
第二実施形態の多層プリント配線板について、図６を参照しながら説明する。
図６は、第二実施形態の多層プリント配線板を模式的に示す断面図である。
図６に示す第二実施形態の多層プリント配線板１１０では、層間樹脂絶縁層１１２（層間樹脂絶縁層１１２ａ、１１２ｂを含む）と導体回路１１４とが積層され、層間樹脂絶縁層１１２を挟んだ導体回路１１４間は、ビア導体１１７を介して電気的に接続されている。
一方の最外層に位置する層間樹脂絶縁層１１２ａ及び部品搭載用パッド１０７上には、ソルダーレジスト層１２４ａが形成されている。部品搭載用パッド１０７上には、半田バンプ１２７ａが形成されている。そして、半田バンプ１２７ａを介して、半導体チップ等の部品が多層プリント配線板１１０に実装される。なお、部品搭載パッド１０７は、保護層１０４、１０５と銅層１０６とにより構成されている。
また、他方の最外層に位置する層間樹脂絶縁層１１２ｂ上及びその表面に形成された導体回路１１４ａ上には、ソルダーレジスト層１２４ｂが形成されている。そして、ソルダーレジスト層１２４ｂに設けられた開口部の底部の導体回路１１４ａ上には、保護層１３２、１３１を介して、半田バンプ１２７ｂが形成されている。
また、図６に示すように、多層プリント配線板１１０でも、第一実施形態の多層プリント配線板１０と同様に、導体回路１１４、１１４ａは、無電解銅めっき膜１２２と電解銅めっき膜１２３とからなる。
ここで、導体回路のうち、表面が層間樹脂絶縁層に接している内層の導体回路１１４の表面の一部（導体回路１１４の側面、及び、導体回路１１４の上面（ビア導体１１７の底部と接する側の面）のうち、ビア導体１１７の底部と接する部分以外の部分）に、Ｓｎを含む金属層が形成されている。さらに、この金属層上にはシランカップリング剤からなる被膜が形成されている（図６では、金属層と被膜とを併せて導体回路被覆層１１５と示す）。
また、導体回路１１４には、ビア導体１１７が接続されており、このビア導体１１７の底部のの全体は、導体回路１１４を構成する電解銅めっき膜１２３と直接接続されている。即ち、導体回路１１４の上面のうち、ビア導体１１７の底部と接続される部分には、金属膜及び被膜が存在していないこととなる。
既に説明したように、導体回路１１４の表面の所定の部分にＳｎを含む金属層が形成され、さらに、この金属層上にシランカップリング剤からなる被膜が形成されていると、導体回路１１４と層間樹脂絶縁層１１２とが、金属層及び被膜を介して、強固に密着されることとなる。
次に、第二実施形態の多層プリント配線板の製造方法を工程順に説明する。
（１）まず、支持板１０１を用意し、この支持板の片面にシード層１０２を形成する（図７Ａ参照）。支持板１０１としては、銅板等を用いることができる。また、シード層１０２は、複数の異なる金属で構成される。例えば、支持板１０１の表面に、まず、クロム層１０２ａを形成し、このクロム層１０２ａ上に、銅層１０２ｂを形成し、シード層１０２とする。クロム層１０２ａ及び銅層１０２ｂの形成には、無電解めっき、スパッタリング、蒸着等の方法を用いることができる。なお、クロムに代えて、支持板１０１を構成する金属をエッチングするエッチング液によってエッチングされるが、エッチング速度が著しく遅い金属を使用してもよい。
（２）次に、上記シード層１０２上にめっきレジスト１０３を形成する（図７Ｂ参照）。
上記めっきレジストは、後工程において部品搭載パッドを形成しない部分に形成する。
上記めっきレジストを形成する方法は特に限定されず、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
（３）上記めっきレジスト非形成部に、シード層側から順に、保護層１０４、１０５と、銅層１０６とからなる部品搭載用パッド１０７を、それぞれ電解めっきにより形成する（図７Ｃ参照）。
上記保護層は２層に限定されず、１層でもよいし、３層以上であってもよい。
上記保護層の材質としては、金、ニッケル、パラジウムや、これらの複合体等が挙げられる。
また、上記銅層や上記保護層は、電解めっき以外の方法、即ち、スパッタリングや蒸着等により形成してもよい。
（４）その後、シード層１０２上のめっきレジスト１０３を剥離する（図７Ｄ参照）。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
（５）次に、シード層１０２上に、層間樹脂絶縁層１１２ａを形成するとともに、この層間樹脂絶縁層１１２ａに、部品搭載用パッド１０７に到達する開口部１１６を形成する（図７Ｅ、図７Ｆ参照）。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施すとともに、レーザ処理や露光現像処理により上記開口部を形成することにより、開口部を有する層間樹脂絶縁層を形成する。
（６）次に、第一実施形態の多層プリント配線板の製造方法の（５）～（９）の工程と同様にして、層間樹脂絶縁層１１２ａ上に導体回路１１４及び層間樹脂絶縁層上の導体回路１１４と部品搭載用パッド１０７とを接続するビア導体１１７を形成する（図８Ａ～図８Ｄ参照）。
（７）次に、上記（６）の工程で形成した導体回路１１４及びビア導体１１７の表面に、第一実施形態の多層プリント配線板の製造方法の（２）及び（３）の工程と同様の方法を用いて、Ｓｎを含む金属層及びシランカップリング剤からなる被膜（両者を合せて導体回路被覆層１１５という）を形成する（図８Ｅ参照）。
（８）次に、必要に応じて、上記（５）～（７）の工程を繰り返し行うことにより、層間樹脂絶縁層１１２と、導体回路１１４とを積層形成する（図９Ａ～図９Ｅ参照）
なお、上記（５）～（７）の工程を繰り返し行う場合、層間樹脂絶縁層を形成する際には、導体回路１１４に到達する開口部１１６を形成する。即ち、開口部１１６の底面に導体回路１１４が露出するように、Ｓｎを含む金属層の除去を行う。
上記金属層の除去は、過マンガン酸水溶液等を用いて行えばよい。
（９）次に、再度、上記（５）及び上記（６）の工程を行い、最外層の層間樹脂絶縁層１１２ａと導体回路１１４ａとを形成する（図１０Ａ参照）。
（１０）次に、エッチング処理により支持板１０１を除去する。その際、支持板を構成する銅のエッチングは、シード層１０２を構成するクロム層１０２ａで止まる。
次いで、上述したシード層１０２の除去を行う（図１０Ｂ参照）。
例えば、支持板１０１の表面に、クロム層１０２ａ、銅層１０２ｂの順番でシード層１０２が形成されている場合には、まず、クロム層１０２ａ、次いで銅層１０２ｂの順番で、シード層１０２の除去を行う。この場合、クロム層は、クロム層をエッチングするが銅層をエッチングしないエッチング液を用いて除去し、次に、シード層を構成する銅層をエッチングするエッチング液で銅層を除去する。
（１１）次に、基板（層間樹脂絶縁層と導体回路との積層体）の両面にそれぞれソルダーレジスト層１２４ａ、１２４ｂを形成し、さらに半田バンプ１２７ａ、１２７ｂを形成し、多層プリント配線板１１０を完成する（図１０Ｃ～図１１Ｂ参照）。
具体的には、ロールコータ法等によりソルダーレジスト組成物１２４′を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、ソルダーレジスト層１２４ａ、１２４ｂを形成し、さらに、ソルダーレジスト層１２４ｂの開口部内に、保護層１３２、１３１を形成する。その後、ソルダーレジスト層の開口部分に半田バンプを形成する。
第二実施形態の多層プリント配線板及び多層プリント配線板の製造方法は、第一実施形態と同様な作用効果を有する。
また、第二実施形態の多層プリント配線板は、絶縁性基板を有さないため、多層プリント配線板の厚さを薄くするのに適している。
（その他の実施形態）
上述した実施形態では、導体回路の表面の一部に形成される金属層として、Ｓｎを含む金属層が採用されている。
しかしながら、本発明の実施形態の多層プリント配線板において、金属層の材質は、Ｓｎを含む金属層に限定されず、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層であればよい。
これらの金属は、Ｃｕよりも、カップリング剤との密着性に優れるからである。
ただし、これらのなかでは、Ｓｎを含む金属層が望ましい。
この理由は、既に説明したように、表面に水酸基を付着させやすく、カップリング剤との密着性に特に優れるからである。
また、上述した実施形態では、被膜を構成するカップリング剤として、シランカップリング剤が採用されている。
しかしながら、本発明の実施形態の多層プリント配線板において、カップリング剤は、シランカップリング剤に限定されず、例えば、アルミネート系カップリング剤、チタネート系カップリング剤、ジルコニウム系カップリング剤等であってもよい。
さらに、上記シランカップリング剤は、層間樹脂絶縁層の材質を考慮して選択すればよいが、例えば、上記層間樹脂絶縁層の材質として、エポキシ樹脂を含む樹脂組成物を用いる場合には、有機官能基として、アミノ基を有するシランカップリング剤を選択することが望ましい。この組合せでは、層間樹脂絶縁層とシランカップリング剤とが強固に結合しやすいからである。
上記層間樹脂絶縁層を熱硬化性樹脂を用いて形成する場合、上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
上記層間樹脂絶縁層を感光性樹脂を用いて形成する場合、上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
また、上記層間樹脂絶縁層の開口部をレーザ処理により形成する場合、上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。
第一実施形態の多層プリント配線板では、絶縁性基板の両面に形成される層間樹脂絶縁層の総数が同数であるが、絶縁性基板の両側で総数が異なっていてもよい。
また、上記金属層の形成方法としては、スパッタリングを用いても良い。
１０、１１０　多層プリント配線板
１１　絶縁性基板
１２、１１２、１１２ａ、１１２ｂ　層間樹脂絶縁層
１３、１０３　めっきレジスト
１４、１４ａ、１１４、１１４ａ　導体回路
１５、１１５　導体回路被覆層
１７、１１７　ビア導体
１９　スルーホール導体
２０　樹脂充填材層
２２、１２２　無電解銅めっき膜
２３、１２３　電解銅めっき膜
２４、１２４ａ、１２４ｂ　ソルダーレジスト層
２７、１２７ａ、１２７ｂ　半田バンプ
１０７　部品搭載用パッド

Claims (12)

  1. 第１層間樹脂絶縁層と、
    前記第１層間樹脂絶縁層上に形成されている第１導体回路と、
    前記第１層間樹脂絶縁層と前記第１導体回路との上に形成され、前記第１導体回路に到達する開口部を有する第２層間樹脂絶縁層と、
    前記第２層間樹脂絶縁層上に形成されている第２導体回路と、
    前記開口部内に形成され、前記第１導体回路と前記第２導体回路とを接続するビア導体と
    を備える多層プリント配線板であって、
    前記第１導体回路の表面に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層が形成され、
    前記金属層上に、カップリング剤からなる被膜が形成され、
    前記ビア導体の底部の少なくとも一部が、前記第１導体回路と直接接続されている
    ことを特徴とする多層プリント配線板。
  2. 前記ビア導体の底部の全体が、前記第１導体回路と直接接続されている請求項１に記載の多層プリント配線板。
  3. 前記第１導体回路は、前記第１層間樹脂絶縁層上に形成された無電解めっき膜と、前記無電解めっき膜上に形成された電解めっき膜とからなり、
    前記ビア導体は、前記開口部の内壁面及び前記開口部の底面を構成する前記第１導体回路の表面に形成された無電解めっき膜と、前記無電解めっき膜上に形成された電解めっき膜とからなる請求項１又は２に記載の多層プリント配線板。
  4. 前記第１導体回路を構成する電解めっき膜と、前記ビア導体を構成する無電解めっき膜とが、銅からなる請求項３に記載の多層プリント配線板。
  5. 前記金属層を構成する金属として、その酸化物の等電点が５以下の金属を含む請求項１～４のいずれかに記載の多層プリント配線板。
  6. 前記金属層は、Ｓｎを含む金属層である請求項１～５のいずれかに記載の多層プリント配線板。
  7. 前記第一導体回路の表面は、実質的に平坦である請求項１～６のいずれかに記載の多層プリント配線板。
  8. 第１層間樹脂絶縁層を形成する工程と、
    前記第１層間樹脂絶縁層上に第１導体回路を形成する工程と、
    前記第１導体回路の表面の少なくとも一部に、Ｓｎ、Ｎｉ、Ｚｎ、Ｃｏ、Ｔｉ、Ｐｄ、Ａｇ、Ｐｔ及びＡｕのうちの少なくとも１種の金属を含む金属層を形成する工程と、
    前記金属層上に、カップリング剤からなる被膜を形成する工程と、
    前記第１層間樹脂絶縁層と、前記第１導体回路との上に、第２層間樹脂絶縁層を形成する工程と、
    前記第２層間樹脂絶縁層を貫通する開口部を形成する工程と、
    前記開口部から露出する前記金属層を除去する工程と、
    前記第２層間樹脂絶縁層上に第２導体回路を形成する工程と、
    前記開口部に、前記第１導体回路と前記第２導体回路とを接続するビア導体を形成する工程とを備える
    ことを特徴とする多層プリント配線板の製造方法。
  9. 前記開口部から露出する前記金属層を、過マンガン酸水溶液を用いて除去する請求項８に記載の多層プリント配線板の製造方法。
  10. 前記開口部を形成することにより生じる樹脂残渣の除去と、前記開口部の下に位置する前記金属層の除去とを、同時に行う請求項８又は９に記載の多層プリント配線板の製造方法。
  11. 前記金属層を形成する工程において、前記第１導体回路の露出している面全体にＳｎめっきにより前記金属層を形成する請求項８～１０のいずれかに記載の多層プリント配線板の製造方法。
  12. 前記第２導体回路を形成する工程と前記ビア導体を形成する工程とを同時に行う請求項８～１１のいずれかに記載の多層プリント配線板の製造方法。
PCT/JP2009/062818 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法 WO2010038531A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09817568A EP2200413A4 (en) 2008-09-30 2009-07-15 MULTI-LAYER PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING MULTI-LAYER PRINTED CIRCUIT BOARD
JP2009533604A JP5033192B2 (ja) 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法
CN2009800001904A CN101790903B (zh) 2008-09-30 2009-07-15 多层印刷线路板以及多层印刷线路板的制造方法
KR1020097018942A KR101111932B1 (ko) 2008-09-30 2009-07-15 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10145908P 2008-09-30 2008-09-30
US61/101,459 2008-09-30

Publications (1)

Publication Number Publication Date
WO2010038531A1 true WO2010038531A1 (ja) 2010-04-08

Family

ID=42073308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062818 WO2010038531A1 (ja) 2008-09-30 2009-07-15 多層プリント配線板、及び、多層プリント配線板の製造方法

Country Status (7)

Country Link
US (2) US8633400B2 (ja)
EP (1) EP2200413A4 (ja)
JP (1) JP5033192B2 (ja)
KR (1) KR101111932B1 (ja)
CN (2) CN101790903B (ja)
TW (1) TWI394508B (ja)
WO (1) WO2010038531A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228632A (ja) * 2010-03-29 2011-11-10 Ngk Spark Plug Co Ltd 多層配線基板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012212818A (ja) * 2011-03-31 2012-11-01 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014067941A (ja) * 2012-09-27 2014-04-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951674B2 (ja) * 2008-09-30 2012-06-13 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
KR101051491B1 (ko) * 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
TW201118059A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Manufacturing process for high precision ceramic substrate
TW201118940A (en) * 2009-11-20 2011-06-01 Holy Stone Entpr Co Ltd Ceramic substrate manufacturing method
KR20120097413A (ko) * 2009-12-30 2012-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 패턴화된 기재를 제공하기 위해 마스크를 사용하는 방법
EP2603064A1 (en) * 2011-12-08 2013-06-12 Atotech Deutschland GmbH Multilayer printed circuit board manufacture
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
US9520222B2 (en) * 2012-09-28 2016-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
CN103384448A (zh) * 2013-06-27 2013-11-06 清华大学 印刷电路板及表面处理方法
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9418951B2 (en) * 2014-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JP6819608B2 (ja) * 2015-11-30 2021-01-27 凸版印刷株式会社 多層プリント配線基板及びその製造方法
CN109643837B (zh) * 2016-11-29 2021-09-10 株式会社村田制作所 磁场耦合元件、天线装置以及电子设备
KR102618832B1 (ko) * 2022-11-25 2023-12-29 주식회사 호진플라텍 구리-주석 합금층의 형성방법
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0219994B2 (ja) * 1982-08-03 1990-05-07 Nippon Denkai Kk
JPH033298A (ja) * 1989-05-31 1991-01-09 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH07202419A (ja) * 1993-12-28 1995-08-04 Ibiden Co Ltd プリント配線板の製造方法
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570394B2 (ja) 1988-07-08 1997-01-08 富士電機株式会社 缶商品自動販売機の商品加熱装置
WO1999044403A1 (fr) * 1998-02-26 1999-09-02 Ibiden Co., Ltd. Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000340948A (ja) 1999-06-01 2000-12-08 Mec Kk 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP4016078B2 (ja) * 2000-01-18 2007-12-05 株式会社東亜電化 プリント配線板の製造方法および多層プリント配線板
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
TW584596B (en) * 2001-12-10 2004-04-21 Mitsui Chemicals Inc Method for manufacturing a polyimide and metal compound sheet
JP3807312B2 (ja) 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board
EP1729552A3 (en) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007107080A (ja) * 2005-10-17 2007-04-26 Hitachi Chem Co Ltd 銅の表面処理方法及び銅表面
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
DE102007045794A1 (de) * 2006-09-27 2008-04-17 MEC Co., Ltd., Amagasaki Haftvermittler für Harz und Verfahren zur Erzeugung eines Laminates, umfassend den Haftvermittler
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
JP4951674B2 (ja) 2008-09-30 2012-06-13 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0219994B2 (ja) * 1982-08-03 1990-05-07 Nippon Denkai Kk
JPH033298A (ja) * 1989-05-31 1991-01-09 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH07202419A (ja) * 1993-12-28 1995-08-04 Ibiden Co Ltd プリント配線板の製造方法
JP2001144446A (ja) * 1999-04-06 2001-05-25 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2200413A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228632A (ja) * 2010-03-29 2011-11-10 Ngk Spark Plug Co Ltd 多層配線基板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012212818A (ja) * 2011-03-31 2012-11-01 Tdk Corp 電子部品内蔵基板及びその製造方法
US8779299B2 (en) 2011-03-31 2014-07-15 Tdk Corporation Electronic component-embeded board and method for manufacturing the same
JP2014067941A (ja) * 2012-09-27 2014-04-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
CN101790903A (zh) 2010-07-28
CN102573268A (zh) 2012-07-11
TW201021659A (en) 2010-06-01
CN101790903B (zh) 2012-04-11
US9038266B2 (en) 2015-05-26
EP2200413A1 (en) 2010-06-23
US20100126758A1 (en) 2010-05-27
JP5033192B2 (ja) 2012-09-26
US8633400B2 (en) 2014-01-21
KR20100061408A (ko) 2010-06-07
JPWO2010038531A1 (ja) 2012-03-01
EP2200413A4 (en) 2011-12-14
CN102573268B (zh) 2015-03-11
KR101111932B1 (ko) 2012-03-14
US20120082779A1 (en) 2012-04-05
TWI394508B (zh) 2013-04-21

Similar Documents

Publication Publication Date Title
JP5033192B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5351299B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
US8901431B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2011002022A1 (ja) プリント配線板、及び、プリント配線板の製造方法
JP5216079B2 (ja) 多層プリント配線板の製造方法
JP4703067B2 (ja) Ｉｃチップ実装用基板の製造方法
JP2001217543A (ja) 多層回路基板
JP2001217549A (ja) 多層回路基板
JP4605955B2 (ja) Ｉｃチップ実装用基板
JP4627942B2 (ja) Ｉｃチップ実装用基板の製造方法
JP2001217544A (ja) 多層回路基板
JPH11243279A (ja) フィルドビア構造を有する多層プリント配線板
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2000183495A (ja) 導体回路の形成方法およびプリント配線板の製造方法
JP4875776B2 (ja) フィルビア構造を有する多層プリント配線板の製造方法
JP2009038390A (ja) 多層プリント配線板の製造方法
JP2001094264A (ja) 多層プリント配線板およびその製造方法
JP2003069228A (ja) 樹脂充填用マスクおよび多層プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980000190.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009533604

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020097018942

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2009817568

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817568

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE