JP6819608B2 - 多層プリント配線基板及びその製造方法 - Google Patents
多層プリント配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP6819608B2 JP6819608B2 JP2017553741A JP2017553741A JP6819608B2 JP 6819608 B2 JP6819608 B2 JP 6819608B2 JP 2017553741 A JP2017553741 A JP 2017553741A JP 2017553741 A JP2017553741 A JP 2017553741A JP 6819608 B2 JP6819608 B2 JP 6819608B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- forming
- primer
- copper plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 205
- 229910052802 copper Inorganic materials 0.000 claims description 184
- 239000010949 copper Substances 0.000 claims description 184
- 238000007747 plating Methods 0.000 claims description 163
- 238000000034 method Methods 0.000 claims description 63
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 56
- 229910000077 silane Inorganic materials 0.000 claims description 56
- 230000008878 coupling Effects 0.000 claims description 54
- 238000010168 coupling process Methods 0.000 claims description 54
- 238000005859 coupling reaction Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 34
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 27
- 238000010030 laminating Methods 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 229920006122 polyamide resin Polymers 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 4
- 239000010410 layer Substances 0.000 description 612
- 239000011347 resin Substances 0.000 description 94
- 229920005989 resin Polymers 0.000 description 94
- 238000005530 etching Methods 0.000 description 42
- 239000011889 copper foil Substances 0.000 description 21
- 239000000654 additive Substances 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 238000007772 electroless plating Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000006087 Silane Coupling Agent Substances 0.000 description 5
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この高密度なプリント配線基板を製造する方法として、ビルドアップ法を用いた多層ビルドアップ配線基板が知られている。この方法は、絶縁基板上に配線層を形成したコア層(コア基板)の上に絶縁層を形成し、さらにその上に配線層を形成し、さらに絶縁層を形成するという工程を繰り返すことにより、多層ビルドアップ配線基板を形成するものである。
本発明は、このような事情を考慮してなされたもので、セミアディティブ工法を使用しても、配線層における高周波信号の伝送遅延を抑止することが可能であり、且つ線幅値が設計通りの配線層を備えた多層プリント配線基板及びその製造方法を提供することを課題とする。
ここで、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。他にも、図面を簡潔にするために、周知の構造が略図で示されている。また、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。また、以下に示す各実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、及び構造等が下記のものに特定するものでない。また、本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
(プリント配線基板101の製造工程)
以下、図1を参照しつつ、本発明の第一の実施形態に係るプリント配線基板(多層プリント配線基板)101の製造工程を説明する。
本実施形態のプリント配線基板101は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。
まず、図1(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層(第一絶縁層)3を形成する。本実施形態では、この工程を第一工程とする。
次に、図1(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成し、プライマー層4の上に銅層5を形成する。本実施形態では、この工程を第二工程とする。
なお、このプライマー層4は、第一絶縁樹脂層3と銅層5との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。また、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。また、銅層5の厚さは、3μm以下であることが望ましい。
このレーザ光照射には、例えば、炭酸ガスレーザ、YAGレーザ、エキシマーレーザ等、各種のレーザを使用することができる。レーザ光照射によりビアホール6を形成した時、ビアホール6の底面やその側壁面(内側面)には、スミア7が残っている。ここで、スミア7とは、レーザ光照射によって生じた絶縁樹脂の残渣のことである。なお、図1(c)は、ビアホール6の底面である第一配線層2の表面上にスミア7が残った状態を例示している。
本実施形態であれば、このデスミア処理を行っても、第一絶縁樹脂層3の表面は少なくとも銅層5で覆われているので粗化されない。
次に、図1(e)に示すように、銅層5を除去してプライマー層4の表面を露出させる。本実施形態では、この工程を第五工程とする。銅層5の除去には、銅のエッチング液を使用したエッチング除去が好適に使用できる。銅のエッチング液としては、塩化鉄系のエッチング液をはじめ、硫酸:過酸化水素系など各種のエッチング液を使用可能である。
次に、図1(g)に示すように、後述する第二配線層12を形成しない部分(領域)である非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第七工程とする。レジストパターン10の形成方法としては、通常のフォトリソグラフィ法を使用すれば良い。例えば、レジストパターン10を形成する感光性レジスト材料として、ネガ型のドライフィルムを使用することができる。このドライフィルムをラミネートした後、所望のパターンを備えたフォトマスクを、露光装置を用いて露光し現像することにより、レジストパターン10を得ることができる。
次に、図1(i)に示すように、レジストパターン10を除去し、レジストパターン10で覆われていた無電解銅めっき層9の表面を露出させる。本実施形態では、この工程を第九工程とする。レジストパターン10の除去は、使用するレジスト材料に合わせたレジスト剥離液を使用したレジスト剥離浴に、レジストパターン10が形成された基板を一定時間浸漬した後、当該基板に付着したレジスト剥離液を水洗除去し、当該基板を乾燥することによって実施可能である。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面に形成された凹凸の凹部に入り込んだ銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、無電解銅めっき層9をエッチング除去する際、配線パターン(第二配線層12)のサイドエッチング量を少なく抑えることができる。そのため、配線(第二配線層12)の線幅が細くならない。
次に、図1(l)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層(第二絶縁層)15を形成する。本実施形態では、この工程を第十二工程とする。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。第二絶縁樹脂層15を形成する方法としては、特に限定する必要はなく、例えば、ロールコータやダイコータなどを好適に使用することができる。
こうして、本実施形態に係るプリント配線基板101を製造する。
以下、上述の製造工程を経て製造したプリント配線基板101の全体構成について、図1(l)を参照しつつ、簡単に説明する。
図1(l)に示すように、プリント配線基板101は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。
なお、図1(l)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
上述の製造工程であれば、第二配線層12の全面を粗化することがなく、平坦な面を持つ配線(第二配線層12)を形成することができる。このため、高周波信号に対する伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述の製造工程であれば、無電解銅めっき層9の下面は粗化されていないので、当該下面が粗化されている場合と比較して、無電解銅めっき層9のエッチング除去が短時間で終了する。このため、第二配線層12のサイドエッチング量を低減でき、設計通りの線幅値を有するプリント配線基板を提供することができる。
また、上述のように、配線層の下面に接する樹脂層は、粗化されておらず、平滑な面である。このため、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
(プリント配線基板102の製造工程)
以下、図2を参照しつつ、本発明の第二の実施形態に係るプリント配線基板102の製造工程を説明する。
本実施形態のプリント配線基板102は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第一の実施形態では、第二配線層12の露出面に、錫めっき層13とシランカップリング層14の2層を形成しているのに対し、第二の実施形態では、当該面に、シランカップリング層14のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板102の製造工程について、具体的に説明する。なお、処理方法などについては、第一の実施形態と同等である。
次に、図2(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成し、プライマー層4の上に銅層5を形成する。本実施形態では、この工程を第二工程とする。
この銅層5は、例えば、銅箔を圧着して形成したものであっても良いし、無電解めっきで形成した無電解銅めっき層であっても良いし、スパッタや真空蒸着で成膜した銅薄膜層であっても良い。このように、プライマー層4と銅層5をこの順に第一絶縁樹脂層3の上に形成せずとも、プライマー層4を形成した銅層5を、そのプライマー層4が形成された面を第一絶縁樹脂層3側に向けて、第一絶縁樹脂層3の上に圧着しても良い。
なお、このプライマー層4は、第一絶縁樹脂層3と銅層(銅箔)5との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。また、銅層5の厚さは、3μm以下であることが望ましい。
次に、図2(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。本実施形態であれば、このデスミア処理を行っても、第一絶縁樹脂層3の表面は少なくとも銅層(銅箔)5で覆われているので粗化されない。
次に、図2(f)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成する。本実施形態では、この工程を第六工程とする。
次に、図2(g)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第七工程とする。
次に、図2(h)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第八工程とする。
次に、図2(j)に示すように、表面が露出した部分、つまり、レジストパターン10が形成されていた領域の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。本実施形態では、この工程を第十工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図2(l)に示すように、シランカップリング層14を備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十二工程とする。この時、第二配線層12の上面及び側面にはシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
こうして、本実施形態に係るプリント配線基板102を製造する。
以下、上述の製造工程を経て製造したプリント配線基板102の全体構成について、簡単に説明する。
図2(l)に示すように、プリント配線基板102は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、シランカップリング層14が形成されている。
なお、図2(l)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層であるシランカップリング層14を形成することによって、図2(a)の状態が形成され、図2(b)〜(l)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、本実施形態であれば、シランカップリング層14で第二配線層12と第二絶縁樹脂層15との密着性を確保している。そのため、第一の実施形態では必要であった錫めっき層13の形成工程が不要となる。この形成工程を削減することで製造工程数が少なくなり、低コストで多層ビルドアップ配線基板を製造できる。
(プリント配線基板103の製造工程)
以下、図3を参照しつつ、本発明の第三の実施形態に係るプリント配線基板103の製造工程を説明する。
本実施形態のプリント配線基板103は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第一の実施形態では、第一絶縁樹脂層3の上に、プライマー層4と銅層5の二層を形成しているのに対し、第三の実施形態ではプライマー層4のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板103の製造工程について、具体的に説明する。なお、処理方法などについては、第一の実施形態と同等である。
次に、図3(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成する。本実施形態では、この工程を第二工程とする。
なお、このプライマー層4は、第一絶縁樹脂層3と無電解銅めっき層9との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。
次に、図3(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。なお、このデスミア処理により、プライマー層4は0.5〜2μmエッチングされて薄くなるが、その表面は粗化されず、無電解銅めっき層9の密着性を確保できる厚さは残っている。
次に、図3(f)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第六工程とする。
次に、図3(g)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第七工程とする。
次に、図3(h)に示すように、レジストパターン10をレジスト剥離液で除去する。本実施形態では、この工程を第八工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図3(k)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十一工程とする。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。第二絶縁樹脂層15を形成する方法としては、特に限定する必要はなく、例えば、ロールコータやダイコータなどを好適に使用することができる。
こうして、本実施形態に係るプリント配線基板103を製造する。
以下、上述の製造工程を経て製造したプリント配線基板103の全体構成について、簡単に説明する。
図3(k)に示すように、プリント配線基板103は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。
なお、図3(k)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
上述の製造工程であれば、第二配線層12の全面を粗化することがなく、平坦な面を持つ配線(第二配線層12)を形成することができる。このため、高周波信号に対する伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述の製造工程であれば、無電解銅めっき層9の下面は粗化されていないので、当該下面が粗化されている場合と比較して、無電解銅めっき層9のエッチング除去が短時間で終了する。このため、第二配線層12のサイドエッチング量を低減でき、設計通りの線幅値を有するプリント配線基板を提供することができる。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、本実施形態であれば、デスミア処理によって粗化されないプライマー層4を用いているので、第一の実施形態で用いていたデスミア処理による粗化を防ぐための銅層(銅箔)5を形成する工程が不要となる。そのため、銅層5を除去する工程も不要となる。これらの二工程を削減することで製造工程数が少なくなり、低コストで多層ビルドアップ配線基板を製造できる。
(プリント配線基板104の製造工程)
以下、図4を参照しつつ、本発明の第四の実施形態に係るプリント配線基板104の製造工程を説明する。
本実施形態のプリント配線基板104は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第三の実施形態では、第二配線層12の露出面に、錫めっき層13とシランカップリング層14の2層を形成しているのに対し、第四の実施形態では、シランカップリング層14のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板104の製造工程について、具体的に説明する。なお、処理方法などについては、第三の実施形態と同等である。
次に、図4(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成する。本実施形態では、この工程を第二工程とする。
なお、このプライマー層4は、第一絶縁樹脂層3と無電解銅めっき層9との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料が挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。
次に、図4(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。なお、このデスミア処理により、プライマー層4は0.5〜2μmエッチングされて薄くなるが、その表面は粗化されず、無電解銅めっき層9の密着性を確保できる厚さは残っている。
次に、図4(f)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第六工程とする。
次に、図4(g)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第七工程とする。
次に、図4(h)に示すように、レジストパターン10をレジスト剥離液で除去する。本実施形態では、この工程を第八工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図4(k)に示すように、シランカップリング層14を備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十一工程とする。この時、第二配線層12の上面及び側面にはシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
こうして、本実施形態に係るプリント配線基板104を製造する。
以下、上述の製造工程を経て製造したプリント配線基板104の全体構成について、簡単に説明する。
図4(k)に示すように、プリント配線基板101は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、シランカップリング層14が形成されている。
なお、図4(k)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層であるシランカップリング層14を形成することによって、図4(a)の状態が形成され、図4(b)〜(k)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、配線層の下面に接する樹脂層が粗化されておらず、平滑な面であることから、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
また、本実施形態であれば、シランカップリング層14のみで第二配線層12と第二絶縁樹脂層15との密着性を確保している。そのため、第三の実施形態では必要であった錫めっき層13の形成工程が不要となる。この形成工程を削減することで製造工程が短くなり、低コストで多層ビルドアップ配線基板を製造できる。
上述のように、各実施形態に係るプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104によれば、第二配線層12の上面及び側面のみならず、第二配線層12の下面も凹凸がなく平坦となる。このため、第二配線層12における高周波信号の伝送遅延を抑止したプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104を提供することができる。
つまり、各実施形態に係るプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104によれば、高周波信号に対する信号遅延の問題を解決すると共に、シード層(パターン電解銅めっきの下地導電層となる無電解銅めっき層)のエッチング時間を短縮し、配線層形成工程でパターン電解銅めっきによる配線層の幅が細くならない。
上述の各実施形態の変形例について、図5を参照しつつ、簡単に説明する。
図5は、本発明の各実施形態に係るプリント配線基板101〜104の変形例の構成を示す概略断面図である。上述の各実施形態に係るプリント配線基板101〜104は、第二配線層12を一層のみ備えているが、本発明は、これに限定されるものではない。例えば、図5(a)及び(b)に示すように、第二配線層12を複数層備えていてもよい。つまり、上述の各実施形態の変形例の一態様に係るプリント配線基板105a、105bは、絶縁基板1の上に配線層と絶縁層とを交互に積層しており、積層された絶縁層のうち少なくとも1つの絶縁層の上には、プライマー層4が形成されており、そのプライマー層4のうち少なくとも1つのプライマー層4の上には配線層が形成されている。そして、プライマー層4の上に形成された配線層の下面の少なくとも一部は、プライマー層4に接している。さらに、図5(a)に示したプリント配線基板105aでは、その配線層の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。また、図5(b)に示したプリント配線基板105bでは、その配線層の上面及び側面には、シランカップリング層14のみが形成されている。換言すると、図5(a)に示したプリント配線基板105aは、例えば、図1(a)の状態が形成され、図1(b)〜(l)を繰り返すことによって形成された多層ビルドアップ配線基板である。また、図5(b)に示したプリント配線基板105bは、例えば、図2(a)の状態が形成され、図2(b)〜(l)を繰り返すことによって形成された多層ビルドアップ配線基板である。
<第一の実施例>
以下、本発明の第一の実施例について説明する。
まず、図1(a)に示すように、絶縁基板1の上に第一配線層2を形成した後、その第一配線層2を覆うように第一絶縁樹脂層3を形成した。この構成は、FR−4のガラスエポキシ片面板(銅箔の厚さ:12μm)が有する銅箔をパターニングして形成した第一配線層2を備えたコア基材を作成し、その第一配線層2の上に第一絶縁樹脂層3を塗布・乾燥することによって得た。なお、銅箔のパターニングには、通常のプリント配線基板の製造工程を使用した。また、第一絶縁樹脂層3の材料には、層間絶縁フィルムABF−GX13(厚さ25μm、味の素ファインテクノ(株)製)を使用し、その材料をラミネートすることによって第一絶縁樹脂層3を形成した。
次に、図1(c)に示すように、レーザ光照射により、銅箔5とプライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成した。この工程には、プリント配線基板用CO2レーザードリルSLR−400T(住友重機械工業(株)製)を使用し、直径100μmのビアホール6を形成した。このとき、ビアホール6の底面(第一配線層2の露出面)には、レーザ光照射によって生じたスミア7が残っていた。
次に、図1(e)に示すように、銅箔5を除去してプライマー層4の表面を露出させた。銅箔5の除去は、硫酸・過水系のエッチング液を使用した銅のエッチング装置を用いて実施した。
次に、図1(f)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成した。
次に、図1(h)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成した。電解銅めっきは、通常のプリント配線基板の製造工程で使用されている硫酸銅電解めっき装置を用いて実施した。また、電解銅めっき層11の厚さは、12±2μmとした。
次に、図1(j)に示すように、表面が露出した部分の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成した。この無電解銅めっき層9のエッチング除去には、過硫酸アンモニウム系のエッチング液を使用した。
こうして、10±2μmのライン&スペースの微細配線を容易に形成することができた。
次に、図1(l)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成した。第二絶縁樹脂層15の材料には、層間絶縁フィルムABF−GX13(厚さ25μm、味の素ファインテクノ(株)製)を使用し、その材料をラミネートすることによって第二絶縁樹脂層15を形成した。
以上により製造した多層ビルドアップ配線基板は、第二絶縁樹脂層15と、第二配線層12及び第一配線層2との密着性が良好であり、また高速信号伝送及び配線層の線幅の微細化に対応したものであった。
次に、本発明の第二の実施例について説明する。
第一の実施例では、図1(k)に示したように、第二配線層12の上面及び側面に錫めっき層13とシランカップリング層14とをこの順に形成したが、第二の実施例では、シランカップリング層14のみを第二配線層12の上面及び側面に形成した。この点以外は、第一の実施例と同様にした。
次に、本発明の第三の実施例について説明する。
第一の実施例では、図1(b)に示したように、第一絶縁樹脂層3の上にプライマー層4を形成し、そのプライマー層4の上に銅層5を形成したが、第三の実施例では、プライマー層4のみを第一絶縁樹脂層3の上に形成した。この点以外は、第一の実施例と同様にした。
次に、本発明の第四の実施例について説明する。
第三の実施例では、図3(j)に示したように、第二配線層12の上面及び側面に錫めっき層13とシランカップリング層14とをこの順に形成したが、第四の実施例では、シランカップリング層14のみを第二配線層12の上面及び側面に形成した。この点以外は、第三の実施例と同様にした。
以下、上述の技術的特徴を備えないプリント配線基板及びその製造方法を、本実施形態に係るプリント配線基板及びその製造方法の参考例として、簡単に説明する。
以下、図6を参照しつつ、セミアディティブ工法を使用して製造した従来のプリント配線基板及びその製造方法について説明する。
まず、図6(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層3を形成する。
次に、図6(b)に示すように、レーザ光照射により、第一絶縁樹脂層3を貫通して第一配線層2の表面を露出させるビアホール6を形成する。このとき、ビアホール6の底面やその側壁面(内側面)には、スミア7が残っている。
次に、図6(d)に示すように、ビアホール6の底面及びその側壁面並びに粗化表面8を覆う無電解銅めっき層9を無電解めっきで形成する。この時、粗化表面8の凹凸によるアンカー効果で、無電解銅めっき層9の密着性が確保される。
次に、図6(f)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。
次に、図6(g)に示すように、レジストパターン10をレジスト剥離液で除去する。
次に、図6(h)に示すように、表面が露出した部分の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。
次に、図6(j)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
また、無電解銅めっき層9をエッチングにより除去する際、第一絶縁樹脂層3の表面が粗化されているため、その粗化表面8に形成された凹凸の凹部に入り込んだ銅を確実に除去するためにエッチング時間を長くしなければならず、その分、配線は細くなり、非配線部は広くなる。このため、上記方法では、微細なライン&スペースを形成するには不利である。
しかしながら、上記技術では、セミアディティブ工法を使用しているため、無電解銅めっき層をエッチングする際、無電解銅めっき層の下地表面が粗化されてしまう。このために、粗化表面に形成された凹凸の凹部に入り込んだ銅をエッチング除去するためにオーバーエッチングをしなければならない。そのため、配線を形成する銅箔もエッチングされ、配線パターンが細ってしまうことから、微細配線の形成には適していない。
しかしながら、従来のセミアディティブ工法を使用するため、上述の特許文献1と同じ理由で配線パターンが細ってしまうことがあり、微細配線の形成には適していない。
2…第一配線層
3…第一絶縁樹脂層
4…プライマー層
5…銅層(銅箔)
6…ビアホール
7…スミア
8…粗化された第一絶縁樹脂層の表面(粗化表面)
9…無電解銅めっき層
10…レジストパターン
11…電解銅めっき層
12…第二配線層
13…錫めっき層
14…シランカップリング層
15…第二絶縁樹脂層
101〜104…プリント配線基板
105a、105b…プリント配線基板
Claims (17)
- 絶縁基板の上に第一配線層と第一絶縁層とをこの順に積層したコア基材と、前記コア基材の上に第二配線層と第二絶縁層とをこの順に積層したビルドアップ層と、を有する多層プリント配線基板であって、
前記第二配線層と、前記第一絶縁層との間にはプライマー層が形成されており、
前記第二配線層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二絶縁層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二配線層の上面及び側面には、錫めっき層とシランカップリング層とがこの順に形成されていることを特徴とする多層プリント配線基板。 - 絶縁基板の上に第一配線層と第一絶縁層とをこの順に積層したコア基材と、前記コア基材の上に第二配線層と第二絶縁層とをこの順に積層したビルドアップ層と、を有する多層プリント配線基板であって、
前記第二配線層と、前記第一絶縁層との間にはプライマー層が形成されており、
前記第二配線層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二絶縁層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二配線層の上面及び側面には、シランカップリング層が形成されていることを特徴とする多層プリント配線基板。 - 前記プライマー層は、エポキシ樹脂を含有し、
前記第二絶縁層は、エポキシ樹脂を含有することを特徴とする請求項1または請求項2に記載の多層プリント配線基板。 - 前記プライマー層は、エポキシ樹脂を含有し、
前記第二絶縁層は、ラミネートにより形成可能であることを特徴とする請求項1または請求項2に記載の多層プリント配線基板。 - 前記プライマー層は、ポリイミド樹脂またはポリアミド樹脂を含有し、
前記第二絶縁層は、エポキシ樹脂を含有することを特徴とする請求項1または請求項2に記載の多層プリント配線基板。 - 前記プライマー層は、ポリイミド樹脂またはポリアミド樹脂を含有し、
前記第二絶縁層は、ラミネートにより形成可能であることを特徴とする請求項1または請求項2に記載の多層プリント配線基板。 - 前記第二配線層の前記下面は、前記プライマー層に接しており、且つ前記第一配線層に接していることを特徴とする請求項1から請求項6の少なくとも1項に記載の多層プリント配線基板。
- 前記第二配線層は、前記プライマー層に接する無電解銅めっき層と、前記無電解銅めっき層上に形成された電解銅めっき層とを備えることを特徴とする請求項1から請求項7の少なくとも1項に記載の多層プリント配線基板。
- 絶縁基板の上に配線層と絶縁層とを交互に積層してなる多層プリント配線基板において、
前記絶縁層のうち少なくとも1つの第一絶縁層の上には、プライマー層が形成されており、
前記プライマー層のうち少なくとも1つの前記プライマー層の上には、前記配線層が形成されており、
前記配線層のうち少なくとも1つの前記配線層の上には、第二絶縁層が形成されており、
前記プライマー層の上に形成された前記配線層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二絶縁層の下面の少なくとも一部は、前記プライマー層に接しており、
前記下面が前記プライマー層に接する前記配線層の上面及び側面には、錫めっき層とシランカップリング層とがこの順に形成されていることを特徴とする多層プリント配線基板。 - 絶縁基板の上に配線層と絶縁層とを交互に積層してなる多層プリント配線基板において、
前記絶縁層のうち少なくとも1つの第一絶縁層の上には、プライマー層が形成されており、
前記プライマー層のうち少なくとも1つの前記プライマー層の上には、前記配線層が形成されており、
前記配線層のうち少なくとも1つの前記配線層の上には、第二絶縁層が形成されており、
前記プライマー層の上に形成された前記配線層の下面の少なくとも一部は、前記プライマー層に接しており、
前記第二絶縁層の下面の少なくとも一部は、前記プライマー層に接しており、
前記下面が前記プライマー層に接する前記配線層の上面及び側面には、シランカップリング層が形成されていることを特徴とする多層プリント配線基板。 - 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
前記第一絶縁層の上に、銅層との密着力を増加させるプライマー層と、銅層とをこの順に形成する第二工程と、
前記銅層と前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
前記第四工程の後に、前記銅層を除去し、前記プライマー層の表面を露出させる第五工程と、
前記第五工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第六工程と、
前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第七工程と、
前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第八工程と、
前記第八工程の後に、前記レジストパターンを剥離する第九工程と、
前記第九工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第十工程と、
前記第二配線層の表面に錫めっき層を形成後、前記錫めっき層の表面にシランカップリング層を形成する第十一工程と、
前記錫めっき層及び前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆い、かつ前記プライマー層の露出した部分に接するように第二絶縁層を形成する第十二工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。 - 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
前記第一絶縁層の上に、銅層との密着力を増加させるプライマー層と、銅層とをこの順に形成する第二工程と、
前記銅層と前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
前記第四工程の後に、前記銅層を除去し、前記プライマー層の表面を露出させる第五工程と、
前記第五工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第六工程と、
前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第七工程と、
前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第八工程と、
前記第八工程の後に、前記レジストパターンを剥離する第九工程と、
前記第九工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第十工程と、
前記第二配線層の表面にシランカップリング層を形成する第十一工程と、
前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆い、かつ前記プライマー層の露出した部分に接するように第二絶縁層を形成する第十二工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。 - 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
前記第一絶縁層の上に、無電解銅めっき層との密着力を増加させるプライマー層を形成する第二工程と、
前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
前記第四工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第五工程と、
前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第六工程と、
前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第七工程と、
前記第七工程の後に、前記レジストパターンを剥離する第八工程と、
前記第八工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第九工程と、
前記第二配線層の表面に錫めっき層を形成後、前記錫めっき層の表面にシランカップリング層を形成する第十工程と、
前記錫めっき層及び前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆い、かつ前記プライマー層の露出した部分に接するように第二絶縁層を形成する第十一工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。 - 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
前記第一絶縁層の上に、無電解銅めっき層との密着力を増加させるプライマー層を形成する第二工程と、
前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
前記第四工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第五工程と、
前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第六工程と、
前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第七工程と、
前記第七工程の後に、前記レジストパターンを剥離する第八工程と、
前記第八工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第九工程と、
前記第二配線層の表面にシランカップリング層を形成する第十工程と、
前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆い、かつ前記プライマー層の露出した部分に接するように第二絶縁層を形成する第十一工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。 - 前記第三工程が、レーザードリルを使用する工程であることを特徴とする請求項11から請求項14のいずれか1項に記載の多層プリント配線基板の製造方法。
- 前記プライマー層は、エポキシ樹脂を含有することを特徴とする請求項11から請求項15のいずれか1項に記載の多層プリント配線基板の製造方法。
- 前記プライマー層は、ポリイミド樹脂またはポリアミド樹脂を含有することを特徴とする請求項11から請求項15のいずれか1項に記載の多層プリント配線基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015233243 | 2015-11-30 | ||
JP2015233243 | 2015-11-30 | ||
PCT/JP2016/083375 WO2017094470A1 (ja) | 2015-11-30 | 2016-11-10 | 多層プリント配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017094470A1 JPWO2017094470A1 (ja) | 2018-09-13 |
JP6819608B2 true JP6819608B2 (ja) | 2021-01-27 |
Family
ID=58797137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017553741A Active JP6819608B2 (ja) | 2015-11-30 | 2016-11-10 | 多層プリント配線基板及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20180279486A1 (ja) |
EP (1) | EP3386282A4 (ja) |
JP (1) | JP6819608B2 (ja) |
CN (1) | CN108353510B (ja) |
WO (1) | WO2017094470A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7192423B2 (ja) * | 2018-11-16 | 2022-12-20 | 凸版印刷株式会社 | めっき厚判定方法、並びに多層配線基板の製造方法 |
US20220216104A1 (en) * | 2019-02-14 | 2022-07-07 | Lam Research Corporation | Gold through silicon mask plating |
KR102624298B1 (ko) * | 2020-03-25 | 2024-01-12 | 엘지이노텍 주식회사 | 열전소자 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3223814B2 (ja) * | 1996-10-25 | 2001-10-29 | 日立エーアイシー株式会社 | 多層プリント配線板の製造方法 |
JP4401912B2 (ja) * | 2003-10-17 | 2010-01-20 | 学校法人早稲田大学 | 半導体多層配線板の形成方法 |
JP4850525B2 (ja) * | 2006-01-31 | 2012-01-11 | 富士通株式会社 | 多層回路基板およびその製造方法 |
JP2009019266A (ja) * | 2007-06-15 | 2009-01-29 | Mec Kk | シランカップリング剤皮膜の形成方法 |
JP2009123986A (ja) | 2007-11-16 | 2009-06-04 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP5322531B2 (ja) * | 2008-05-27 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
EP2200413A4 (en) * | 2008-09-30 | 2011-12-14 | Ibiden Co Ltd | MULTI-LAYER PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING MULTI-LAYER PRINTED CIRCUIT BOARD |
JP2011049289A (ja) * | 2009-08-26 | 2011-03-10 | Kyocera Corp | 配線基板及びその製造方法 |
JP5512562B2 (ja) * | 2010-03-29 | 2014-06-04 | 日本特殊陶業株式会社 | 多層配線基板 |
JP5602584B2 (ja) * | 2010-10-28 | 2014-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
US9078343B2 (en) * | 2011-02-22 | 2015-07-07 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
JP2012216773A (ja) | 2011-03-29 | 2012-11-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
EP2645830B1 (en) | 2012-03-29 | 2014-10-08 | Atotech Deutschland GmbH | Method for manufacture of fine line circuitry |
CN104145537A (zh) * | 2012-03-29 | 2014-11-12 | 德国艾托特克公司 | 细线电路的制造方法 |
JP6009300B2 (ja) * | 2012-09-27 | 2016-10-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR20140086522A (ko) * | 2012-12-28 | 2014-07-08 | 삼성전기주식회사 | 접착력이 우수한 프라이머-코팅 동박, 이의 제조방법 |
CN103491732B (zh) * | 2013-10-08 | 2016-08-17 | 华进半导体封装先导技术研发中心有限公司 | 一种电路板增层结构的制造方法 |
JP2015222753A (ja) | 2014-05-22 | 2015-12-10 | イビデン株式会社 | プリント配線板及びその製造方法 |
-
2016
- 2016-11-10 CN CN201680066089.9A patent/CN108353510B/zh active Active
- 2016-11-10 JP JP2017553741A patent/JP6819608B2/ja active Active
- 2016-11-10 WO PCT/JP2016/083375 patent/WO2017094470A1/ja active Application Filing
- 2016-11-10 EP EP16870410.4A patent/EP3386282A4/en active Pending
-
2018
- 2018-05-23 US US15/987,182 patent/US20180279486A1/en not_active Abandoned
-
2020
- 2020-07-08 US US16/923,373 patent/US11690178B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3386282A4 (en) | 2019-07-17 |
US11690178B2 (en) | 2023-06-27 |
US20200337156A1 (en) | 2020-10-22 |
JPWO2017094470A1 (ja) | 2018-09-13 |
CN108353510B (zh) | 2021-11-02 |
US20180279486A1 (en) | 2018-09-27 |
EP3386282A1 (en) | 2018-10-10 |
WO2017094470A1 (ja) | 2017-06-08 |
CN108353510A (zh) | 2018-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4520392B2 (ja) | プリント基板の製造方法 | |
JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
JP4855186B2 (ja) | 両面フレキシブルプリント配線板の製造方法 | |
KR20030063140A (ko) | 프린트 기판과 그 제조 방법 | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP5066427B2 (ja) | プリント配線板の製造方法 | |
JP2009283671A (ja) | プリント配線板の製造方法 | |
KR101095380B1 (ko) | 미세 피치의 인쇄회로기판 제조 방법 | |
JP4730222B2 (ja) | 配線基板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP3500977B2 (ja) | 両面回路板の製造方法 | |
JP5407161B2 (ja) | 多層回路基板の製造方法 | |
JP5369950B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
JP2005236194A (ja) | プリント配線板の製造方法 | |
JP6511818B2 (ja) | プリント配線板の製造方法 | |
JP2015222805A (ja) | 印刷配線板およびその製造方法 | |
JP6303364B2 (ja) | コア基板の貫通孔形成方法 | |
JP7154147B2 (ja) | 印刷配線板の製造方法 | |
JP3747897B2 (ja) | 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置 | |
KR101154700B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP3763666B2 (ja) | プリント配線板の製造方法 | |
JP2647007B2 (ja) | 印刷配線板の製造方法 | |
JP2009283668A (ja) | プリント配線板の製造方法 | |
KR20230152433A (ko) | 미세패턴의 회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6819608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |