JP2009123986A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP2009123986A
JP2009123986A JP2007297531A JP2007297531A JP2009123986A JP 2009123986 A JP2009123986 A JP 2009123986A JP 2007297531 A JP2007297531 A JP 2007297531A JP 2007297531 A JP2007297531 A JP 2007297531A JP 2009123986 A JP2009123986 A JP 2009123986A
Authority
JP
Japan
Prior art keywords
copper foil
insulating resin
circuit board
resin layer
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007297531A
Other languages
English (en)
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007297531A priority Critical patent/JP2009123986A/ja
Publication of JP2009123986A publication Critical patent/JP2009123986A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】多層回路基板において、絶縁樹脂層表面をより平滑にできると共に、良好にレーザビア形成法を適用できる技術を提供する。
【解決手段】支持基板上に絶縁樹脂層と配線層とを有する多層回路基板の製造方法において、密着剤を用いて銅箔を絶縁樹脂層に密着させ、銅箔の自由表面を、複素環を含む化合物で処理し、レーザにより、銅箔を貫通し絶縁樹脂層内に至るビアホールを形成する。
【選択図】図3

Description

本発明は、支持基板上に絶縁樹脂層と配線層とを持つ多層回路基板において、レーザを使用してビアホールを形成する工程を含む多層回路基板に関する。
近年、プリント配線板の微細化、多層化、および電子部品の高密度実装化が急速に進み、プリント配線板に対してビルドアップ多層配線構造の検討が活発に行われている。ビルドアップ多層配線構造では、複数の配線層間に絶縁樹脂層が形成されており、配線層間の導通をとるために、ビアホールと称される微細な穴を絶縁樹脂層に形成する。
ビアホールの形成には、感光性樹脂を用いてフォトリソグラフィ技術により形成する方法や、レーザを照射し穴を形成する方法がある。この中では高価で特殊な感光性樹脂を用いるよりもレーザを用いてビアホールを形成する方法(レーザビア形成法)が一般的である。
レーザを用いてビアホールを形成した場合には、ビアホールの底にスミアと呼ばれる樹脂残渣が必ず残存するため、過マンガン酸カリウム等の薬液を用いてスミアを除去するためのデスミア処理が行われている。微細配線に適するセミアディティブ法による配線形成方法では、レーザビア形成およびデスミア処理後に、絶縁樹脂層上に無電解めっきを施し、更にドライフィルムレジストで配線パターンを形成し、その配線パターン中に電界メッキを埋め込んで配線層を形成している。
しかし、ビルドアップ配線基板の配線材料として一般的に用いられる銅は、樹脂との密着強度が極めて低いことが知られている。そのため、従来技術では、レーザビア形成後のスミア除去(デスミア処理)を絶縁樹脂層表面のエッチングにも利用し、10点平均表面粗さRzで2μm以上の微細突起を作り、その樹脂の上に形成される無電解めっき銅が微細突起のアンカー作用により樹脂表面に強固に固定されるようにする処理がなされている。あるいは化学研磨等で表面粗化を図っている。これにより8N/cm程度のピール強度が得られている。
配線形成後に更に絶縁樹脂成膜、レーザビア形成、デスミア処理、無電解めっき工程と繰り返すことにより多層回路基板を形成することができる。
しかしながら、今後需要が増大すると考えられるL/S(配線幅/配線間隔)=10μm/10μm以下の微細配線領域については、上記絶縁樹脂層表面粗さによりレジストを用いた配線パターニング工程の露光時にレーザ乱反射の影響で微細配線が形成できないと言う問題が存在する。この問題を解決するためには、絶縁樹脂層表面をより平滑にし、かつ絶縁樹脂と無電解めっきとの密着強度を確保する必要がある。
この一つの方法として、酸化チタン等の光触媒を用い、絶縁樹脂表面に10点平均表面粗さRzで0.2μm以下の微小な凹凸を形成し、これを密着層として密着強度を高める方法も報告されている(たとえば特許文献1参照。)。しかしながらこの方法では、酸化チタンの活性化のための光照射が20分〜60分も必要であり、多層回路基板を形成する際に用いると大幅なコストアップにつながる。また、絶縁樹脂と無電解めっきとの密着を確保できても、レーザビア形成後のデスミア処理時に密着層が過マンガン酸カリウム処理液に触れるためスミアとともに除去されてしまうという問題も存在する。
特開2005−256118号公報
本発明は、多層回路基板において、絶縁樹脂層表面をより平滑にできると共に、良好にレーザビア形成法を適用できる技術を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、支持基板上に絶縁樹脂層と配線層とを有する多層回路基板の製造方法において、密着剤を用いて銅箔を絶縁樹脂層に密着させ、銅箔の自由表面を、複素環を含む化合物で処理し、レーザにより、密着剤を用いて銅箔を貫通し絶縁樹脂層内に至るビアホールを形成する、ことを含む、多層回路基板の製造方法が提供される。
本発明態様により、多層回路基板において、絶縁樹脂層表面をより平滑にできると共に、良好にレーザビア形成法を適用できるようになる。絶縁樹脂と銅との密着強度を確保することも容易である。従来のL/Sは勿論、L/S=10μm/10μm以下の微細配線領域の形成にも好適に採用することができる。
銅箔の自由表面の表面粗さが、10点平均粗さRzで1〜6μmの範囲にあると、さらに良好にレーザビア形成法を適用できる。
複素環を含む化合物としては、ベンゾトリアゾール誘導体、トリアジン誘導体およびベンゾチアゾール誘導体からなる群から選択された少なくとも1種の化合物であることが好ましい。
銅箔の絶縁樹脂層に密着する側の表面には、密着剤として、シランカップリング剤、トリアジンチオール類、ニトロ安息香酸類およびメルカプトスルホン酸類の中から選ばれる少なくとも一つの化合物による処理を行うことが好ましい。
本発明の他の一態様によれば、上記多層回路基板の製造方法によって作製された多層回路基板が提供される。
本発明により、多層回路基板において、絶縁樹脂層表面をより平滑にできると共に、良好にレーザビア形成法を適用できる技術が提供される。絶縁樹脂と銅との密着強度を確保することも容易である。従来のL/Sは勿論、L/S=10μm/10μm以下の微細配線領域の形成にも好適に採用することができる。
以下に、本発明の実施の形態を図、実施例等を使用して説明する。なお、これらの図、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
本発明に係る多層回路基板の製造方法では、支持基板上に絶縁樹脂層と配線層とを有する多層回路基板を形成する際に、密着剤を用いて銅箔を絶縁樹脂層に密着させ、この銅箔の自由表面(絶縁樹脂層に接していない側の表面)を複素環を含む化合物で処理し、レーザにより、銅箔を貫通し絶縁樹脂層内に至るビアホールを形成することが含まれる。
銅箔を絶縁樹脂層に密着する方法を採用することにより、適切な密着剤を選択すれば、絶縁樹脂層表面を粗化することなく、あるいは最小限の粗化にとどめて、絶縁樹脂層と銅箔との密着性を確保することができる。したがって、絶縁樹脂層表面粗さによりレジストを用いた配線パターニング工程の露光時にレーザ乱反射の影響で微細配線の形成に支障が生じると言う問題を解決できる。このため、L/S=10μm/10μm以下の微細配線の形成も可能である。L/S=10μm/10μmを超える配線の形成においても、配線形状の精度を向上させる点で有利である。
ただし、この方法では、ビアホールを形成するときに、レーザが銅箔を貫通し絶縁樹脂層内に至ることが必要である。一般に銅はレーザ光を反射しやすいため、銅箔を貫通するには高エネルギーのレーザ光が必要となるが、高エネルギーのレーザ光では、ビアホール形成における制御がより困難になる。
銅箔の自由表面を、複素環を含む化合物で処理しておいた場合には、ビアホールの形成が容易になることが判明した。恐らく、複素環を含む化合物が効率的にレーザ光を吸収し、熱エネルギーに変換するためであろうと考えられている。このため、必要以上に高いエネルギーのレーザ光の使用が不要になる。ただし、高エネルギーのレーザ光と併用しても構わない。
銅箔の表面が荒れていることもレーザ光の吸収率の向上に寄与する。従って、粗化した表面を併用することも好ましい。このために、予め粗面を有する銅箔を採用してもよいが、銅箔の自由表面を複素環を含む化合物で処理する前に銅箔表面を粗化する処理を組み入れてもよい。そのような銅箔の表面粗さとしては、具体的には、10点平均粗さRzで1〜6μmの範囲にあることが好ましい。6μmを超えると効果は飽和する。また、銅箔の厚さにより実行不可能となる場合が多い。1μm未満では表面粗さの効果が不十分である場合が多い。
粗化処理はどのような方法によってもよい。たとえば硫酸/過酸化水素系エッチング液、過硫酸ナトリウム、過硫酸アンモニウム、塩化第二銅等を例示することができる。
ビアホールの形成の後には、従来通りデスミア処理を行い、その後無電解めっきを行う工程を組み入れることができる。
銅箔は、レーザビア形成を考慮すればできる限り薄いことが望ましく、具体的には6μm以下が望ましい。また、その後の粗化処理や複素環を含む化合物での処理の容易さを考慮すれば3μm以上が好ましい。6μm以下の銅箔はハンドリングが容易ではない場合があるため、厚膜の銅箔を用い、エッチング等により、6μm以下まで薄膜化してもよい。また、キャリア銅箔つきの極薄銅箔を用いてもよい。
なお、絶縁樹脂層に密着する側の銅箔表面の粗度については、上記表面の粗度とは独立に選択することができる。この場合には、絶縁樹脂層との密着強度の要求レベル、密着のために使用する密着剤の種類等に応じて、銅箔表面の粗度を適宜選択することができる。一般的には10点平均粗さRzで1μm以下であることが好ましい。1μmを超えると銅箔の表面粗さが樹脂表面に転写されるため粗化と同等の処理面になってしまい、微細配線形成に不利であることが多い。
上記複素環を含む化合物としては、ベンゾトリアゾール誘導体、トリアジン誘導体およびベンゾチアゾール誘導体からなる群から選択された少なくとも1種の化合物が好ましい。
ベンゾトリアゾール誘導体としては、ベンゾトリアゾール、ニトロベンゾトリアゾール、カルボキシベンゾトリアゾール等が好ましい。トリアジン誘導体としては、必ずしもメルカプト基を含む必要はなく、1,3,5−s−トリアジン等であってもよい。また、メルカプト基を有するトリアジンチオールも用いることができる。ベンゾチアゾール誘導体としては、ベンゾチアゾール、2‐アミノベンゾチアゾール、2−メルカプトベンゾチアゾールが好ましい。これらは、そのいずれもレーザ光、とりわけ赤外線領域のレーザ光を効率的に吸収できる。
銅箔の自由表面を複素環を含む化合物で処理する方法については特に制限はなく、複素環を含む化合物を適当な溶媒に溶かして得た溶液中に銅箔の自由表面を浸漬する等任意の方法を採用することができる。銅箔の自由表面上における複素環を含む化合物の量は、実情に応じて適宜定めればよい。
絶縁樹脂層に銅箔を密着するための密着剤としては、シランカップリング剤、トリアジンチオール類、ニトロ安息香酸類およびメルカプトスルホン酸類を挙げることができる。すなわち、絶縁樹脂層に密着する側の銅箔表面を、シランカップリング剤、トリアジンチオール類、ニトロ安息香酸類およびメルカプトスルホン酸類の中から選ばれる少なくとも一つの化合物で処理することにより、絶縁樹脂層と銅箔との必要な密着性を実現することができる。
シランカップリング剤としては、カップリング剤の分子中に、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ビニル基、アミノ基、ジアルキルアミノ基、ピリジン基の少なくとも一つを含むことが好ましい。具体的には、アミノプロピルトリエトキシシラン、メルカプトプロピルトリメトキシシラン,ビニルトリメトキシシラン等を挙げることができる。
トリアジンチオール類としては、メルカプト基がトリアジン環に二つ以上存在することが望ましく、特にトリアジンチオールトリチオールが好ましい。
ニトロ安息香酸類としては、ニトロ安息香酸、ニトロフタル酸、ニトロサリチル酸またはそのアルカリ金属塩であることが好ましい。
メルカプトスルホン酸類としては、メルカプトエタンスルホン酸、メルカプトプロパンスルホン酸またはそのアルカリ金属塩であることが好ましい。
これらの密着剤は、適切な方法で絶縁樹脂層と銅箔との間に供給される。絶縁樹脂層上にこれらの密着剤を溶解した溶液を塗布し、その後溶媒を部分的にあるいは完全に除去し、銅箔と張りあわせる方法や、これらの密着剤を溶解した溶液中に銅箔を浸漬し、銅箔を取り出し、溶媒を部分的にあるいは完全に除去した後、絶縁樹脂層と張りあわせる方法が考えられる。
後者の方が好ましいことが多い。後者の場合、絶縁樹脂層をある程度硬化させ(すなわち半硬化させ)、銅箔と絶縁樹脂層とを張りあわせるに際しては、押圧して、加熱処理により、絶縁樹脂層を更に硬化させると共に、銅箔と絶縁樹脂層との間の密着性を向上させることができる。
なお、後者の場合、密着剤を溶解した溶液中への銅箔の浸漬により、銅箔の両面に密着剤が付着することになる。従って、絶縁樹脂層と張り合わせた後の銅箔の自由表面上には密着剤が存在することになる。この場合、密着剤の存在が、レーザ処理や複素環を含む化合物での処理の支障にならなければ、そのまま密着剤を存在させてもよい。支障が生じる場合には何らかの手段で密着剤を取り除くか、あるいは、銅箔の片面のみに密着剤を塗布することが必要になる。実施例で示すように、エッチング処理により銅箔を薄膜化する処理を行う場合や銅箔表面を荒らす処理を行う場合には、その処理によって密着剤が除去された。
使用される絶縁樹脂層の種類には特に制限はなく、公知のものから適宜選択することができるが、上記カップリング剤、トリアジンチオール類、ニトロ安息香酸類、メルカプトスルホン酸類との反応性を考慮するとポリイミド樹脂やエポキシ樹脂であることが好ましい。絶縁樹脂層表面は粗化処理を施したものでもよいが、密着剤の使用により十分な密着強度が得られる場合が多いので、配線形成における形状精度の観点からは、粗化処理を施さない方が一般的に有利である。
レーザ処理に用いるレーザ光の種類についても特に制限はなく、公知のものから適宜選択することができる。一般的には赤外線領域の波長のものが使用されることが多い。
なお、上記における支持基板および配線層についても特に制限はなく、公知のものを適宜使用することができる。
以下、上記方法を採用して、ビルドアップ多層回路基板を形成する方法について図1〜9を参照しつつ説明する。
まず、図1に示すように、回路を形成したガラス繊維強化樹脂基板1上に、ビルドアップ絶縁樹脂層2を半硬化で形成する。その表面を、カップリング剤、トリアジンチオール類、ニトロ安息香酸類およびメルカプトスルホン酸類の中から選ばれる少なくとも一つの化合物(密着剤)3で処理した銅箔4の処理面を樹脂側にしてラミネートし、絶縁樹脂を硬化する。
更に銅箔表面をたとえば、エッチングにより薄膜化し、更に硫酸と過酸化水素の混合物により粗化し、その表面を複素環含有化合物5で処理する(図2)。
次いでレーザビア形成を行ってビアホール6を形成し(図3)、ビア底に残存したスミア11と複素環含有化合物5とをデスミア処理液で除去する(図4)。更に、無電解めっき層7を形成し(図5)、レジストを用いてパターン8を形成する(図6)。レジストは、ドライフィルムレジストを用いてもよく、液状のレジストを用いることもできる。
ついで、開口部に電気銅めっき9を成長させ(図7)、レジスト剥離後に、通電層である無電解めっき部分をエッチングで除去する(図8)。配線を形成した後、次の層である上側の絶縁樹脂層10を形成する(図9)。
更に上下の配線の導通をとるために、上側の絶縁樹脂層にビアホールを形成することができる。このプロセスを繰り返すことにより、多層回路基板が形成できる。
次に本発明の実施例および比較例を詳述する。なお、次の測定方法を採用した。
(10点平均粗さRz)
測定は、JIS B 0601(1994)に規定されたRzを原子間力顕微鏡(AFM)を用いて求めることで行った。
[実施例1]
表面の10点平均粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を1重量%のγ−アミノプロピルトリエトキシシラン(KBE−903:信越化学工業製)水溶液で浸漬処理し、100℃,30分のベークで乾燥する、カップリング剤処理を行った。この処理面を半硬化状態の熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。
続いて銅箔を硫酸/過酸化水素系エッチング液(SE−07、三菱ガス化学製)で6μmまでエッチングし薄膜化した。この処理によって、銅箔の自由表面上にあるカップリング剤も除去される。
更に硫酸/過酸化水素を主成分とする粗化液(CPE−900、三菱ガス化学製)を用いて銅箔表面にRzで3μmの表面粗さを形成した。
この粗化面に対して、ベンゾトリアゾール(関東化学)1重量%水溶液で浸漬処理した。この工程を複素環含有化合物処理と呼ぶ。
炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ロームアンドハース社製デスミア処理液を用い、デスミア処理を行った後、ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。
続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成した。電気めっき銅を厚さ15μm形成し、ドライフィルムレジストを除去することによって、L/S=10μm/10μm、厚さ15μmの、レジストパターンに良好に整合した配線形状を形成することができた。
[実施例2]
10点平均表面粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を1重量%の2,4,6−トリメルカプト−1,3,5−トリアジン1ナトリウム塩(サンチオールN−1、三協化成製)水溶液で浸漬処理し、100℃,30分のベークで乾燥するトリアジンチオール処理を行った。
この処理面を半硬化状態の熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。
続いて銅箔を硫酸/過酸化水素系エッチング液(SE−07、三菱ガス化学製)で6μmまでエッチングし薄膜化した。更に硫酸/過酸化水素を主成分とする粗化液(CPE−900、三菱ガス化学製)を用いて銅箔表面にRzで3μmの表面粗さを形成した。
この粗化面に対して、ベンゾトリアゾール1重量%水溶液で浸漬処理する、複素環含有化合物処理を行った。
炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ついで、ロームアンドハース社製デスミア処理液を用い、デスミア処理を行った後、ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。
続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成した。電気めっき銅を厚さ15μm形成し、ドライフィルムレジストを除去することによって、L/S=10μm/10μm、厚さ15μmの、レジストパターンに良好に整合した配線形状を形成することができた。
[実施例3]
10点平均表面粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を1重量%の4−ニトロ安息香酸(関東化学製)水溶液で浸漬処理し、100℃,30分のベークで乾燥する、ニトロ安息香酸処理を行った。
この処理面を半硬化状態の熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。
続いて銅箔を硫酸/過酸化水素系エッチング液(SE−07、三菱ガス化学製)で6μmまでエッチングし薄膜化した。
更に硫酸/過酸化水素を主成分とする粗化液(CPE−900、三菱ガス化学製)を用いて銅箔表面にRzで3μmの表面粗さを形成した。
この粗化面に対して、ベンゾトリアゾール1重量%水溶液で浸漬処理する、複素環含有化合物処理を行った。
ついで、炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ロームアンドハース社製デスミア処理液を用い、デスミア処理を行った後、ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成した。電気めっき銅を厚さ15μm形成し、ドライフィルムレジストを除去することによって、L/S=10μm/10μm、厚さ15μm、レジストパターンに良好に整合した配線形状を形成することができた。
[実施例4]
10点平均表面粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を1重量%のγ−アミノプロピルトリエトキシシラン(KBE−903:信越化学工業製)水溶液で浸漬処理し、100℃,30分のベークで乾燥する、カップリング剤処理を行った。
この処理面を半硬化状態の熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。続いて銅箔を硫酸/過酸化水素系エッチング液(SE−07、三菱ガス化学製)で6μmまでエッチングし薄膜化した。更に硫酸/過酸化水素を主成分とする粗化液(CPE−900、三菱ガス化学製)を用いて銅箔表面にRzで3μmの表面粗さを形成した。
この粗化面に対して、ベンゾトリアゾール1重量%水溶液で浸漬処理する、複素環含有化合物処理を行った。
次いで、炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ロームアンドハース社製デスミア処理液を用い、デスミア処理を行った後、ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成した。電気めっき銅を厚さ15μm形成し、ドライフィルムレジストを除去することによって、L/S=10μm/10μm、厚さ15μmの、レジストパターンに良好に整合した配線形状を形成することができた。
[比較例1]
銅箔処理およびラミネート工程を行わずに、熱硬化性エポキシ樹脂を180℃、1時間の加熱で硬化させた。
次いで、炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ロームアンドハース社製デスミア処理液を用い、デスミア処理を行い、樹脂表面にRzで3μmの粗さを形成した。ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成することを試みたが配線間に銅のエッチング残渣が観測され、配線形成には至らなかった。
[比較例2]
10点平均表面粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を未処理のまま、熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。
続いて銅箔を硫酸/過酸化水素系エッチング液で6μmまでエッチングし薄膜化した。更に硫酸/過酸化水素を主成分とする粗化液を用いて銅箔表面にRzで3μmの表面粗さを形成した。この粗化面に対して、ベンゾトリアゾール1重量%水溶液で浸漬処理し、複素環含有化合物処理を行った。
次いで、炭酸ガスレーザを用い、直径100μmのビアホールを形成した。ロームアンドハース社製デスミア処理液を用い、デスミア処理を行った後、ロームアンドハース社製無電解めっき液を用いて無電解めっきを行い、0.3μmの無電解銅膜を形成した。
続いて、ドライフィルムレジスト(RY3215、15μm厚さ、日立化成)を用いてL/S=10μm/10μmのパターンを形成した。電気めっき銅で15μm形成し、ドライフィルムレジストを除去することによって、L/S=10μm/10μm、厚さ15μmの正常な形状の配線形状を形成することができたが、配線の一部に、密着不良による剥離が観測された。
[比較例3]
10点平均表面粗さRzが0.7μmの圧延銅箔(日鉱金属、BHY、18μm)を1重量%のγ−アミノプロピルトリエトキシシラン(KBE−903:信越化学工業製)水溶液で浸漬処理し、100℃,30分のベークで乾燥する、カップリング剤処理を行った。
この処理面を熱硬化性エポキシ樹脂にラミネートし、180℃、1時間の加熱でエポキシ樹脂を硬化させた。続いて銅箔を硫酸/過酸化水素系エッチング液で6μmまでエッチングし薄膜化した。更に硫酸/過酸化水素を主成分とする粗化液を用いて銅箔表面にRzで3μmの表面粗さを形成した。
この粗化面に対して、複素環含有化合物処理を行わずに炭酸ガスレーザを用い、直径100μmのビアホールを形成することを試みたが、レーザ照射時に銅が溶融して飛び散り、100μmのビアホールを形成することが困難であった。そこで、レーザの出力を上げたところ、ビアホールが下の絶縁樹脂層を貫通してしまった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
(付記1) 支持基板上に絶縁樹脂層と配線層とを有する多層回路基板の製造方法において、
密着剤を用いて銅箔を当該絶縁樹脂層に密着させ、
当該銅箔の自由表面を、複素環を含む化合物で処理し、
レーザにより、当該銅箔を貫通し当該絶縁樹脂層内に至るビアホールを形成する、
ことを含む、多層回路基板の製造方法。
(付記2) 前記銅箔の自由表面の表面粗さが、10点平均粗さRzで1〜6μmの範囲にある、付記1に記載の多層回路基板の製造方法。
(付記3) 前記複素環を含む化合物で処理する前に前記銅箔表面を粗化する、付記1または2に記載の多層回路基板の製造方法。
(付記4) 前記複素環を含む化合物が、ベンゾトリアゾール誘導体、トリアジン誘導体およびベンゾチアゾール誘導体からなる群から選択された少なくとも1種の化合物である、付記1〜3のいずれかに記載の多層回路基板の製造方法。
(付記5) 前記絶縁樹脂層表面に粗化処理を施さない、付記1〜4のいずれかに記載の多層回路基板の製造方法。
(付記6) 前記銅箔の前記絶縁樹脂層に密着する側の表面が、シランカップリング剤、トリアジンチオール類、ニトロ安息香酸類およびメルカプトスルホン酸類の中から選ばれる少なくとも一つの化合物による処理を行ったものである、付記1〜5のいずれかに記載の多層回路基板の製造方法。
(付記7) 前記絶縁樹脂層がエポキシ樹脂またはポリイミド樹脂を含む、付記1〜6のいずれかに記載の多層回路基板の製造方法。
(付記8) 前記レーザによるビアホール形成開始時における前記銅箔の膜厚が3〜6μmの範囲にある、付記1〜7のいずれかに記載の多層回路基板の製造方法。
製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。 製造途中におけるビルドアップ多層回路基板の模式的横断面図である。
符号の説明
1 基板
2 絶縁樹脂層
3 密着剤
4 銅箔
5 複素環含有化合物
6 ビアホール
7 無電解めっき層
8 パターン
9 電気銅めっき
10 絶縁樹脂層
11 スミア

Claims (5)

  1. 支持基板上に絶縁樹脂層と配線層とを有する多層回路基板の製造方法において、
    密着剤を用いて銅箔を当該絶縁樹脂層に密着させ、
    当該銅箔の自由表面を、複素環を含む化合物で処理し、
    レーザにより、当該銅箔を貫通し当該絶縁樹脂層内に至るビアホールを形成する、
    ことを含む、多層回路基板の製造方法。
  2. 前記銅箔の自由表面の表面粗さが、10点平均粗さRzで1〜6μmの範囲にある、請求項1に記載の多層回路基板の製造方法。
  3. 前記複素環を含む化合物で処理する前に前記銅箔表面を粗化する、請求項1または2に記載の多層回路基板の製造方法。
  4. 前記複素環を含む化合物が、ベンゾトリアゾール誘導体、トリアジン誘導体およびベンゾチアゾール誘導体からなる群から選択された少なくとも1種の化合物である、請求項1〜3のいずれかに記載の多層回路基板の製造方法。
  5. 前記銅箔の前記絶縁樹脂層に密着する側の表面が、シランカップリング剤、トリアジンチオール類、ニトロ安息香酸類、およびメルカプトスルホン酸類の中から選ばれる少なくとも一つの化合物による処理を行ったものである、請求項1〜4のいずれかに記載の多層回路基板の製造方法。
JP2007297531A 2007-11-16 2007-11-16 多層回路基板の製造方法 Pending JP2009123986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007297531A JP2009123986A (ja) 2007-11-16 2007-11-16 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297531A JP2009123986A (ja) 2007-11-16 2007-11-16 多層回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009123986A true JP2009123986A (ja) 2009-06-04

Family

ID=40815812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297531A Pending JP2009123986A (ja) 2007-11-16 2007-11-16 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2009123986A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130997A (ja) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
WO2017094470A1 (ja) 2015-11-30 2017-06-08 凸版印刷株式会社 多層プリント配線基板及びその製造方法
CN111690957A (zh) * 2019-08-12 2020-09-22 长春石油化学股份有限公司 经表面处理铜箔
CN115846885A (zh) * 2023-01-31 2023-03-28 东莞市湃泊科技有限公司 激光刻蚀制作图形的方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345538A (ja) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2003188544A (ja) * 2001-12-20 2003-07-04 Hitachi Chem Co Ltd 高密度プリント配線板及びその製造方法
JP2004207339A (ja) * 2002-12-24 2004-07-22 Kyocera Corp 配線基板およびその製造方法
JP2005191080A (ja) * 2003-12-24 2005-07-14 Hitachi Chem Co Ltd 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2006019655A (ja) * 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法、多層プリント配線板及び化学粗化液
JP2007049116A (ja) * 2005-07-11 2007-02-22 Fujitsu Ltd 多層配線基板の製造方法及び多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345538A (ja) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2003188544A (ja) * 2001-12-20 2003-07-04 Hitachi Chem Co Ltd 高密度プリント配線板及びその製造方法
JP2004207339A (ja) * 2002-12-24 2004-07-22 Kyocera Corp 配線基板およびその製造方法
JP2005191080A (ja) * 2003-12-24 2005-07-14 Hitachi Chem Co Ltd 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2006019655A (ja) * 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法、多層プリント配線板及び化学粗化液
JP2007049116A (ja) * 2005-07-11 2007-02-22 Fujitsu Ltd 多層配線基板の製造方法及び多層配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130997A (ja) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
WO2017094470A1 (ja) 2015-11-30 2017-06-08 凸版印刷株式会社 多層プリント配線基板及びその製造方法
US11690178B2 (en) 2015-11-30 2023-06-27 Toppan Printing Co., Ltd. Multilayer printed wiring board and method of manufacturing the same
CN111690957A (zh) * 2019-08-12 2020-09-22 长春石油化学股份有限公司 经表面处理铜箔
JP2021028165A (ja) * 2019-08-12 2021-02-25 長春石油化學股▲分▼有限公司 表面処理銅箔
CN111690957B (zh) * 2019-08-12 2021-12-07 长春石油化学股份有限公司 经表面处理铜箔
JP7222951B2 (ja) 2019-08-12 2023-02-15 長春石油化學股▲分▼有限公司 表面処理銅箔
CN115846885A (zh) * 2023-01-31 2023-03-28 东莞市湃泊科技有限公司 激光刻蚀制作图形的方法及系统

Similar Documents

Publication Publication Date Title
TWI394508B (zh) Multi-layer printed wiring board and multi-layer printed wiring board manufacturing method
US7955454B2 (en) Method for forming wiring on insulating resin layer
JP4126038B2 (ja) Bgaパッケージ基板及びその製作方法
TWI481325B (zh) 印刷配線板的製造方法及雷射加工用銅箔
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP4831783B2 (ja) 導電層及びこれを用いた積層体と、これらの製造方法
JP2006173554A (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
JP4620713B2 (ja) プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP2009283671A (ja) プリント配線板の製造方法
JP2009123986A (ja) 多層回路基板の製造方法
JPH1027960A (ja) 多層プリント配線板の製造方法
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
JP4508140B2 (ja) 部品内蔵モジュール
JP2006080473A (ja) 回路基板及びこれに用いる密着層用処理液
JP5298740B2 (ja) 多層回路基板の製造方法
JP5407161B2 (ja) 多層回路基板の製造方法
JPH0217953B2 (ja)
JP5223241B2 (ja) 回路基板の製造方法
JP2000261149A (ja) 多層プリント配線板およびその製造方法
JP3716613B2 (ja) プリント配線板及びその製造方法
JPH0964538A (ja) プリント配線板の製造方法
KR102356407B1 (ko) 레이저 가공용 구리 박, 캐리어 박 구비 레이저 가공용 구리 박, 구리클래드 적층체 및 프린트 배선판의 제조 방법
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
US20240155760A1 (en) Interconnect substrate and method of making the same
JPH11135942A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219