JPWO2017094470A1 - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JPWO2017094470A1
JPWO2017094470A1 JP2017553741A JP2017553741A JPWO2017094470A1 JP WO2017094470 A1 JPWO2017094470 A1 JP WO2017094470A1 JP 2017553741 A JP2017553741 A JP 2017553741A JP 2017553741 A JP2017553741 A JP 2017553741A JP WO2017094470 A1 JPWO2017094470 A1 JP WO2017094470A1
Authority
JP
Japan
Prior art keywords
layer
wiring
forming
copper plating
primer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017553741A
Other languages
English (en)
Other versions
JP6819608B2 (ja
Inventor
松本 広
広 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2017094470A1 publication Critical patent/JPWO2017094470A1/ja
Application granted granted Critical
Publication of JP6819608B2 publication Critical patent/JP6819608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

セミアディティブ工法を使用しても、配線層における高周波信号の伝送遅延を抑止することが可能であり、且つ線幅値が設計通りの配線層を備えた多層プリント配線基板及びその製造方法を提供する。本実施形態に係るプリント配線基板(101)は、絶縁基板(1)の上に第一配線層(2)と第一絶縁層(3)とをこの順に積層してなるコア基材と、そのコア基材の上に、第二配線層(12)と第二絶縁層(15)とをこの順に積層してなるビルドアップ層とを有し、第二配線層(12)と、第一絶縁層(2)との間にはプライマー層(4)が形成されており、第二配線層(12)の下面の少なくとも一部は、プライマー層(4)に接しており、第二配線層(12)の上面及び側面には、錫めっき層(13)とシランカップリング層(14)とがこの順に形成されている。

Description

本発明は、多層プリント配線基板及びその製造方法に関する。
プリント配線基板は、電子部品や半導体素子等を実装するために広く用いられている。そして、近年の電子機器の小型化、高機能化の要求に伴い、プリント配線基板には、回路の高密度化や薄型化や高周波対応が望まれている。
この高密度なプリント配線基板を製造する方法として、ビルドアップ法を用いた多層ビルドアップ配線基板が知られている。この方法は、絶縁基板上に配線層を形成したコア層(コア基板)の上に絶縁層を形成し、さらにその上に配線層を形成し、さらに絶縁層を形成するという工程を繰り返すことにより、多層ビルドアップ配線基板を形成するものである。
多層ビルドアップ配線基板の配線層を形成する従来方法として、例えば、セミアディティブ工法がある。そして、このセミアディティブ工法に関する技術としては、例えば、特許文献1、特許文献2に記載されたものがある。
特開2009−123986号公報 特開2012−216773号公報
しかしながら、セミアディティブ工法を使用して製造した従来のプリント配線基板には、配線層における高周波信号の伝送遅延や、製造時に配線層の幅が細くなるため、設計通りの線幅値が得にくいといった課題がある。
本発明は、このような事情を考慮してなされたもので、セミアディティブ工法を使用しても、配線層における高周波信号の伝送遅延を抑止することが可能であり、且つ線幅値が設計通りの配線層を備えた多層プリント配線基板及びその製造方法を提供することを課題とする。
上記の課題を解決するべく、本発明の一態様に係る多層プリント配線基板は、絶縁基板の上に第一配線層と第一絶縁層とをこの順に積層したコア基材と、前記コア基材の上に、第二配線層と第二絶縁層とをこの順に積層したビルドアップ層と、を有し、前記第二配線層と、前記第一絶縁層との間にはプライマー層が形成されており、前記第二配線層の下面の少なくとも一部は、前記プライマー層に接しており、前記第二配線層の上面及び側面には、錫めっき層とシランカップリング層とがこの順に形成されているプリント配線基板である。
また、本発明の一態様に係る多層プリント配線基板の製造方法は、絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、前記第一絶縁層の上に、銅層との密着力を増加させるプライマー層と、銅層とをこの順に形成する第二工程と、前記銅層と前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、前記第四工程の後に、前記銅層を除去し、前記プライマー層の表面を露出させる第五工程と、前記第五工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第六工程と、前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第七工程と、前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第八工程と、前記第八工程の後に、前記レジストパターンを剥離する第九工程と、前記第九工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第十工程と、前記第二配線層の表面に錫めっき層を形成後、前記錫めっき層の表面にシランカップリング層を形成する第十一工程と、前記錫めっき層及び前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆うように第二絶縁層を形成する第十二工程と、を少なくとも有するプリント配線基板の製造方法である。
本発明の一態様に係る多層プリント配線基板及びその製造方法によれば、配線層における高周波信号の伝送遅延を抑止した多層プリント配線基板及びその製造方法を提供することができる。また、線幅値が設計通りの配線層を備えた多層プリント配線基板及びその製造方法を提供することができる。
本発明の第一の実施形態に係るプリント配線基板の製造工程の流れを示す概略断面図である。 本発明の第二の実施形態に係るプリント配線基板の製造工程の流れを示す概略断面図である。 本発明の第三の実施形態に係るプリント配線基板の製造工程の流れを示す概略断面図である。 本発明の第四の実施形態に係るプリント配線基板の製造工程の流れを示す概略断面図である。 本発明の各実施形態に係るプリント配線基板の変形例の構成を示す概略断面図である。 従来のプリント配線基板の製造工程の流れの一例を示す概略断面図である。
以下、本発明の第一から第四の各実施形態について、図面を参照して説明する。
ここで、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。他にも、図面を簡潔にするために、周知の構造が略図で示されている。また、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。また、以下に示す各実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、及び構造等が下記のものに特定するものでない。また、本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
<第一の実施形態>
(プリント配線基板101の製造工程)
以下、図1を参照しつつ、本発明の第一の実施形態に係るプリント配線基板(多層プリント配線基板)101の製造工程を説明する。
本実施形態のプリント配線基板101は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。
まず、図1(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層(第一絶縁層)3を形成する。本実施形態では、この工程を第一工程とする。
次に、図1(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成し、プライマー層4の上に銅層5を形成する。本実施形態では、この工程を第二工程とする。
この銅層5は、例えば、銅箔を圧着して形成したものであっても良いし、無電解めっきで形成した無電解銅めっき層であっても良いし、スパッタや真空蒸着で成膜した銅薄膜層であっても良い。このように、プライマー層4と銅層5とをこの順に第一絶縁樹脂層3の上に形成せずとも、プライマー層4を形成した銅層5を、そのプライマー層4が形成された面を第一絶縁樹脂層3側に向けて、第一絶縁樹脂層3の上に圧着しても良い。プライマー層4の形成方法は、特に限定する必要はなく、例えば、プライマー層4となる薬剤を含む浴に浸漬してから引き上げて乾燥させても良いし、当該薬剤を含む液体をスプレーしてから乾燥させても良い。なお、銅層5として銅箔を使用する場合は、銅箔の表面粗さが十点平均粗さRzで1.0μm以下、算術平均粗さRaで0.1μm以下であるものを使用するのが望ましい。例えば、電解銅箔の粗面のような粗い表面(Rzで1.5μm超)を持つ銅箔を使用することは適当ではない。
なお、このプライマー層4は、第一絶縁樹脂層3と銅層5との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。また、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。また、銅層5の厚さは、3μm以下であることが望ましい。
次に、図1(c)に示すように、例えば、レーザ光照射により、銅層5とプライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成する。本実施形態では、この工程を第三工程とする。
このレーザ光照射には、例えば、炭酸ガスレーザ、YAGレーザ、エキシマーレーザ等、各種のレーザを使用することができる。レーザ光照射によりビアホール6を形成した時、ビアホール6の底面やその側壁面(内側面)には、スミア7が残っている。ここで、スミア7とは、レーザ光照射によって生じた絶縁樹脂の残渣のことである。なお、図1(c)は、ビアホール6の底面である第一配線層2の表面上にスミア7が残った状態を例示している。
次に、図1(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。このデスミア処理は、通常のプリント配線基板の製造工程で使用されているデスミア工程を使用可能である。
本実施形態であれば、このデスミア処理を行っても、第一絶縁樹脂層3の表面は少なくとも銅層5で覆われているので粗化されない。
次に、図1(e)に示すように、銅層5を除去してプライマー層4の表面を露出させる。本実施形態では、この工程を第五工程とする。銅層5の除去には、銅のエッチング液を使用したエッチング除去が好適に使用できる。銅のエッチング液としては、塩化鉄系のエッチング液をはじめ、硫酸:過酸化水素系など各種のエッチング液を使用可能である。
次に、図1(f)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成する。本実施形態では、この工程を第六工程とする。
次に、図1(g)に示すように、後述する第二配線層12を形成しない部分(領域)である非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第七工程とする。レジストパターン10の形成方法としては、通常のフォトリソグラフィ法を使用すれば良い。例えば、レジストパターン10を形成する感光性レジスト材料として、ネガ型のドライフィルムを使用することができる。このドライフィルムをラミネートした後、所望のパターンを備えたフォトマスクを、露光装置を用いて露光し現像することにより、レジストパターン10を得ることができる。
次に、図1(h)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第八工程とする。電解銅めっきは、通常のプリント配線基板の製造工程で使用されている硫酸銅浴を用いた電解銅めっき装置を使用して実施することができる。
次に、図1(i)に示すように、レジストパターン10を除去し、レジストパターン10で覆われていた無電解銅めっき層9の表面を露出させる。本実施形態では、この工程を第九工程とする。レジストパターン10の除去は、使用するレジスト材料に合わせたレジスト剥離液を使用したレジスト剥離浴に、レジストパターン10が形成された基板を一定時間浸漬した後、当該基板に付着したレジスト剥離液を水洗除去し、当該基板を乾燥することによって実施可能である。
次に、図1(j)に示すように、第九工程によって表面が露出した部分、つまり、レジストパターン10が形成されていた領域の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。本実施形態では、この工程を第十工程とする。この無電解銅めっき層9のエッチング除去には、その膜厚を薄いため、鉄液系のエッチング液などよりエッチング速度が遅いエッチング液が使用される。例えば、過硫酸アンモニウム系や硫酸・過水系のエッチング液が使用可能である。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面に形成された凹凸の凹部に入り込んだ銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、無電解銅めっき層9をエッチング除去する際、配線パターン(第二配線層12)のサイドエッチング量を少なく抑えることができる。そのため、配線(第二配線層12)の線幅が細くならない。
次に、図1(k)に示すように、第二配線層12の露出面に無電解めっき処理を施して錫めっき層13を形成した後、その錫めっき層13の露出面にシランカップリング層14を形成する。本実施形態では、この工程を第十一工程とする。シランカップリング層14を形成する方法としては、特に限定する必要はなく、例えば、シランカップリング剤を含有する薬剤によって建浴した浴に浸漬して引き上げてから乾燥させれば良い。また、シランカップリング剤を含有する薬液をスプレーしてから乾燥させても良い。
次に、図1(l)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層(第二絶縁層)15を形成する。本実施形態では、この工程を第十二工程とする。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。第二絶縁樹脂層15を形成する方法としては、特に限定する必要はなく、例えば、ロールコータやダイコータなどを好適に使用することができる。
こうして、本実施形態に係るプリント配線基板101を製造する。
(プリント配線基板101の全体構成)
以下、上述の製造工程を経て製造したプリント配線基板101の全体構成について、図1(l)を参照しつつ、簡単に説明する。
図1(l)に示すように、プリント配線基板101は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。
なお、図1(l)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
(第一の実施形態の効果)
上述の製造工程であれば、第二配線層12の全面を粗化することがなく、平坦な面を持つ配線(第二配線層12)を形成することができる。このため、高周波信号に対する伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述の製造工程であれば、無電解銅めっき層9の下面は粗化されていないので、当該下面が粗化されている場合と比較して、無電解銅めっき層9のエッチング除去が短時間で終了する。このため、第二配線層12のサイドエッチング量を低減でき、設計通りの線幅値を有するプリント配線基板を提供することができる。
さらに、上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層である錫めっき層13とシランカップリング層14をこの順に形成することによって、図1(a)の状態が形成され、図1(b)〜(l)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述のように、配線層の下面に接する樹脂層は、粗化されておらず、平滑な面である。このため、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
<第二の実施形態>
(プリント配線基板102の製造工程)
以下、図2を参照しつつ、本発明の第二の実施形態に係るプリント配線基板102の製造工程を説明する。
本実施形態のプリント配線基板102は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第一の実施形態では、第二配線層12の露出面に、錫めっき層13とシランカップリング層14の2層を形成しているのに対し、第二の実施形態では、当該面に、シランカップリング層14のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板102の製造工程について、具体的に説明する。なお、処理方法などについては、第一の実施形態と同等である。
まず、図2(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層3を形成する。本実施形態では、この工程を第一工程とする。
次に、図2(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成し、プライマー層4の上に銅層5を形成する。本実施形態では、この工程を第二工程とする。
この銅層5は、例えば、銅箔を圧着して形成したものであっても良いし、無電解めっきで形成した無電解銅めっき層であっても良いし、スパッタや真空蒸着で成膜した銅薄膜層であっても良い。このように、プライマー層4と銅層5をこの順に第一絶縁樹脂層3の上に形成せずとも、プライマー層4を形成した銅層5を、そのプライマー層4が形成された面を第一絶縁樹脂層3側に向けて、第一絶縁樹脂層3の上に圧着しても良い。
なお、このプライマー層4は、第一絶縁樹脂層3と銅層(銅箔)5との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。また、銅層5の厚さは、3μm以下であることが望ましい。
次に、図2(c)に示すように、例えば、レーザ光照射により、銅層5とプライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成する。本実施形態では、この工程を第三工程とする。このとき、ビアホール6の底面やその側壁面(内側面)には、レーザ光照射によって生じた絶縁樹脂の残渣であるスミア7が残っている。
次に、図2(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。本実施形態であれば、このデスミア処理を行っても、第一絶縁樹脂層3の表面は少なくとも銅層(銅箔)5で覆われているので粗化されない。
次に、図2(e)に示すように、銅層(銅箔)5を除去してプライマー層4の表面を露出させる。本実施形態では、この工程を第五工程とする。
次に、図2(f)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成する。本実施形態では、この工程を第六工程とする。
次に、図2(g)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第七工程とする。
次に、図2(h)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第八工程とする。
次に、図2(i)に示すように、レジストパターン10をレジスト剥離液で除去する。本実施形態では、この工程を第九工程とする。
次に、図2(j)に示すように、表面が露出した部分、つまり、レジストパターン10が形成されていた領域の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。本実施形態では、この工程を第十工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図2(k)に示すように、第二配線層12の露出面にシランカップリング層14を形成する。本実施形態では、この工程を第十一工程とする。
次に、図2(l)に示すように、シランカップリング層14を備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十二工程とする。この時、第二配線層12の上面及び側面にはシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
こうして、本実施形態に係るプリント配線基板102を製造する。
(プリント配線基板102の全体構成)
以下、上述の製造工程を経て製造したプリント配線基板102の全体構成について、簡単に説明する。
図2(l)に示すように、プリント配線基板102は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、シランカップリング層14が形成されている。
なお、図2(l)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
(第二の実施形態の効果)
上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層であるシランカップリング層14を形成することによって、図2(a)の状態が形成され、図2(b)〜(l)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、配線層の下面に接する樹脂層が粗化されておらず、平滑な面であることから、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
また、本実施形態であれば、シランカップリング層14で第二配線層12と第二絶縁樹脂層15との密着性を確保している。そのため、第一の実施形態では必要であった錫めっき層13の形成工程が不要となる。この形成工程を削減することで製造工程数が少なくなり、低コストで多層ビルドアップ配線基板を製造できる。
<第三の実施形態>
(プリント配線基板103の製造工程)
以下、図3を参照しつつ、本発明の第三の実施形態に係るプリント配線基板103の製造工程を説明する。
本実施形態のプリント配線基板103は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第一の実施形態では、第一絶縁樹脂層3の上に、プライマー層4と銅層5の二層を形成しているのに対し、第三の実施形態ではプライマー層4のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板103の製造工程について、具体的に説明する。なお、処理方法などについては、第一の実施形態と同等である。
まず、図3(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層3を形成する。本実施形態では、この工程を第一工程とする。
次に、図3(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成する。本実施形態では、この工程を第二工程とする。
なお、このプライマー層4は、第一絶縁樹脂層3と無電解銅めっき層9との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料を挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。
次に、図3(c)に示すように、例えば、レーザ光照射により、プライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成する。本実施形態では、この工程を第三工程とする。このとき、ビアホール6の底面やその側壁面(内側面)には、レーザ光照射によって生じた絶縁樹脂の残渣であるスミア7が残っている。
次に、図3(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。なお、このデスミア処理により、プライマー層4は0.5〜2μmエッチングされて薄くなるが、その表面は粗化されず、無電解銅めっき層9の密着性を確保できる厚さは残っている。
次に、図3(e)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成する。本実施形態では、この工程を第五工程とする。
次に、図3(f)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第六工程とする。
次に、図3(g)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第七工程とする。
次に、図3(h)に示すように、レジストパターン10をレジスト剥離液で除去する。本実施形態では、この工程を第八工程とする。
次に、図3(i)に示すように、表面が露出した部分、つまり、レジストパターン10が形成されていた領域の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。本実施形態では、この工程を第九工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図3(j)に示すように、第二配線層12の露出面に無電解めっき処理を施して錫めっき層13を形成した後、その錫めっき層13の露出面にシランカップリング層14を形成する。本実施形態では、この工程を第十工程とする。シランカップリング層14を形成する方法としては、特に限定する必要はなく、例えば、シランカップリング剤を含有する薬剤によって建浴した浴に浸漬して引き上げてから乾燥させれば良い。また、シランカップリング剤を含有する薬液をスプレーしてから乾燥させても良い。
次に、図3(k)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十一工程とする。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。第二絶縁樹脂層15を形成する方法としては、特に限定する必要はなく、例えば、ロールコータやダイコータなどを好適に使用することができる。
こうして、本実施形態に係るプリント配線基板103を製造する。
(プリント配線基板103の全体構成)
以下、上述の製造工程を経て製造したプリント配線基板103の全体構成について、簡単に説明する。
図3(k)に示すように、プリント配線基板103は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。
なお、図3(k)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
(第三の実施形態の効果)
上述の製造工程であれば、第二配線層12の全面を粗化することがなく、平坦な面を持つ配線(第二配線層12)を形成することができる。このため、高周波信号に対する伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述の製造工程であれば、無電解銅めっき層9の下面は粗化されていないので、当該下面が粗化されている場合と比較して、無電解銅めっき層9のエッチング除去が短時間で終了する。このため、第二配線層12のサイドエッチング量を低減でき、設計通りの線幅値を有するプリント配線基板を提供することができる。
さらに、上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層である錫めっき層13とシランカップリング層14をこの順に形成することによって、図3(a)の状態が形成され、図3(b)〜(k)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、上述のように、配線層の下面に接する樹脂層は、粗化されておらず、平滑な面である。このため、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
また、本実施形態であれば、デスミア処理によって粗化されないプライマー層4を用いているので、第一の実施形態で用いていたデスミア処理による粗化を防ぐための銅層(銅箔)5を形成する工程が不要となる。そのため、銅層5を除去する工程も不要となる。これらの二工程を削減することで製造工程数が少なくなり、低コストで多層ビルドアップ配線基板を製造できる。
<第四の実施形態>
(プリント配線基板104の製造工程)
以下、図4を参照しつつ、本発明の第四の実施形態に係るプリント配線基板104の製造工程を説明する。
本実施形態のプリント配線基板104は、セミアディティブ工法を用いて絶縁基板1の上に配線層を形成したプリント配線基板である。第三の実施形態では、第二配線層12の露出面に、錫めっき層13とシランカップリング層14の2層を形成しているのに対し、第四の実施形態では、シランカップリング層14のみを形成している点で両者は異なる。以下、本実施形態に係るプリント配線基板104の製造工程について、具体的に説明する。なお、処理方法などについては、第三の実施形態と同等である。
まず、図4(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層3を形成する。本実施形態では、この工程を第一工程とする。
次に、図4(b)に示すように、第一絶縁樹脂層3の上にプライマー層4を形成する。本実施形態では、この工程を第二工程とする。
なお、このプライマー層4は、第一絶縁樹脂層3と無電解銅めっき層9との密着性を確保できれば材料の種類を問わず、一例として、エポキシ樹脂またはポリイミド樹脂またはポリアミド樹脂を含む材料が挙げることができる。なお、このプライマー層4は、乾燥膜厚で3μm以下であることが望ましい。
次に、図4(c)に示すように、例えば、レーザ光照射により、プライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成する。本実施形態では、この工程を第三工程とする。このとき、ビアホール6の底面やその側壁面(内側面)には、レーザ光照射によって生じた絶縁樹脂の残渣であるスミア7が残っている。
次に、図4(d)に示すように、スミア7をデスミア処理して取り除く。本実施形態では、この工程を第四工程とする。なお、このデスミア処理により、プライマー層4は0.5〜2μmエッチングされて薄くなるが、その表面は粗化されず、無電解銅めっき層9の密着性を確保できる厚さは残っている。
次に、図4(e)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成する。本実施形態では、この工程を第五工程とする。
次に、図4(f)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。本実施形態では、この工程を第六工程とする。
次に、図4(g)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。本実施形態では、この工程を第七工程とする。
次に、図4(h)に示すように、レジストパターン10をレジスト剥離液で除去する。本実施形態では、この工程を第八工程とする。
次に、図4(i)に示すように、表面が露出した部分、つまり、レジストパターン10が形成されていた領域の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。本実施形態では、この工程を第九工程とする。
この時、無電解銅めっき層9の下面は粗化されていないので、粗化表面の凹部内に存在する銅をエッチング除去する場合のようにエッチング時間を長くして、凹部の内部まで完全に銅を除去する必要がない。このため、配線(第二配線層12)の線幅が細くならない。
次に、図4(j)に示すように、第二配線層12の露出面にシランカップリング層14を形成する。本実施形態では、この工程を第十工程とする。
次に、図4(k)に示すように、シランカップリング層14を備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。本実施形態では、この工程を第十一工程とする。この時、第二配線層12の上面及び側面にはシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
こうして、本実施形態に係るプリント配線基板104を製造する。
(プリント配線基板104の全体構成)
以下、上述の製造工程を経て製造したプリント配線基板104の全体構成について、簡単に説明する。
図4(k)に示すように、プリント配線基板101は、絶縁基板1の上に第一配線層2と第一絶縁樹脂層3とをこの順に積層してなる積層体(コア基材)と、その積層体の上に、第二配線層12と第二絶縁樹脂層15とをこの順に積層してなるビルドアップ層とを有している。そして、第二配線層12と、第一絶縁樹脂層3との間にはプライマー層4が形成されており、第二配線層12の下面の少なくとも一部は、プライマー層4に接している。また、第二配線層12の上面及び側面には、シランカップリング層14が形成されている。
なお、図4(k)に示した2つの第二配線層12のうち一方の第二配線層12は、第一配線層2と電気的に接触しているが、他方の第二配線層12は、第一配線層2と電気的に接触していない。また、第二配線層12は、第一配線層2側から順に、無電解銅めっき層9と電解銅めっき層11を備えている。
(第四の実施形態の効果)
上述の製造工程であれば、デスミア処理を行っても第一絶縁樹脂層3の表面が粗化されることがないので、第一絶縁樹脂層3の上にセミアディティブ工法によって第二配線層12を形成しても、第二配線層12は粗化された面がない配線となる。また、第二配線層12の上に形成する第二絶縁樹脂層15との密着増強層であるシランカップリング層14を形成することによって、図4(a)の状態が形成され、図4(b)〜(k)を繰り返すことによって、多層ビルドアップ配線基板を製造することが可能である。
また、上述の製造工程より製造された多層ビルドアップ配線基板は、配線層の上面及び側面のみならず、配線層の下面も凹凸がなく平坦となるため、配線層における高周波信号の伝送遅延を抑止したプリント配線基板を提供することができる。
また、配線層の下面に接する樹脂層が粗化されておらず、平滑な面であることから、露出している配線層のエッチング除去時間を短縮可能となるだけでなく、配線層形成工程で、配線層の幅が細くなることがなく、設計通りの線幅値を備えた配線層の形成が可能なプリント配線基板を提供することができる。
また、本実施形態であれば、デスミア処理によって粗化されないプライマー層4を用いているので、第一の実施形態で用いていたデスミア処理による粗化を防ぐための銅層(銅箔)5を形成する工程が不要となる。そのため、銅層5を除去する工程も不要となる。これらの二工程を削減することで製造工程数が少なくなり、低コストで多層ビルドアップ配線基板を製造できる。
また、本実施形態であれば、シランカップリング層14のみで第二配線層12と第二絶縁樹脂層15との密着性を確保している。そのため、第三の実施形態では必要であった錫めっき層13の形成工程が不要となる。この形成工程を削減することで製造工程が短くなり、低コストで多層ビルドアップ配線基板を製造できる。
(各実施形態の効果)
上述のように、各実施形態に係るプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104によれば、第二配線層12の上面及び側面のみならず、第二配線層12の下面も凹凸がなく平坦となる。このため、第二配線層12における高周波信号の伝送遅延を抑止したプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104を提供することができる。
また、第二配線層12の下面に接するプライマー層4の表面が粗化されておらず、平滑な面であることから、露出している第二配線層12のエッチング除去時間を短縮可能となるだけでなく、第二配線層12の形成工程で、第二配線層12の幅が細くなることがなく、設計通りの線幅値が設計通りの第二配線層12を備えたプリント配線基板の製造方法及びその製造方法により製造されたプリント配線基板101〜104を提供することができる。
つまり、各実施形態に係るプリント配線基板101〜104の製造方法及びその製造方法により製造されたプリント配線基板101〜104によれば、高周波信号に対する信号遅延の問題を解決すると共に、シード層(パターン電解銅めっきの下地導電層となる無電解銅めっき層)のエッチング時間を短縮し、配線層形成工程でパターン電解銅めっきによる配線層の幅が細くならない。
(各実施形態の変形例)
上述の各実施形態の変形例について、図5を参照しつつ、簡単に説明する。
図5は、本発明の各実施形態に係るプリント配線基板101〜104の変形例の構成を示す概略断面図である。上述の各実施形態に係るプリント配線基板101〜104は、第二配線層12を一層のみ備えているが、本発明は、これに限定されるものではない。例えば、図5(a)及び(b)に示すように、第二配線層12を複数層備えていてもよい。つまり、上述の各実施形態の変形例の一態様に係るプリント配線基板105a、105bは、絶縁基板1の上に配線層と絶縁層とを交互に積層しており、積層された絶縁層のうち少なくとも1つの絶縁層の上には、プライマー層4が形成されており、そのプライマー層4のうち少なくとも1つのプライマー層4の上には配線層が形成されている。そして、プライマー層4の上に形成された配線層の下面の少なくとも一部は、プライマー層4に接している。さらに、図5(a)に示したプリント配線基板105aでは、その配線層の上面及び側面には、錫めっき層13とシランカップリング層14とがこの順に形成されている。また、図5(b)に示したプリント配線基板105bでは、その配線層の上面及び側面には、シランカップリング層14のみが形成されている。換言すると、図5(a)に示したプリント配線基板105aは、例えば、図1(a)の状態が形成され、図1(b)〜(l)を繰り返すことによって形成された多層ビルドアップ配線基板である。また、図5(b)に示したプリント配線基板105bは、例えば、図2(a)の状態が形成され、図2(b)〜(l)を繰り返すことによって形成された多層ビルドアップ配線基板である。
[実施例]
<第一の実施例>
以下、本発明の第一の実施例について説明する。
まず、図1(a)に示すように、絶縁基板1の上に第一配線層2を形成した後、その第一配線層2を覆うように第一絶縁樹脂層3を形成した。この構成は、FR−4のガラスエポキシ片面板(銅箔の厚さ:12μm)が有する銅箔をパターニングして形成した第一配線層2を備えたコア基材を作成し、その第一配線層2の上に第一絶縁樹脂層3を塗布・乾燥することによって得た。なお、銅箔のパターニングには、通常のプリント配線基板の製造工程を使用した。また、第一絶縁樹脂層3の材料には、層間絶縁フィルムABF−GX13(厚さ25μm、味の素ファインテクノ(株)製)を使用し、その材料をラミネートすることによって第一絶縁樹脂層3を形成した。
次に、図1(b)に示すように、この第一絶縁樹脂層3の上に、プライマー層4(厚さ3μm)を付けた銅箔5(厚さ3μm)を圧着した。
次に、図1(c)に示すように、レーザ光照射により、銅箔5とプライマー層4と第一絶縁樹脂層3とを貫通して第一配線層2の表面を露出させるビアホール6を形成した。この工程には、プリント配線基板用COレーザードリルSLR−400T(住友重機械工業(株)製)を使用し、直径100μmのビアホール6を形成した。このとき、ビアホール6の底面(第一配線層2の露出面)には、レーザ光照射によって生じたスミア7が残っていた。
そのため、次に、図1(d)に示すように、このスミア7をデスミア処理して取り除いた。このデスミア処理は、通常のプリント配線基板の製造工程で使用されている過マンガン酸デスミア工程を使用した。
次に、図1(e)に示すように、銅箔5を除去してプライマー層4の表面を露出させた。銅箔5の除去は、硫酸・過水系のエッチング液を使用した銅のエッチング装置を用いて実施した。
次に、図1(f)に示すように、ビアホール6の底面及びその側壁面並びにプライマー層4の表面を覆う無電解銅めっき層9を無電解めっきで形成した。
次に、図1(g)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成した。レジストパターン10の形成は、通常のプリント配線基板の製造工程で使用されているネガ型のドライフィルムを使用したフォトリソ工程により実施した。
次に、図1(h)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成した。電解銅めっきは、通常のプリント配線基板の製造工程で使用されている硫酸銅電解めっき装置を用いて実施した。また、電解銅めっき層11の厚さは、12±2μmとした。
次に、図1(i)に示すように、レジストパターン10をレジスト剥離液で除去した。レジストパターン10の剥離は、通常のプリント配線基板の製造工程で使用されているドライフィルムパターンのレジスト剥離工程により実施した。
次に、図1(j)に示すように、表面が露出した部分の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成した。この無電解銅めっき層9のエッチング除去には、過硫酸アンモニウム系のエッチング液を使用した。
こうして、10±2μmのライン&スペースの微細配線を容易に形成することができた。
次に、図1(k)に示すように、第二配線層12の露出面に無電解めっき処理を施して錫めっき層13を形成した。次に、その錫めっき層13の露出面にシランカップリング層14を形成した。シランカップリング層14の形成は、シランカップリング剤FC−9100(メック(株)社製)を使用した処理浴に浸漬後、引き上げてから熱風乾燥により実施した。
次に、図1(l)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成した。第二絶縁樹脂層15の材料には、層間絶縁フィルムABF−GX13(厚さ25μm、味の素ファインテクノ(株)製)を使用し、その材料をラミネートすることによって第二絶縁樹脂層15を形成した。
以上により製造した多層ビルドアップ配線基板は、第二絶縁樹脂層15と、第二配線層12及び第一配線層2との密着性が良好であり、また高速信号伝送及び配線層の線幅の微細化に対応したものであった。
<第二の実施例>
次に、本発明の第二の実施例について説明する。
第一の実施例では、図1(k)に示したように、第二配線層12の上面及び側面に錫めっき層13とシランカップリング層14とをこの順に形成したが、第二の実施例では、シランカップリング層14のみを第二配線層12の上面及び側面に形成した。この点以外は、第一の実施例と同様にした。
<第三の実施例>
次に、本発明の第三の実施例について説明する。
第一の実施例では、図1(b)に示したように、第一絶縁樹脂層3の上にプライマー層4を形成し、そのプライマー層4の上に銅層5を形成したが、第三の実施例では、プライマー層4のみを第一絶縁樹脂層3の上に形成した。この点以外は、第一の実施例と同様にした。
<第四の実施例>
次に、本発明の第四の実施例について説明する。
第三の実施例では、図3(j)に示したように、第二配線層12の上面及び側面に錫めっき層13とシランカップリング層14とをこの順に形成したが、第四の実施例では、シランカップリング層14のみを第二配線層12の上面及び側面に形成した。この点以外は、第三の実施例と同様にした。
(参考例)
以下、上述の技術的特徴を備えないプリント配線基板及びその製造方法を、本実施形態に係るプリント配線基板及びその製造方法の参考例として、簡単に説明する。
以下、図6を参照しつつ、セミアディティブ工法を使用して製造した従来のプリント配線基板及びその製造方法について説明する。
まず、図6(a)に示すように、絶縁基板1の上に第一配線層2を形成し、その第一配線層2を覆うように第一絶縁樹脂層3を形成する。
次に、図6(b)に示すように、レーザ光照射により、第一絶縁樹脂層3を貫通して第一配線層2の表面を露出させるビアホール6を形成する。このとき、ビアホール6の底面やその側壁面(内側面)には、スミア7が残っている。
次に、図6(c)に示すように、スミア7をデスミア処理して取り除く。このデスミア処理の際に第一絶縁樹脂層3の表面及びビアホール6の側壁面はそれぞれ粗化される。このデスミア処理によって粗化された第一絶縁樹脂層3の表面を、以降、「粗化表面8」と称する。
次に、図6(d)に示すように、ビアホール6の底面及びその側壁面並びに粗化表面8を覆う無電解銅めっき層9を無電解めっきで形成する。この時、粗化表面8の凹凸によるアンカー効果で、無電解銅めっき層9の密着性が確保される。
次に、図6(e)に示すように、非配線部を覆うレジストパターン10を無電解銅めっき層9上に形成する。
次に、図6(f)に示すように、レジストパターン10を形成した無電解銅めっき層9上に電解銅めっき層11を電解銅めっきで形成する。
次に、図6(g)に示すように、レジストパターン10をレジスト剥離液で除去する。
次に、図6(h)に示すように、表面が露出した部分の無電解銅めっき層9をエッチングにより除去し、無電解銅めっき層9と電解銅めっき層11とを含む第二配線層12を形成する。
次に、図6(i)に示すように、第二配線層12の露出面に無電解めっき処理を施して錫めっき層13を形成した後、その錫めっき層13の露出面にシランカップリング層14を形成する。
次に、図6(j)に示すように、錫めっき層13とシランカップリング層14とを備えた第二配線層12を覆うように第二絶縁樹脂層15を形成する。この時、第二配線層12の上面及び側面には錫めっき層13とシランカップリング層14が形成されているため、第二絶縁樹脂層15との密着性が確保できる。
上述の製造方法であれば、第二配線層12の上面及び側面は、粗化することなく平坦な面となるため、第二絶縁樹脂層15との密着性を確保できるとともに、表皮効果で信号伝送における高速応答性が失われることはない。しかしながら、第二配線層12の下面は、デスミア処理により粗化された第一絶縁樹脂層3の表面(粗化表面8)に接しているため、第二配線層12の下面は平坦ではなく凹凸が存在する。このため、信号伝送における高速応答性が失われてしまう。
また、無電解銅めっき層9をエッチングにより除去する際、第一絶縁樹脂層3の表面が粗化されているため、その粗化表面8に形成された凹凸の凹部に入り込んだ銅を確実に除去するためにエッチング時間を長くしなければならず、その分、配線は細くなり、非配線部は広くなる。このため、上記方法では、微細なライン&スペースを形成するには不利である。
上述の特許文献1には、密着剤により銅箔を樹脂層に密着させ、レーザ光照射によりビアホールを形成し、その後、デスミア処理を行った後、セミアディティブ工法のシード層として無電解銅めっき層を形成することが記載されている。
しかしながら、上記技術では、セミアディティブ工法を使用しているため、無電解銅めっき層をエッチングする際、無電解銅めっき層の下地表面が粗化されてしまう。このために、粗化表面に形成された凹凸の凹部に入り込んだ銅をエッチング除去するためにオーバーエッチングをしなければならない。そのため、配線を形成する銅箔もエッチングされ、配線パターンが細ってしまうことから、微細配線の形成には適していない。
また、上述の特許文献2には、コア基材上に配線パターンを形成し、その上に絶縁層を形成し、その上にガラス基板などの表面の凹凸が小さい基板上に別工程で形成した銅層を転写して、その銅層の上にシード層を形成し、従来のセミアディティブ工法を使用して配線パターンを形成する技術が開示されている。この技術では配線層の下面が平坦となるため、高周波信号に対する信号遅延の問題が解決可能である。
しかしながら、従来のセミアディティブ工法を使用するため、上述の特許文献1と同じ理由で配線パターンが細ってしまうことがあり、微細配線の形成には適していない。
本発明によれば、微細配線で高速応答可能な配線パターンを有する多層ビルドアッププリント配線基板及びその製造方法を提供することができる。
1…絶縁基板
2…第一配線層
3…第一絶縁樹脂層
4…プライマー層
5…銅層(銅箔)
6…ビアホール
7…スミア
8…粗化された第一絶縁樹脂層の表面(粗化表面)
9…無電解銅めっき層
10…レジストパターン
11…電解銅めっき層
12…第二配線層
13…錫めっき層
14…シランカップリング層
15…第二絶縁樹脂層
101〜104…プリント配線基板
105a、105b…プリント配線基板

Claims (15)

  1. 絶縁基板の上に第一配線層と第一絶縁層とをこの順に積層したコア基材と、前記コア基材の上に第二配線層と第二絶縁層とをこの順に積層したビルドアップ層と、を有する多層プリント配線基板であって、
    前記第二配線層と、前記第一絶縁層との間にはプライマー層が形成されており、
    前記第二配線層の下面の少なくとも一部は、前記プライマー層に接しており、
    前記第二配線層の上面及び側面には、錫めっき層とシランカップリング層とがこの順に形成されていることを特徴とする多層プリント配線基板。
  2. 絶縁基板の上に第一配線層と第一絶縁層とをこの順に積層したコア基材と、前記コア基材の上に第二配線層と第二絶縁層とをこの順に積層したビルドアップ層と、を有する多層プリント配線基板であって、
    前記第二配線層と、前記第一絶縁層との間にはプライマー層が形成されており、
    前記第二配線層の下面の少なくとも一部は、前記プライマー層に接しており、
    前記第二配線層の上面及び側面には、シランカップリング層が形成されていることを特徴とする多層プリント配線基板。
  3. 前記プライマー層は、エポキシ樹脂を含有することを特徴とする請求項1または請求項2に記載の多層プリント配線基板。
  4. 前記プライマー層は、ポリイミド樹脂またはポリアミド樹脂を含有することを特徴とする請求項1または請求項2に記載の多層プリント配線基板。
  5. 前記第二配線層の前記下面は、前記プライマー層に接しており、且つ前記第一配線層に接していることを特徴とする請求項1から請求項4の少なくとも1項に記載の多層プリント配線基板。
  6. 前記第二配線層は、前記プライマー層に接する無電解銅めっき層と、前記無電解銅めっき層上に形成された電解銅めっき層とを備えることを特徴とする請求項1から請求項5の少なくとも1項に記載の多層プリント配線基板。
  7. 絶縁基板の上に配線層と絶縁層とを交互に積層してなる多層プリント配線基板において、
    前記絶縁層のうち少なくとも1つの前記絶縁層の上には、プライマー層が形成されており、
    前記プライマー層のうち少なくとも1つの前記プライマー層の上には、前記配線層が形成されており、
    前記プライマー層の上に形成された前記配線層の下面の少なくとも一部は、前記プライマー層に接しており、
    前記下面が前記プライマー層に接する前記配線層の上面及び側面には、錫めっき層とシランカップリング層とがこの順に形成されていることを特徴とする多層プリント配線基板。
  8. 絶縁基板の上に配線層と絶縁層とを交互に積層してなる多層プリント配線基板において、
    前記絶縁層のうち少なくとも1つの前記絶縁層の上には、プライマー層が形成されており、
    前記プライマー層のうち少なくとも1つの前記プライマー層の上には、前記配線層が形成されており、
    前記プライマー層の上に形成された前記配線層の下面の少なくとも一部は、前記プライマー層に接しており、
    前記下面が前記プライマー層に接する前記配線層の上面及び側面には、シランカップリング層が形成されていることを特徴とする多層プリント配線基板。
  9. 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
    前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
    前記第一絶縁層の上に、銅層との密着力を増加させるプライマー層と、銅層とをこの順に形成する第二工程と、
    前記銅層と前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
    前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
    前記第四工程の後に、前記銅層を除去し、前記プライマー層の表面を露出させる第五工程と、
    前記第五工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第六工程と、
    前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第七工程と、
    前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第八工程と、
    前記第八工程の後に、前記レジストパターンを剥離する第九工程と、
    前記第九工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第十工程と、
    前記第二配線層の表面に錫めっき層を形成後、前記錫めっき層の表面にシランカップリング層を形成する第十一工程と、
    前記錫めっき層及び前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆うように第二絶縁層を形成する第十二工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。
  10. 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
    前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
    前記第一絶縁層の上に、銅層との密着力を増加させるプライマー層と、銅層とをこの順に形成する第二工程と、
    前記銅層と前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
    前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
    前記第四工程の後に、前記銅層を除去し、前記プライマー層の表面を露出させる第五工程と、
    前記第五工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第六工程と、
    前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第七工程と、
    前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第八工程と、
    前記第八工程の後に、前記レジストパターンを剥離する第九工程と、
    前記第九工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第十工程と、
    前記第二配線層の表面にシランカップリング層を形成する第十一工程と、
    前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆うように第二絶縁層を形成する第十二工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。
  11. 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
    前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
    前記第一絶縁層の上に、無電解銅めっき層との密着力を増加させるプライマー層を形成する第二工程と、
    前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
    前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
    前記第四工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第五工程と、
    前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第六工程と、
    前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第七工程と、
    前記第七工程の後に、前記レジストパターンを剥離する第八工程と、
    前記第八工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第九工程と、
    前記第二配線層の表面に錫めっき層を形成後、前記錫めっき層の表面にシランカップリング層を形成する第十工程と、
    前記錫めっき層及び前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆うように第二絶縁層を形成する第十一工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。
  12. 絶縁基板の上に第一配線層を備えた積層体の上に、複数の層を形成する多層プリント配線基板の製造方法であって、
    前記積層体の上に、前記第一配線層を覆うように第一絶縁層を形成する第一工程と、
    前記第一絶縁層の上に、無電解銅めっき層との密着力を増加させるプライマー層を形成する第二工程と、
    前記プライマー層と前記第一絶縁層をそれぞれ貫通して、前記第一配線層の表面を露出させるビアホールを形成する第三工程と、
    前記ビアホール内に生成したスミアを除去するデスミア処理を行う第四工程と、
    前記第四工程の後に、前記プライマー層の表面並びに前記ビアホールの底面及び側壁面に無電解銅めっき層を形成する第五工程と、
    前記無電解銅めっき層の表面の、第二配線層を形成しない領域にめっきマスクとなるレジストパターンを形成する第六工程と、
    前記無電解銅めっき層の表面の、前記レジストパターンが形成されていない領域に電解銅めっき層を形成する第七工程と、
    前記第七工程の後に、前記レジストパターンを剥離する第八工程と、
    前記第八工程の後に、前記レジストパターンが形成されていた領域の前記無電解銅めっき層を除去することで、前記無電解銅めっき層と前記電解銅めっき層とを備えた第二配線層を形成し、且つ前記プライマー層の表面を露出する第九工程と、
    前記第二配線層の表面にシランカップリング層を形成する第十工程と、
    前記シランカップリング層が形成された前記第二配線層と、前記プライマー層とを覆うように第二絶縁層を形成する第十一工程と、を少なくとも有することを特徴とする多層プリント配線基板の製造方法。
  13. 前記第三工程が、レーザードリルを使用する工程であることを特徴とする請求項9から請求項12のいずれか1項に記載の多層プリント配線基板の製造方法。
  14. 前記プライマー層は、エポキシ樹脂を含有することを特徴とする請求項9から請求項13のいずれか1項に記載の多層プリント配線基板の製造方法。
  15. 前記プライマー層は、ポリイミド樹脂またはポリアミド樹脂を含有することを特徴とする請求項9から請求項13のいずれか1項に記載の多層プリント配線基板の製造方法。
JP2017553741A 2015-11-30 2016-11-10 多層プリント配線基板及びその製造方法 Active JP6819608B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015233243 2015-11-30
JP2015233243 2015-11-30
PCT/JP2016/083375 WO2017094470A1 (ja) 2015-11-30 2016-11-10 多層プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017094470A1 true JPWO2017094470A1 (ja) 2018-09-13
JP6819608B2 JP6819608B2 (ja) 2021-01-27

Family

ID=58797137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553741A Active JP6819608B2 (ja) 2015-11-30 2016-11-10 多層プリント配線基板及びその製造方法

Country Status (5)

Country Link
US (2) US20180279486A1 (ja)
EP (1) EP3386282A4 (ja)
JP (1) JP6819608B2 (ja)
CN (1) CN108353510B (ja)
WO (1) WO2017094470A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192423B2 (ja) * 2018-11-16 2022-12-20 凸版印刷株式会社 めっき厚判定方法、並びに多層配線基板の製造方法
KR20210117353A (ko) * 2019-02-14 2021-09-28 램 리써치 코포레이션 금 쓰루 실리콘 마스크 도금 (gold through silicon mask plating)
KR102624298B1 (ko) * 2020-03-25 2024-01-12 엘지이노텍 주식회사 열전소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法
JP2011049289A (ja) * 2009-08-26 2011-03-10 Kyocera Corp 配線基板及びその製造方法
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014067941A (ja) * 2012-09-27 2014-04-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US20150096173A1 (en) * 2013-10-08 2015-04-09 National Center For Advanced Packaging Co., Ltd. Method for Constructing an External Circuit structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223814B2 (ja) * 1996-10-25 2001-10-29 日立エーアイシー株式会社 多層プリント配線板の製造方法
JP4850525B2 (ja) * 2006-01-31 2012-01-11 富士通株式会社 多層回路基板およびその製造方法
JP2009019266A (ja) * 2007-06-15 2009-01-29 Mec Kk シランカップリング剤皮膜の形成方法
JP2009123986A (ja) 2007-11-16 2009-06-04 Fujitsu Ltd 多層回路基板の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
CN101790903B (zh) * 2008-09-30 2012-04-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP5512562B2 (ja) * 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9078343B2 (en) * 2011-02-22 2015-07-07 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2012216773A (ja) 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
EP2645830B1 (en) * 2012-03-29 2014-10-08 Atotech Deutschland GmbH Method for manufacture of fine line circuitry
CN104145537A (zh) * 2012-03-29 2014-11-12 德国艾托特克公司 细线电路的制造方法
KR20140086522A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 접착력이 우수한 프라이머-코팅 동박, 이의 제조방법
JP2015222753A (ja) 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法
JP2011049289A (ja) * 2009-08-26 2011-03-10 Kyocera Corp 配線基板及びその製造方法
JP2012094734A (ja) * 2010-10-28 2012-05-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014067941A (ja) * 2012-09-27 2014-04-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US20150096173A1 (en) * 2013-10-08 2015-04-09 National Center For Advanced Packaging Co., Ltd. Method for Constructing an External Circuit structure

Also Published As

Publication number Publication date
CN108353510A (zh) 2018-07-31
US11690178B2 (en) 2023-06-27
US20180279486A1 (en) 2018-09-27
EP3386282A4 (en) 2019-07-17
EP3386282A1 (en) 2018-10-10
WO2017094470A1 (ja) 2017-06-08
US20200337156A1 (en) 2020-10-22
CN108353510B (zh) 2021-11-02
JP6819608B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
US7408261B2 (en) BGA package board and method for manufacturing the same
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
US20200337156A1 (en) Multilayer printed wiring board and method of manufacturing the same
JP2003008199A (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
US7665208B2 (en) Through hole forming method
US20090289030A1 (en) Method of fabricating printed wiring board
JP5066427B2 (ja) プリント配線板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
KR100313611B1 (ko) 인쇄회로기판 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2015222805A (ja) 印刷配線板およびその製造方法
KR100670594B1 (ko) 인쇄 회로 기판에서 미세 회로 형성 방법
JP2004152935A (ja) 印刷配線板
JP6303364B2 (ja) コア基板の貫通孔形成方法
JP2005236194A (ja) プリント配線板の製造方法
JP2007095910A (ja) 配線基板の製造方法
JP7154147B2 (ja) 印刷配線板の製造方法
JP3543348B2 (ja) 多層配線板の製造法
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JPH1168291A (ja) プリント配線板及びその製造方法
JP2647007B2 (ja) 印刷配線板の製造方法
JP2024002647A (ja) 配線基板及び配線基板の製造方法
JP3817291B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250