JP2015222753A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2015222753A
JP2015222753A JP2014106006A JP2014106006A JP2015222753A JP 2015222753 A JP2015222753 A JP 2015222753A JP 2014106006 A JP2014106006 A JP 2014106006A JP 2014106006 A JP2014106006 A JP 2014106006A JP 2015222753 A JP2015222753 A JP 2015222753A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
conductive circuit
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014106006A
Other languages
English (en)
Inventor
有紅 呉
Youhong Wu
有紅 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014106006A priority Critical patent/JP2015222753A/ja
Priority to US14/719,440 priority patent/US9526168B2/en
Publication of JP2015222753A publication Critical patent/JP2015222753A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁層のうち最外導電回路層が積層される面の平面度を従来より高くすることが可能なプリント配線板及びその製造方法を提供する。
【解決手段】本発明のプリント配線板１０では、最外導電回路層２１の下方に配置される第１絶縁層１６のうち最外導電回路層２１側に第１絶縁層１６より薄い第２絶縁層１７を積層することで第１絶縁層１６の微少な凹凸を第２絶縁層１７で埋めて、その第２絶縁層１７のうち最外導電回路層２１側を第１絶縁層１６側より平坦にすることができる。これにより第１絶縁層１６と第２絶縁層１７とからなる絶縁層１５のうち最外導電回路層２１が積層される面の平面度を従来より高くすることができる。
【選択図】図１

Description

本発明は、内部導電回路層上に絶縁層を介して最外導電回路層が積層され、その最外導電回路層に、基板実装部品に対する接続部が設けられているプリント配線板及びその製造方法に関する。
従来、この種のプリント配線板として、内部導電回路層上に熱硬化性の樹脂シートを敷設して加熱プレスすることで絶縁層を形成したものが知られている。また、絶縁層の内部導電回路層側の積層面は、内部導電回路層の凹凸に対応した凹凸形状に成形される一方、絶縁層のうち内部導電回路層と反対側の積層面は、加熱プレス機の平坦な加熱板に押圧されて平坦面に成形され、その平坦面上にめっき等によって最外導電回路層が形成される（例えば、特許文献１参照）。
特開２０１４−７２３７１号公報（段落［００２８］）
しかしながら、上記した従来のプリント配線板では、絶縁層のうち最外導電回路層が積層される面が、内部導電回路層側の凹凸形状の影響を受けて十分な平面度を得られていないという問題があった。このため、例えば、最外導電回路層に複数の半田バンプを縦横複数列に並べて備え、それら半田バンプ群に基板実装部品を接続する際、一部の半田バンプの接続が不十分になる不具合が生じ得た。
本発明は、上記事情に鑑みてなされたもので、絶縁層のうち最外導電回路層が積層される面の平面度を従来より高くすることが可能なプリント配線板及びその製造方法の提供を目的とする。
上記目的を達成するためになされた請求項１の発明は、第１絶縁層と、前記第１絶縁層上に積層されかつ、基板実装部品に対する接続部を備える最外導電回路層と、前記第１絶縁層下に積層されている内部導電回路層と、を備えるプリント配線板であって、前記第１絶縁層と前記最外導電回路層との間に挟まれかつ前記第１絶縁層より薄い第２絶縁層を有し、
前記第２絶縁層の前記最外導電回路層側は、前記第１絶縁層側より平坦になっている。
本発明のプリント配線板では、最外導電回路層の下方に配置される第１絶縁層のうち最外導電回路層側に第１絶縁層より薄い第２絶縁層を積層することで第１絶縁層の凹凸を第２絶縁層で埋めて、その第２絶縁層のうち最外導電回路層側を第１絶縁層側より平坦にすることができる。これにより第１絶縁層と第２絶縁層とからなる絶縁層のうち最外導電回路層が積層される面の平面度を従来より高くすることができる。
本発明の第１実施形態に係るプリント配線板の断面図 図１におけるＲ領域の拡大図 プリント配線板の製造工程を示す断面図 プリント配線板の製造工程を示す断面図 プリント配線板の製造工程を示す断面図 プリント配線板の製造工程を示す断面図 プリント配線板の使用例を示す概念図 （Ａ）半導体チップを実装したプリント配線板の断面図、（Ｂ）半導体チップを実装し接続不良のあるプリント配線板の断面図 第２実施形態のプリント配線板の製造工程を示す断面図 第３実施形態に係るプリント配線板の断面図 他の実施形態に係るプリント配線板の断面図
［第１実施形態］
以下、本発明の第１実施形態を図１から図８に基づいて説明する。本実施形態のプリント配線板１０は、図１の断面図に示されているように、例えば、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁部材で構成され、そのコア基板１１の表裏の両面に、それぞれ導体回路層１２，１２（本発明の「内部導電回路層」に相当する）が形成されている。また、コア基板１１には、複数の貫通孔１３が形成され、それら各貫通孔１３にめっきを充填してなるスルーホール導体１４によって、コア基板１１の表裏の導体回路層１２，１２の一部が導通接続されている。
コア基板１１の表裏の各導体回路層１２上には、それぞれ絶縁層１５、最外導電回路層２１及びソルダーレジスト層２２が順番に積層され、絶縁層１５と最外導電回路層２１とから上記したビルドアップ層２０が構成されている。絶縁層１５は、熱硬化性絶縁樹脂に補強材を含有してなる（例えば、補強材としての無機フィラーを３０〜７０重量％含有してなる）第１絶縁層１６と、熱硬化性絶縁樹脂に補強材を含有していない又は無機フィラーの含有量が第１絶縁層１６より少ない第２絶縁層１７との二層構造になっていて、第１絶縁層１６が導体回路層１２上に積層され、その第１絶縁層１６上に第２絶縁層１７が積層されている。また、最外導電回路層２１と導体回路層１２との間隔Ｌ１（図１参照）は、７〜３０［μｍ］になっていて、第２絶縁層１７の平均厚は、最外導電回路層２１と導体回路層１２との間隔Ｌ１の２０〜４５％になっている。
ここで、第１絶縁層１６のうち導体回路層１２側は、コア基板１１から突出した導体回路層１２による凹凸に合った凹凸形状をなし、第１絶縁層１６のうち導体回路層１２と反対側の面は概ね平坦になっている。しかしながら、図２に拡大して示すように、第１絶縁層１６のうち導体回路層１２と反対側の面は、導体回路層１２側の凹凸形状の影響を受けて僅かに波打った形状（以下、「微少凹凸形状」という）になっている。これに対し、第２絶縁層１７は、第１絶縁層１６側の面が第１絶縁層１６に合った微少凹凸形状をなす一方、その反対側の面が、第１絶縁層１６側より平面度が高い平坦な形状になっている。また、絶縁層１５には、複数のビア１８が形成され、それら各ビア１８にめっきを充填してなるビア導体１９が形成され、それらビア導体１９によって導体回路層１２と最外導電回路層２１の一部が導通接続されている。
ソルダーレジスト層２２には、複数のパッド用孔が形成され、最外導電回路層２１の一部がパッド用孔内に位置して複数のパッド２３（本発明の「接続部」に相当する）になっている。また、一部のパッド２３群は、縦横複数列に並べられ、そこに半導体チップ２５（図８（Ａ）参照。本発明の「基板実装部品」に相当する）を実装されるようになっている。
本実施形態のプリント配線板１０は、以下のようにして製造される。
（１）図３（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
（２）図３（Ｂ）に示すように、コア基板１１にＣＯ２レーザが照射されて複数の貫通孔１３が形成される。具体的には、コア基板１１の表裏の一方の面（所謂、Ｆ面）にＣＯ２レーザが照射されてコア基板１１の厚さ方向の中間部まで延びた複数のテーパー孔が穿孔される。次いで、コア基板１１の表裏の他方の面（所謂、Ｓ面）のうちＦ面の各テーパー孔の真裏となる位置にＣＯ２レーザが照射されてＦ面と同様の複数のテーパー孔が穿孔される。そして、それらＦ面とＳ面のテーパー孔同士が連通して複数の貫通孔１３が形成される。
（３）無電解めっき処理が行われ、コア基板１１の表裏の両面の各銅箔１１Ｃ上と貫通孔１３の内面とに無電解めっき膜（図示せず）が形成される。
（４）図３（Ｃ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
（５）電解めっき処理が行われ、無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成されると共に、貫通孔１３内にめっきが充填されてスルーホール導体１４が形成される。
（６）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１の表裏の両面に導体回路層１２，１２が形成される。
（７）図４（Ａ）に示すように、コア基板１１の表裏の各導体回路層１２上に、樹脂フィルム３５が積層されてから、加熱プレスされる。樹脂フィルム３５は、例えば、味の素（株）製：商品名；ＡＢＦであって、熱硬化性絶縁樹脂に補強材としての無機フィラーを３０〜７０重量％含有してなる。その樹脂フィルム３５は、プレスされることで樹脂フィルム３５の一部が導体回路層１２の回路同士の間の隙間に入り込み、導体回路層１２側がその導体回路層１２に合った凹凸形状に成形される一方、導体回路層１２と反対側が加熱プレス機（図示せず）の平坦な加熱板によって概ね平坦な形状に成形される。そして、樹脂フィルム３５が熱硬化して第１絶縁層１６になる。その際、第１絶縁層１６は、例えば、導体回路層１２側の凹凸形状による「ひけ」の影響により、導体回路層１２と反対側の面が僅かに波打った微少凹凸形状になる。
（８）図４（Ｂ）に示すように、コア基板１１の表裏の各第１絶縁層１６上に、熱硬化性絶縁樹脂３６が塗布される。その熱硬化性絶縁樹脂３６は、粘度５〜６００［Ｐａ・ｓ］の流体状の所謂、接着剤であって、例えば、スプレーによって第１絶縁層１６上に塗布される。
（９）コア基板１１の表裏の両面の第１絶縁層１６，１６上に熱硬化性絶縁樹脂３６がそれぞれ塗布された状態で、図示しない加熱プレス機の１対の加熱板の間にコア基板１１が配置され、１対の加熱板が熱硬化性絶縁樹脂３６の上から各第１絶縁層１６に押し付けられる。このとき、１対の加熱板は、熱硬化性絶縁樹脂３６の硬化温度より低い温度になっていて、熱硬化性絶縁樹脂３６は、第１絶縁層１６側が第１絶縁層１６に合った微少凹凸形状に成形される一方、その反対側の面が、第１絶縁層１６側より平面度が高い平坦な形状に成形される。そして、熱硬化性絶縁樹脂３６を熱硬化性絶縁樹脂３６の硬化温度より高い温度環境に置き、これにより熱硬化性絶縁樹脂３６が硬化して前記した第２絶縁層１７になり、コア基板１１の表裏の両面に第１絶縁層１６と第２絶縁層１７とからなる絶縁層１５，１５が形成される。
（１０）図４（Ｃ）に示すように、コア基板１１の表裏の両面の各絶縁層１５にＣＯ２レーザが照射されて、各絶縁層１５を貫通する複数のビア１８が形成される、
（１０）無電解めっき処理が行われ、絶縁層１５上とビア１８内とに無電解めっき膜（図示せず）が形成される。
（１１）図５（Ａ）に示すように、絶縁層１５上の無電解めっき膜上に、所定パターンのめっきレジスト３７が形成される。
（１２）電解めっき処理が行われ、図５（Ｂ）に示すように電解めっきがビア１８内に充填されてビア導体１９が形成されると共に、絶縁層１５上の無電解めっき膜（図示せず）のうちめっきレジスト３７から露出している部分に電解めっき膜３８，３８が形成される。
（１３）めっきレジスト３７が剥離されると共に、めっきレジスト３７の下方の無電解めっき膜（図示せず）が除去され、図５（Ｃ）に示すように、残された電解めっき膜３８、無電解めっき膜により、各絶縁層１５上に最外導電回路層２１が形成される。そして、最外導電回路層２１と導体回路層１２の一部がビア導体１９によって接続された状態になる。
（１４）図６（Ａ）に示すように、コア基板１１の表裏の最外導電回路層２１，２１上にソルダーレジスト層２２，２２が積層される。
（１５）図６（Ｂ）に示すように、ソルダーレジスト層２２，２２の所定箇所にテーパー状のパッド用孔が形成されて最外導電回路層２１，２１の一部がソルダーレジスト層２２，２２から露出して上記したパッド２３になる。
（１６）図１に示すように、パッド２３上に、ニッケル層、金層の順に積層されて金属膜４２が形成される。以上のプリント配線板１０が完成する。
本実施形態のプリント配線板１０の構造及び製造方法に関する説明は以上である。次にプリント配線板１０の作用効果を、プリント配線板１０の使用例と共に説明する。本実施形態のプリント配線板１０は、例えば、以下のようにして使用される。即ち、図７に示すように、プリント配線板１０の複数のパッド２３上に複数の半田バンプ２４が形成される。そして、例えば、ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）と呼ばれる方法で、半導体チップ２５等の基板実装部品が実装される。具体的には、半導体チップ２５として、その下面に備えた接続部２５Ａに予めＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）２５Ｂがラミネートされているものが用意される。半田バンプ２４群にプラズマが照射された後、プリント配線板１０が１００［℃］に加熱される。そして、例えば、３００［℃］に加熱されたＴＣＢヘッド２６を半導体チップ２５の上面に宛がった状態で、そのＴＣＢヘッド２６により半導体チップ２５が保持され、半導体チップ２５の接続部２５Ａが、半田バンプ２４及びＮＣＦ２５Ｂの軟化点より高い温度（例えば、２４０±５［℃］）に加熱される。この状態で、ＴＣＢヘッド２６が降下し、半導体チップ２５の接続部２５Ａがプリント配線板１０の半田バンプ２４に押し付けられる。これにより半田バンプ２４が軟化してプリント配線板１０に半導体チップ２５が半田付けされる。
このとき、もしプリント配線板１０における絶縁層１５の平面度が低いと、図８（Ｂ）に示すように、複数の半田バンプ２４の一部が半導体チップ２５に接続されない事態が生じ得るが、本実施形態のプリント配線板１０では、最外導電回路層２１の下方に配置される第１絶縁層１６のうち最外導電回路層２１側に第１絶縁層１６より薄い第２絶縁層１７を積層することで第１絶縁層１６の微少な凹凸を第２絶縁層１７で埋めて、その第２絶縁層１７のうち最外導電回路層２１側を第１絶縁層１６側より平坦にすることができる。これにより第１絶縁層１６と第２絶縁層１７とからなる絶縁層１５のうち最外導電回路層２１が積層される面の平面度を従来より高くすることができる。また、第２絶縁層１７は粘度が低いため流動性が高く、第１絶縁層１６より薄いので硬化する際の「ひけ」の問題が生じ難い。これにより、第２絶縁層１７の最外導電回路層２１側を容易に平坦にすることができる。
［第２実施形態］
本実施形態のプリント配線板１０の製造方法のうち第２絶縁層１７を形成する工程が前記第１実施形態と異なる。即ち、本実施形態のプリント配線板１０の製造方法では、図９に示すように片面に剥離シート４１が重ねられた熱硬化性絶縁樹脂フィルム４０が用意される。そして、コア基板１１の表裏の両側で、熱硬化性絶縁樹脂フィルム４０のうち剥離シート４１を有しない側が第１絶縁層１６に重ねられた状態で熱硬化性絶縁樹脂フィルム４０が積層される。そして、加熱プレスの１対の加熱板の間にコア基板１１が配置され、１対の加熱板が剥離シート４１の上から各第１絶縁層１６に押し付けられる。これにより、熱硬化性絶縁樹脂フィルム４０は、第１絶縁層１６側が第１絶縁層１６に合った微少凹凸形状に成形される一方、その反対側の面が、第１絶縁層１６側より平面度が高い平坦面に成形されて前記した第２絶縁層１７になる。そして、剥離シート４１が第２絶縁層１７から剥離され、以下、第１実施形態と同様にして、最外導電回路層２１、ソルダーレジスト層２２等が形成されてプリント配線板１０が完成する。本実施形態の構成によれば、第２絶縁層１７を成形するための熱硬化性絶縁樹脂が飛散するようなことがなく、第２絶縁層１７を容易に形成することができる。
［第３実施形態］
本実施形態のプリント配線板１０Ｖは、図１０に示すように、コア基板１１の表裏の各第１絶縁層１６上に複数（例えば、２つ）の第２絶縁層１７Ａ，１７Ｂが積層されている点が第１及び第２の実施形態と異なる。そして、第１絶縁層１６と複数の第２絶縁層１７Ａ，１７Ｂとが絶縁層１５Ｖが構成されている。具体的には、第１絶縁層１６側の一方の第２絶縁層１７Ａは、最外導電回路層２１側の第２絶縁層１７Ｂに比べて、例えば、１〜３倍の厚さになっている。また、一方の第２絶縁層１７Ａと他方の１７Ｂは、補強材を含有していない、又は無機フィラーの含有量が第１絶縁層１６より少ない熱硬化性絶縁樹脂になっている。
本実施形態のプリント配線板１０Ｖは、以下のようにして製造される。コア基板１１の表裏の両面に第１絶縁層１６，１６が形成されたら、第１実施形態の第２絶縁層１７を形成する場合と同じ方法で、第１絶縁層１６，１６上にスプレーにて流体状の熱硬化性樹脂３６Ａが吹き付けられてからコア基板１１が表裏の両側から加熱プレスされて各第１絶縁層１６上に第２絶縁層１７Ａが形成される。そして、これと同様の処理を繰り返して、各第２絶縁層１７Ａ上に、スプレーにて流体状の熱硬化性樹脂３６Ｂが吹き付けられてからコア基板１１が加熱プレスされて各第２絶縁層１７Ａ上に第２絶縁層１７Ｂが形成されて、第２絶縁層１７と第２絶縁層１７Ａ，１７Ｂとからなる絶縁層１５Ｖが完成する。以下、第１実施形態と同様にして、最外導電回路層２１、ソルダーレジスト層２２等が形成されてプリント配線板１０が完成する。本実施形態の構成によれば、絶縁層１５Ｖのうち最外導電回路層２１が積層される面の平面度をより一層高くすることができる。なお、第２実施形態のように片面に剥離シート４１を有する熱硬化性絶縁樹脂フィルム４０を使用して上記した第２絶縁層１７Ａ，１７Ｂを形成してもよい。
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記第１〜第３の実施形態では、加熱板を使用して第１絶縁層１６及び第２絶縁層１７，１７Ａ，１７Ｂの各一方の面が平坦になるように成形していたが、１対のローラの間にコア基板１１を通して第１絶縁層１６等を平坦に加圧成形してもよい。
（２）前記第１〜第３の実施形態のプリント配線板１０，１０Ｖはコア基板１１を有していたが、図１１に示すようなコア基板を有しないプリント配線板１０Ｖ２に本発明を適用してもよい。
（３）前記第１実施形態では、第２絶縁層１７になる熱硬化性絶縁樹脂３６をその硬化温度より低い温度の加熱板加圧してから硬化温度より高い温度になるまで加熱していたが、予め、熱硬化性絶縁樹脂の硬化温度より高い温度に加熱された加熱板で熱硬化性絶縁樹脂を加圧して第２絶縁層を形成してもよい。
（４）前記第１〜第３の実施形態のプリント配線板１０，１０Ｖはコア基板１１の両面にビルドアップ層２０，２０がそれぞれ１層ずつ積層されていたが、複数のビルドアップ層を積層してもよい。
１０，１０Ｖ，１０Ｖ２ プリント配線板
１１ コア基板
１２ 導体回路層（内部導電回路層）
１６ 第１絶縁層
１７，１７Ａ，１７Ｂ 第２絶縁層
２１ 最外導電回路層
２２ ソルダーレジスト層
２３ パッド（接続部）
２５ 半導体チップ（基板実装部品）
３５ 樹脂フィルム（熱硬化性絶縁樹脂フィルム）
３６ 熱硬化性絶縁樹脂
４０ 熱硬化性絶縁樹脂フィルム
４１ 剥離シート

Claims (13)

  1. 第１絶縁層と、
    前記第１絶縁層上に積層されかつ、基板実装部品に対する接続部を備える最外導電回路層と、
    前記第１絶縁層下に積層されている内部導電回路層と、を備えるプリント配線板であって、
    前記第１絶縁層と前記最外導電回路層との間に挟まれかつ前記第１絶縁層より薄い第２絶縁層を有し、
    前記第２絶縁層の前記最外導電回路層側は、前記第１絶縁層側より平坦になっている。
  2. 請求項１に記載のプリント配線板において、
    前記第２絶縁層は、補強材を含有していない、又は無機フィラーの含有量が第１絶縁層より少ない熱硬化性絶縁樹脂である。
  3. 請求項１又は２に記載のプリント配線板において、
    前記第１絶縁層は、３０〜７０重量％の無機フィラーを含有している。
  4. 請求項１乃至３の何れか１の請求項に記載のプリント配線板において、
    前記第２絶縁層の平均厚さは、前記最外導電回路層と前記内部導電回路層との間隔の２０〜４５％になっている。
  5. 請求項１乃至４の何れか１の請求項に記載のプリント配線板において、
    前記第２絶縁層は、複数絶縁層からなる。
  6. 請求項１乃至５の何れか１の請求項に記載のプリント配線板において、
    前記最外導電回路層と前記内部導電回路層との間隔は、７〜３０［μｍ］になっている。
  7. 請求項１乃至６の何れか１の請求項に記載のプリント配線板において、
    前記内部導電回路層、前記第１絶縁層、前記第２絶縁層及び前記最外導電回路層が表裏の両側に積層されているコア基板を有する。
  8. 請求項１乃至７の何れか１の請求項に記載のプリント配線板において、
    前記最外導電回路層上に積層されているソルダーレジスト層を有する。
  9. 補強材を含有する第１絶縁層を導電回路層上に積層することと、
    前記第１絶縁層上に、熱硬化性絶縁樹脂を塗布して、又は、熱硬化性絶縁樹脂フィルムを敷設して、第２絶縁層を形成することと、
    前記第２絶縁層上に、基板実装部品に対する接続部を備える最外導電回路層を積層することと、を行うプリント配線板の製造方法であって、
    前記第２絶縁層上に前記最外導電回路層を積層する前に、前記第２絶縁層を加熱板、または、ローラにて平坦に加圧成形することを行う。
  10. 請求項９に記載のプリント配線板の製造方法において、
    コア基板の表裏の両側に前記導電回路層、前記第１絶縁層及び前記第２絶縁層の順に積層することと、
    表裏の両側に前記第２絶縁層まで積層された前記コア基板を、互いに平行な対向面を有する第１と第２の加熱板、または、ローラの間で挟んで前記第２絶縁層を平坦に加圧成形することとを行う。
  11. 請求項９又は１０に記載のプリント配線板の製造方法において、
    前記第２絶縁層を硬化温度より低い温度の加熱板、または、ローラで平坦に加圧してから前記硬化温度より高い温度になるまで加熱することを行う。
  12. 請求項９乃至１１の何れか１の請求項に記載のプリント配線板の製造方法において、
    粘度５〜６００［Ｐａ・ｓ］の流体状の熱硬化性絶縁樹脂を前記第１絶縁層上に塗布して前記第２絶縁層を形成する。
  13. 請求項９乃至１１の何れか１の請求項に記載のプリント配線板の製造方法において、
    片面に剥離シートが重ねられた熱硬化性絶縁樹脂フィルムを用意することと、
    前記熱硬化性絶縁樹脂フィルムのうち前記剥離シートと反対側を前記第１絶縁層に重ねて前記第２絶縁層を形成することと、
    前記剥離シートの上から加熱板を押し付けて前記第２絶縁層を平坦に加圧成形することと、
    前記剥離シートを前記第２絶縁層から剥離することとを行う。
JP2014106006A 2014-05-22 2014-05-22 プリント配線板及びその製造方法 Pending JP2015222753A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014106006A JP2015222753A (ja) 2014-05-22 2014-05-22 プリント配線板及びその製造方法
US14/719,440 US9526168B2 (en) 2014-05-22 2015-05-22 Printed wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014106006A JP2015222753A (ja) 2014-05-22 2014-05-22 プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015222753A true JP2015222753A (ja) 2015-12-10

Family

ID=54557074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014106006A Pending JP2015222753A (ja) 2014-05-22 2014-05-22 プリント配線板及びその製造方法

Country Status (2)

Country Link
US (1) US9526168B2 (ja)
JP (1) JP2015222753A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10622273B2 (en) 2017-12-28 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package with improved flatness of an insulating layer formed on patterns

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6819608B2 (ja) 2015-11-30 2021-01-27 凸版印刷株式会社 多層プリント配線基板及びその製造方法
WO2018100922A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 多層配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
ES2148233T3 (es) * 1992-11-09 2000-10-16 American Roller Co Rodillo de carga con capa de ceramicas mezcladas.
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
KR20060095785A (ko) * 1998-02-26 2006-09-01 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
DE60128656T2 (de) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8756804B2 (en) * 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP2014072371A (ja) 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10622273B2 (en) 2017-12-28 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package with improved flatness of an insulating layer formed on patterns

Also Published As

Publication number Publication date
US20150342039A1 (en) 2015-11-26
US9526168B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US20190131254A1 (en) Warpage Control in Package-on-Package Structures
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2015222753A (ja) プリント配線板及びその製造方法
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
US9406641B2 (en) Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
JP2020202410A (ja) 多層基板
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP2014011464A (ja) 多層回路基板及びその製造方法
JP2012160634A (ja) モジュール部品およびその製造方法
JP6467775B2 (ja) 部品内蔵基板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
JP5581828B2 (ja) 積層回路基板および基板製造方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP6195514B2 (ja) 配線基板およびその製造方法
TW201325357A (zh) 內藏有元件之基板的製造方法及使用該方法製造的內藏有元件之基板
JP2011258778A (ja) 積層回路基板および基板製造方法
JP2016009763A (ja) 多層プリント配線板およびその製造方法
TW201536143A (zh) 印刷電路板及其製法
JP5565953B2 (ja) 配線基板およびその製造方法
JP2004128481A (ja) 配線基板およびその製造方法
TW201832337A (zh) 線路載板及其製造方法