JP2020202410A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2020202410A
JP2020202410A JP2020161100A JP2020161100A JP2020202410A JP 2020202410 A JP2020202410 A JP 2020202410A JP 2020161100 A JP2020161100 A JP 2020161100A JP 2020161100 A JP2020161100 A JP 2020161100A JP 2020202410 A JP2020202410 A JP 2020202410A
Authority
JP
Japan
Prior art keywords
holes
semiconductor substrate
conductive particles
anisotropic conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020161100A
Other languages
English (en)
Other versions
JP7207383B2 (ja
Inventor
誠一郎 篠原
Seiichiro Shinohara
誠一郎 篠原
恭志 阿久津
Yasushi Akutsu
恭志 阿久津
朋之 石松
Tomoyuki Ishimatsu
朋之 石松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of JP2020202410A publication Critical patent/JP2020202410A/ja
Application granted granted Critical
Publication of JP7207383B2 publication Critical patent/JP7207383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】異方導電性フィルムを用いて半導体基板を積層し、導通特性に優れた多層基板を簡便な製造工程で提供する。【解決手段】スルーホール４Ａ、４Ｂ（即ち、内表面にメッキ膜４ａが形成された貫通孔４ｈ）を有する半導体基板３Ａ、３Ｂが積層されている多層基板１Ａであって、多層基板の平面視において、スルーホールが対向する位置に導電粒子が選択的に存在する。多層基板１Ａにおいて、対向する第１半導体基板３Ａのスルーホール４Ａと第２半導体基板３Ｂのスルーホール４Ｂが導電粒子１１により接続され、第１半導体基板３Ａと第２半導体基板３Ｂが絶縁接着剤１２により接着している。【選択図】図１

Description

本発明は、多層基板に関する。
ＩＣの高密度実装分野では、ＩＣ等の電子部品が組み込まれた半導体基板を積層した多層基板が使用されている。
多層基板の製造方法としては、バンプを有する貫通電極を個々の半導体基板に形成し、対向する半導体基板の貫通電極同士をバンプのリフローにより接続する方法（特許文献１）や対向する半導体基板の間に、絶縁接着剤層中に導電粒子が分散している異方導電性フィルムを挟み、加熱加圧して貫通電極同士を接続する方法（特許文献２）がある。
この場合、図１４に示したように、貫通電極６は、一般に（ａ）半導体基板３に（ｂ）貫通孔４ｈを形成し、（ｃ）無電解メッキによりメッキ膜４ａを形成し、それをパターニングして貫通孔４ｈの内部にメッキ膜４ａを残すことでスルーホールを形成し、（ｄ）さらに所定のパターンにマスクを設けて電解メッキを行うことでスルーホール内に金属５を充填することにより形成される。
特開２０１０−２７２７３７号公報 特開平８−３３０７３６号公報
しかしながら、個々の半導体基板の貫通電極にバンプを形成し、対向する半導体基板の貫通電極をハンダのリフローにより接続し、半導体基板を積層していく方法は製造工程が煩雑である。
対向する貫通電極を、異方導電性フィルムを使用して接続し、半導体基板を積層していく方法では、多層基板の製造工程をある程度簡略化することができるが、異方導電性フィルムが絶縁接着剤層に導電粒子をランダムに分散させたものであるため、対向する半導体基板の貫通電極間に異方導電性フィルムの導電粒子が十分に挟まれない場合があることにより導通特性がばらつくという問題がある。一方で、貫通電極の接続に寄与しない導電粒子が、対向する半導体基板間に多数存在することにより無用な導電粒子にコストがかかるという問題もある。
そこで、本発明は、異方導電性フィルムを用いて半導体基板を積層し、導通特性に優れた多層基板を簡便な製造工程で低コストに提供することを課題とする。
本発明者は、異方導電性フィルムを用いて半導体基板を積層し多層基板を製造するにあたり、貫通電極の形成の前段で形成するスルーホールに対して異方導電性フィルムの絶縁接着剤中の導電粒子を選択的に配置し、かかる異方導電性フィルムを用いて、対向する半導体基板のスルーホールを接続すると、対向するスルーホールを導電粒子で確実に接続することができ、また、接続に寄与しない導電粒子数を低減させ、多層基板の製造工程も顕著に簡略化し、多層基板の製造コストを下げられることを見出し、本発明を想到した。
即ち、本発明は、スルーホールを有する半導体基板が積層されている多層基板であって、多層基板の平面視において、スルーホールが対向する位置に導電粒子が選択的に存在し、
対向するスルーホールが導電粒子により接続され、該スルーホールが形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板を提供する。
特に、この多層基板として、スルーホールを有する第１半導体基板と、スルーホールを有する第２半導体基板とが積層されている多層基板であって、
第１半導体基板のスルーホールと第２半導体基板のスルーホールが対向し、それらの間に選択的に配置された導電粒子により接続され、
第１半導体基板と第２半導体基板が絶縁接着剤により接着している接続構造を有する多層基板を提供する。
また、本発明は、半導体基板に形成されたスルーホール同士を対向させて接合する多層基板の製造方法であって、スルーホールが対向する部分の多層基板の平面視における位置に対応して導電粒子が絶縁接着剤層に選択的に配置された異方導電性フィルムを、スルーホールを有する半導体基板同士の間に挟み、該異方導電性フィルムを加熱加圧することによりこれら半導体基板を異方導電性接続する多層基板の製造方法を提供する。
特に、この多層基板の製造方法として、スルーホールを有する第１半導体基板と、スルーホールを有する第２半導体基板を、それらのスルーホール同士を対向させて接合する多層基板の製造方法であって、第１半導体基板と第２半導体基板との間に、スルーホールの配置に対応して導電粒子が絶縁接着剤層に選択的に配置された異方導電性フィルムを挟み、該異方導電性フィルムを加熱加圧することにより第１半導体基板と第２半導体基板を異方導電性接続する多層基板の製造方法を提供する。
さらに、本発明は上述の多層基板の製造方法に使用する異方導電性フィルムとして、異方導電性フィルムで接続するスルーホールの配置に対応して導電粒子が絶縁接着剤層に選択的に配置されている異方導電性フィルムを提供する。
また、上述の多層基板の製造方法に有用な異方導電性フィルムとして、絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、２個以上の導電粒子が近接している導電粒子ユニットが形成されており、導電粒子ユニットに、少なくとも大きさ又は種類が異なる複数の導電粒子が含まれている異方導電性フィルムを提供する。
本発明の多層基板によれば、半導体基板のスルーホール同士が導電粒子により確実に接続されているので導通特性が安定する。
また、半導体基板に、スルーホール内に金属を充填して貫通電極を形成することなく、スルーホール同士を導電粒子で接続し、かつ、接続に寄与しない導電粒子が半導体基板間で低減しているので多層基板の製造コストが顕著に抑制される。また、同様の理由で、計装工数の削減にも効果がある。
さらに、本発明の多層基板は、特定の異方導電性フィルムの使用により簡便な工程で製造することができる。
特に半導体基板が３つ以上積層されている多層基板の場合に、積層する半導体基板間に、共通する異方導電性フィルムを使用すると、多層基板のトータルの製造コストを大きく削減することができる。したがって、本発明の多層基板をより一層低価格で提供することが可能となる。
図１は、本発明の一実施態様の多層基板１Ａの断面図である。 図２は、本発明の一実施態様の多層基板１Ｂの断面図である。 図３Ａは、多層基板１Ｂの製造工程の説明図である。 図３Ｂは、多層基板１Ｂの製造工程の説明図である。 図３Ｃは、多層基板１Ｂの製造工程の説明図である。 図３Ｄは、多層基板１Ｂの製造工程の説明図である。 図４Ａは、異方導電性接続前の、スルーホールに対する導電粒子の配置の説明図である。 図４Ｂは、異方導電性接続後の、スルーホールに対する導電粒子の配置の説明図である。 図５Ａは、異方導電性接続前の、スルーホールに対する導電粒子の配置の説明図である。 図５Ｂは、異方導電性接続後の、スルーホールに対する導電粒子の配置の説明図である。 図６Ａは、異方導電性接続前の、スルーホールに対する導電粒子の配置の説明図である。 図６Ｂは、異方導電性接続後の、スルーホールに対する導電粒子の配置の説明図である。 図７Ａは、異方導電性接続前の、スルーホールに対する導電粒子の配置の説明図である。 図７Ｂは、異方導電性接続後の、スルーホールに対する導電粒子の配置の説明図である。 図８は、異方導電性接続前の、スルーホールに対する導電粒子の配置の説明図である。 図９は、本発明の一実施態様の多層基板１Ｃの断面図である。 図１０は、実施例１の多層基板の製造に使用した半導体基板の表面における電極と導電粒子の配置図である。 図１１は、実施例４の多層基板の製造に使用した半導体基板の表面における電極と導電粒子の配置図である。 図１２は、実施例５の多層基板の製造に使用した半導体基板の表面における電極と導電粒子の配置図である。 図１３は、実施例６の多層基板の製造に使用した半導体基板の表面における電極と導電粒子の配置図である。 図１４は、貫通電極の製造方法の工程説明図である。
以下、図面を参照しつつ本発明を詳細に説明する。なお、各図中、同一符号は、同一又は同等の構成要素を表している。
＜多層基板における接続構造＞
図１は、本発明の一実施態様の多層基板１Ａの断面図である。
この多層基板１Ａは、配線基板２に３層の半導体基板３Ａ、３Ｂ、３Ｃが積層されたものであり、各半導体基板３Ａ、３Ｂ、３Ｃは、ＩＣ等の半導体部品が形成された半導体ウエハである。また、配線基板２にはスルーホール４Ｘが形成され、各半導体基板３Ａ、３Ｂ、３Ｃにはスルーホール４Ａ、４Ｂ、４Ｃが形成され、配線基板２の表面でスルーホール４Ｘが露出する部分や、スルーホール４Ａ、４Ｂ、４Ｃが半導体基板の表面に露出する部分には、それぞれ電極パッド９が形成されている。なお、本発明において半導体基板３Ａ、３Ｂ、３Ｃとしては、半導体チップを使用してもよい。また、本発明において、多層基板を構成する半導体基板の積層数に特に制限はない。
多層基板１Ａには、第１半導体基板３Ａのスルーホール４Ａと第２半導体基板３Ｂのスルーホール４Ｂが対向し、それらの間に選択的に配置された導電粒子１１により電気的に接続されている接続構造がある。この接続構造において、スルーホール４Ａ、４Ｂの対向する間に導電粒子１１が選択的に配置されたとは、導電粒子１１が平面視にてもっぱらスルーホール４Ａ、４Ｂの対向面又はその近傍に存在し、スルーホール４Ａ、４Ｂに１個以上の導電粒子１１が捕捉されるように配置されていることをいう。１〜十数個捕捉されるように配置されていることが、コストと性能の両立の上では好ましい。フィルム厚方向には複数の導電粒子が重畳していてもよい。また、スルーホール４Ａ、４Ｂの対向面に複数の導電粒子１１が存在する場合に、その導電粒子の大きさ、種類等が異なっていてもよい。なお、スルーホール４Ａ、４Ｂの対向面に複数の導電粒子１１を配置する場合に、半導体基板３Ａ、３Ｂと導電粒子１１との位置合わせの精度を緩和することができる。
第１半導体基板３Ａと第２半導体基板３Ｂの対向面同士は絶縁接着剤１２により接着されている。絶縁接着剤１２は、後述する異方導電性フィルムの絶縁接着剤層から形成される。
また、第１半導体基板３Ａのスルーホール４Ａと接続した第２半導体基板３Ｂのスルーホール４Ｂは、第３半導体基板３Ｃ側において、第３半導体基板３Ｃのスルーホール４Ｃとも対向しており、それらの間に選択的に配置された導電粒子１１により第２半導体基板３Ｂのスルーホール４Ｂと第３半導体基板３Ｃのスルーホール４Ｃとが電気的に接続されている。この第２半導体基板３Ｂと第３半導体基板３Ｃの対向面同士も絶縁接着剤１２により接着されている。また、配線基板２のスルーホール４Ｘと第１半導体基板３Ａのスルーホール４Ａも導電粒子１１により同様に接続されている。このように、多層基板１Ａは、配線基板２のスルーホール４Ｘと、３層の半導体基板のスルーホール４Ａ、４Ｂ、４Ｃが多層基板の積層方向に直線状に繋がった接続構造を有する。この各層のスルーホールが直線状に繋がった接続構造によれば電気伝送の経路が短くなるので、伝送速度を向上させることができる。
なお、多層基板１Ａは、後述するように多層基板を構成する各層を、導電粒子が特定の配置を有する本発明の異方導電性フィルムを用いて接続することにより製造される。その場合、第１半導体基板３Ａと第２半導体基板３Ｂの間には、対向するスルーホール４Ａ、４Ｂに捕捉されていない導電粒子１１が存在するとしても、そのような導電粒子１１の数は、第１半導体基板と第２半導体基板の間に存在する導電粒子の総数の好ましくは５％以下、より好ましくは０．５％以下、特に導電粒子１１の略すべてがスルーホール４Ａ、４Ｂで捕捉されているようにする。多層基板１Ａを構成するその他の半導体基板間においても同様である。このようにスルーホール４Ａ、４Ｂ、４Ｃの接続に寄与しない導電粒子１１を低減させることにより、性能をシミュレーション解析しやすくなり、改善工数を削減することができる。
＜配線基板＞
ここで、多層基板１Ａを構成する配線基板２としては、ＦＲ４等のガラスエポキシ基板等を使用することができる。配線基板２として、ＩＣチップもしくはＩＣ形成用のシリコンウェーハーを用いてもよい。配線基板２は、多層基板１Ａの用途等に応じて適宜選択される。
また、配線基板２の電極部分には、必要に応じてハンダボール８を設けてもよい。
＜半導体基板＞
半導体基板３Ａ、３Ｂ、３Ｃとしては、スルーホール４Ａ、４Ｂ、４Ｃを有するものであれば特に制限は無く、例えば、シリコン等一般的半導体材料等を使用することができる。
スルーホール４Ａ、４Ｂ、４Ｃの仕様は適宜設定できる。例えば、スルーホール４Ａ、４Ｂ、４Ｃは、電極パッド９を備えていることが好ましい。また、半導体基板３Ａ、３Ｂ、３Ｃを積層した場合に、各半導体基板３Ａ、３Ｂ、３Ｃのスルーホール４Ａ、４Ｂ、４Ｃが多層基板１Ａの厚み方向に少なくとも２層の半導体基板にわたって直線状に繋がるように、好ましくは多層基板１Ａの表裏に渡って直線状に繋がるように、スルーホール４Ａ、４Ｂ、４Ｃが配置されるものが好ましい。
＜搭載部品＞
本発明の多層基板には、必要に応じて種々の部品を搭載することができる。
例えば図２に示す多層基板１Ｂは、各層のスルーホール４Ｘ、４Ａ、４Ｂ、４Ｃが直線状に繋がった接続構造を有し、最外層にはスルーホール４Ｃに接続した放熱用のヒートシンク７を有する。したがって、多層基板１Ｂは、配線基板２や半導体基板３Ａ、３Ｂ、３Ｃに形成されたＩＣ等の電子部品等から放出される熱をヒートシンク７により効率的に放熱することが可能となる。
＜多層基板の製造方法＞
本発明の多層基板の製造方法としては、例えば、図２の多層基板１Ｂの場合、まず、図３Ａに示すように、スルーホール４Ｘを有する配線基板２とスルーホール４Ａを有する半導体基板３Ａとの間に、接続すべきスルーホール４Ｘ、４Ａの配置に対応して導電粒子１１が絶縁接着剤層１２に選択的に配置された本発明の異方導電性フィルム１０Ａを挟み、異方導電性フィルム１０Ａを加熱加圧することにより配線基板２と第１半導体基板３Ａを異方導電性接続し、図３Ｂに示す２層の接続構造体を得る。より具体的には、配線基板２と異方導電性フィルム１０Ａを、接続すべきスルーホール４Ｘと導電粒子１１の配置が合うように位置合わせして重ね、さらに第１半導体基板３Ａも同様に位置合わせして重ね合わせ、加熱加圧してこれらを異方導電性接続する。この位置合わせは、異方性導電フィルムのスルーホールに対応する導電粒子（後述するように粒子群が形成されている場合には、その粒子群を構成する導電粒子）と、スルーホールとをＣＣＤなどを用いて観測し、それらを重ね合わせることにより行ってもよい。
同様にして、図３Ｃに示すように、第１半導体基板３Ａと異方導電性フィルム１０Ｂを位置合わせして重ね、その上に第２半導体基板３Ｂを位置合わせして重ね、加熱加圧して異方導電性接続し、図３Ｄに示す３層の接続構造を得る。さらに同様にして第２半導体基板３Ｂの上に異方導電性フィルムと第３半導体基板３Ｃを位置合わせして重ね、加熱加圧する。
なお、異方導電性フィルムを用いて配線基板と半導体基板を接続する場合、あるいは、半導体基板同士を接続する場合に、まず、一方の基板と異方導電性フィルムを位置合わせして重ね、加熱加圧して異方導電性フィルムの導電粒子をその基板のスルーホールと接合することにより導電粒子をスルーホール内に進入させ、次に対向する基板を重ね合わせ、その基板を、先の基板のスルーホール及び導電粒子と接合することができる。
その後、第３半導体基板３Ｃ上にヒートシンク７を熱伝導性テープ等により接続し、配線基板２の電極パッド９にハンダボール８を形成し、常法により多層基板１Ｂを得る。あるいは、ハンダボール８に代えて導電粒子を設けてもよい。
なお、配線基板２又は半導体基板３Ａ、３Ｂ、３Ｃと異方導電性フィルム１０Ａ、１０Ｂとの位置合わせの方法としては、配線基板２、半導体基板３Ａ、３Ｂ、３Ｃ及び異方導電性フィルム１０Ａ、１０Ｂに、それぞれアライメントマークをつけておき、それらのアライメントマークを合わせることにより位置合わせを行うこともできる。
即ち、従来、半導体基板を積層して多層基板を製造する場合、半導体基板には一例として数十μｍ〜数百μｍの大きさのアライメントマークが形成され、ＣＣＤ又はレーザーを用いて半導体基板同士の位置合わせが行われている。一方、異方導電性フィルムには導電粒子が単分散又は格子状に配置されているため異方導電性フィルムにアライメントマークはつけられていない。これに対し、本発明で使用する異方導電性フィルムは、接続すべきスルーホールの配置に対応して導電粒子１１が絶縁接着剤層１２に選択的に配置されたものであるから、導電粒子１１の配置をアライメントマークの代替とすることができる。このような導電粒子の配置も含めて異方導電性フィルムには、何らかのアライメントマークを設けることが好ましい。
＜異方導電性フィルム＞
本発明の多層基板の製造方法に使用する本発明の異方導電性フィルムは、接続すべきスルーホールの配置に対応して導電粒子１１が絶縁接着剤層１２に選択的に配置され、好ましくはアライメントマークが形成されたものである。アライメントマークとしては、導電粒子の配置により形成したものが好ましい。これにより、アライメントマークを明確に検出することができ、かつ異方導電性フィルムにアライメントマークをつけるための新たな工程の追加が不要となる。一方、アライメントマークは、レーザー照射などで絶縁接着剤層１２を部分的に硬化させることにより形成してもよい。これによりアライメントマークを付する位置の変更が容易となる。
このような異方導電性フィルムの製造方法としては、導電粒子１１の配置に対応した凸部を有する金型を、金属プレートに機械加工、レーザー加工、フォトリソグラフィなどの公知の加工方法を行うことで作製し、その金型に硬化性樹脂を充填し、硬化させることにより凹凸が反転した樹脂型を製造し、その樹脂型の凹部に導電粒子を入れ、その上に絶縁接着剤層形成用組成物を充填し、硬化させ、型から取り出せばよい。
また、絶縁接着剤層１２に導電粒子１１を特定の配置におくために、絶縁接着剤層形成組成物層の上に、貫通孔が所定の配置で形成されている部材を設け、その上から導電粒子１１を供給し、貫通孔を通過させるなどの方法でもよい。
＜異方導電性フィルムを形成する導電粒子＞
異方導電性フィルム１０に使用する導電粒子１１としては、公知の異方導電性フィルムに用いられているものの中から適宜選択して使用することができる。例えば、ハンダ、ニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、金属被覆樹脂粒子などが挙げられる。金属被覆樹脂粒子の金属被覆は、無電解メッキ法、スパッタリング法等の公知の金属膜形成方法を利用して形成することができる。金属被覆は、コア樹脂材の表面に形成されていれば特に制限はない。コア樹脂材は、樹脂のみから形成してもよく、導通信頼性の向上のために導電微粒子を含有させたものとしてもよい。
導電粒子としては、上述した粒子のうち、導通信頼性とコストの点でハンダ粒子を使用することが好ましい。一方、後工程でリフロー工程が不要の場合等においては、金属被覆樹脂粒子を使用することが好ましい。本発明ではスルーホール同士の接続や半導体基板同士の接着を、絶縁性接着剤層に導電粒子が配置されている異方導電性フィルムの加熱加圧により行うため、導電粒子として金属被覆樹脂粒子を使用すると、加熱加圧を低温化することが可能になり、絶縁性接着剤の材料選択の幅が広がるためである。
また、導電粒子としては、大きさ、種類等が異なる２種以上の粒子を併用することもできる。
＜異方導電性フィルムにおける導電粒子の配置＞
異方導電性フィルムにおいて、導電粒子１１の配置、粒子径及び種類は、スルーホール同士の接合の安定性の点からスルーホールの開口径等に応じて適宜選択される。
例えば、図３Ｃ、図３Ｄに示したように、スルーホール４Ａ、４Ｂの対向部位に１個の導電粒子１１を配置する場合、導電粒子１１の粒子径は、通常、スルーホール４Ａ、４Ｘの開口径よりも大きくすることが好ましい。導電粒子１１がハンダ粒子から形成されている場合には、図４Ａ、図４Ｂに示すように、異方導電性接続時の加熱加圧により溶融したハンダ粒子でスルーホールのメッキ膜４ａが濡れやすいが、この場合も導電粒子１１の粒子径をスルーホール４Ａ、４Ｂの開口径以上にすることが好ましい。これにより、スルーホール４Ａ、４Ｂで導電粒子１１が押圧され、スルーホール４Ａ、４Ｂを導電粒子１１で確実に接続することができる。
また、導電粒子の粒子径がスルーホールの開口径よりも小さい場合には、図５Ａに示す異方導電性フィルム１０のように、複数の導電粒子１１を隣接させた粒子群１１ａの径をスルーホール４Ａ、４Ｂの開口径よりも大きくし、図５Ｂに示すように、対向するスルーホール４Ａ、４Ｂが導電粒子１１で確実に接続されるようにすることが好ましい。複数の導電粒子からなる粒子群１１ａで、スルーホール４Ａ、４Ｂを接続することにより、一つずつの導電粒子で接続する場合に比して、接続後の導通抵抗をロバスト化させることもできる。
図６Ａに示す異方導電性フィルム１０のように、複数の導電粒子１１からなる粒子群１１ａが、異方導電性フィルム１０の厚み方向に重畳するように配置してもよい。これにより、図６Ｂに示すように、スルーホール４Ａ、４Ｂのより深い位置まで導電粒子１１を進入させることができる。
スルーホールに対応させて複数の導電粒子１１を隣接させた粒子群を形成する場合に、複数個の導電粒子は、大きさや種類が異なっていても良い。例えば、図７Ａに示す異方導電性フィルム１０のように、大径の導電粒子１１ｐをスルーホール４Ａ、４Ｂに対向させ、小径の導電粒子１１ｑを大径の導電粒子１１ｐの周りで電極パッドに捕捉される位置に配置する。この場合に、大径の導電粒子１１ｐは小径の導電粒子１１ｑよりも変形しやすいものが好ましい。この異方導電性フィルム１０を介して半導体基板３Ａ、３Ｂを加熱加圧することにより、図７Ｂに示す接続構造のように、大径の導電粒子１１ｐをスルーホール４Ａ、４Ｂ間に挟持させ、小径の導電粒子１１ｑでスルーホール４Ａ、４Ｂと大径の導電粒子１１ｐとの間隙を埋めることができ、スルーホール４Ａ、４Ｂと導電粒子との導通性を向上させることができる。また、粒子群１１ａにおいて、導電粒子同士を接触させておくことにより、スルーホール４Ａ、４Ｂと導電粒子とが接触し易くなる。
図７Ｂの接続構造を得るために、図８に示すように、予め大径の導電粒子１１ｐを有する異方導電性フィルム１０ｐを一方の半導体基板３Ａと仮接着し、小径の導電粒子１１ｑを有する異方導電性フィルム１０ｑを他方の半導体基板３Ｂと仮接着し、その後半導体基板３Ａ、３Ｂを加熱加圧してもよい。
また、図７Ａに示したように、異方導電性フィルムにおいて、導電粒子は絶縁接着剤層１２から露出していてもよく、特に、スルーホール４Ａ、４Ｂに挟持させる大径の導電粒子１１ｐは露出させることが好ましい。導電粒子を絶縁接着剤層から露出させることにより、導電粒子とスルーホールとのアライメントが容易となり、また、導電粒子とスルーホールとの間に絶縁接着剤層１２が介在しないことにより、導電粒子とスルーホールとの導通性が向上する。
なお、異方導電性フィルムの導電粒子の露出面は、セパレータフィルムでカバーするなどにより保護しておき、異方導電性フィルムの使用時に導電粒子を露出させるようにしてもよい。
＜絶縁接着剤層＞
異方導電性フィルムを形成する絶縁接着剤層１２としては、公知の異方導電性フィルムで使用される絶縁性樹脂層を適宜採用することができる。例えば、アクリレート化合物と光ラジカル重合開始剤とを含む光ラジカル重合型樹脂層、アクリレート化合物と熱ラジカル重合開始剤とを含む熱ラジカル重合型樹脂層、エポキシ化合物と熱カチオン重合開始剤とを含む熱カチオン重合型樹脂層、エポキシ化合物と熱アニオン重合開始剤とを含む熱アニオン重合型樹脂層等を使用することができる。また、これらの樹脂層は、必要に応じて、それぞれ重合したものとすることができる。また、絶縁接着剤層１２を、複数の樹脂層から形成してもよい。
ただし、多層基板１Ａからチップが切り出される等の用途により、多層基板１Ａの製造後に多層基板１Ａが切断される場合には、絶縁接着剤層１２は切断に耐える柔軟性と接着性を有することが好ましい。
また、絶縁接着剤層１２には、必要に応じてシリカ微粒子、アルミナ、水酸化アルミ等の絶縁性フィラーを加えても良い。絶縁性フィラーの配合量は、絶縁接着剤層を形成する樹脂１００質量部に対して３〜４０質量部とすることが好ましい。これにより、異方導電性接続時に絶縁接着剤層１２が溶融しても、溶融した樹脂で導電粒子１１が不用に移動することを抑制することができる。
また、絶縁接着剤層１２には、必要に応じてスルーホールへの充填可能な粒子径の絶縁性スペーサーを加えても良い。これにより、異方導電性接続時の押込の均一性が確保しやすくなる。
異方導電性接続の前に、導電粒子近傍の絶縁接着剤層の樹脂の一部を予め重合させてもよい。これにより、スルーホールと導電粒子とのアライメントが容易となり、ショートの発生リスクを低減させることができる。
＜変形態様＞
上述した異方導電性フィルム１０では、所定の位置以外に存在する導電粒子はほとんど存在しない。一方、所定の位置に存在しても対向するスルーホール４Ａ、４Ｂに捕捉されない導電粒子は存在しえる。したがって、この異方導電性フィルム１０を半導体基板３Ａ、３Ｂの接続に使用した後において、対向する半導体基板３Ａ、３Ｂの間で、スルーホール４Ａ、４Ｂに捕捉されていない導電粒子１１の数は、対向する半導体基板３Ａ、３Ｂの間に存在する導電粒子１１の総数の好ましくは５％以下となる。
一方、図９に示す多層基板１Ｃは、図１に示した多層基板１Ａにおいて、配線基板２のスルーホール４Ｘと第１半導体基板３Ａのスルーホール４Ａとを接続する異方導電性フィルムと、第１半導体基板３Ａのスルーホール４Ａと第２半導体基板３Ｂのスルーホール４Ｂとを接続する異方導電性フィルムと、第２半導体基板３Ｂのスルーホール４Ｂと第３半導体基板３Ｃのスルーホール４Ｃとを接続する異方導電性フィルムとして、共通する異方導電性フィルムを使用することにより製造したものである。即ち、異方導電性フィルムとして、製造しようとする多層基板１Ｃの平面視において、配線基板２又は各半導体基板３Ａ、３Ｂ、３Ｃのスルーホール同士が対向する部分に対応して導電粒子１１が絶縁接着剤層１２に選択的に配置されたものが使用される。これにより、多層基板１Ｃの平面視において、スルーホール４Ｘ、４Ａ、４Ｂ、４Ｃが対向する部分に導電粒子１１、１１ｘが存在することになる。言い換えると、対向するスルーホールの間には、必ずしも該スルーホールのみに対して選択的に配置された導電粒子が存在するわけではない。例えば、半導体基板３Ａと半導体基板３Ｂとの間には、これらに形成されているスルーホール４Ａ、４Ｂが対向する位置に導電粒子１１が選択的に配置されている他、半導体基板３Ａのスルーホール４Ａと半導体基板のスルーホール４Ｂとの接続には寄与しない導電粒子１１ｘも存在する。よって、半導体基板３Ａと半導体基板３Ｂとの間に存在する全導電粒子に対し、半導体基板３Ａと半導体基板３Ｂとの間でスルーホールに捕捉されない導電粒子が５％を超えて存在し得る。しかし、半導体基板３Ａと半導体基板３Ｂの間にあってこれらの接続に寄与していない導電粒子１１ｘは、配線基板２のスルーホール４Ｘと第１半導体基板３Ａのスルーホール４Ａとの接続に寄与している。また、多層基板１Ｃの平面視において、スルーホール同士が対向しない位置には、導電粒子は配置されていない、あるいは実質的に存在していない。
このように各半導体基板を、共通する異方導電性フィルムを用いて接続すると、多層基板の製造に要するトータルコストを削減することができる。また、多層基板のラインアップの増加（仕様変更）にも容易に対応することができる。なお、この異方導電性フィルムにおいても、導電粒子を、複数の導電粒子が近接した粒子群として配置することができる。
また、各半導体基板を、共通する異方導電性フィルムを用いて接続することにより多層基板の製造に要するトータルコストを削減する場合に、粒子群１１ａが一面に配置されている異方導電性フィルムを使用して多層基板を製造してもよい。この場合、各粒子群１１ａを構成する導電粒子数は３個以上、好ましくは１０個以上、より好ましくは１２個以上とする。粒子群１１ａ同士の間隔は、ショートの発生を回避するため、導電粒子径の１倍以上とし、半導体基板のスルーホール間隔に応じて適宜定める。接続する半導体基板ごとに、導電粒子の配置が異なる異方導電性フィルムを使用する場合に比して、粒子群１１ａが適当な間隔で一面に配置されている異方導電性フィルムを共通して用いることにより、多層基板の製造コストを大きく低減させることができる。
各半導体基板に共通して使用する異方導電性フィルムにおいて、粒子群を構成する複数の導電粒子の配置、粒子径及び種類は、前述のようにスルーホール同士の接合の安定性の点から適宜選択され、一つの粒子群に、少なくとも大きさ又は種類が異なる複数の導電粒子が含まれていてもよく、一つの粒子群で複数の導電粒子が異方導電性フィルムのフィルム厚方向に重畳していてもよく、一つの粒子群で複数の導電粒子が異方導電性フィルムの面方向に配置されていてもよく、粒子群に含まれる導電粒子の少なくとも一部が絶縁接着剤層から露出していてもよい。
以上のように、本発明の多層基板では、多層基板の平面視において、スルーホールが対向する位置に導電粒子が選択的に存在する。そして、そのように配置された導電粒子により、対向するスルーホールが接続され、該スルーホールが形成されている半導体基板同士が絶縁接着剤により接着している。この場合に、対向するスルーホールは、該対向するスルーホールの間のみに選択的に配置された導電粒子１１により接続されていてもよく、また、対向するスルーホールが形成されている半導体基板３Ａ、３Ｂ、３Ｃ間に、該対向するスルーホールの接続に寄与しない導電粒子１１ｘが含まれていてもよい。
本発明の多層基板は、高密度半導体パッケージ等を初めとして、高密実装が要求される各種半導体等の種々の用途に使用することができる。また、多層基板を所定のサイズにカットして使用してもよい。
以下、実施例により本発明を具体的に説明する。
実施例１〜６、比較例１
（１）半導体基板
多層基板を構成する半導体基板３として、外形が７ｍｍ□、厚み１００μｍの矩形で、図７に示すように、クロム製電極パッドを有するスルーホール４がペリフェラル配置（φ３０μｍ、８５μｍピッチ、２８０ピン）に形成されているものを用意した。
半導体基板には、アライメントマークとして２００μm□の四角形マークが形成されている。
（２）異方導電性フィルムの製造
表１に示すように、表１に示す粒子径の導電粒子（微粉半田粉、三井金属鉱業（株））を、絶縁接着剤層にランダムに分散させるか（比較例１、粒子密度６０個／ｍｍ2）、又は半導体基板のスルーホール４の配置に対応させて配置した（実施例１〜６、８５μｍピッチ、２８０箇所）異方導電性フィルムを製造した。
この場合、実施例１、２、３では、図１０に示すようにスルーホール４の端部電極１箇所あたり１個の導電粒子１１を配置し、実施例４では、図１１に示すように絶縁接着剤層１２を２層とし、各接着剤層１２に導電粒子１１を配置することにより、スルーホール４の端部電極の１箇所あたり２個の導電粒子をフィルム厚方向に並べて配置し、実施例５では、スルーホール４の端部電極の１箇所あたり２個の導電粒子１１を図１２に示すようにフィルム面方向に並べて配置し、実施例６では、スルーホール４の端部電極の１箇所あたり９個の導電粒子を図１３に示すようにフィルム面方向に並べて配置した。
また、実施例１〜６では、アライメントマークを導電粒子により形成した。この場合、導電粒子の配列の輪郭が半導体基板３のアライメントマークの輪郭と略一致するようにした。
より具体的には、厚さ２ｍｍのニッケルプレートを用意し、凸部（径３０〜４５μｍ、高さ２５μｍ〜４０μｍ。例えば、実施例１では径４５μｍ、高さ４０μｍ）が上述の導電粒子の配置となるようにパターニングして転写原盤を作製した。また、フェノキシ樹脂（ＹＰ−５０、新日鉄住金化学（株））５０質量部、マイクロカプセル化イミダゾール化合物潜在性硬化剤（ノバキュアＨＸ３９４１ＨＰ、旭化成イーマテリアルズ（株））３０質量部、及びヒュームドシリカ（アエロジルＲＹ２００、日本アエロジル（株））２０質量部を混合したバインダーを、乾燥厚みが５０μｍとなるようにＰＥＴ（ポリエチレンテレフタレート）フィルム上に塗布し、このバインダーを上述の転写原盤に向けて重ね合わせ、８０℃で５分間乾燥後、高圧水銀ランプにて１０００ｍＪ光照射することにより凹部を有する転写型を作成した。
一方、フェノキシ樹脂（ＹＰ−５０、新日鉄住金化学（株））６０質量部、エポキシ樹脂（ｊＥＲ８２８、三菱化学(株)）４０質量部、カチオン系硬化剤（ＳＩ−６０Ｌ、三新化学工業(株)）２質量部から絶縁接着剤形成用組成物を調製し、それをフィルム厚５０μｍのＰＥＴフィルム上に塗布し、８０℃のオーブンにて５分間乾燥させ、ＰＥＴフィルム上に絶縁性樹脂からなる粘着層を３０μｍで形成した。
前述の凹部を有する転写型に導電粒子を充填し、その上に上述の絶縁性樹脂の粘着層を被せ、紫外線を照射して絶縁性樹脂に含まれる硬化性樹脂を硬化させた。そして、型から絶縁性樹脂を剥離し、導電粒子の端部と界面を揃えるように押し込むことで、実施例１〜３の異方性導電フィルムを製造した。実施例４では粘着層の厚みを２５μｍに変更し、同様に型から剥離し、剥離したもの同士を６０℃、０．５ＭＰａで積層することで絶縁接着剤層が２層の異方性導電フィルムを製造した。実施例５、６では粘着層の厚みを１５μｍに変更し、同様に型から剥離し、その上に粘着層と同様に作製した絶縁性樹脂層（厚み１５μｍ）を６０℃、０．５ＭＰａで粘着層の導電粒子側に積層することで異方導電性フィルムを製造した。
一方、導電粒子がランダムに分散している比較例１の異方導電性フィルムは、導電粒子と絶縁性樹脂を自転公転式混合装置（(株)シンキー）で撹拌して導電粒子の分散物を得、その分散物の塗膜を３０μｍで形成することにより製造した。
（３）多層基板の製造
（１）で用意した半導体基板を、（２）で製造した異方導電性フィルムを用いて表１に示した積層数で重ね合わせて押圧し、さらに加熱加圧（１８０℃、４０ＭＰａ、２０秒）することにより多層基板を製造した。
（４）評価
得られた多層基板について、（ａ）充填の評価、（ｂ）溶融の評価、を次のように行った。これらの結果を表１に示す。
（ａ）充填の評価
半導体基板を重ね合わせ、押圧した状態で、対向するスルーホールの間に導電粒子が存在する場合をＯＫ、存在しない場合をＮＧとした。
（ｂ）溶融の評価
多層基板の厚さ方向の断面を観察し、対向するスルーホールが導電粒子で接続され、さらにスルーホールの内壁に沿って導電粒子の溶融物が進入している場合をＡ、対向するスルーホールが導電粒子で接続されているが、スルーホールの内壁にそって導電粒子の溶融物が進入していない場合をＢとした。
Figure 2020202410
比較例１の多層基板には、充填が不良になるスルーホールが多数発生したのに対し、実施例１〜６の多層基板は、いずれも充填が良好であり、導電粒子によりスルーホール同士を接続できることが確認できた。特に、実施例６では、スルーホールと導電粒子の配置の位置ズレの許容幅が大きかった。
１Ａ、１Ｂ 多層基板
２ 配線基板
３、３Ａ、３Ｂ、３Ｃ 半導体基板
４、４Ａ、４Ｂ、４Ｃ スルーホール
４ａ メッキ膜
４ｈ 貫通孔
５ 金属
６ 貫通電極
７ ヒートシンク
８ ハンダボール
９ 電極パッド
１０、１０Ａ、１０Ｂ 異方導電性フィルム
１１、１１ｐ、１１ｑ 導電粒子
１１ａ 粒子群
１２ 絶縁接着剤又は絶縁接着剤層

Claims (14)

  1. 内表面にメッキ膜が形成された貫通孔（以下、スルーホールという）を有する半導体基板が積層されている多層基板であって、
    多層基板の平面視において、スルーホールが対向する位置に導電粒子が選択的に存在し、
    対向するスルーホールが導電粒子により接続され、該スルーホールが形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。
  2. スルーホールを有する第１半導体基板と、スルーホールを有する第２半導体基板とが積層されている多層基板であって、第１半導体基板のスルーホールと第２半導体基板のスルーホールが、それらの間に選択的に配置された導電粒子により接続されている請求項１記載の多層基板。
  3. スルーホールを有する第３半導体基板が第２半導体基板に積層されており、
    第１半導体基板のスルーホールと接続している第２半導体基板のスルーホールと第３半導体基板のスルーホールとが対向し、それらの間に選択的に配置された導電粒子により接続され、
    第２半導体基板と第３半導体基板が絶縁接着剤により接着している接続構造を有する請求項２記載の多層基板。
  4. スルーホール内に導電粒子が進入している請求項１〜３のいずれかに記載の多層基板。
  5. 多層基板の最外層にヒートシンクを有し、ヒートシンクと、導電粒子で接続されることにより多層基板の積層方向に繋がったスルーホールとが接続している請求項１〜４のいずれかに記載の多層基板。
  6. 半導体基板に形成されたスルーホール同士を対向させて接合する多層基板の製造方法であって、スルーホールが対向する部分の多層基板の平面視における位置に対応して導電粒子が絶縁接着剤層に選択的に配置された異方導電性フィルムを、スルーホールを有する半導体基板同士の間に挟み、該異方導電性フィルムを加熱加圧することによりこれら半導体基板を異方導電性接続する多層基板の製造方法。
  7. スルーホールを有する第１半導体基板と、スルーホールを有する第２半導体基板を、それらのスルーホール同士を対向させて接合する多層基板の製造方法であって、第１半導体基板と第２半導体基板との間に、スルーホールの配置に対応して導電粒子が絶縁接着剤層に選択的に配置された異方導電性フィルムを挟み、該異方導電性フィルムを加熱加圧することにより第１半導体基板と第２半導体基板を異方導電性接続する請求項６記載の多層基板の製造方法。
  8. スルーホールを有する第３半導体基板を第２半導体基板に積層し、第１半導体基板のスルーホールと異方導電性接続した第２半導体基板のスルーホールと、第３半導体基板のスルーホールとの間に、スルーホールの配置に対応して導電粒子が絶縁接着剤層に選択的に配置された異方導電性フィルムを挟み、該異方導電性フィルムを加熱加圧することにより第２半導体基板と第３半導体基板を異方導電性接続する請求項７記載の多層基板の製造方法。
  9. 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、異方導電性フィルムで接続するスルーホールの配置に対応して導電粒子が絶縁接着剤層に選択的に配置されている異方導電性フィルム。
  10. 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、３個以上の導電粒子が近接した粒子群が形成されており、粒子群に、少なくとも大きさ又は種類が異なる複数の導電粒子が含まれている異方導電性フィルム。
  11. 粒子群において、複数の導電粒子が異方導電性フィルムのフィルム厚方向に重畳している請求項１０記載の異方導電性フィルム。
  12. 粒子群において、複数の導電粒子が異方導電性フィルムの面方向に配置されている請求項１０又は１１記載の異方導電性フィルム。
  13. 粒子群に含まれる導電粒子の少なくとも一部が絶縁接着剤層から露出している請求項１０〜１２のいずれかに記載の異方導電性フィルム。
  14. 粒子群が、異方導電性フィルムで接続するスルーホールの配置に対応して配置されている請求項１０〜１３のいずれかに記載の異方導電性フィルム。
JP2020161100A 2015-01-13 2020-09-25 多層基板 Active JP7207383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015004596 2015-01-13
JP2015004596 2015-01-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016004551A Division JP2016131246A (ja) 2015-01-13 2016-01-13 多層基板

Publications (2)

Publication Number Publication Date
JP2020202410A true JP2020202410A (ja) 2020-12-17
JP7207383B2 JP7207383B2 (ja) 2023-01-18

Family

ID=56405861

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016004551A Pending JP2016131246A (ja) 2015-01-13 2016-01-13 多層基板
JP2020161100A Active JP7207383B2 (ja) 2015-01-13 2020-09-25 多層基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016004551A Pending JP2016131246A (ja) 2015-01-13 2016-01-13 多層基板

Country Status (6)

Country Link
US (1) US11901325B2 (ja)
JP (2) JP2016131246A (ja)
KR (1) KR102094725B1 (ja)
CN (1) CN107210287B (ja)
TW (2) TWI806814B (ja)
WO (1) WO2016114320A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016114320A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
CN108463906A (zh) * 2016-02-29 2018-08-28 松下知识产权经营株式会社 非水电解质二次电池
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362411A (ja) * 1989-07-31 1991-03-18 Canon Inc 異方性導電フィルムの製造方法
JPH04301382A (ja) * 1991-03-29 1992-10-23 Hitachi Chem Co Ltd 接続部材
JP2002110897A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2005277112A (ja) * 2004-03-25 2005-10-06 Sony Chem Corp 多層配線基板及びその製造方法
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334064Y2 (ja) 1985-08-21 1991-07-18
JPH05182973A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
TW301843B (en) * 1994-11-15 1997-04-01 Ibm Electrically conductive paste and composite and their use as an electrically conductive connector
JPH08330736A (ja) 1995-06-01 1996-12-13 Toray Ind Inc 多層基板およびその製造方法
JP3296306B2 (ja) * 1997-10-28 2002-06-24 ソニーケミカル株式会社 異方導電性接着剤および接着用膜
KR100539060B1 (ko) 1997-10-28 2007-04-25 소니 케미카루 가부시키가이샤 이방도전성접착제및접착용막
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2001237365A (ja) 2000-02-23 2001-08-31 Seiko Epson Corp 接続用端子の接合方法、半導体装置の製造方法および半導体装置
TW554191B (en) 2000-12-16 2003-09-21 Au Optronics Corp Laminating structure and its forming method
JPWO2003003798A1 (ja) 2001-06-29 2004-10-21 東レエンジニアリング株式会社 異方導電性接着剤を用いた接合方法
JP2003282819A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006310082A (ja) 2005-04-28 2006-11-09 Tokai Rubber Ind Ltd 異方性導電膜およびその製造方法
JP5123664B2 (ja) 2005-09-28 2013-01-23 スパンション エルエルシー 半導体装置およびその製造方法
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
KR100777255B1 (ko) 2006-04-18 2007-11-20 중앙대학교 산학협력단 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
JP2006339160A (ja) 2006-06-02 2006-12-14 Hitachi Chem Co Ltd 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法
JP5010990B2 (ja) * 2007-06-06 2012-08-29 ソニーケミカル＆インフォメーションデバイス株式会社 接続方法
JP5018270B2 (ja) 2007-06-22 2012-09-05 パナソニック株式会社 半導体積層体とそれを用いた半導体装置
WO2009037964A1 (ja) * 2007-09-20 2009-03-26 Sony Chemical & Information Device Corporation 異方性導電膜及びその製造方法、並びに、該異方性導電膜を用いた接合体
JP5622137B2 (ja) * 2007-10-29 2014-11-12 デクセリアルズ株式会社 電気的接続体及びその製造方法
JP5212118B2 (ja) * 2009-01-05 2013-06-19 日立金属株式会社 半導体装置およびその製造方法
JP2010232492A (ja) 2009-03-27 2010-10-14 Dainippon Printing Co Ltd 多層プリント配線板組合せ体およびその製造方法
JP2010251547A (ja) 2009-04-16 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2010272737A (ja) 2009-05-22 2010-12-02 Elpida Memory Inc 半導体装置の製造方法
KR101219139B1 (ko) 2009-12-24 2013-01-07 제일모직주식회사 이방 도전성 페이스트, 필름 및 이를 포함하는 회로접속구조체
WO2012046923A1 (ko) * 2010-10-08 2012-04-12 제일모직 주식회사 이방성 도전 필름
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
WO2016114320A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362411A (ja) * 1989-07-31 1991-03-18 Canon Inc 異方性導電フィルムの製造方法
JPH04301382A (ja) * 1991-03-29 1992-10-23 Hitachi Chem Co Ltd 接続部材
JP2002110897A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2005277112A (ja) * 2004-03-25 2005-10-06 Sony Chem Corp 多層配線基板及びその製造方法
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN107210287A (zh) 2017-09-26
JP2016131246A (ja) 2016-07-21
WO2016114320A1 (ja) 2016-07-21
TW201639116A (zh) 2016-11-01
US20170358549A1 (en) 2017-12-14
KR102094725B1 (ko) 2020-03-31
TWI806814B (zh) 2023-07-01
JP7207383B2 (ja) 2023-01-18
TWI809284B (zh) 2023-07-21
CN107210287B (zh) 2020-04-14
KR20170091686A (ko) 2017-08-09
US11901325B2 (en) 2024-02-13
TW202038426A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
JP7207382B2 (ja) 多層基板
JP7207383B2 (ja) 多層基板
TW201006334A (en) Flex-rigid wiring board and electronic device
TW200806137A (en) Printed wiring board and method for manufacturing printed wiring board
TW201010536A (en) Flex-rigid wiring board and electronic device
TWI781710B (zh) 異向性導電膜、其製造方法及連接構造體
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP6750228B2 (ja) バンプ形成用フィルム、半導体装置及びその製造方法、並びに接続構造体
WO2018201648A1 (zh) Pcb、封装结构、终端及pcb的加工方法
JP2009231657A (ja) 半導体装置およびその製造方法
JP2015222753A (ja) プリント配線板及びその製造方法
TW201344851A (zh) 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法
CN110858548A (zh) 埋入式芯片及其制造方法
JP5934057B2 (ja) プリント回路基板
JP2017108033A (ja) 配線基板及びその製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2016086088A (ja) 積層基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7207383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150