JPWO2003003798A1 - 異方導電性接着剤を用いた接合方法 - Google Patents

異方導電性接着剤を用いた接合方法 Download PDF

Info

Publication number
JPWO2003003798A1
JPWO2003003798A1 JP2003509828A JP2003509828A JPWO2003003798A1 JP WO2003003798 A1 JPWO2003003798 A1 JP WO2003003798A1 JP 2003509828 A JP2003509828 A JP 2003509828A JP 2003509828 A JP2003509828 A JP 2003509828A JP WO2003003798 A1 JPWO2003003798 A1 JP WO2003003798A1
Authority
JP
Japan
Prior art keywords
conductive particles
adhesive
anisotropic conductive
metal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003509828A
Other languages
English (en)
Inventor
山内　朗
朗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of JPWO2003003798A1 publication Critical patent/JPWO2003003798A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0525—Patterning by phototackifying or by photopatterning adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本発明は、金属接合部を備えた被接合物同士を接合するに際し、少なくとも一方の被接合物（１）の金属接合部（２）を有する表面（１ａ）上に、該表面に沿って接着剤の塗布層（４）を形成し、該接着剤層の表面（４ａ）上に導電粒子（５）を散布した後、金属接合部同士を接合する、異方導電性接着剤を用いた接合方法である。被接合物の接合前および接合時に導電粒子が接合部から逃げるのを効率よく抑制でき、接合すべき金属接合部間に十分な導電粒子数を確保できるとともに、隣接金属接合部間には短絡を生じさせるような導電粒子が存在しないようにすることができ、金属接合部の微小化やファインピッチ化に容易に対応できる。

Description

技 術 分 野
本発明は、金属接合部を備えた被接合物同士を異方導電性接着剤を用いて接合する方法に関し、とくに、微小金属接合部が微小ピッチで配置されている被接合物の実装に好適な異方導電性接着剤を用いた接合方法に関する。
背 景 技 術
たとえば、少なくとも一方がバンプを有する被接合物同士を加熱、加圧等により接合する実装方法はよく知られている。代表的な方法の一つに、導電粒子を含有する異方導電性接着剤を介して接合する方法が知られている。通常、この接合方法では、予め導電粒子を含有させた異方導電性接着剤を塗布等により被接合物間に介在させ、加熱、加圧により、導電粒子をバンプ間やバンプと電極間に挟み込んで電気的接続を確保するとともに、その周囲に存在する接着剤成分を固めて外部に対する電気絶縁性、シール性を確保する。
ところが、最近、金属接合部としてのバンプのファインピッチ化、それに伴うバンプ面積（バンプサイズ）の縮小化が要求されており、単に上記のような導電粒子を含有する異方導電性接着剤を塗布するだけでは、対応できなくなってきた。すなわち、バンプがファインピッチ化されると、被接合物同士を接合する際に、被接合物間に存在する接着剤成分が流動し、それに伴って、導電粒子が互いに接合されるべきバンプ間等の位置から周囲部へと逃げてしまい、この間に挟まれる導電粒子数が少なくなって、信頼性の高い電気的接続を達成できなくなってきた。また、隣接するバンプとの距離が小さいので、バンプ間部分に導電粒子が偏在してこの部分の導電粒子数が多くなり、短絡が発生するおそれも生じてくる。
このようなバンプのファインピッチ化に対処するために、表面に導電粒子を均一に配置した異方導電性フィルムが知られている（特開２０００−１５１０８４号公報）。また、接合すべきバンプや電極のみに接着剤を塗布し、その接着剤に導電粒子を付着させるようにした接合方法も知られている（特開２０００−３０７２２１号公報）。
しかしながら、上記特開２０００−１５１０８４号公報に開示された方法では、実質的に既に成形されたフィルムの表面に導電粒子が均一に配置されるので、配置時にはたとえ均一状態を保てたとしても、実装段階での加熱とバンプを押し込むことによるフィルム成分のフローにより導電粒子が移動してしまい、幾つかの導電粒子が、互いに接合されるべきバンプ間等の位置から周囲部へと逃げてしまって、この間に挟まれる導電粒子数を十分に多く確保するのが困難になり、バンプ間等の電気的に信頼性の高い接合が困難になるおそれがある。したがって、この方法では、バンプのファインピッチ化への対応には限界がある。また、周囲部へと逃げた導電粒子により、短絡を招くおそれもある。
また、上記特開２０００−３０７２２１号公報に開示された方法では、接合すべきバンプや電極の周囲には局所的に接着剤と導電粒子を配置できるものの、導電粒子がバンプや電極を覆うように（囲むように）付着されてしまうため、互いに隣接するバンプ間や電極間の距離が極めて小さい場合には、両者間に導電粒子が介在する状態となってしまって、短絡を発生するおそれがある。そのため、最近要求されているような、ピッチ３５μｍ以下のようなファインピッチ化への対応は難しい。また、接着剤と導電粒子がバンプや電極の周囲のみに局所的に配置されるので、外部に対して十分な絶縁性を確保するためには、両被接合物間に隙間を埋めるためのアンダーフィル剤を注入する必要があるが、微小隙間を縫うようにアンダーフィル剤を注入するのは現実的には非常に困難である。もし強引にアンダーフィル剤を注入すると、バンプや電極の周囲に付着されていた導電粒子がアンダーフィル剤の注入挙動に伴って移動してしまい、予定した良好な電気的接続状態を確保することができなくなる。
発 明 の 開 示
そこで、本発明の目的は、上記のような従来技術における限界に着目し、被接合物の接合前および接合時に導電粒子が接合部から逃げるのを効率よく抑制でき、接合すべき金属接合部間に十分な導電粒子数を確保できるとともに、隣接金属接合部間には短絡を生じさせるような導電粒子が存在しないようにすることができる、金属接合部の微小化やファインピッチ化へのより確実な対応が可能な異方導電性接着剤を用いた接合方法を提供することにある。
上記目的を達成するために、本発明に係る異方導電性接着剤を用いた接合方法は、金属接合部を備えた被接合物同士を接合するに際し、少なくとも一方の被接合物の金属接合部を有する表面上に、該表面に沿って接着剤の塗布層を形成し、該接着剤層の表面上に導電粒子を散布した後、金属接合部同士を接合することを特徴とする方法からなる。
本発明において、被接合物とは、異方導電性接着剤を用いて電気的な接続を行うものの全てを含み、たとえば、ＩＣチップや半導体チップ、ウエハー、光素子、樹脂基板やガラス基板、フィルム基板等の形態のものを言う。また、金属接合部とは、被接合物同士の所定の電気的接続を達成するために、被接合物の表面に形成された凸型あるいは埋め込み型の接合部を言い、バンプ形態のものや、所定形状（たとえば、平坦な形状）の頂面を有する電極等を含むものである。このバンプとは、被接合物同士の所定の電気的接続を達成するために、少なくとも一方の被接合物の表面に形成された凸状の接合部を言い、通常「バンプ」と呼ばれているが、単に「電極」と呼ばれることもある。
また、ここで言う導電粒子の散布には、たとえば、単に散布する方式の他、磁場や帯電を利用して散布する方式、メッシュ孔への充填を利用する方式、スクリーン印刷を利用する方式、表面張力を利用して散布する方式等があるが、導電粒子を実質的に同一の電荷に帯電させて散布する方式が好ましい。
上記本発明に係る接合方法においては、上記接着剤層の表面に対し、実質的にその全面に導電粒子を散布することもできるし、上記接着剤層の表面に対し所定のマスキングを施し、金属接合部の位置に対応する非マスキング部に導電粒子を散布することもできる。このマスキングは、穴の開いた板を用いて行うこともできるし、光学的なマスキングにより、たとえば露光（たとえば、紫外線露光）によって接着剤層の表面部位間のタック性を選択的に変えることにより行うこともできる。さらに、上記マスキングが施される部分には、被接合物の位置決め用マーク部を含めることが好ましい。このようにすれば、位置決め用マーク部を認識手段で読み取る際、位置決め用マークと導電粒子とを混同することが無くなり、位置決め用マークをより正確に読み取ることができるようになる。
上記少なくとも一方の被接合物の金属接合部は、バンプの形態に形成することもできるし、たとえば、平坦な面を有する回路上の電極の形態に形成することもできる。したがって、上記のようにマスキングを施す場合には、バンプの上に位置する接着剤層の表面に対して導電粒子を散布することができる。また、マスキングを施して、平坦な面を有する、被接合物の回路上の電極の上に位置する接着剤層の表面に対して導電粒子を散布することもでき、この場合には、バンプレスとすることが可能になる。
また、上記本発明に係る異方導電性接着剤を用いた接合方法においては、接着剤を実質的に未硬化のまま接合工程に供することもできるが、導電粒子の散布後又は散布された導電粒子の接着剤層への押し込み後に、接着剤層の表面（たとえば、表面全面）または接着剤層全体を半硬化させ、その半硬化の状態でダイシング工程または接合工程に供することもできる。従来の異方導電性フィルム方式では、一旦基板に貼り付ける必要性から接着剤の表面にタック性を持たせることが必要であったが、本発明に係る方式ではその必要がなく、ハンドリング、ダイシングが容易になる程度に接着剤を半硬化させることが可能となる。接着剤層を半硬化の状態に保っておけば、実際に接合工程に入る直前まで、導電粒子の均一な散布状態をより確実に保持でき、ハンドリングも容易になる。また、従来、ウエハーのダイシング時に接着剤がカッターにまとわりついてダイシングできなかったが、接着剤が半硬化していれば容易にダイシングを行うことも可能となる。
また、接着剤の塗布は、印刷により行うことが好ましい。とくに、ボイドを巻き込まない真空印刷により塗布することが好ましい。印刷による塗布により、所望の表面部位に精度良く塗布できるとともに、塗布した接着剤層の表面を望ましい平坦状態に形成することができる。その結果、所定部位に塗布された接着剤層の平坦な表面に導電粒子の均一な散布が容易に行われることとなる。
接着剤を印刷等により塗布するに際しては、必要な部分に対してのみ塗布することが望ましい。たとえば、被接合物の周辺部のダイシング時位置決め用マーク部を残して接着剤を塗布することが好ましい。ダイシング時位置決め用マーク部まで塗布してしまうと、たとえばウエハーをダイシングにより所定のサイズに切断する際、あるいは、ダイシング後のチップをウエハーからピックアップする際、その操作ができなくなるか、非常に困難になるおそれがある。
本発明に係る接合方法に用いられる導電粒子としては、粒子全体が金属（たとえば、金）からなる粒子を用いることができる。また、導電粒子として、プラスチック粒子に金属（たとえば、金）をメッキやコーティング等により被覆した粒子を用いることもできる。さらに、導電粒子として、加熱により溶融する金属粒子（つまり、低融点金属からなる粒子で、接合時の加熱により溶融される粒子であり、たとえば、ハンダからなる粒子）を用いることもできる。溶融しない導電粒子を用いる場合には、基本的には、両金属接合部間にその導電粒子を圧着することにより電気的接合を達成するが、溶融金属粒子を用いれば、導電粒子の圧着後に加熱によって導電粒子を両金属接合部間で溶融させることができるので、その溶融金属の冷却後にはより確実な電気的接合状態の達成が可能となる。
上記のような本発明に係る異方導電性接着剤を用いた接合方法においては、まず導電粒子を含有しない接着剤が塗布され、その接着剤層の表面上の所定範囲に導電粒子が均一に散布される。この状態で接合工程に供されるので、接合時に加熱等によりたとえ接着剤成分が金属接合部（たとえば、バンプ）の周囲部に多少移動するように流動しても、その流動はごく局部的なものにとどまり、接着剤層の表面部を大きく流動させることはない。すなわち、接着剤は、金属接合部を備えた被接合物の表面上に、表面が平坦な接着剤層を形成するように塗布されるので、金属接合部の上の部分では接着剤層が薄く、それ以外の部分では接着剤層が厚くなり、接着剤層に対しては、金属接合部による凸形状、それ以外の部分の相対的な凹形状により、凹凸形状が形成されることになって、接着剤層は流動しにくいものとなる。この接着剤層の表面に導電粒子が散布により密着されるので、接着剤層が流動しにくい限り、導電粒子の流動も抑えられる。また、加圧接合時には、金属接合部上の導電粒子をほとんど流動させることなく押しつぶすことが可能になる。したがって、接着剤層の表面上に散布されている導電粒子が大きく移動してしまうことは回避され、実質的に望ましい均一な散布状態が維持される。この均一な散布状態に維持された導電粒子が、そのまま、もう一方の被接合物の金属接合部との間に挟まれて電気的接続のために使用されるから、金属接合部のサイズが小さい場合にあっても、その電気的接続のために十分に多い導電粒子数が確保されることになり、確実に信頼性の高い電気的接続が達成される。
また、接合時に加熱等により金属接合部の周囲部へと流動するのは、実質的に局部的な接着剤成分のみに限られ、この接着剤成分中には導電粒子は含有されていないから、互いに隣接するバンプ間に比較的多量の導電粒子が偏在してしまうような状態は生じない。したがって、金属接合部のファインピッチ化に対しても、確実に短絡等の不都合の発生を防止できる。その結果、金属接合部のファインピッチ化への対応と、信頼性の高い電気的接続の両方が、効率よく達成されることになる。
さらに、接着剤層表面に対し、金属接合部以外の部分をマスキングすれば、金属接合部に対応する接着剤層表面に対してのみ効率よく導電粒子を散布することができ、より確実に金属接合部間の短絡等の不都合の発生を防止できるようになり、より確実に金属接合部のファインピッチ化に対応できるようになる。また、金属接合部が平坦な頂面を有する電極である場合にも、その上の接着剤層の対応する表面に対して効率よく導電粒子を散布することができ、バンプレスでの接合も可能となる。
このように、本発明に係る異方導電性接着剤を用いた接合方法によれば、金属接合部が微小化、ファインピッチ化される場合にあっても、良好な電気的接続と、短絡等の不都合の発生防止とをともに確実に達成できる。また、導電粒子の散布に際し、接着剤層表面に対して適切なマスキングを施せば、必要な部位のみにより確実に導電粒子を配置することができ、良好な電気的接続と短絡等の不都合の発生防止とをより確実に達成できるとともに、バンプレスでの接合も可能となる。さらに、接合工程においては、既に被接合物上に異方導電性接着剤が望ましい形態でのっていることになるので、接合工程では塗布する必要はなく、この工程の時間短縮および実装における一連の工程のタクトタイムの短縮をはかることが可能となる。
発明を実施するための最良の形態
以下に、本発明の望ましい実施の形態を、図面を参照しながら説明する。
図１は、本発明の一実施態様に係る異方導電性接着剤を用いた接合方法における異方導電性接着剤の塗布方法を示している。図１に示す実施態様においては、チップやウエハーなどからなる被接合物１の表面１ａ上には、他方の被接合物との所定の電気的接続を達成するために、金属接合部として複数のバンプ２が設けられている。このバンプ２は、本実施態様では、電極３の上に、図示のような略台形状や、略球状に形成される。このバンプ２を備えた被接合物１の表面１ａ上に、まず、導電粒子を含有しない接着剤が塗布され、接着剤層４が形成される。この接着剤層４は、その表面４ａが、被接合物１の表面１ａのバンプ２が存在しない部分の面に沿うように形成され、かつ、各バンプ２を完全に覆うように形成される。望ましくは、接着剤層４の表面４ａは、被接合物１の表面１ａ（バンプ２が存在しない面）に対し実質的に平行な平面とされ、かつ、極力平坦な面に形成されることが好ましい。つまり、バンプ２の存在により凹凸形状が形成されても、接着剤層４の表面４ａは、平坦な面に形成されることが好ましい。また、後述の如く、接着剤は、被接合物１に対して、望ましくない部分には塗布されないことが好ましく、必要な部分のみに、上記のような形態で塗布されることが好ましい。このような要求を満たすためには、接着剤は、印刷により、とくに真空印刷により、ボイドレスで所望の部位のみに所定の厚みで均一に塗布されることが好ましい。たとえば従来の異方導電性フィルム方式では、接合時の流動で気泡を追い出していたわけであるが、本発明に係る方法では、接着剤が流動しにくいため、事前に気泡を巻き込むことなくボイドレスでの塗布が必要となる。
上記のように接着剤層４が形成された後に、該接着剤層４の表面４ａ上に、導電粒子５が散布される。導電粒子５は、所望の密度で、極力均一に散布されることが好ましい。導電粒子５を均一に散布する方法としては、たとえば、静電気を利用して均一に分散させて散布する方法や、上方からスプレー方式で散布する方法が挙げられる。スプレー方式の場合には、適当な距離を持たせて上方から散布することが好ましく、それによって、より均一な分散状態が得られやすくなる。このような散布により、導電粒子５は接着剤層４の表面４ａに付着した状態に保たれ、実質的に、異方導電性接着剤が塗布されたのと同等の状態となる。
この状態で、異方導電性接着剤が塗布された被接合物１を接合工程に供することも可能であるが、好ましくは、散布された導電粒子５を粘着しない表面を持った押し当て板等の適当な手段を用いて、接着剤層４中にめり込むように押し込むことが好ましい。また、この時、後工程に影響のない程度に加熱することが好ましい。このようにすれば、被接合物１をハンドリングする際、導電粒子５が落ちにくくなり、所定の分散状態に維持しやすくなる。また、導電粒子５の散布後に、接着剤層４の接着剤成分を半硬化させた後に接合工程に供することも好ましい。半硬化により、接着剤成分自体が流動しにくい状態に保たれるとともに、接着剤層４の表面４ａ上に散布された導電粒子５が、均一な望ましい分散状態のまま維持されることになり、また、ハンドリングが容易になる。この半硬化は、上記導電粒子５の押し込みを行う場合には、押し込みとともに、あるいは押し込み前または後に行えばよい。前述の如く、従来の異方導電性フィルム方式では、一旦基板に貼り付ける必要性から接着剤の表面にタック性を持たせることが必要であったが、本発明に係る方式ではその必要がなく、ハンドリング、ダイシングが容易になる程度に接着剤を半硬化させることが可能となる。また、従来、ウエハーのダイシング時に接着剤がカッターにまとわりついてダイシングできなかったが、接着剤が半硬化していれば容易にダイシングを行うことも可能となる。
導電粒子５としては、たとえば図２Ａ〜Ｃに示すような各種形態のものを使用することができる。図２Ａに示す導電粒子５ａは、全体が導電性に優れた金属（たとえば、Ｎｉ）からなる粒子に形成されている。図２Ｂに示す導電粒子５ｂは、適当なプラスチックからなる粒子６の表面に、導電性に優れた金属（たとえば、Ｎｉ／Ａｕ）の層７を被覆した粒子に形成されている。金属層７の被覆は、メッキやコーティング、他の適当な方法で行えばよい。図２Ｃに示す導電粒子５ｃは、加熱により溶融する金属（たとえば、ハンダ等の低融点の金属）からなる粒子に形成されている。導電粒子５ｃを使用する場合には、次の接合工程における加熱により、導電粒子５ｃを溶融させて両被接合物の金属接合部同士を接合することができる。
このように異方導電性接着剤が塗布された被接合物１は、接合工程において加熱、加圧され、たとえば図３に示すように、他方の被接合物８に接合される。図３に示した例では、図１に示した、導電粒子５が散布された被接合物１の向きが上下逆転され、被接合物１のバンプ２が、導電粒子５を介して、他方の被接合物８の電極９に接合される。この接合工程においては、バンプ２上の導電粒子５はそのまま押し付けられ、接着剤層４が加熱、加圧されることになるが、その際に接着剤層４の接着剤成分が流動しやすい状態になったとしても、その流動は周囲部への局部的なものとなり、そのような局部的な流動が生じても、接着剤層４の表面４ａにおける流動は極めて小さいものになるか、実質的に流動が抑えられる。つまり、前述の如く、表面４ａが平坦に形成された接着剤層４中に、バンプ２による凹凸形状が存在することになるので、接着剤層４は流動しにくいものとなり、その流動しにくい接着剤層４の表面４ａに導電粒子５が分散、密着保持されていることになるので、導電粒子５も流動しにくくなる。したがって、接着剤層４の表面４ａ上に散布された導電粒子５は、大きくは動かず、均一な望ましい分散状態のまま維持されることになる。この状態で、接合されるべき両被接合物のバンプ同士やバンプと電極等が接合されるので、たとえバンプのサイズ（面積）が極めて小さく設定された場合にあっても、この間に挟まれる導電粒子５の数は、適切に多く保たれる（たとえば、５個以上の導電粒子５が確実に挟まれる）。すなわち、狭い面積中に適切に高い密度で導電粒子５が存在するととなり、それによって信頼性の高い、目標とする優れた電気的接続が達成される。
また、接着剤層４中で、多少の接着剤成分の局部的な流動が生じたとしても、この接着剤成分中には導電粒子５は含有されていないから、上記優れた電気的接続に悪影響を及ぼすことはない。また、電気的接続に寄与する導電粒子５は、位置的に、接合されるべき両被接合物のバンプ間等に挟まれた状態で存在する形態になるから、上記のような接着剤成分の局部的な流動が生じたとしても、その流動に伴って、被接合物１のバンプ２間部分に移動しそこに偏在することもない。したがって、バンプ２のファインピッチ化、つまり、図１におけるバンプ２のピッチＬが極めて小さく設定された場合（たとえば、３５μｍ以下のピッチに設定された場合）にあっても、バンプ２間に短絡等の不都合が生じることは確実に防止される。その結果、バンプ２の微小化、バンプ２のファインピッチ化の両方に対応できることになる。
上記方法において、接着剤の印刷等による塗布は、被接合物の必要な部分に対してのみ塗布することが望ましい。たとえば、被接合物がダイシングにより所定のサイズに切断されるウエハーである場合には、たとえば図４に示すように切断前のウエハー１１の周辺部にはダイシング時位置決め用マーク１２が付されている。したがって、このダイシング時位置決め用マーク１２の部分まで塗布してしまうと、ダイシングにより所定のサイズに切断する操作ができなくなるので、この部分を残して他の必要な部分に対してのみ接着剤１３を塗布することが好ましい。
また、上記実施態様では、塗布した接着剤層４の表面４ａのほぼ全面に導電粒子５を散布するようにしたが、マスキングを施して、必要な部位に対してのみ散布するようにすることもできる。たとえば図５に示すように、図１に示した被接合物１に対し接着剤層４を形成した後、その表面４ａの、バンプ２の上方に対応する部位のみを残して他の部位にマスク２１を設けることにより、非マスキング部２２に対してのみ導電粒子５を散布することができる。このように導電粒子５が散布された被接合物１を、図６に示すように加熱、加圧を伴って他方の被接合物８に接合すれば、たとえバンプ２の周囲に導電粒子５が逃げても、隣接バンプ２間に存在する導電粒子数をより少なく抑えることができる。したがって、バンプ２のファインピッチ化により確実に対応できるようになる。また、導電粒子５は特定の非マスキング部２２に対してのみ散布されるので、散布密度を上げることが容易になり、電気的接続に使用される導電粒子５の配置密度を高めて、微小バンプに対しても優れた電気的接続状態を確保できるようになり、バンプの微小化にも対応できる。
また、上記各実施態様ではともに、バンプ２を形成した被接合物１を用いたが、本発明に係る方法では、とくに上記のようなマスキングを施すことにより、バンプレスでの接合も可能になる。たとえば図７に示すように、チップ回路上の電極３１（たとえば、Ａｌ電極）を有する被接合物３２の表面３２ａに比較的薄い接着剤層３３を形成し、その表面３３ａに対してマスク３４を設け、表面３３ａにおける電極３１の上部に相当する部位に対してのみ導電粒子５を散布する。そして、導電粒子５が散布された被接合物３２を、図８に示すように、他方の被接合物８に、導電粒子５を介して電極３１と電極９が電気的に接続されるように接合することができる。接合に際しては、電気的接続に必要な部位のみに導電粒子５が介在されているので、電極３１と電極９が効率よく接合され、他の部位には導電粒子５は存在しないから、短絡等の不都合が生じることはない。また、接着剤層３３は薄い層に形成すればよいから、接着剤層３３の局所的な流動もより生じにくくなり、この面からも、良好な電気的接続、短絡等の不都合の発生防止が確実に達成される。また、接着剤層３３が薄いことにより、被接合物同士の接合間隔を縮めることもでき、薄型パッケージが望まれる三次元実装等の分野には最適である。さらに、接着剤層３３を薄く形成することにより、その加熱時間を短縮できることから、接合工程に要する時間の短縮も可能となる。このように、マスキングを施して導電粒子５を散布すれば、バンプレスでの接合が可能になる。
さらに、上記各実施態様において、前述したように導電粒子５として加熱により溶融する金属粒子を使用すれば、溶融金属を介して一層確実な電気的接続状態を達成できるようになる。
産業上の利用可能性
本発明の異方導電性接着剤を用いた接合方法は、チップやウエハー、各種基板を用いる実装に最適な方法であり、とくに、金属接合部の微小化、ファインピッチ化が要求される場合の実装に有用である。また、接合工程の時間短縮が求められる場合にも、本発明は極めて有用である。
【図面の簡単な説明】
図１は、本発明の一実施態様に係る方法を示す異方導電性接着剤塗布被接合物の断面図である。
図２Ａ〜Ｃは、導電粒子の各種形態例を示す断面図である。
図３は、図１の被接合物の他の被接合物への接合状態を示す断面図である。
図４は、ダイシングにより切断されるベきウエハーへの接着剤塗布の一例を示す概略平面図である。
図５は、本発明の別の実施態様に係る、被接合物にマスキングを施して導電粒子を散布した状態を示す断面図である。
図６は、図５の被接合物の他の被接合物への接合状態を示す断面図である。
図７は、本発明のさらに別の実施態様に係る、バンプレスの被接合物にマスキングを施して導電粒子を散布した状態を示す断面図である。
図８は、図７の被接合物の他の被接合物への接合状態を示す断面図である。

Claims (15)

  1. 金属接合部を備えた被接合物同士を接合するに際し、少なくとも一方の被接合物の金属接合部を有する表面上に、該表面に沿って接着剤の塗布層を形成し、該接着剤層の表面上に導電粒子を散布した後、金属接合部同士を接合することを特徴とする異方導電性接着剤を用いた接合方法。
  2. 前記接着剤層の表面に対し所定のマスキングを施し、前記金属接合部の位置に対応する非マスキング部に前記導電粒子を散布する、請求項１に記載の異方導電性接着剤を用いた接合方法。
  3. 前記マスキングを、穴の開いた板を用いて行う、請求項２に記載の異方導電性接着剤を用いた接合方法。
  4. 前記マスキングを、露光によって接着剤層の表面部位間のタック性を選択的に変えることにより行う、請求項２に記載の異方導電性接着剤を用いた接合方法。
  5. 前記マスキングが施される部分に、被接合物の位置決め用マーク部を含む、請求項２に記載の異方導電性接着剤を用いた接合方法。
  6. 前記少なくとも一方の被接合物の金属接合部がバンプとして形成されている、請求項１に記載の異方導電性接着剤を用いた接合方法。
  7. 前記少なくとも一方の被接合物の金属接合部が平坦な面を有する電極に形成されている、請求項１に記載の異方導電性接着剤を用いた接合方法。
  8. 前記導電粒子の散布後に、散布された導電粒子を接着剤層に押し込む、請求項１に記載の異方導電性接着剤を用いた接合方法。
  9. 前記導電粒子の散布後又は散布された導電粒子の接着剤層への押し込み後に、接着剤層の表面または接着剤層全体を半硬化させる、請求項１に記載の異方導電性接着剤を用いた接合方法。
  10. 前記接着剤を印刷により塗布する、請求項１に記載の異方導電性接着剤を用いた接合方法。
  11. 前記接着剤を真空印刷により塗布する、請求項１０に記載の異方導電性接着剤を用いた接合方法。
  12. 被接合物の周辺部のダイシング時位置決め用マーク部を残して接着剤を塗布する、請求項１に記載の異方導電性接着剤を用いた接合方法。
  13. 前記導電粒子として、金属からなる粒子を用いる、請求項１に記載の異方導電性接着剤を用いた接合方法。
  14. 前記導電粒子として、プラスチック粒子に金属を被覆した粒子を用いる、請求項１に記載の異方導電性接着剤を用いた接合方法。
  15. 前記導電粒子として、加熱により溶融する金属粒子を用いる、請求項１に記載の異方導電性接着剤を用いた接合方法。
JP2003509828A 2001-06-29 2002-06-28 異方導電性接着剤を用いた接合方法 Pending JPWO2003003798A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001199502 2001-06-29
JP2001199502 2001-06-29
PCT/JP2002/006605 WO2003003798A1 (en) 2001-06-29 2002-06-28 Joining method using anisotropic conductive adhesive

Publications (1)

Publication Number Publication Date
JPWO2003003798A1 true JPWO2003003798A1 (ja) 2004-10-21

Family

ID=19036787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003509828A Pending JPWO2003003798A1 (ja) 2001-06-29 2002-06-28 異方導電性接着剤を用いた接合方法

Country Status (3)

Country Link
US (1) US20040177921A1 (ja)
JP (1) JPWO2003003798A1 (ja)
WO (1) WO2003003798A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807547B2 (en) * 2006-03-28 2010-10-05 Innovative Micro Technology Wafer bonding material with embedded rigid particles
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
KR101402892B1 (ko) * 2007-09-11 2014-06-11 삼성디스플레이 주식회사 도전성 입자를 갖는 이방성 도전 접착제, 상기 도전성입자의 제조 방법, 및 상기 이방성 도전 접착제를 이용하여표시 장치를 제조하는 방법
AU2008356134B2 (en) * 2008-05-09 2015-02-12 Digital Tags Finland Oy An apparatus, a method for establishing a conductive pattern on a planar insulating substrate, the planar insulating substrate and a chipset thereof
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法
TWI471573B (zh) * 2013-07-04 2015-02-01 Au Optronics Corp 顯示裝置及其電路板模組
JP6581331B2 (ja) * 2013-07-29 2019-09-25 デクセリアルズ株式会社 導電性接着フィルムの製造方法、接続体の製造方法
TWI806814B (zh) 2015-01-13 2023-07-01 日商迪睿合股份有限公司 多層基板
TWI786440B (zh) 2015-01-13 2022-12-11 日商迪睿合股份有限公司 多層基板、及多層基板之製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
JPS62165943A (ja) * 1986-01-17 1987-07-22 Casio Comput Co Ltd 部品接合層の形成方法
JPH07101691B2 (ja) * 1988-07-12 1995-11-01 シャープ株式会社 電極の形成方法
DE69026992T2 (de) * 1989-08-17 1996-10-24 Canon Kk Prozess zur gegenseitigen Konnektion von Elektrodenanschlüssen
JPH0738502B2 (ja) * 1989-10-17 1995-04-26 シャープ株式会社 回路基板の接続方法
US4995551A (en) * 1990-04-24 1991-02-26 Microelectronics And Computer Technology Corporation Bonding electrical leads to pads on electrical components
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
TW277152B (ja) * 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
US5685939A (en) * 1995-03-10 1997-11-11 Minnesota Mining And Manufacturing Company Process for making a Z-axis adhesive and establishing electrical interconnection therewith
WO1998038701A1 (en) * 1997-02-27 1998-09-03 Seiko Epson Corporation Connecting structure, liquid crystal device, electronic equipment, anisotropic conductive adhesive, and method for manufacturing the adhesive
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
JP2002501821A (ja) * 1998-01-30 2002-01-22 ロックタイト コーポレイション 粒子の非ランダム単層にコーティングを形成する方法、及びそれによって形成された製品
US20010008169A1 (en) * 1998-06-30 2001-07-19 3M Innovative Properties Company Fine pitch anisotropic conductive adhesive
JP3430289B2 (ja) * 1999-02-03 2003-07-28 カシオ計算機株式会社 半導体装置の製造方法
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
TW554191B (en) * 2000-12-16 2003-09-21 Au Optronics Corp Laminating structure and its forming method

Also Published As

Publication number Publication date
WO2003003798A1 (en) 2003-01-09
US20040177921A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
US6926796B1 (en) Electronic parts mounting method and device therefor
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US20050110161A1 (en) Method for mounting semiconductor chip and semiconductor chip-mounted board
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JPH0927516A (ja) 電子部品の接続構造
JPWO2003003798A1 (ja) 異方導電性接着剤を用いた接合方法
CN100492627C (zh) 芯片结构、芯片封装结构及其工艺
US6916687B2 (en) Bump process for flip chip package
JP2004128056A (ja) 半導体装置及びその製造方法
JPH1126922A (ja) チップ実装方法
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH06168982A (ja) フリップチップ実装構造
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
US11270968B2 (en) Electronic circuit connection method and electronic circuit
JP3561166B2 (ja) 異方性導電ペーストを用いた電子部品の接続方法
JP2001250843A (ja) 半導体素子及び半導体素子製造方法
JPH11135552A (ja) 半導体装置製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
JP5104149B2 (ja) 半導体装置およびその製造方法
JP4287987B2 (ja) 電子部品の実装方法及び電子部品実装体
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JPH0491446A (ja) 半導体素子のフリップチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080125