JP3430289B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3430289B2
JP3430289B2 JP02597199A JP2597199A JP3430289B2 JP 3430289 B2 JP3430289 B2 JP 3430289B2 JP 02597199 A JP02597199 A JP 02597199A JP 2597199 A JP2597199 A JP 2597199A JP 3430289 B2 JP3430289 B2 JP 3430289B2
Authority
JP
Japan
Prior art keywords
columnar
semiconductor device
printing
height
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02597199A
Other languages
English (en)
Other versions
JP2000223519A (ja
Inventor
一郎 三原
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP02597199A priority Critical patent/JP3430289B2/ja
Priority to US09/487,165 priority patent/US6319851B1/en
Priority to TW089101623A priority patent/TW479303B/zh
Priority to KR1020000005201A priority patent/KR100333060B1/ko
Priority to CNB001007548A priority patent/CN1160769C/zh
Publication of JP2000223519A publication Critical patent/JP2000223519A/ja
Application granted granted Critical
Publication of JP3430289B2 publication Critical patent/JP3430289B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体チップ単体やCSP(Chip Size P
ackage)等の半導体装置では、半導体基板あるいは中間
基板(インターポーザ)上に、他の回路基板等と接続さ
れる柱状電極が設けられている。従来のこのような半導
体装置の製造方法では、一例として、まず図8(A)に
示すように、ウエハ状態のシリコン基板(半導体基板)
1上に複数の柱状電極2が形成されたものを印刷用ステ
ージ3の上面に位置決めして載置する。次に、シリコン
基板1の上面に印刷用マスク4を位置合わせして載置す
る。印刷用マスク4は、図8(A)及び図9に示すよう
に、厚さが柱状電極2の高さよりもやや厚いマスク本体
4aにシリコン基板1の平面サイズよりもやや小さい円
形状の開口部4bが形成されたものからなっている。
【0003】次に、図8(B)に示すように、スキージ
5で液状樹脂からなる封止材6を印刷用マスク4の開口
部4b内に印刷し、硬化工程を経ることにより、樹脂封
止膜7を形成する。この状態では、柱状電極2の上面は
樹脂封止膜7によって覆われている。次に、樹脂封止膜
7の表面を適宜に研磨あるいはエッチングすることによ
り、図8(C)に示すように、柱状電極2の上面を露出
させる。次に、図8(D)に示すように、柱状電極2の
上面に半田ボール8を形成する。次に、ダイシング工程
を経ると、個々の半導体チップ(半導体装置)が得られ
る。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うにして得られた半導体装置では、例えば図8(C)に
示すように、樹脂封止膜7の厚さが柱状電極2の高さと
同じとなるので、柱状電極2が揺れ動きにくく、この結
果、図示しない回路基板上に搭載した後における温度サ
イクルテストにおいて、シリコン基板1と回路基板との
間の熱膨張係数差に起因して発生する応力を柱状電極2
で吸収することができず、不良が発生してしまうことが
あるという問題があった。この発明の課題は、柱状電極
で応力を吸収することができるようにすることである。
【0005】
【課題を解決するための手段】請求項1に係る発明は、
複数の柱状電極を有する半導体基板の周縁部上に、前記
半導体基板の平面サイズよりやや小さい開口部を有し、
少なくとも前記柱状電極間に対応する前記開口部の両側
における厚さが前記柱状電極の高さより薄く形成された
印刷用マスクを位置決めして載置し、スキージで前記印
刷用マスクの前記開口部内に液状樹脂を印刷して前記柱
状電極間における厚さが前記柱状電極の高さよりも薄い
封止膜を形成し、前記柱状電極上の前記液状樹脂を研磨
あるいはエッチングすることにより柱状電極の上面を露
出させ、ダイシングにより個々の半導体チップを得るよ
うにしたものである。 請求項5に係る発明は、複数の柱
状電極を有する半導体基板の周縁部上に、前記半導体基
板の平面サイズよりやや小さい凹部を有し、前記凹部の
前記柱状電極間に対応する部分に開口部が形成された印
刷用マスクを位置決めして載置し、スキージで前記印刷
用マスクの前記開口部内に液状樹脂を印刷して前記柱状
電極間における厚さが前記柱状電極の高さよりも薄い封
止膜を形成し、ダイシングにより個々の半導体チップを
得るようにしたものである。 上記発明によれば、封止膜
の厚さを柱状電極の高さよりも薄く形成しているので、
柱状電極を揺れ動き易くすることができ、ひいては柱状
電極で応力を吸収することができる。
【0006】
【発明の実施の形態】(第1実施形態)図1(A)〜
(D)はそれぞれこの発明の第1実施形態における半導
体装置の各製造工程を示したものである。そこで、これ
らの図を順に参照して、この実施形態における半導体装
置の製造方法について説明する。まず、図1(A)に示
すように、ウエハ状態のシリコン基板11上に複数の柱
状電極12が形成されたものを印刷用ステージ13の上
面に位置決めして載置する。次に、シリコン基板11の
上面に印刷用マスク14を位置合わせして載置する。印
刷用マスク14は、図1(A)及び図2に示すように、
厚さが柱状電極12の高さよりも適宜に薄い(例えば柱
状電極12の高さの半分以下)マスク本体14aにシリ
コン基板11の平面サイズよりもやや小さい円形状の開
口部14bが形成されたものからなっている。
【0007】次に、図1(B)に示すように、ナイロン
等からなるスキージ15で液状樹脂からなる封止材16
を印刷用マスク14の開口部14b内に印刷し、硬化工
程を経ることにより、樹脂封止膜17を形成する。この
状態では、柱状電極12の上面は樹脂封止膜17によっ
て覆われているが、柱状電極12間における樹脂封止膜
17の厚さは柱状電極12の高さよりも適宜に薄くなっ
ている。なお、スキージ15をほぼ垂直にしてまたは若
干傾斜させて往復動させるようにしてもよい。次に、柱
状電極12上及びその近傍の樹脂封止膜17を適宜に研
磨あるいはエッチングすることにより、図1(C)に示
すように、柱状電極12の上面を露出させる。次に、図
1(D)に示すように、柱状電極12の上面に半田ボー
ル18を形成する。次に、ダイシング工程を経ると、個
々の半導体チップ(半導体装置)が得られる。
【0008】次に、このようにして得られた半導体装
置、すなわち図1(D)に示すような半導体装置を回路
基板上に搭載した場合について、図3を参照して説明す
る。半導体装置10は、半田ボール18が回路基板21
の上面の所定の箇所に設けられた接続パッド22に接合
されていることにより、回路基板21上に搭載されてい
る。
【0009】ところで、半導体装置10の柱状電極12
間における樹脂封止膜17の厚さは柱状電極12の高さ
よりも適宜に薄くなっているので、柱状電極12を揺れ
動き易くすることができる。この結果、半導体装置10
を回路基板21上に搭載した後における温度サイクルテ
ストにおいて、シリコン基板11と回路基板21との間
の熱膨張係数差に起因して発生する応力を柱状電極12
で吸収することができ、ひいては不良が発生しにくいよ
うにすることができる。
【0010】(第2実施形態)図4はこの発明の第2実
施形態における半導体装置の製造方法を説明するために
示したものである。この実施形態では、印刷用マスク1
4の厚さは、柱状電極12の高さと同じであってもよ
く、また柱状電極12の高さよりも薄くても厚くてもよ
い。その代わりに、印刷用ステージ13とスキージ15
とのうちいずれか一方を柱状電極12の配置に応じて上
下動させる。この場合、図5に示すように、印刷用マス
ク14は、マスク本体14aにシリコン基板11の平面
サイズよりもやや小さい円形状の開口部14bが形成さ
れ、この開口部14bの所定の両側におけるマスク本体
14aの上面に複数の溝14cが柱状電極12の配置に
応じて(すなわち柱状電極12間に対応する位置に)形
成されたものからなっている。溝14cの全体としての
長さLはスキージ18の長さよりも長くなっている。溝
14cの部分におけるマスク本体14aの厚さは、一例
として、柱状電極12の高さが100〜150μm程度
である場合には、30μm程度とする。
【0011】そして、例えば印刷用ステージ13を柱状
電極12の配置に応じて上下動させながら、スキージ1
5を図4において左側から右側に移動させると、図4に
おいて一点鎖線で示すように、スキージ15が印刷用マ
スク14の溝14cの部分において相対的に下降する。
かくして、スキージ15で液状樹脂からなる封止材16
を印刷用マスク14の開口部14e内に印刷し、硬化工
程を経ることにより、樹脂封止膜17を形成する。した
がって、この場合も、柱状電極12の上面は樹脂封止膜
17によって覆われるが、柱状電極12間における樹脂
封止膜17の厚さは柱状電極12の高さよりも適宜に薄
くなる。次に、柱状電極12上及びその近傍の樹脂封止
膜17を適宜に研磨あるいはエッチングすることによ
り、柱状電極12の上面を露出させる。次に、図示して
いないが、柱状電極12の上面に半田ボールを形成す
る。次に、ダイシング工程を経ると、個々の半導体チッ
プ(半導体装置)が得られる。
【0012】(第3実施形態)図6(A)〜(D)はそ
れぞれこの発明の第3実施形態における半導体装置の各
製造工程を示したものである。この実施形態における印
刷用マスク14は、図6(A)及び図7に示すように、
厚さが柱状電極12の高さよりも適宜に厚いマスク本体
14aの下面にシリコン基板11の平面サイズよりもや
や小さい円形状の凹部14dが形成され、この凹部14
dの部分におけるマスク本体14aに複数のスリット状
の開口部14eが柱状電極12の配置に応じて(すなわ
ち柱状電極12間に対応する位置に)形成されたものか
らなっている。この場合、凹部14dの深さは柱状電極
12の高さと同じとなっている。開口部14eの幅dは
柱状電極12間の間隔Dよりも適宜に小さくなってい
る。
【0013】そして、まず図6(A)に示すように、シ
リコン基板11を印刷用ステージ13の上面に位置決め
して載置し、次いでシリコン基板11の上面に印刷用マ
スク14を位置合わせして載置する。この状態では、柱
状電極12の上面は、印刷用マスク14のうち開口部1
4e間におけるマスク本体14aによって覆われてい
る。
【0014】次に、図6(B)に示すように、スキージ
15で液状樹脂からなる封止材16を印刷用マスク14
の開口部14e内に印刷し、硬化工程を経ることによ
り、樹脂封止膜17を形成する。この場合、印刷用マス
ク14の開口部14eの幅dが柱状電極12間の間隔D
よりも適宜に小さくなっているので、開口部14eを介
して柱状電極12間におけるシリコン基板11上に印刷
される封止材16の量が適宜に少なく、且つ、この印刷
された封止材16が表面張力により流動して柱状電極1
2の側面を覆うようになる。したがって、この場合に
は、図6(C)に示すように、柱状電極12の上面は樹
脂封止膜17によって覆われず、且つ、柱状電極12間
における樹脂封止膜17の厚さは柱状電極12の高さよ
りも適宜に薄くなる。したがって、この場合には、樹脂
封止膜17の表面を研磨またはエッチングする必要は無
い。次に、図6(D)に示すように、柱状電極12の上
面に半田ボール18を形成する。次に、ダイシング工程
を経ると、個々の半導体チップ(半導体装置)が得られ
る。
【0015】なお、図6(B)に示す印刷工程におい
て、図4に示す場合と同様に、印刷用ステージ13とス
キージ15とのうちいずれか一方を印刷用マスク14の
開口部14eの配置に応じて上下動させるようにしても
よい。この場合、印刷用マスク14の開口部14eの幅
dを柱状電極12間の間隔Dと同じとしてもよい。
【0016】また、上記各実施形態において、樹脂封止
膜を真空スクリーン印刷法により形成するようにしても
よい。このようにした場合には、樹脂封止膜中に空気
(気泡)が混入しないようにすることができる上、柱状
電極の根元の部分を樹脂封止膜でその間に空気(気泡)
を介在させることなく覆うことができる。また、樹脂封
止膜をディスペンサ方式により形成するようにしてもよ
い。
【0017】さらに、上記各実施形態では、半導体装置
の柱状電極の上面(露出面)に半田ボールを形成した場
合について説明したが、半田ボールを形成せずに、半導
体装置の柱状電極の露出面側を回路基板上に異方性導電
接着剤を介して搭載するようにしてもよい。
【0018】
【発明の効果】以上説明したように、この発明によれ
ば、樹脂封止膜の厚さを柱状電極の高さよりも薄くして
いるので、柱状電極を揺れ動き易くすることができ、ひ
いては柱状電極で応力を吸収することができ、不良が発
生しにくいようにすることができる。
【図面の簡単な説明】
【図1】(A)〜(D)はそれぞれこの発明の第1実施
形態における半導体装置の各製造工程の断面図。
【図2】図1(A)に示す印刷用マスクの平面図。
【図3】図1(D)に示すような半導体装置を回路基板
上に搭載した状態の断面図。
【図4】この発明の第2実施形態における半導体装置の
製造方法を説明するために示す断面図。
【図5】図4に示す印刷用マスクの平面図。
【図6】(A)〜(D)はそれぞれこの発明の第3実施
形態における半導体装置の各製造工程の断面図。
【図7】図6(A)に示す印刷用マスクの平面図。
【図8】(A)〜(D)はそれぞれ従来の半導体装置の
一例の各製造工程の断面図。
【図9】図8(A)に示す印刷用マスクの平面図。
【符号の説明】
11 シリコン基板 12 柱状電極 13 印刷用ステージ 14 印刷用マスク 15 スキージ 17 樹脂封止膜 18 半田ボール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−204290(JP,A) 特開 平3−22437(JP,A) 特開 平8−288334(JP,A) 特開2000−208535(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の柱状電極を有する半導体基板の周
    縁部上に、前記半導体基板の平面サイズよりやや小さい
    開口部を有し、少なくとも前記柱状電極間に対応する前
    記開口部の両側における厚さが前記柱状電極の高さより
    薄く形成された印刷用マスクを位置決めして載置し、ス
    キージで前記印刷用マスクの前記開口部内に液状樹脂を
    印刷して前記柱状電極間における厚さが前記柱状電極の
    高さよりも薄い封止膜を形成し、前記柱状電極上の前記
    液状樹脂を研磨あるいはエッチングすることにより柱状
    電極の上面を露出させ、ダイシングにより個々の半導体
    チップを得ることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の発明において、前記印刷
    用マスクは、全体が前記柱状電極の高さより薄い、一様
    な厚さであることを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の発明において、前記印刷
    用マスクは、前記柱状電極に対応する部分が前記柱状電
    極間に対応する前記開口部の両側における厚さよりも厚
    く形成されていることを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 請求項1記載の発明において、前記柱
    状電極の高さは100〜150μmであり、前記印刷用
    マスクの前記柱状電極間に対応する前記開口部の両側に
    おける厚さは、前記柱状電極の高さの半分以下であるこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項5】 複数の柱状電極を有する半導体基板の周
    縁部上に、前記半導体基板の平面サイズよりやや小さい
    凹部を有し、前記凹部の前記柱状電極間に対応する部分
    に開口部が形成された印刷用マスクを位置決めして載置
    し、スキージで前記印刷用マスクの前記開口部内に液状
    樹脂を印刷して前記柱状電極間における厚さが前記柱状
    電極の高さよりも薄い封止膜を形成し、ダイシングによ
    り個々の半導体チップを得ることを特徴とする半導体装
    置の製造方法。
  6. 【請求項6】 請求項5記載の発明において、前記印刷
    用マスクの前記開口部は、前記凹部の一側縁から対向す
    る側縁に亘ってスリット状に形成されていることを特徴
    とする半導体装置の製造方法。
JP02597199A 1999-02-03 1999-02-03 半導体装置の製造方法 Expired - Fee Related JP3430289B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02597199A JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法
US09/487,165 US6319851B1 (en) 1999-02-03 2000-01-19 Method for packaging semiconductor device having bump electrodes
TW089101623A TW479303B (en) 1999-02-03 2000-01-31 Methods for packaging semiconductor device having bump electrodes
KR1020000005201A KR100333060B1 (ko) 1999-02-03 2000-02-02 범프전극의 형성방법
CNB001007548A CN1160769C (zh) 1999-02-03 2000-02-03 封装具有凸电极的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02597199A JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000223519A JP2000223519A (ja) 2000-08-11
JP3430289B2 true JP3430289B2 (ja) 2003-07-28

Family

ID=12180626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02597199A Expired - Fee Related JP3430289B2 (ja) 1999-02-03 1999-02-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3430289B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
CN116825752B (zh) * 2023-08-29 2024-02-09 江西兆驰半导体有限公司 一种晶圆及其印刷方法

Also Published As

Publication number Publication date
JP2000223519A (ja) 2000-08-11

Similar Documents

Publication Publication Date Title
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
JP3287346B2 (ja) 半導体装置
JP4856328B2 (ja) 半導体装置の製造方法
JP3767398B2 (ja) 半導体装置およびその製造方法
US20010002044A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
US20100193938A1 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
JPH02231753A (ja) 集積回路アセンブリ
JP3409759B2 (ja) 半導体装置の製造方法
CN1645597B (zh) 半导体器件及其制造方法
JP2009099840A (ja) 半導体基板、及び半導体装置の製造方法
JP2005303214A (ja) 半導体ウェーハの研削方法
KR100333060B1 (ko) 범프전극의 형성방법
JP3430289B2 (ja) 半導体装置の製造方法
JP2005501422A (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
JP5151907B2 (ja) 半導体装置及びその製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
EP0448713A1 (en) Semiconductor device
JP2005183868A (ja) 半導体装置およびその実装構造
JPH11260768A (ja) 半導体装置及びその製造方法
JPH07202115A (ja) 半導体装置の製造
JP2002064177A (ja) 半導体素子およびその製造方法
US11393701B2 (en) Anisotropic carrier for high aspect ratio fanout
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
JP2002319558A (ja) 半導体装置の製造方法
JP2003068922A (ja) 半導体チップ搭載基板及びそれを用いた半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees