JP3767398B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3767398B2
JP3767398B2 JP2001077772A JP2001077772A JP3767398B2 JP 3767398 B2 JP3767398 B2 JP 3767398B2 JP 2001077772 A JP2001077772 A JP 2001077772A JP 2001077772 A JP2001077772 A JP 2001077772A JP 3767398 B2 JP3767398 B2 JP 3767398B2
Authority
JP
Japan
Prior art keywords
columnar electrode
sealing film
semiconductor device
opening
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001077772A
Other languages
English (en)
Other versions
JP2002280485A (ja
Inventor
正康 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001077772A priority Critical patent/JP3767398B2/ja
Priority to TW091104800A priority patent/TW554453B/zh
Priority to US10/099,306 priority patent/US20020132461A1/en
Priority to KR10-2002-0014400A priority patent/KR100455404B1/ko
Priority to CNB021074569A priority patent/CN1189939C/zh
Publication of JP2002280485A publication Critical patent/JP2002280485A/ja
Application granted granted Critical
Publication of JP3767398B2 publication Critical patent/JP3767398B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

【０００１】
【発明の属する技術分野】
この発明は、柱状電極の上面を封止膜の上面よりも低くした半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＣＳＰ(chip size package)と呼ばれる半導体装置には、一例として、図６に示すようなものがある。この半導体装置では、シリコン等からなる半導体基板１の上面に接続パッド２が形成され、その上面の接続パッド２の中央部を除く部分に絶縁膜３が形成され、絶縁膜３に形成された開口部４を介して露出された接続パッド２の上面から絶縁膜３の上面の所定の箇所にかけて再配線５が形成され、再配線５の先端のパッド部上面に柱状電極６が形成され、柱状電極６を除く上面全体に封止膜７がその上面が柱状電極６の上面よりも高くなるように形成され、封止膜７に形成された開口部８内およびその上側に半田ボール９が柱状電極６に導電接続されて形成された構造となっている。
【０００３】
この場合、柱状電極６の上面を封止膜７の上面よりも低くし、封止膜７に形成された開口部８内およびその上側に半田ボール９を柱状電極６に導電接続させて形成しているのは、この半導体装置を回路基板（図示せず）上に実装した後において、温度サイクル試験等を行ったとき、半導体基板１と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極６と半田ボール９との界面にクラックが発生しにくいようにするためである。
【０００４】
次に、この半導体装置の製造方法の一例について、図７〜図１０を順に参照して説明する。まず、図７に示すように、ウエハ状態の半導体基板１の上面に接続パッド２が形成され、その上面の接続パッド２の中央部を除く部分に絶縁膜３が形成され、絶縁膜３に形成された開口部４を介して露出された接続パッド２の上面から絶縁膜３の上面の所定の箇所にかけて再配線５が形成され、再配線５の先端のパッド部上面に一例として高さ約１２０μｍ程度の柱状電極６が形成されたものを用意する。
【０００５】
次に、図８に示すように、柱状電極６および再配線５を含む絶縁膜３の上面全体にエポキシ系樹脂からなる封止膜７をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極６の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極６の上面は封止膜７によって覆われている。
【０００６】
次に、図９に示すように、封止膜７の上面側および柱状電極６の上面側を研磨することにより、柱状電極６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とする。この場合の研磨は、柱状電極６の上面を露出させるだけでなく、封止膜７の表面（上面）仕上げを兼ねているので、柱状電極６の上面側を約３０μｍ程度研磨する。したがって、この状態における柱状電極６の高さは約９０μｍ程度となる。
【０００７】
次に、図１０に示すように、ハーフエッチング処理により柱状電極６の上面側を約３０μｍ程度エッチングし、封止膜７に開口部８を形成する。したがって、この状態における柱状電極６の高さは約６０μｍ程度となる。次に、図６に示すように、封止膜７に形成された開口部８内およびその上側に半田ボール９を柱状電極６に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。
【０００８】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、柱状電極６の当初の高さが約１２０μｍ程度と比較的高いが、表面仕上げを兼ねた研磨処理およびハーフエッチング処理を経ると、柱状電極６の高さが当初の半分の約６０μｍ程度と低くなり、柱状電極６自体による応力の緩和が低下するという問題があった。また、ハーフエッチング処理により柱状電極６の高さにばらつきが生じ、ひいては半田ボール９の高さにばらつきが生じ、回路基板との導電接続に支障を来すことがあるという問題があった。さらに、ハーフエッチング処理により柱状電極６の上面側をエッチングし、封止膜７に開口部８を形成しているので、製造工程が複雑になるという問題もあった。
この発明の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置において、柱状電極の高さを高くし且つ均一にすることである。
この発明の他の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置の製造工程を容易とすることである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成された柱状電極と、前記柱状電極を除く前記半導体基板上に形成され、上面が前記柱状電極の上面と面一である第１の封止膜と、前記第１の封止膜上に形成され、前記柱状電極の上面に対応する位置に開口部を有する第２の封止膜とを具備し、前記第２の封止膜に形成された開口部内およびその上側に半田ボールが前記柱状電極に導電接続されて形成された構造となっていることを特徴とするものである。請求項２に記載の発明に係る半導体装置の製造方法は、半導体基板上に柱状電極を形成し、前記柱状電極を含む前記半導体基板上に第１の封止膜を形成し、前記第１の封止膜の上面側および前記柱状電極の上面側を研磨することにより、前記柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を前記第１の封止膜の上面と面一とし、前記第１の封止膜上に第２の封止膜を前記柱状電極の上面に対応する位置に開口部を有するように形成することを特徴とするものである。請求項３に記載の発明に係る半導体装置の製造方法は、請求項２に記載の発明において、前記柱状電極の上面側を５〜２０μｍ程度研磨することを特徴とするものである。請求項４に記載の発明に係る半導体装置の製造方法は、請求項２または３に記載の発明において、前記第２の封止膜をスクリーン印刷法あるいはフォトリソグラフィ法により形成することを特徴とするものである。請求項５に記載の発明に係る半導体装置の製造方法は、請求項２〜４のいずれかに記載の発明において、前記第２の封止膜の開口部内およびその上側に低融点金属層を形成することを特徴とするものである。そして、請求項１に記載の発明によれば、上面が柱状電極の上面と面一となるように形成された第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、柱状電極の高さが第１の封止膜の厚さと同じとなり、したがって柱状電極の高さを高くし且つ均一にすることができる。また、請求項２に記載の発明によれば、第１の封止膜の上面側を研磨することにより、柱状電極の上面を露出させるとともに、この露出され柱状電極の上面を第１の封止膜の上面と面一とし、第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜を形成すればよく、したがって製造工程を容易とすることができる。
【００１０】
【発明の実施の形態】
図１はこの発明の一実施形態における半導体装置の断面図を示したものである。この半導体装置では、シリコン等からなる半導体基板１１の上面に接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に絶縁膜１３が形成され、絶縁膜１３に形成された開口部１４を介して露出された接続パッド１２の上面から絶縁膜１３の上面の所定の箇所にかけて再配線１５が形成され、再配線１５の先端のパッド部上面に柱状電極１６が形成され、柱状電極１６を除く上面全体に第１の封止膜１７がその上面が柱状電極１６の上面と実質的に面一となるように形成され、柱状電極１６を除く第１の封止膜１７の上面に第２の封止膜１８が形成され、第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール（低融点金属層）２０が柱状電極１６に導電接続されて形成された構造となっている。
【００１１】
この場合、柱状電極１６の上面を第１の封止膜１７の上面と面一とし、第１の封止膜１７上に形成された第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール２０を柱状電極１６に導電接続させて形成しているのは、この半導体装置を回路基板（図示せず）上に実装した後において、温度サイクル試験等を行ったとき、半導体基板１１と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極１６と半田ボール２０との界面にクラックが発生しにくいようにするためである。
【００１２】
次に、この半導体装置の製造方法の一例について、図２〜図５を順に参照して説明する。まず、図２に示すように、ウエハ状態の半導体基板１１の上面に接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に絶縁膜１３が形成され、絶縁膜１３に形成された開口部１４を介して露出された接続パッド１２の上面から絶縁膜１３の上面の所定の箇所にかけて再配線１５が形成され、再配線１５の先端のパッド部上面に一例として高さ約１２０μｍ程度の柱状電極１６が形成されたものを用意する。
【００１３】
次に、図３に示すように、柱状電極１６および再配線１５を含む絶縁膜１３の上面全体にエポキシ系樹脂からなる第１の封止膜１７をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極１６の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１６の上面は第１の封止膜１７によって覆われている。
【００１４】
次に、図４に示すように、第１の封止膜１７の上面側および柱状電極１６の上面側を研磨することにより、柱状電極１６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とする。この場合の研磨は、後述する第２の封止膜１８の形成により第１の封止膜１７の表面（上面）仕上げを行う必要がないので、柱状電極１６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とするだけでよい。そこで、柱状電極１６の上面側を従来（約３０μｍ程度）よりも少なく例えば約５〜２０μｍ程度研磨する。したがって、この状態における柱状電極１６の高さは約１００〜１１５μｍ程度となる。
【００１５】
次に、図５に示すように、柱状電極１６を除く第１の封止膜１７の上面にエポキシ系樹脂からなる第２の封止膜１８をスクリーン印刷法、フォトリソグラフィ法等により厚さ約３０μｍ程度（従来のハーフエッチング処理による柱状電極６の上面側のエッチング量と同じ。）に形成する。この状態では、第２の封止膜１８の柱状電極１６の上面に対応する部分には開口部１９が形成されている。次に、図１に示すように、第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール２０を柱状電極１６に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。
【００１６】
このようにして得られた半導体装置では、研磨により上面が柱状電極１６の上面と面一となるように形成された第１の封止膜１７上に第２の封止膜１８を柱状電極１６の上面に対応する位置に開口部１９を有するように形成しているので、柱状電極１６の上面を第２の封止膜１８の上面よりも低くすることができる上、柱状電極１６の高さが第１の封止膜１７の厚さと同じとなり、したがって柱状電極１６の高さを高くし且つ均一にすることができる。
【００１７】
すなわち、上記実施形態では、柱状電極１６の当初の高さが約１２０μｍ程度であるのに対し、最終的な高さが約１００〜１１５μｍ程度であるので、当初の高さよりもやや低いだけであり、従来の最終的な高さ約６０μｍ程度と比較すると、かなり高くすることができる。この結果、柱状電極１６自体による応力の緩和を向上することができる。また、柱状電極１６の高さを均一にすることができるので、半田ボール２０の高さも均一になり、回路基板との導電接続に支障を来さないようにすることができる。
【００１８】
また、第１の封止膜１７の上面側を研磨することにより、柱状電極１６の上面を第１の封止膜１７の上面と面一とし、第１の封止膜１７上に第２の封止膜１８を柱状電極１６の上面に対応する位置に開口部１９を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜１８をスクリーン印刷法、フォトリソグラフィ法等により形成すればよく、したがって製造工程を容易とすることができる。
【００１９】
なお、上記実施形態において、半田ボール２０を形成せず、その代わりに、回路基板の接続端子上に半田ボールあるいは半田層を形成するようにしてもよい。また、上記実施形態では、第１の封止膜１７上に、柱状電極１６の上面に対応する部分に開口部１９が形成された第２の封止膜１８を形成した後、直ちに開口部１９内およびその上側に半田ボール２０を形成しているが、柱状電極１９の上面が酸化しているような場合には、ウエットエッチングまたはドライエッチングをして柱状電極１９の上面の酸化膜除去処理をした後、半田ボール２０を形成してもよい。このような処理を行った場合には、柱状電極１６は、高さが多少低くなるとしてもその量は僅かであり、第１の封止膜１７と実質的には面一であるので同様な効果が得られる。また、第２の封止膜１８の開口部１９の平面形状は、柱状電極１６の上面形状と一致させる必要はなく、柱状電極１６の上面形状より一回り小さくしてもよい。また、上記実施形態において、半田ボール２０を形成せず、その代わりに、異方性導電接着剤を介して回路基板の接続端子と導電接続するようにしてもよい。
【００２０】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、上面が柱状電極の上面と面一となるように形成された第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、柱状電極の高さが第１の封止膜の厚さと同じとなり、したがって柱状電極の高さを高くし且つ均一にすることができ、ひいては柱状電極自体による応力の緩和を向上することができ、また回路基板との導電接続に支障を来さないようにすることができる。また、請求項２に記載の発明によれば、第１の封止膜の上面側を研磨することにより、柱状電極の上面を第１の封止膜の上面と面一とし、第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜を形成すればよく、したがって製造工程を容易とすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】従来の半導体装置の一例の断面図。
【図７】図６に示す半導体装置の製造に際し、当初用意したものの断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【符号の説明】
１１ 半導体基板
１２ 接続パッド
１３ 絶縁膜
１５ 再配線
１６ 柱状電極
１７ 第１の封止膜
１８ 第２の封止膜
１９ 開口部
２０ 半田ボール

Claims (5)

  1. 半導体基板と、前記半導体基板上に形成された柱状電極と、前記柱状電極を除く前記半導体基板上に形成され、上面が前記柱状電極の上面と面一である第１の封止膜と、前記第１の封止膜上に形成され、前記柱状電極の上面に対応する位置に開口部を有する第２の封止膜とを具備し、前記第２の封止膜に形成された開口部内およびその上側に半田ボールが前記柱状電極に導電接続されて形成された構造となっていることを特徴とする半導体装置。
  2. 半導体基板上に柱状電極を形成し、前記柱状電極を含む前記半導体基板上に第１の封止膜を形成し、前記第１の封止膜の上面側および前記柱状電極の上面側を研磨することにより、前記柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を前記第１の封止膜の上面と面一とし、前記第１の封止膜上に第２の封止膜を前記柱状電極の上面に対応する位置に開口部を有するように形成することを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記柱状電極の上面側を５〜２０μｍ程度研磨することを特徴とする半導体装置の製造方法。
  4. 請求項２または３に記載の発明において、前記第２の封止膜をスクリーン印刷法あるいはフォトリソグラフィ法により形成することを特徴とする半導体装置の製造方法。
  5. 請求項２〜４のいずれかに記載の発明において、前記第２の封止膜の開口部内およびその上側に低融点金属層を形成することを特徴とする半導体装置の製造方法。
JP2001077772A 2001-03-19 2001-03-19 半導体装置およびその製造方法 Expired - Fee Related JP3767398B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001077772A JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法
TW091104800A TW554453B (en) 2001-03-19 2002-03-14 Semiconductor device and method of manufacturing the same
US10/099,306 US20020132461A1 (en) 2001-03-19 2002-03-14 Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same
KR10-2002-0014400A KR100455404B1 (ko) 2001-03-19 2002-03-18 반도체장치 및 그 제조방법
CNB021074569A CN1189939C (zh) 2001-03-19 2002-03-19 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001077772A JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002280485A JP2002280485A (ja) 2002-09-27
JP3767398B2 true JP3767398B2 (ja) 2006-04-19

Family

ID=18934472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001077772A Expired - Fee Related JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20020132461A1 (ja)
JP (1) JP3767398B2 (ja)
KR (1) KR100455404B1 (ja)
CN (1) CN1189939C (ja)
TW (1) TW554453B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US7390688B2 (en) 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4458029B2 (ja) * 2005-11-30 2010-04-28 カシオ計算機株式会社 半導体装置の製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
US7855452B2 (en) * 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5752964B2 (ja) * 2011-03-23 2015-07-22 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN102738073B (zh) * 2012-05-24 2015-07-29 日月光半导体制造股份有限公司 间隔件及其制造方法
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
CN106252315B (zh) * 2015-06-13 2019-07-02 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法
KR20180074308A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
WO2019082343A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
JP7402176B2 (ja) * 2018-11-27 2023-12-20 リンテック株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US6054376A (en) * 1997-12-31 2000-04-25 Intel Corporation Method of sealing a semiconductor substrate
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1189939C (zh) 2005-02-16
CN1375869A (zh) 2002-10-23
US20020132461A1 (en) 2002-09-19
KR100455404B1 (ko) 2004-11-06
JP2002280485A (ja) 2002-09-27
TW554453B (en) 2003-09-21
KR20020074400A (ko) 2002-09-30

Similar Documents

Publication Publication Date Title
JP3767398B2 (ja) 半導体装置およびその製造方法
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4011695B2 (ja) マルチチップ半導体装置用チップおよびその形成方法
US7180149B2 (en) Semiconductor package with through-hole
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US6888209B2 (en) Semiconductor package and method of fabricating the same
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
EP1122778A2 (en) Circuit device and manufacturing method of circuit device
JP3788268B2 (ja) 半導体装置の製造方法
JP4522574B2 (ja) 半導体装置の作製方法
TW200834769A (en) Semiconductor device and method of manufacturing semiconductor device
JP2000228420A (ja) 半導体装置及びその製造方法
JP2002118199A (ja) 半導体装置
US7407833B2 (en) Process for fabricating chip package structure
JP4739292B2 (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP3757971B2 (ja) 半導体装置の製造方法
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3457926B2 (ja) 半導体装置およびその製造方法
JP4921645B2 (ja) ウエハレベルｃｓｐ
JP2001077142A (ja) 半導体装置及びその製造方法
KR100347135B1 (ko) 웨이퍼 레벨의 멀티칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees