TW554453B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW554453B
TW554453B TW091104800A TW91104800A TW554453B TW 554453 B TW554453 B TW 554453B TW 091104800 A TW091104800 A TW 091104800A TW 91104800 A TW91104800 A TW 91104800A TW 554453 B TW554453 B TW 554453B
Authority
TW
Taiwan
Prior art keywords
sealing film
semiconductor device
patent application
convex electrode
convex
Prior art date
Application number
TW091104800A
Other languages
English (en)
Inventor
Masayasu Kizaki
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Application granted granted Critical
Publication of TW554453B publication Critical patent/TW554453B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

554453 五、 發明說明（1 ) (發甲 3背景） 本 發 明係關於在由矽等作成之半導體基板之一 面 上 形 成 多 數 個凸部電極及形成在凸部電極間的封止膜 之 半 導 體 裝 置 ’更詳言之，係關於具備有緩和構造之半 導 體 裝 置 及 其 製造方法。該緩和構造係將各凸部電極的 上 面 作 成 比 封 止膜的上面還低用以緩和作用在形成於凸 部 電 極 上 的 接 合元件之應力。 具 備上述應力緩和構造之半導體裝置 ，係 稱 爲 CSP(Chip Size Package)(晶片化封裝），此種 半 導 髀 裝 置 係 如第8圖所示。此半導體裝置係作成如下 述 之 雄 構 造 • 在 由矽等作成之半導體基板1之上面形成連 接 墊 2 ， 在 連 接墊2之上面除中央部份外形成絕緣膜3 丨， 由 透 過 形 成 於絕緣膜3之開口部4而露出之連接墊2 的 上 面延 續 到 絕緣膜3的上面之既定地點形成再配線5 ’ 於 再 配 線 5 之末端的墊部上面形成凸部電極6，除凸 部 電 極 6 以 外 ，上面整體形成封止膜7，此封止膜7之 上 面 係 比 凸 部 電極6之上面還高，並在形成於封止膜7 上 之 開 □ 部 9 < 8 內及其上側形成與凸部電極6作導電連接 之 焊 錫 球 适 種情形，將凸部電極6之上面作成比封止( 膜 7 之 上 面 還 低，並在形成封止膜7之開口部8內及其 上 側 形成 與 凸 部電極6作導電連接之焊錫9之理由係爲 了 俟 將 電 路 基 板（未圖示）構裝於此半導體裝置後進行溫 度 循 環 等 試 驗 時使不易在凸部電極6和焊錫球9之界面 上 因 半 導 體 基 板1和電路基板間之熱膨脹係數差所產生 -3- 之 應 力 而 五、發明說明（2) 引起破裂。 下面將依序參照第9〜12圖說明本項半導體裝置之製 造方法之一例。首先，如第9圖所示，製成下述之部件 :在晶圓狀態之半導體基板1之上面形成連接墊2，在 除了半導體基板1上之連接墊2的中央部以外之部份上 形成絕緣膜3，由透過形成於絕緣膜3上之開口 4而露 出之連接墊2之上面延續到絕緣膜3之上面的既定地點 上形成再配線5，於再配線5之末端的墊部上面形成有 如高度約爲120μιη左右之凸部電極6。 接著，如第1 0圖所示，在包含凸部電極6及再配線5 之絕緣膜3之上面整體上藉下注塑形（transfer mold)法 ，分配器（dispenser)法，浸塗法（dipping)，印刷法等方 法來形成厚度稍高於凸部電極6的高度之由環氧系樹脂 所作成之封止膜7。因此，在此狀態下，凸部電極6之 上面係被封止膜7所包覆。 接著，如第1 1圖所示，藉硏磨封止膜7之上面側及 凸部電極6之上面側，使凸部電極6之上面露出，並使 此露出之凸部電極6之上面與封止膜7之上面平齊。這 種情形之硏磨，不僅使凸部電極6之上面露出，也同時 拋光加工封止膜7之表面（上面），將凸部電極6之上面 側硏磨掉約3 0 μηι左右。所以，在此狀態之凸部電極6 之高度約成90μπι左右。 接著，如第12圖所示，藉半蝕刻（haif-etching)處理 將凸部電極6之上面側浸蝕約3 0 μ m左右，而於封止 554453 ?>年”螞修正_ — 補充_五、發明說明（3) 膜7上形成開口部8。因此，在此狀態下之凸部電極 6之高度約成爲60μιη左右。然後，如第8圖所示 ，於封止膜7之開口部8內及其上側形成與凸部電極6 作導電連接之焊錫球9。最後，經晶粒切割（dicing)作業 後即可得出由各個晶片作成之半導體裝置。 但是，上述以往之半導體裝置，凸部電極6之最初之 高度係高達約120μιη左右，但經兼具表面拋光之硏磨處 理及半蝕刻處理後，凸部電極6之高度約變爲最初之一 半，亦即60μιη左右，從而具有降低凸部電極6本身緩 和應力之能力之問題。這裡，可考慮採用提高凸部電極 6之最初之高度之方法，但藉電鍍形成凸部電極6之際 之光阻（Photo-resist)膜變厚，進而不易達成當對半導體 基板進行塗佈及曝光時在厚度方向上之透光性之均一化 ，利用微影術（photolithography)形成凸部電極6有其界 限。另外，縱使假設已克服光阻膜之形成及曝光之問題 ，但藉電鍍形成高之凸部電極後，再將其触刻到6 0 μ m 左右之方法很明顯地其生產效率低。另外，藉半蝕刻處 理，凸部電極6之高度會產生不均一，進而焊錫球9之 高度產生參差不齊，終至與電路基板之連接產生不良。 (發明之槪要） 此本發明之目的係，在具備應力緩和構造的凸部電極 之半導體裝置上，將凸部電極之高度有效率地作得高且 均一* 0 依本發明，提供一種半導體裝置，其係將封止膜之厚 554453 修正補充 五、發明說明（4) 度形成爲大於凸部電極之高度，並在該封止膜上形成開 口部以露出前述各個凸部電極之上面。 依此構造，凸部電極之上面因係位在比封止膜之上面 低之位置，故對作用於形成在凸部電極上之接合劑之界 面之應力係具有緩和之功能。另外，封止膜之開口部不 必施予會增大凸部電極之高度之不均一性之蝕刻處理即 能形成，故可期凸部電極之高度的均一化且能有效率地 生產。 (發明之實施例） 第1圖係爲示出本發明之半導體裝置之一實施例之擴 大斷面圖，下面將說明本半導體裝置之構造。 在由矽等作成之半導體基板11上面形成連接墊12, 在除了半導體基板上面之連接墊1 2之中央部以外的部 份上形成絕緣膜1 3。在絕緣膜1 3上形成使連接墊1 2露 出之開口部14，從各個連接墊12之上面經開口部14而 在絕緣膜1 3上形成延伸之再配線1 5。再配線1 5係如由 銅等物所形成。在各條再配線1 5之末端之墊部1 2之上 面形成如由銅等作成之柱狀凸部電極1 6。在從柱狀凸部 電極16露出之半導體基板11之上面整體形成第1封止 膜1 7。第1封止膜1 7之上面係形成爲與凸部電極1 6之 上面實質地齊平。接著，在第1封止膜17上形成具有 可使各個凸部電極1 6之上面露出的開口部1 9之第2封 止膜1 8。在形成於第2封止膜1 8上之開口部1 9內及其 上面側形成有與凸部電極16作導電連接之焊錫球（低融 554453 ~~ ____補充 五、發明說明（5) 點金屬層）2〇。 這種情形，將凸部電極1 6之上面作成與第1封止膜 17之上面齊平，在第1封止膜17上形成第2封止膜18 ，在形成於第2封止膜1 8上之開口部1 9內及其上側形 成有與凸部電極16作導電連接之理由係爲了使在此半 導體裝置構裝於電路基板（未圖示）上後進行溫度循環試 驗時不容易因半導體基板1 1與電路基板間之熱膨脹係 數差所產生之應力而在凸部電極1 6和焊錫球20之界面 上產生破裂之故。 下面將依序參照第2〜第5圖說明此半導體裝置之製造 方法之一例。首先，如2圖所示，製成下述部件：在晶 圓狀態之半導體基板1 1之上面形成由鋁系金屬作成之 連接墊12,在除了半導體基板之上面之連接墊12之中 央部以外的部份上形成絕緣膜1 3，由透過形成於絕緣膜 1 3上之開口部1 4而露出之連接墊1 2之上面延續到絕緣 膜1 3之上面的既定地點形成再配線1 5，再配線1 5之末 端的墊部上面係形成，例如高爲1 2 0 μηι左右之柱狀凸部 電極1 6。凸部電極1 6係藉微影術形成，例如，在絕緣 膜1 3上整面藉濺鍍法等方法形成再配線用之金屬膜， 接著在此金屬膜上形成光阻膜，在該光阻膜上形成凸部 形成用之開口部，將形成於絕緣膜1 3上之金屬膜藉電 解電鍍法形成凸部電極1 6以作爲一側之電極。凸部電 極形成後，剝離光阻膜藉微影術型樣化（pattering)金屬 膜以形成再配線1 5後即成爲第2圖所示之狀態。 554453 _々年，日‘充五、發明說明（6) 接著，如第3圖所示，藉下注模塑法，分配器法，浸 塗法，印刷法等在包含凸部電極1 6及再配線1 5之絕緣 膜13之上面整體形成厚度稍高於凸部電極16的高度之 由環氧系樹脂作成之第1封止膜1 7。因此，於此狀態下 ，凸部電極1 6之上面係被第1封止膜1 7所包覆。 其次，如第4圖所示，硏磨第1封止膜17之上面側 及凸部電極1 6之上面側，藉以使凸部電極1 6之上面露 出外同時使此露出之凸部電極1 6之上面與封止膜1 7之 上面齊平。這種情形之硏磨，藉形成後述之第2封止膜 18免除對第1封止膜17之表面（上面）執行拋光加工， 因此，只要使凸部電極1 6之上面露出外，另同時使此 露出之凸部電極16之上面與封止膜17之上面齊平即可 。因此，凸部電極1 6之上面側之硏磨量係比以往（約 3〇μιη左右）少，例如約爲5〜20μιη左右。因此，在此狀 態下之凸部電極16之高度係成爲約100〜11 5μιη。 其次，如第5圖所示，藉篩孔印刷法，微影術等方法 以在第1封止膜1 7上之除掉凸部電極1 6以外的部份上 形成厚度爲10〜50μιη，而20〜30μηι左右更佳之由環氧系 樹脂作成之第2封止膜1 8在此狀態時，第2封止膜18 對應凸部電極1 6之上面之部份形成開口部。接著，如 第1圖所示，在形成於第2封止膜1 8上之開口部19之 內及上側形成與凸部電極1 6作導電連接之焊錫球20。 焊錫球20除了採用直接放置於各凸部電極1 6上之方法 外，也可採用在各凸部電極16上塗佈焊錫糊之熔化（re- 554453 五、發明說明（7) How)法。藉熔化法，溶融之焊錫糊會因表面張力而成球 狀。然後，藉分割作業可得出由各個晶片形成之半導體 裝置。 這樣子得出之半導體裝置，藉硏磨使形成之第1封止 膜17之上面與凸部電極16之上面齊平，並在前述第1 封止膜1 7上，對應凸部電極1 6之上面之位置上形成具 有開口部1 9之第2封止膜1 8，因此，除了能將凸部電 極1 6之上面作成比第2封止膜1 8之上面低外，另能將 凸部電極16之高度作成第1封止膜17之厚度相同，從 而能提高凸部電極16之高度且使之作成均一。 亦即，於上述實施例上，相對於凸部電極1 6之最初 之高度，約爲120μηι左右，最終之高度係約爲1〇〇〜 1 1 5 μπι左右，僅比最初之高度稍低，與以往之最終高度 約60μιη左右比較高出甚多。此結果，能藉凸部電極i 6 自體而提高緩和應力之能力。另外，能使凸部電極16 之高度作成均一，因此，焊錫球20之高度也作成均一 ’進而不會產生與電路基板導電連接之異常。 另外，藉硏磨第1封止膜1 7之上面側，使凸部電極 16之上面與第1封止膜17之上面齊平，並在第1封止 膜1 7上對應凸部電極1 6之上面之位置形成具有開口部 1 9之第2封止膜1 8，因此，不使用以往之半蝕刻處理 ，而使用篩孔印刷法，微影術等形成即可，因此能容易 進行製造作業。 第6圖係示出第1圖所示之半導體裝置之變形例之擴 554453
補充 五、發明說明（8) 大斷面。於此變形例上係將形成於第2封止膜1 8之開 口部1 9之大小（平面尺寸）作成比凸部電極1 6之大小（平 面大/]、）大一圏，藉此，縱使有偏移不對心，焊錫球2 0 整體仍能與凸部電極確實地接觸。爲了減少形成於開口 部19內之焊錫球20之內部應力，開口部19之側面能 作成朝上方擴大之傾斜狀。第6圖之情形，形成於第2 封止膜1 8上之開口部1 9其大小雖作成比凸部電極大， 且其側面係作成朝上方擴大之傾斜狀，但開口部1 9之 側面也可與第1圖之情形相同，作成大略垂直。另外， 也能將開口部1 9之大小，與第1圖相同，作成與凸部 電極1 6之大小約略相同之大小，也能將其側面作成朝 上方擴大之傾斜狀。另外，開口部1 9也可在第2封止 膜18以糊狀在第1封止膜17及凸部電極16上形成薄 膜後，照射雷射以形成。 (第2實施例） 第7圖係示出本發明之第2實施例之半導體裝置之擴 大斷面圖。與本實施例之第1實施例不同之點在於封止 膜21係作成1層。凸部電極！ 6之上面係位在比此1層 之封止膜2 1之上面低之位置。下面將說明本實施例之 半導體裝置之製造方法。凸部電極16係在具有連接墊 1 2 ’絕緣膜1 3，再配線1 5之半導體基板1 1之上面形成 光致抗蝕劑膜，藉微影術在形成光致抗蝕劑膜之凸部電 極1 6之位置上形成開口部（光致抗蝕劑膜未圖示），接著 ’藉電鍍法等形成凸部電極1 6，除去光致抗蝕劑膜後硏 -10- 554453 和年V月π曰！’乡t + 補充—五、發明說明（9) 磨凸部電極1 6之上面使各個凸部電極1 6之高度均一， 接著藉下注模塑分配器法，浸塗法，印刷法等方式以形 成厚度比凸部電極1 6厚之封止膜2 1 (因此，這種情形， 封止膜之厚度係爲第1及第6圖上之第1封止膜17 之厚度和第2封止膜18之厚度相加後之厚度），接著， 視必要，將該封止膜之上面硏磨平坦化後以雷射照射封 止膜，進而形成露出凸部電極16之開口部1 9。爾後之 作業係和第1實施例者相同。第2實施例之情形也是如 第6圖所示，開口部1 9之大小（平面尺寸）能作成比凸電 極者大，或能將側面形成朝上方擴大之傾斜狀。 再者，於上述各實施例上，，也可不採用在凸部電極16 上放置焊錫球20，而改用電鍍法，濺鍍法，印刷法等方 法，藉以形成厚度大約一致之低融點金屬層。另外，這 樣之焊錫球或低融點金屬層也可不形成於半導體裝置上 ，而形成在放置半導體裝置之電路基板之連接端子上。 另外，於上述實施例上，係於第1封止膜1 7上對應凸 部電極1 6之上面之部份而形成具有開口部1 9之第2封 止膜1 8，然後立即於開口部1 9之內及其上側形成焊錫 球20，但是，凸部電極1 9之上面若有氧化之情形時， 則除了執行濕浸蝕或乾浸蝕以施加凸部電極1 9之上面 之氧化膜除去處理及氧化膜除去處理外，另執行防止氧 化膜之產生所需之鍍鎳等之金屬層形成處理，然後才形 成焊錫球20。金屬層形成處理係爲，例如，鍍鎳處理。 在執行氧化膜除去處理時，即使凸部電極1 6之高度多 -1 1 - 554453 修正補充 五、發明說明（1〇) 少有降低但其量不多，可獲得與第1封止膜實質齊平之 同樣效果。另外，第2封止膜1 8之開口部1 9之大小（平 面尺寸）也可作成比凸部電極1 6之上面形狀小一圈。另 外，於上述之實施例上，也可不形成焊錫球20，而代之 經各向異性之導電劑而與電路基板之連接端子作導電連 (發明功效） 如上說明，依本申請專利案之發明，凸部電極之上面 因係位在比封止膜之上面低的位置，故具有緩和作用於 形成在凸部電極上之界面處的應力之功能。另外，封止 膜之開口部係不必施予會增大凸部電極高度之參差不齊 的鈾刻處理即能形成凸部電極，因此能達成凸部電極高 度之均一化，且能有效率地生產。 (圖式之簡單說明） 第1圖係本發明之第1實施例之半導體裝置之擴大斷 面圖， 第2圖係關於製造第1圖所示之半導體裝置之方法， 示出用於說明起始之製造作業之擴大斷面圖， 第3圖係用於說明第2圖接續之製造作業之擴大斷面 圖， 第4圖係用於說明第3圖接續之製造作業之擴大斷面 圖， 第5圖係用於說电第4圖接續之製造作業之擴大斷面 圖， -1 2 - 554453
補充 五、發明說明（11) 第6圖係示出第1實施例之變更例之半導體裝置之擴 大斷面圖， 第7圖係本發明之第2實施例之半導體裝置之擴大斷 面圖， 第8圖係以往之半導體裝置之擴大斷面圖， 第9圖係關於製造第6圖所示之半導體裝置之方法， 係示出用於說明起始之製造作業之擴大斷面圖， 第10圖係用於說明接續第7圖之製造作業之斷面圖， 第11圖係用於說明接續第8圖之製造作業之斷面圖， 第12圖係用於說明接續第9圖之製造作業之斷面圖。 參考符號之說明 11· · • · ·半導體基板 12 · · • · · m 13 · · • · ·絕緣膜 14 · · • · ·開口部 15 · · • ·.再配線 16 · · • ••凸部電極 17 · · • ··第1封止膜 18 · · • ••半導體基板 19 · · • · ·開口部 20 · · • · ·焊錫球 21 · · • · ·封止膜 -13-

Claims (1)

  1. 554453 喊正寸 L._ΜΑ1 六、申請專利範圍 第91 1 04800號「半導體裝置及其製造方法」專利案 (92年4月24日修正） 六申請專利範圍： 1. 一種半導體裝置，其特徵爲具備： 半導體基板（1 1 ); 形成於前述半導體基板（11)上之多數凸部電極（16); 第1封止膜（1 7 )，形成於前述凸部電極（1 6 )間之前述 半導體基板（11)上，上面係與前述凸部電極（16)之上面 實質上齊平，及 第2封止膜（1 8 )，形成於前述第1封止膜（1 7 )上，係 具有開口部（1 9 )，該開口部（1 9 )位在對應前述各凸部電 極（16)之上面的之位置。 2. 如申請專利範圍第1項之半導體裝置，其中在前述第2 封止膜（1 8 )之開口部（1 9 )內及其上側形成低融點金屬層 (20)。 3 .如申請專利範圍第2項之半導體裝置，其中前述低融點 金屬層（20)係爲焊錫球。 4. 如申請專利範圍第1項之半導體裝置，其特徵爲前述第 2封止膜（1 8 )之開口部（1 9 )之平面尺寸係比前述凸部電 極（16)之平面尺寸大。 5. 如申請專利範圔第1項之半導體裝置，其中前述第2封 止膜（1 8 )之開口部（1 9 )之側面係形成朝上方擴大之傾斜 -1- 六、申請專利範圍 6. —種半導體裝置，其特徵爲具備： 半導體基板（11); 形成於前述半導體基板（11)上之多數凸部電極（16); 封止膜（2 1 )，形成於前述凸部電極（1 6 )間之前述半導 體基板（11)上，具有位在比前述凸部電極（16)之上面位 置還高之上面，並露出前述各凸部電極（16)的上面之開 口部（1 9 )。 7 ·如申請專利範圍第6項之半導體裝置，其中在前述封止 膜（21 )之開口部（1 9 )之內及其上側形成低融點金屬層 (20)。 8 ·如申請專利範圍第7項之半導體裝置，其中前述低融點 金屬層（20 )係爲焊錫球。 9. 一半導體裝置之製造方法，其特徵爲包含下述步驟：於 半導體基板（11)上形成凸部電極（16);於包含前述凸部 電極（16)之前述半導體基板（11)上形成第1封止膜（17) :硏磨前述第1封止膜（17)之上面側及前述凸部電極 (16)之上面側，藉以露出前述凸部電極（16)之上面，並 使此露出之凸部電極U6)之上面與前述第1封止膜（Π) 之上面齊平；及於前述第1封止膜（17)上對應前述凸部 電極（16)之上面之位置形成具有開口部（19)之第2封止 膜（18)。 - 2- 554453 和私/月外日丨夕' 補充 六、申請專利範圍 10·如申請專利範圍第9項之半導體裝置之製造方法，其中 硏磨掉前述凸部電極（1 6 )之上面側約5〜2 0 μηι程度。 1 1 ·如申請專利範圍第9項之半導體裝置之製造方法，其中 前述第2封止膜（18)係藉篩孔印刷法或微影術形成。 12.如申請專利範圍第9項之半導體裝置之製造方法，其中 在前述第2封止膜（1 8 )之開口部（1 9 )之內及其上側形成 低融點金屬層（20)。 13·—種半導體裝置之製造方法，其特徵爲包括下列步驟： 於半導體基板（1 1 )上形成凸部電極（1 6 );於包含前述凸 部電極（16)之前述半導體基板（11)上形成厚度比前述凸 部電極（11)之高度高之封止膜（21);及於前述封止膜 (2 1 )上形成使前述各凸部電極（1 6 )之上面露出之開口部 (19)。 1 4 ·如申請專利範圍第1 3項之半導體裝置之製造方法，其 中前述凸部電極（1 6 )在光致抗蝕劑膜之既定位置上形成 開口部，該開口部之內部係藉電鍍形成。 1 5 ·如申請專利範圍第1 4項之半導體裝置之製造方法，其 中除去前述光致抗蝕劑膜後執行使與前述凸部電極（1 6) 之高度一致之處理。 1 6 ·如申請專利範圍第丨3項之半導體裝置之製造方法，其 中進行完了前述封止膜（21)之上面平坦化處理後，於前 述封止膜（2 1 )上形成前述開口部（1 9 )。 -3- 554453 六、申請專利範圍 1 7 .如申請專利範圍第1 3項之半導體裝置之製造方法，其 中前述開口部（1 9 )係藉雷射照射而形成。 一4 一
TW091104800A 2001-03-19 2002-03-14 Semiconductor device and method of manufacturing the same TW554453B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001077772A JP3767398B2 (ja) 2001-03-19 2001-03-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW554453B true TW554453B (en) 2003-09-21

Family

ID=18934472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104800A TW554453B (en) 2001-03-19 2002-03-14 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20020132461A1 (zh)
JP (1) JP3767398B2 (zh)
KR (1) KR100455404B1 (zh)
CN (1) CN1189939C (zh)
TW (1) TW554453B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4458029B2 (ja) * 2005-11-30 2010-04-28 カシオ計算機株式会社 半導体装置の製造方法
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5752964B2 (ja) * 2011-03-23 2015-07-22 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN102738073B (zh) * 2012-05-24 2015-07-29 日月光半导体制造股份有限公司 间隔件及其制造方法
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
CN106252315B (zh) * 2015-06-13 2019-07-02 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法
KR20180074308A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
CN111316429A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置
WO2020110619A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US6054376A (en) * 1997-12-31 2000-04-25 Intel Corporation Method of sealing a semiconductor substrate
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device

Also Published As

Publication number Publication date
JP2002280485A (ja) 2002-09-27
CN1375869A (zh) 2002-10-23
CN1189939C (zh) 2005-02-16
KR100455404B1 (ko) 2004-11-06
KR20020074400A (ko) 2002-09-30
JP3767398B2 (ja) 2006-04-19
US20020132461A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
TW554453B (en) Semiconductor device and method of manufacturing the same
JP3548082B2 (ja) 半導体装置及びその製造方法
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
JP3848080B2 (ja) 半導体装置の製造方法
AU2003253425A1 (en) Semiconductor device and method of manufacturing the same
TW200414382A (en) Wiring structure on semiconductor substrate and method of fabricating the same
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
JP3757971B2 (ja) 半導体装置の製造方法
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3673094B2 (ja) マルチチップ半導体装置
JP2002231854A (ja) 半導体装置およびその製造方法
JP2009177072A (ja) 半導体装置及びその製造方法
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
TWI495022B (zh) 半導體裝置及其製造方法
US6888256B2 (en) Compliant relief wafer level packaging
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
TW200826267A (en) Wafer level chip package and a method of fabricating thereof
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2005109171A (ja) 半導体装置およびその製造方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2002231765A (ja) 半導体装置
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP2007059851A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees