JP5752964B2 - 半導体装置、その実装構造及びその製造方法 - Google Patents
半導体装置、その実装構造及びその製造方法 Download PDFInfo
- Publication number
- JP5752964B2 JP5752964B2 JP2011064147A JP2011064147A JP5752964B2 JP 5752964 B2 JP5752964 B2 JP 5752964B2 JP 2011064147 A JP2011064147 A JP 2011064147A JP 2011064147 A JP2011064147 A JP 2011064147A JP 5752964 B2 JP5752964 B2 JP 5752964B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- columnar
- external connection
- guide layer
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
半導体基板の一方の面側に外部接続用電極が設けられた半導体装置であって、
前記半導体基板上に、ガイド層を有し、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部の周側面は、前記ガイド層に覆われており、
前記突出部は、前記ガイド層から突出しており、
前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にはみ出ておらず、
前記柱状部及び前記突出部は、半田材料により一体的に形成されている、
ことを特徴とする。
半導体基板の一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部及び前記突出部は、半田材料により一体的に形成されており、
前記柱状部の周側面は、ガイド層に覆われており、
前記突出部は、前記ガイド層から突出して前記接続パッドに接合されており、
さらに、前記半導体基板の一方の面から平面視した前記突出部の径は、前記柱状部を前記半導体基板の一方の面から平面視した径の110%以下である、
ことを特徴とする。
本発明に係る半導体装置の製造方法は、
本発明に係る半導体装置を用意する第1工程と、
前記半導体装置の前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合する第2工程と、
を含むことを特徴とする。
<第1の実施形態>
(半導体装置)
まず、本発明に係る半導体装置について説明する。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図4〜図12は、第1の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここでは、図2に示した断面構造を有する半導体装置について製造方法を説明する。
(4×π×(240/2)3)/3×2≒14,476,000[μm3]・・・(1)
(260/2)2×π×H≒53,092H[μm3]・・・(2)
ここで、H=272μmとすると、次式(3)に示す数値が得られる。
(260/2)2×π×272≒14,441,000[μm3]・・・(3)
次に、上述した実施形態に係る半導体装置の作用効果について、具体的に検証する。
図13は、本実施形態の比較例となる半導体装置を示す概略構成図である。図13(a)は、比較例となる半導体装置の概略断面図であり、図13(b)は、比較例となる半導体装置を回路基板に実装した状態を示す概略断面図である。ここでは、上述した実施形態に係る半導体装置との対比を簡易にするために、同等の構成については同一の符号を付して示した。また、図13(b)においては、図示を簡略化するために、図13(a)に示した半導体基板11上に設けられた接続パッド12、パッシベーション膜13及び保護膜14を省略した。図14は、比較例となる半導体装置における問題点を説明するための図である。ここで、図14(a)は、比較例となる半導体装置における問題点を示す概念図であり、図14(b)、(c)は、比較例となる半導体装置における問題点を実証するための顕微鏡写真である。
(4×π×(300/2)3)/3≒14,173,000μm3・・・(4)
本比較検証に用いた半導体装置10pは、平面視した際のパッケージの外形が一辺8.0mm×8.0mmの正方形を有し、このパッケージの表面に16×16=256個の半田バンプが正方配列されているものとする。また、隣接する半田バンプとの配列間隔(ピッチ)は、0.5mmに設定されているものとする。半田バンプは、錫(Sn)、銀(Ag)、銅(Cu)、ニッケル(Ni)の比率が1:1.2:0.5:0.05の半田材料を適用した。
本比較検証においては、温度サイクル条件(設定温度及び設定時間)として、図17に示すように、125℃で9分間加熱した後、室温(RT)に戻す1分間のインターバルを経て、−25℃で9分間冷却し、その後、室温(RT)に戻す1分間のインターバルを経る一連の温度サイクルを1周期として、これを繰り返し実行する。本比較検証における温度サイクル試験は、温度サイクルの回数に対する、半田バンプ18pのクラックに起因する不良発生比率を測定する。
次に、本発明に係る半導体装置の第2の実施形態について説明する。
図19〜図22は、第2の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここで、上述した第1の実施形態と同等の工程については、その説明を簡略化又は省略する。
V1=π×r2×h=π×r2×3r=3πr3・・・(11)
この開口部19hに対して、図19に示したように、1回目の工程として2個の半田ボール18b−1を搭載する場合、その半田量(半田ボールの総体積)V2は、次式(12)のように求めることができる。
V2=4×π×r3/3×2=8πr3/3・・・(12)
V3=V1−V2=3πr3−8πr3/3=πr3/3・・・(13)
すなわち、開口部19hに搭載された2個の半田ボール18b−1を加熱処理することにより、図20に示したように、開口部19hの高さh=3rに対し、8r/3の高さが溶融した半田材料により埋まって半田層18baが形成され、開口部19hの上面からr/3の高さの空洞部分が残ることになる。
V5=V4−V3=4πr3/3−πr3/3=πr3・・・(14)
すなわち、図22に示したように、体積V5=πr3の半田材料がガイド層19の上面から突出して、外部接続用電極18の上部を形成する。
次に、本発明に係る半導体装置の第3の実施形態について説明する。
図23は、本発明に係る半導体装置の第3の実施形態を示す概略構成図である。図23(a)は、本実施形態に係る半導体装置を示す概略平面図であり、図23(b)は、本実施形態に係る半導体装置を示す概略断面図である。ここで、図23(b)は、図23(a)に示した半導体装置におけるXXIIIB−XXIIIB線(本明細書においては図23中に示したローマ数字の「23」に対応する記号として便宜的に「XXIII」を用いる。)に沿った断面を示す図である。図24は、第3の実施形態に係る半導体装置を回路基板に実装した状態を示す概略断面図である。ここで、上述した第1の実施形態と同等の構成については、その説明を簡略化又は省略する。
上述した第1及び第2の実施形態に係る半導体装置においては、封止層17の上面全域にガイド層19を設けるとともに、封止層17の上面に露出する全ての柱状電極16に接続されるように、複数の外部接続用電極18を設けた構成を有している場合について説明した。すなわち、柱状電極16の配列に整合するように外部接続用電極18が配列されるとともに、柱状電極16と外部接続用電極18の設置数が同数になるように設定されていた。第3の実施形態においては、封止層17の上面に設けられるガイド層19及び外部接続用電極18を部分的に取り除いた接合開口部が設けられるとともに、当該接合開口部内に封止層17の上面と柱状電極16の上面が露出された構成を有していることを特徴としている。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図25は、第3の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここでは、図23(b)に示した断面構造を有する半導体装置について製造方法の特徴部分を説明する。また、上述した第1又は第2の実施形態と同等の工程については、その説明を簡略化又は省略する。
一般に、複数の半導体チップを単一のパッケージに集積化する場合、例えば図26(a)に示すように、インターポーザー(中継基板)41の上面側に複数の半導体チップ10p−1、10p−2を平置きにして配置し、封止層42により封止した構成(便宜的に、第1の構成例と記す)を有する半導体装置10pが知られている。また、複数の半導体チップを単一のパッケージに集積化する場合、例えば図26(b)に示すように、インターポーザー41の上面側に複数の半導体チップ10p−1、10p−2を積層(スタック)して配置し、封止層42により封止した構成(便宜的に、第2の構成例と記す)を有する半導体装置10pも知られている。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
請求項1に記載の発明は、
半導体基板の一方の面側に外部接続用電極が設けられた半導体装置であって、
前記半導体基板上に、ガイド層を有し、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部の周側面は、前記ガイド層に覆われており、
前記突出部は、前記ガイド層から突出しており、
前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にはみ出ておらず、
前記柱状部及び前記突出部は、半田材料により一体的に形成されている、
ことを特徴とする半導体装置である。
前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下であることを特徴とする請求項1に記載の半導体装置である。
前記柱状部の高さは、前記柱状部の径より大きく、且つ、前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの10%以下であることを特徴とする請求項1に記載の半導体装置である。
請求項4に記載の発明は、
前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項1乃至3何れか一項に記載の半導体装置である。
半導体基板の一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部及び前記突出部は、半田材料により一体的に形成されており、
前記柱状部の周側面は、ガイド層に覆われており、
前記突出部は、前記ガイド層から突出して前記接続パッドに接合されており、
さらに、前記半導体基板の一方の面から平面視した前記突出部の径は、前記柱状部を前記半導体基板の一方の面から平面視した径の110%以下である、
ことを特徴とする半導体装置の実装構造である。
請求項6に記載の発明は、
半導体基板の一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部及び前記突出部は、半田材料により一体的に形成されており、
前記柱状部の周側面は、ガイド層に覆われており、
前記突出部は、前記ガイド層から突出して前記接続パッドに接合されており、
前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下であることを特徴とする半導体装置の実装構造である。
前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項5又は6に記載の半導体装置の実装構造である。
請求項1乃至4何れか一項に記載の半導体装置を用意する第1工程と、
前記半導体装置の前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合する第2工程と、
を含むことを特徴とする半導体装置の製造方法である。
前記第1工程において用意する半導体装置の外部接続用電極は、直円柱状の柱状部と該柱状部の一端側の突出部を有しており、
かつ、前記第2工程において前記回路基板の接続パッドに接合される前記突出部について、当該突出部を前記半導体基板の一方の面から平面視した径は、周側面が前記ガイド層に覆われている前記柱状部の径の110%以下である、
ことを特徴とする請求項8に記載の半導体装置の製造方法である。
一方の面に導通部を備えた半導体基板を準備し、
前記導通部の端部が露出する開口部を有するガイド層を形成し、
前記開口部内に、前記導通部の端部に一方の端部が接続され、他方の端部が前記ガイド層から突出する外部接続用電極を形成する半導体装置の製造方法であって、
前記外部接続用電極は、直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部の周側面は前記ガイド層に覆われており、
前記突出部は、前記半導体基板を前記一方の面から平面視して、前記柱状部の形成領域の範囲内で、前記ガイド層から突出するように形成されており、
前記柱状部と前記突出部は、半田材料により一体的に形成される、
ことを特徴とする半導体装置の製造方法である。
請求項11に記載の発明は、
前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項10に記載の半導体装置の製造方法である。
請求項12に記載の発明は、
前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合するとともに、
前記半導体基板の一方の面から平面視した前記突出部の径は、周側面が前記ガイド層に覆われている前記柱状部の径の110%以下である、
ことを特徴とする請求項10又は11に記載の半導体装置の製造方法である。
請求項13に記載の発明は、
前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合するとともに、
前記突出部の前記ガイド層から突出した部分の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下である、
ことを特徴とする請求項10乃至12の何れか一項に記載の半導体装置の製造方法である。
10−1 半導体装置
11 半導体基板
12 接続パッド
13 パッシベーション膜
14 保護膜
15 配線
16 柱状電極
17 封止層
18 外部接続用電極
18b 半田ボール
18b−1 半田ボール
18b−2 半田ボール
18c クラック
19 ガイド層
19h 開口部
19m 接合開口部
20 半田バンプ
21 半導体ウエハ
31 回路基板
32 接続パッド
Claims (13)
- 半導体基板の一方の面側に外部接続用電極が設けられた半導体装置であって、
前記半導体基板上に、ガイド層を有し、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部の周側面は、前記ガイド層に覆われており、
前記突出部は、前記ガイド層から突出しており、
前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にはみ出ておらず、
前記柱状部及び前記突出部は、半田材料により一体的に形成されている、
ことを特徴とする半導体装置。 - 前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下であることを特徴とする請求項1に記載の半導体装置。
- 前記柱状部の高さは、前記柱状部の径より大きく、且つ、前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの10%以下であることを特徴とする請求項1に記載の半導体装置。
- 前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項1乃至3何れか一項に記載の半導体装置。 - 半導体基板の一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部及び前記突出部は、半田材料により一体的に形成されており、
前記柱状部の周側面は、ガイド層に覆われており、
前記突出部は、前記ガイド層から突出して前記接続パッドに接合されており、
さらに、前記半導体基板の一方の面から平面視した前記突出部の径は、前記柱状部を前記半導体基板の一方の面から平面視した径の110%以下である、
ことを特徴とする半導体装置の実装構造。 - 半導体基板の一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、
前記外部接続用電極は、
直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部及び前記突出部は、半田材料により一体的に形成されており、
前記柱状部の周側面は、ガイド層に覆われており、
前記突出部は、前記ガイド層から突出して前記接続パッドに接合されており、
前記突出部の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下であることを特徴とする半導体装置の実装構造。 - 前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項5又は6に記載の半導体装置の実装構造。 - 請求項1乃至4何れか一項に記載の半導体装置を用意する第1工程と、
前記半導体装置の前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合する第2工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1工程において用意する半導体装置の外部接続用電極は、直円柱状の柱状部と該柱状部の一端側の突出部を有しており、
かつ、前記第2工程において前記回路基板の接続パッドに接合される前記突出部について、当該突出部を前記半導体基板の一方の面から平面視した径は、周側面が前記ガイド層に覆われている前記柱状部の径の110%以下である、
ことを特徴とする請求項8に記載の半導体装置の製造方法。 - 一方の面に導通部を備えた半導体基板を準備し、
前記導通部の端部が露出する開口部を有するガイド層を形成し、
前記開口部内に、前記導通部の端部に一方の端部が接続され、他方の端部が前記ガイド層から突出する外部接続用電極を形成する半導体装置の製造方法であって、
前記外部接続用電極は、直円柱状の柱状部と該柱状部の一端側の突出部から構成され、
前記柱状部の周側面は前記ガイド層に覆われており、
前記突出部は、前記半導体基板を前記一方の面から平面視して、前記柱状部の形成領域の範囲内で、前記ガイド層から突出するように形成されており、
前記柱状部と前記突出部は、半田材料により一体的に形成される、
ことを特徴とする半導体装置の製造方法。 - 前記外部接続用電極は、前記半導体基板の一方の面に設けられた柱状電極上に形成されており、
前記外部接続用電極の柱状部と前記柱状電極は、前記半導体基板の一方の面から平面視して同一形状である、
ことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合するとともに、
前記半導体基板の一方の面から平面視した前記突出部の径は、周側面が前記ガイド層に覆われている前記柱状部の径の110%以下である、
ことを特徴とする請求項10又は11に記載の半導体装置の製造方法。 - 前記外部接続用電極を、接続パッドを表面に有した回路基板の前記接続パッドに接合するとともに、
前記突出部の前記ガイド層から突出した部分の高さは、周側面が前記ガイド層に覆われている前記柱状部の高さの20%以下である、
ことを特徴とする請求項10乃至12の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011064147A JP5752964B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置、その実装構造及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011064147A JP5752964B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置、その実装構造及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015103968A Division JP2015167254A (ja) | 2015-05-21 | 2015-05-21 | 半導体装置、その実装構造及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012199495A JP2012199495A (ja) | 2012-10-18 |
JP2012199495A5 JP2012199495A5 (ja) | 2014-09-18 |
JP5752964B2 true JP5752964B2 (ja) | 2015-07-22 |
Family
ID=47181397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011064147A Expired - Fee Related JP5752964B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置、その実装構造及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5752964B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135673A (ja) * | 1997-10-28 | 1999-05-21 | Ngk Spark Plug Co Ltd | 配線基板および中継基板 |
JP2000216179A (ja) * | 1999-01-21 | 2000-08-04 | Sharp Corp | 半導体集積回路装置およびその製造方法ならびに該製造方法に用いる金型 |
JP3767398B2 (ja) * | 2001-03-19 | 2006-04-19 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP2002290031A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2003037210A (ja) * | 2001-05-18 | 2003-02-07 | Nec Corp | 半導体装置およびその製造方法 |
JP2005347362A (ja) * | 2004-06-01 | 2005-12-15 | Casio Comput Co Ltd | 半導体装置の実装方法 |
-
2011
- 2011-03-23 JP JP2011064147A patent/JP5752964B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012199495A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496259B (zh) | 封裝裝置及其製造方法 | |
US20120241949A1 (en) | Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board | |
JP4035733B2 (ja) | 半導体装置の製造方法及び電気的接続部の処理方法 | |
JPWO2018047861A1 (ja) | 配線基板及び配線基板の製造方法 | |
KR20070073187A (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
US20160233194A1 (en) | Package structure and fabrication method thereof | |
JP2007318098A (ja) | 回路装置および回路装置の製造方法 | |
JP2012199494A (ja) | 半導体装置の製造方法及び半導体装置の実装構造の製造方法 | |
JP5186741B2 (ja) | 回路基板及び半導体装置 | |
US8987055B2 (en) | Method for packaging low-K chip | |
JP5404513B2 (ja) | 半導体装置の製造方法 | |
TWI505381B (zh) | 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法 | |
TW201336369A (zh) | 線路板製作方法及線路板 | |
JP2015167254A (ja) | 半導体装置、その実装構造及びその製造方法 | |
JP5752964B2 (ja) | 半導体装置、その実装構造及びその製造方法 | |
JP2019186330A (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
US9357646B2 (en) | Package substrate | |
TW201407734A (zh) | 半導體覆晶接合結構及方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
CN113053845A (zh) | 具有不同焊料体积的wlcsp封装体 | |
JP4525148B2 (ja) | 半導体装置およびその製造方法 | |
JP2009147106A (ja) | 半導体装置 | |
CN111613586A (zh) | 电子装置及电子装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5752964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |