TWI505381B - 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法 - Google Patents

半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法 Download PDF

Info

Publication number
TWI505381B
TWI505381B TW099106256A TW99106256A TWI505381B TW I505381 B TWI505381 B TW I505381B TW 099106256 A TW099106256 A TW 099106256A TW 99106256 A TW99106256 A TW 99106256A TW I505381 B TWI505381 B TW I505381B
Authority
TW
Taiwan
Prior art keywords
layer
conductor layer
insulating layer
substrate
forming
Prior art date
Application number
TW099106256A
Other languages
English (en)
Other versions
TW201041056A (en
Inventor
Choonghwan Kwon
Soomoon Park
Heejo Chi
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201041056A publication Critical patent/TW201041056A/zh
Application granted granted Critical
Publication of TWI505381B publication Critical patent/TWI505381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法
本發明大體上關於半導體元件，且更明確地說，本發明關於半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法。
在現代電子產品中常會發現半導體元件。半導體元件會有不同數量及密度的電氣組件。離散式半導體元件通常含有一種類型的電氣組件，舉例來說，發光二極體(Light Emitting Diode，LED)、電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體元件通常含有數百個至數百萬個電氣組件。積體式半導體元件的範例包含：微控制器、微處理器、電荷耦合元件(Charged-Coupled Device，CCD)、太陽能電池以及數位式微鏡元件(Digital Micro-mirror Device，DMD)。
半導體元件會實施各式各樣的功能，例如，高速計算、傳送和接收電磁訊號、控制電子元件、將太陽光轉換成電力以及創造電視顯示器的視覺投射。在娛樂產品、通訊產品、發電產品、網路產品、電腦產品以及消費性產品等領域中都會發現半導體元件。在包含下面的電子產品中同樣會發現半導體元件：軍事設備、航空設備、自動車設備、工業控制器設備以及辦公室設備。
半導體元件會利用半導體材料的電氣特性。半導體材料的原子結構使得可藉由施加電場或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入該半導體材料之中，以便操縱及控制該半導體元件的傳導性。
一半導體元件會含有主動式電氣結構與被動式電氣結構。主動式結構(其包含電晶體)會控制電流的流動。藉由改變摻雜程度以及電場的施加，該電晶體會提高或限制電流的流動。被動式結構(其包含電阻器、二極體以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電氣連接而形成讓該半導體元件實施高速計算及其它實用功能的電路。
半導體元件通常會使用兩種複雜的製程來製造，也就是，前端製造和後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個晶粒通常相同並且含有藉由電氣連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的晶粒並且封裝該晶粒，用以提供結構性支撐及環境隔離。
半導體製造的其中一個目標便為製造較小的半導體元件。較小的元件通常會消耗較少電力，具有較高效能，並且能夠更有效地生產。此外，較小的半導體元件還具有較小的覆蓋面積，這為較小的末端產品所需要的。藉由改善前端製程可以達成較小的晶粒尺寸，從而導致具有較小、較高密度之主動式組件和被動式組件的晶粒。後端製程可以藉由改善電氣互連及封裝材料而導致具有較小覆蓋面積的半導體元件封裝。
半導體晶粒通常會利用一互連結構(例如，焊料凸塊)被黏著至一印刷電路板(Printed Circuit Board，PCB)。圖1a便顯示一PCB 2，其具有一雙馬來酰亞胺三嗪環氧樹脂(Bismaleimide Triazine-epoxy，BT)層3，用以在末端使用者場所進行搬運和貯存期間吸收濕氣。一導電層4會被形成在PCB 2之上，成為個別的訊號導線或線路4a至4c。線路4a至4c在被形成時彼此會電氣隔離。一防焊漆層5會被形成在BT層3和導體層4的上方。一開口或視窗6會藉由曝光、固化、以及蝕刻該防焊漆而被形成在防焊漆層5之中。該開口6會露出導體層4b作為焊接部位，用以和導體層4進行焊接於導線上(Bond-On-Lead，BOL)的連接。
端視線路4a至4c之間的間距以及開口6的校直公差而定，該開口可能會偏移(稱為防焊漆定位偏移)並且造成相鄰線路的意外露出。舉例來說，線路4a會因防焊漆定位偏移的關係而裸露在開口6之中。圖1b所示的為BOL連接部位的俯視圖，線路4a(非預期)和線路4b(預期)會裸露在開口6之中。
圖1c所示的為一半導體晶粒7，在接觸觸墊9之上會形成一焊料凸塊8。當半導體晶粒7的焊料凸塊8被回焊而配接線路4b，焊料材料可能也會電氣接觸線路4a，以及線路4b，並且產生電氣短路。焊料凸塊8和線路4a之間的非所希電氣連接為該產品中的一缺陷，在最終組裝測試之前可能都不會被偵測到。該缺陷的晚期偵測不但昂貴並且會降低最終製造良率。
此外，還可能會在BOL連接部位中的焊料凸塊下方形成空隙，尤其是基座高度很低的焊料凸塊。該等空隙會降低產品可靠度。
本技術領域需要偵測BOL連接部位中的電氣短路。據此，於其中一實施例中，本發明為一種製造半導體基板的方法，其包括下面步驟：在該半導體基板的一頂端表面上方形成一第一導體層。該第一導體層具有第一部分和第二部分，它們會在形成該第一導體層期間被電氣隔離。該方法進一步包含下面步驟：在該第一導體層和半導體基板的上方形成一防焊漆層；在該防焊漆層中形成一開口，用以露出該第一導體層的第一部分；在該防焊漆層中的該開口外面於該防焊漆層的上方形成一保護性遮罩；在該半導體基板以及該防焊漆層中該開口裡面的該第一導體層的第一部分的上方形成一晶種層；在該防焊漆層中該開口裡面的該晶種層的上方形成一第二導體層；以及移除該保護性遮罩。
於另一實施例中，本發明為一種製造半導體基板的方法，其包括下面步驟：在該半導體基板的一頂端表面上方形成一第一導體層。該第一導體層具有第一部分和第二部分，它們會在形成該第一導體層期間被電氣隔離。該方法進一步包含下面步驟：在該第一導體層和半導體基板的上方形成一絕緣層；在該絕緣層中形成一開口，用以露出該第一導體層的第一部分；以及在該絕緣層中的該開口裡面形成一第二導體層。
於另一實施例中，本發明為一種製造半導體基板的方法，其包括下面步驟：在該半導體基板的一頂端表面上方形成一第一導體層。該第一導體層具有第一部分和第二部分，它們會在形成該第一導體層期間被電氣隔離。該方法進一步包含下面步驟：在該第一導體層和半導體基板的上方形成一絕緣層；以及在該絕緣層中形成一焊接於導線上部位。該焊接於導線上部位包含一位在該絕緣層中的開口，用以露出第一導體層。該方法進一步包含下面步驟：在該絕緣層中的該開口的上方形成一第二導體層。
於另一實施例中，本發明為一種半導體基板，其包括：一第一導體層，其會被形成在該半導體基板的一頂端表面的上方。一絕緣層，其會被形成在該第一導體層和半導體基板的上方。一焊接於導線上部位，其會被形成在該絕緣層之中。該焊接於導線上部位包含一位在該絕緣層中的開口，用以露出第一導體層。一第二導體層，其會被形成在該絕緣層和第一導體層中的該開口的上方。
本文會參考圖式，在下面說明中的一或多個實施例之中說明本發明，在圖式中，相同的元件符號代表面相同或雷同的元件。雖然本發明針對用於達成本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容和圖式支持的隨附申請專利範圍及它們的等效範圍所定義之本發明的精神與範疇內所包含的替代例、修正例以及等效例。
半導體元件通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電氣組件和被動式電氣組件，它們會被電氣連接而形成功能性電路。主動式電氣組件(例如電晶體)能夠控制電流的流動。被動式電氣組件(例如電容器、電感器、電阻器以及變壓器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。
被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻以及平坦化。摻雜會藉由下面的技術將雜質引入半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會改變主動式元件中半導體材料的導電性，將該半導體材料轉換成永久性絕緣體、永久性導體，或是響應於電場來改變半導體材料傳導性。電晶體含有不同類型和摻雜程度的多個區域，它們會在必要時被排列成用以在施加一電場時讓該電晶體會提高或限制電流的流動。
主動式組件和被動式組件為由具有不同電氣特性的多層材料構成。該等層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件、被動式組件或是組件之間的電氣連接線的一部分。
該等層能夠利用光微影術來圖樣化，其涉及在要被圖樣化的層的上方沉積光敏材料，舉例來說，光阻。圖樣會利用光從一光罩處被轉印至該光阻。該光阻圖樣中受到光作用的部分會利用溶劑移除，從而露出下方層之中要被圖樣化的部分。該光阻中的剩餘部分會被移除，從而留下一已圖樣化層。或者，某些類型的材料會利用無電極電鍍以及電解質電鍍之類的技術，藉由將材料直接沉積至先前沉積及/或蝕刻製程所形成的區域或空隙之中而被圖樣化。
在一既有圖樣的上方沉積一薄膜材料可能會擴大下方圖樣並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式組件和被動式組件需要用到均勻平坦的表面。平坦化作用可用來從晶圓的表面處移除材料，並且產生均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。有研磨作用的材料以及腐蝕性的化學藥劑會在研磨期間被加到晶圓的表面。化學藥劑的研磨性作用及腐蝕性作用所組成的組合式機械作用會移除任何不規律的拓樸形狀，從而產生均勻平坦的表面。
後端製造指將已完成的晶圓切割或單體化裁切成個別晶粒，並且接著封裝該晶粒，以達結構性支撐及環境隔離的效果。為單體化裁切晶粒，晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。該晶圓會利用雷射切割元件或鋸片來進行單體化裁切。經過單體化裁切之後，個別晶粒便會被黏著至包含接針或接觸觸墊的封裝基板，以便和其它系統組件互連。被形成在該半導體晶粒上方的接觸觸墊接著便會被連接至該封裝裡面的接觸觸墊。該等電氣連接線可利用焊料凸塊、短柱凸塊、導電膏或是焊線來製成。一囊封劑或是其它鑄模材料會被沉積在該封裝的上方，用以提供物理性支撐和電氣隔離。接著，已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體元件的功能。
圖2圖解一電子元件10，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)12，在其表面上黏著複數個半導體封裝。電子元件10可能為某一類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋目的，圖2中顯示不同類型的半導體封裝。
電子元件10可能為一單機型系統，其會使用該等半導體封裝來實施一電氣功能。或者，電子元件10亦可能為一較大型系統中的一子組件。舉例來說，電子元件10可能為一圖形卡、一網路介面卡或是能夠被插入在一電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、RF電路、離散式元件或是其它半導體晶粒或電氣組件。
在圖2中，PCB 12提供一通用基板，用以結構性支撐及電氣互連被黏著在該PCB之上的半導體封裝。多條導體訊號線路14會利用下面製程被形成在PCB 12的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、PVD製程或是其它合宜的金屬沉積製程。訊號線路14會在該等半導體封裝、被黏著的組件以及其它外部系統組件中的每一者之間提供電氣通訊。線路14還會電力連接及接地連接至每一個該等半導體封裝。
於某些實施例中，一半導體元件會有兩個封裝層。第一層封裝為一種用於將該半導體晶粒機械性且電氣性附接至一載板的技術。第二層封裝則涉及將該載板機械性且電氣性附接至該PCB。於其它實施例中，一半導體元件可能僅有該第一層封裝，其中，該晶粒會直接被機械性及電氣性黏著至該PCB。
為達解釋目的，圖中在PCB 12之上顯示數種類型的第一層封裝，其包含焊線封裝16以及覆晶18。除此之外，圖中還顯示被黏著在PCB 12之上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)20；凸塊晶片載板(Bump Chip Carrier，BCC)22；雙直列封裝(Dual In-line Package)24；平台格柵陣列(Land Grid Array，LGA)26；多晶片模組(Multi-Chip Module，MCM)28；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)30；以及方形扁平封裝32。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式之任何組合以及其它電子組件的半導體封裝任何組合皆能夠被連接至PCB 12。於某些實施例中，電子元件10包含單一附接半導體封裝；而其它實施例則要求多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製造的組件併入電子元件和系統之中。因為該等半導體封裝包含精密的功能，所以，電子元件能夠使用較便宜的組件及有效率的製程來製造。所產生的元件比較不可能失效而且製造價格較低廉，從而讓消費者的成本會較低。
圖3a所示的為被黏著在PCB 12之上的DIP 24的進一步細節。DIP 24包含半導體晶粒34，其具有多個接觸觸墊36。半導體晶粒34包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在半導體晶粒34裡面的主動式元件、被動式元件、導體層以及介電層，並且會根據該晶粒的電氣設計進行電氣互連。舉例來說，該電路可能包含被形成在晶粒34之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路器件。接觸觸墊36為由導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或是銀(Ag))製成，並且會被電氣連接至被形成在晶粒34裡面的電路器件。接觸觸墊36為藉由PVD製程、CVD製程、電解質電鍍製程、或是無電極電鍍製程所構成。在DIP 24的組裝期間，半導體晶粒34會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂)被黏著至一載板38。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線40會被連接至載板38而焊線42則會被形成在導線40及晶粒34的接觸觸墊36之間作為第一層封裝。囊封劑44會被沉積在該封裝的上方，防止濕氣和粒子進入該封裝及污染晶粒34、接觸觸墊36或焊線42，以達環境保護的目的。DIP 24會藉由將導線40插入被形成貫穿PCB 12的孔洞之中而被連接至PCB 12。焊料材料46會在導線40周遭流動並且流入該等孔洞之中，以便將DIP 24物理性及電氣性連接至PCB 12。焊料材料46可以是任何金屬或導電材料，舉例來說，Sn、鉛(Pb)、Au、Ag、Cu、鋅(Zn)、鉍(Bi)以及它們的合金，其會有一非必要的助熔材料。舉例來說，該焊料材料可以是Sn/Pb共熔合金、高鉛共熔合金或是無鉛共熔合金。
圖3b所示的為被黏著在PCB 12之上的BCC 22的進一步細節。半導體晶粒47會藉由焊線樣式的第一層封裝被連接至一載板。BCC 22會利用BCC樣式的第二層封裝被黏著至PCB 12。具有多個接觸觸墊48的半導體晶粒47會利用底層填充或環氧樹脂膠黏材料50被黏著在一載板的上方。半導體晶粒47包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在半導體晶粒47裡面的主動式元件、被動式元件、導體層以及介電層，並且會根據該晶粒的電氣設計進行電氣互連。舉例來說，該電路可能包含被形成在晶粒47之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路器件。接觸觸墊48為由導體材料(例如Al、Cu、Sn、Ni、Au或是Ag)製成，並且會被電氣連接至被形成在晶粒47裡面的電路器件。接觸觸墊48為藉由PVD製程、CVD製程、電解質電鍍製程或是無電極電鍍製程所構成。焊線54以及焊接觸墊56和58會將半導體晶粒47的接觸觸墊48電氣連接至BCC 22的接觸觸墊52而形成第一層封裝。鑄模化合物或囊封劑60會被沉積在半導體晶粒47、焊線54、接觸觸墊48以及接觸觸墊52的上方，用以為該元件提供物理性支撐以及電氣隔離。多個接觸觸墊64會利用下面製程被形成在PCB 12的一表面上方並且通常會被電鍍以防止氧化：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、PVD製程或是其它合宜的金屬沉積製程。接觸觸墊64會電氣連接至一或多條導體訊號線路14。焊料材料會被沉積在BCC 22的接觸觸墊52和PCB 12的接觸觸墊64之間。該焊料材料會回焊而形成多個凸塊66，該等凸塊66會在BCC 22和PCB 12之間形成機械性和電氣性連接。
在圖3c中，半導體晶粒18會利用覆晶樣式的第一層封裝以面朝下的方式被黏著至載板76。BGA 20會利用BGA樣式的第二層封裝被附接至PCB 12。含有類比電路或數位電路的主動區70會根據該晶粒的電氣設計進行電氣互連，該等類比電路或數位電路會被施行為被形成在半導體晶粒18裡面的主動式元件、被動式元件、導體層以及介電層。舉例來說，該電路可能包含被形成在半導體晶粒18之主動區70裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路器件。半導體晶粒18會經由大量的個別導體焊料凸塊或焊球78被電氣性及機械性附接至載板76。焊料凸塊78會被形成在設置於主動區70之上的凸塊觸墊或互連部位80的上方。凸塊觸墊80為由導體材料(例如Al、Cu、Sn、Ni、Au或是Ag)製成，並且會被電氣連接至被形成在主動區70之中的電路器件。凸塊觸墊80為藉由PVD製程、CVD製程、電解質電鍍製程、或是無電極電鍍製程所構成。焊料凸塊78會藉由回焊製程被電氣性及機械性連接至載板76之上的接觸觸墊或互連部位82。
BGA 20會藉由大量的個別導體焊料凸塊或焊球86被電氣性及機械性附接至PCB 12。該等焊料凸塊會被形成在凸塊觸墊或互連部位84的上方。該等凸塊觸墊84會經由繞送經過載板76的導體線路90被電氣連接至互連部位82。接觸觸墊88會利用下面製程被形成在PCB 12的一表面上方並且通常會被電鍍以防止氧化：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、PVD製程或是其它合宜的金屬沉積製程。接觸觸墊88會電氣連接至一或多條導體訊號線路14。焊料凸塊86會藉由回焊製程被電氣性及機械性連接至PCB 12之上的接觸觸墊或焊接觸墊88。鑄模化合物或囊封劑92會被沉積在半導體晶粒18和載板76的上方，用以為該元件提供物理性支撐以及電氣隔離。該覆晶半導體元件會從半導體晶粒18上的主動式元件至PCB 12上的傳導軌提供一條短的電氣傳導路徑，以便縮短訊號傳播距離，降低電容，並且改善整體電路效能。於另一實施例中，該半導體晶粒18會利用覆晶樣式的第一層封裝直接被機械性及電氣性附接至PCB 12，而沒有載板76。
圖4所示的為一半導體晶粒94，其包含類比電路或數位電路，該等類比電路或數位電路會被施行為被形成在主動表面95上方的主動式元件和被動式元件、導體層以及介電層，並且會根據該晶粒的電氣設計和功能進行電氣互連。舉例來說，該電路可能包含被形成在該主動表面95裡面的一或多個電晶體、二極體以及其它電路器件，用以施行基頻數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、記憶體或是其它訊號處理電路。半導體晶粒94可能還含有用於射頻(RF)訊號處理的整合被動式元件(Integrated Passive Device，IPD)，例如，電感器、電容器以及電阻器。接觸觸墊96會電氣連接至半導體晶粒94之主動表面95裡面的主動式元件和被動式元件以及訊號線路。焊料凸塊97則會被形成在半導體晶粒94的接觸觸墊96之上。
半導體基板98包含多個導線上凸塊(BOL)連接部位99。於其中一實施例中，半導體基板98為一PCB。一雙馬來酰亞胺三嗪環氧樹脂(BT)層102會被形成在半導體基板98的表面上。BT層102會在末端使用者場所進行搬運和貯存期間吸收濕氣。半導體晶粒94會被黏著至半導體基板98。焊料凸塊97會被回焊，用以將接觸觸墊96電氣連接至BOL部位99。BOL部位99會經由半導體基板98中的導體層100來相連，以便發送與接收要送往其它組件的電氣訊號。
圖5a所示的為半導體基板98的進一步細節，其具有被形成在其表面上的一BT層102以及BOL部位99。一導電層104會利用圖樣化和沉積製程被形成在BT層102的上方。導體層104會利用PVD製程、CVD製程、電解質電鍍製程、無電極電鍍製程或是其它合宜的金屬沉積製程來構成。導體層104可能為由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層104會構成繞行穿過半導體基板98的複數條訊號導線或線路104a至104c，用以和其它組件進行電氣連接。線路104a至104c在被形成時彼此會電氣隔離。
一絕緣層108會被形成在BT層102和導體層104的上方。於其中一實施例中，絕緣層108為一防焊漆層。一開口或視窗110會藉由曝光、固化以及蝕刻該絕緣層而被形成在絕緣層108之中。該開口110會露出線路104b用以形成BOL連接部位99。於本案例中，僅有線路104b裸露在開口110之中。防焊漆定位有正確的校直結果，俾讓線路104a和104c會被絕緣層108覆蓋。
在圖5b中，一保護性遮罩112會被附接至已固化的絕緣層108。一晶種層114會被保形形成在BT層102、導體層104以及絕緣層108之側壁中被開口110露出的部分之上，如圖5c中所示。晶種層114可能為藉由無電極電鍍所形成的鈀(Pd)或是雷同的材料。保護性遮罩112會防止在開口110外面於絕緣層108的部分上方形成晶種層114，其可能會破壞該絕緣層。
在圖5d中，一導電層116會利用圖樣化和沉積製程被保形形成在晶種層114的上方。於其中一實施例中，導體層116為經電鍍的Cu。或者，導體層116會利用PVD製程、CVD製程、電解質電鍍製程、無電極電鍍製程或是其它合宜的金屬沉積製程來構成。導體層116可能還包含由下面所組成的一或多層：無電極式浸鎳化金(Electroless Nickel Immersion Gold，ENIG)、無電極式浸鎳鈀化金(Electroless Nickel Electroless Palladjum Immersion Gold，ENEPIG)、有機保銲膜(Organic Solderability Preservative，OSP)、浸鍍錫(Immersion Tin，IT)、浸鍍金(Immersion Gold，IG)、Al、Sn、Ni、Au、Ag或是其它合宜的導電材料。保護性遮罩112會在圖5e中藉由濕式或乾式蝕刻製程來移除。
圖5f所示的為被形成在BOL連接部位99上方的導體層116的俯視圖。被形成在BT層102、導體層104以及絕緣層108之側壁中被開口110露出的部分上方的導體層116會構成一保形焊料濕潤增強層，其會因金屬接觸面積增加而提供該焊料凸塊更佳的可濕潤性。該保形焊料濕潤增強層會減少BOL連接部位中該焊料凸塊下方的空隙。
導體層116還提供測試開口110中已露出之相鄰線路的能力。倘若一相鄰線路因防焊漆定位偏移的關係而裸露在開口110中的話，那麼，導體層116便會電氣接觸該相鄰線路。介於線路104b和該已露出之相鄰線路之間的電氣接續性測試或其它功能性測試皆會表示該電氣短路，其會為一失敗測試(test failure)。在圖5a至5f的範例中，因為開口110中並沒有露出和線路104b相鄰的任何線路，所以，導體層116僅會電氣接觸線路104b。因為線路104a至104c每一者彼此皆接續而電氣隔離，所以，會通過接續性測試。該BOL連接部位99會被視為良好且半導體基板98會繼續進行後續的製造步驟。該保形焊料濕潤增強層116還會減少BOL連接部位中該焊料凸塊下方的空隙，尤其是低基座高度的焊料凸塊。
圖6a至6f中所示的為另一BOL部位案例。圖6a所示的為一半導體基板200，在其表面上會形成BT層202。於其中一實施例中，半導體基板200為一PCB。BT層202會在末端使用者場所進行搬運和貯存期間吸收濕氣。一導電層204會利用圖樣化和沉積製程被形成在BT層202的上方。導體層204會利用PVD製程、CVD製程、電解質電鍍製程、無電極電鍍製程或是其它合宜的金屬沉積製程來構成。導體層204可能為由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層204會構成複數條訊號導線或線路204a至204c，用以和其它組件進行電氣連接。線路204a至204c在被形成時彼此會電氣隔離。
一絕緣層208會被形成在BT層202和導體層204的上方。於其中一實施例中，絕緣層208為一防焊漆層。一開口或視窗210會藉由曝光、固化以及蝕刻該絕緣層而被形成在絕緣層208之中。該開口210會露出線路204b用以形成BOL連接部位。於本案例中，由於線路204a至204c之間的小間距以及開口210的校直公差的關為，防焊漆定位偏移已經使得相鄰線路204a裸露在開口210裡面。線路204c會被絕緣層208覆蓋。
在圖6b中，一保護性遮罩212會被附接至已固化的絕緣層208。一晶種層214會被保形形成在BT層202、導體層204以及絕緣層208之側壁中被開口210露出的部分之上，如圖6c中所示。晶種層214可能為藉由無電極電鍍所形成的Pd或是雷同的材料。保護性遮罩212會防止在開口210外面於絕緣層208的部分上方形成晶種層214，其可能會破壞該絕緣層。
在圖6d中，一導電層216會利用圖樣化和沉積製程被保形形成在晶種層214的上方。於其中一實施例中，導體層216為經電鍍的Cu。或者，導體層216會利用PVD製程、CVD製程、電解質電鍍製程、無電極電鍍製程或是其它合宜的金屬沉積製程來構成。導體層216可能還包含由下面所組成的一或多層：ENIG、ENEPIG、IT、IG、Al、Sn、Ni、Au、Ag或是其它合宜的導電材料。保護性遮罩212會在圖6e中藉由濕式或乾式蝕刻製程來移除。
圖6f所示的為被形成在該BOL連接部位上方的導體層216的俯視圖。被形成在BT層202、導體層204以及絕緣層208之側壁中被開口210露出的部分上方的導體層216會構成一保形焊料濕潤增強層，其會因金屬接觸面積增加而提供該焊料凸塊更佳的可濕潤性。該保形焊料濕潤增強層會減少BOL連接部位中該焊料凸塊下方的空隙。
導體層216還提供測試開口210中已露出之相鄰線路的能力。於此案例中，線路204b以及相鄰線路204a皆因防焊漆定位偏移的關為而裸露在開口210中。導體層216會電氣接觸線路204a及204b兩者，而將該等線路電氣短路在一起。介於線路204a和204b之間的電氣接續性測試或其它功能性測試皆會表示線路204a和204b之間的電氣短路，其會為一失敗測試。該BOL連接部位會被視為有缺陷，而且在進行最終的裝配件製造步驟之前，該裝配件可能會被剔除或是進行修補。半導體基板200之失敗測試的成本會低於已經黏著半導體晶粒之最終封裝之失敗測試的成本。該焊料濕潤增強層116會節省時間和成本，提高最終良率，並且減少BOL連接部位中該焊料凸塊下方的空隙，尤其是低基座高度的焊料凸塊。
雖然本文已經詳細解釋過本發明的一或多個實施例；不過，熟練的技術人士便會瞭解，可以對該些實施例進行修正與改變，其並不會脫離後面申請專利範圍中所提出的本發明的範疇。
2．．．印刷電路板(PCB)
3．．．雙馬來酰亞胺三嗪環氧樹脂(BT)層
4a~4c．．．訊號導線或線路
5．．．防焊漆層
6．．．開口或視窗
7．．．半導體晶粒
8．．．焊料凸塊
9．．．接觸觸墊
10．．．電子元件
12．．．晶片載體基板或是印刷電路板(PCB)
14．．．訊號線路
16．．．焊線封裝
18．．．覆晶
20．．．球柵陣列(BGA)
22．．．凸塊晶片載板(BCC)
24．．．雙直列封裝(DIP)
26．．．平台格柵陣列(LGA)
28．．．多晶片模組(MCM)
30．．．方形扁平無導線封裝(QFN)
32．．．方形扁平封裝
34．．．半導體晶粒
36．．．接觸觸墊
38．．．載板
40．．．導體導線
42．．．焊線
44．．．囊封劑
46．．．焊料材料
47．．．半導體晶粒
48．．．接觸觸墊
50．．．底層填充或環氧樹脂膠黏材料
52．．．接觸觸墊
54．．．焊線
56．．．焊接觸墊
58．．．焊接觸墊
60．．．鑄模化合物或囊封劑
64．．．接觸觸墊
66．．．凸塊
70．．．主動區
76．．．載板
78．．．導體焊料凸塊或焊球
80．．．凸塊觸墊或互連部位
82．．．接觸觸墊或互連部位
84．．．凸塊觸墊或互連部位
86．．．導體焊料凸塊或焊球
88．．．接觸觸墊
90．．．導體線路
92．．．鑄模化合物或囊封劑
94．．．半導體晶粒
95．．．主動表面
96．．．接觸觸墊
97．．．焊料凸塊
98．．．半導體基板
99．．．導線上凸塊(BOL)連接部位
100．．．導體層
102．．．BT層
104a~104c．．．訊號導線或線路
108．．．絕緣層
110．．．開口或視窗
112．．．保護性遮罩
114．．．晶種層
116．．．導電層
200．．．半導體基板
202．．．BT層
204a~204c．．．訊號導線或線路
208．．．絕緣層
210．．．開口或視窗
212．．．保護性遮罩
214．．．晶種層
216．．．導體層
圖1a至1c所示的為用於一印刷電路板的一種習知的凸塊於導線上的部位；
圖2所示的為在表面上黏著不同類型封裝的PCB；
圖3a至3c所示的為被黏著至該PCB的代表性半導體封裝的進一步細節；
圖4所示的為一半導體晶粒，其具有會被黏著至一PCB之BOL部位的焊料凸塊；
圖5a至5f所示的為在該BOL部位上方形成一保形焊料濕潤增強層；以及
圖6a至6f所示的為利用該保形焊料濕潤增強層偵測該BOL部位中的缺陷。
98．．．半導體基板
102．．．BT層
104a~104c．．．訊號導線或線路
108．．．絕緣層
110．．．開口或視窗
114．．．晶種層
116．．．導電層

Claims (15)

  1. 一種製造半導體基板的方法，其包括：提供一基板；在該基板的一表面上方形成一第一導體層，該第一導體層包含第一部分和第二部分，它們在形成該第一導體層期間被電氣隔離；在該第一導體層和該基板上方形成一絕緣層；在該第一導體層的該第一部分和該基板的該表面上方的該絕緣層中形成一開口；在該絕緣層中的該開口裡面形成在該第一導體層和該基板的表面上方的一第二導體層；以及進行在該第一導體層的該第一部分和該第二部分之間的電氣連續性。
  2. 如申請專利範圍第1項的方法，其進一步包含：在形成該第二導體層之前，在該絕緣層中的該開口外面於該絕緣層的上方形成一保護性遮罩；在該基板以及該絕緣層中該開口裡面的該第一導體層的該第一部分的上方形成一晶種層；以及在該絕緣層中該開口裡面的該晶種層的上方形成該第二導體層之後，移除該保護性遮罩。
  3. 如申請專利範圍第1項的方法，其中，該絕緣層包含一防焊漆層。
  4. 如申請專利範圍第1項的方法，其中，在該絕緣層中的該開口因定位偏移的關係而在該第一導體層的該第二部分上方延伸，該第二導體層電氣連接該第一導體層的該第 一部分和該第二部分。
  5. 如申請專利範圍第1項的方法，其進一步包含，在該基板的上方形成一雙馬來酰亞胺三嗪環氧樹脂層。
  6. 一種製造半導體基板的方法，其包括：提供一基板；在該基板的一表面上方形成一第一導體層，該第一導體層包含第一部分和第二部分，它們在形成該第一導體層期間被電氣隔離；在該第一導體層和該基板的上方形成一絕緣層；在該絕緣層中形成一焊接於導線上部位，該焊接於導線上部位包含在該基板的表面和該第一導體層上方的位在該絕緣層中的一開口；在該絕緣層中的該開口裡面形成一第二導體層；以及進行在該第一導體層的該第一部分和該第二部分之間的電氣連續性。
  7. 如申請專利範圍第6項的方法，其進一步包含：在形成該第二導體層之前，先在該絕緣層中的該開口外面於該絕緣層的上方形成一保護性遮罩；在該基板以及該絕緣層中該開口裡面的該第一導體層的該第一部分的上方形成一晶種層；以及在該絕緣層中該開口裡面的該晶種層的上方形成該第二導體層之後，移除該保護性遮罩。
  8. 如申請專利範圍第6項的方法，其中，該絕緣層包含一防焊漆層。
  9. 如申請專利範圍第6項的方法，其中，在該絕緣層中 形成該開口因定位偏移的關係而露出該第一導體層的第二部分，從而導致缺陷狀況，並且該第二導體層電氣連接該第一導體層的該第一部分和該第二部分。
  10. 如申請專利範圍第6項的方法，其中，該基板包含一印刷電路板。
  11. 一種半導體基板，其包括：一基板；一第一導體層，其形成在該基板的一表面的上方；一絕緣層，其形成在該第一導體層和該基板的上方；一焊接於導線上部位，其形成在該絕緣層之中，該焊接於導線上部位包含在該第一導體層上方的位在該絕緣層中的一開口，並且該開口延伸至該基板的該表面；以及一第二導體層，其形成在該基板的該表面和該第一導體層上方的該絕緣層中的該開口裡面。
  12. 如申請專利範圍第11項的半導體基板，其進一步包含，形成在該基板以及該絕緣層中該開口裡面的第一導體層上方的一晶種層。
  13. 如申請專利範圍第11項的半導體基板，其中，該絕緣層包含一防焊漆層。
  14. 如申請專利範圍第11項的半導體基板，其中，該基板包括一雙馬來酰亞胺三嗪環氧樹脂層。
  15. 如申請專利範圍第11項的半導體基板，其中，該第二導體層包含選擇自由下面所組成的群之中的材料：銅、無電極式浸鎳化金、無電極式浸鎳鈀化金、有機保銲膜、浸鍍錫、浸鍍金、鋁、錫、鎳、銀以及金。
TW099106256A 2009-03-20 2010-03-04 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法 TWI505381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/407,949 US20100237500A1 (en) 2009-03-20 2009-03-20 Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site

Publications (2)

Publication Number Publication Date
TW201041056A TW201041056A (en) 2010-11-16
TWI505381B true TWI505381B (zh) 2015-10-21

Family

ID=42736810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106256A TWI505381B (zh) 2009-03-20 2010-03-04 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法

Country Status (3)

Country Link
US (1) US20100237500A1 (zh)
SG (2) SG165238A1 (zh)
TW (1) TWI505381B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420983B (zh) * 2010-12-17 2013-12-21 Darfon Electronics Corp 陶瓷電路基板與製造方法
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
US11694898B2 (en) * 2019-03-25 2023-07-04 Intel Corporation Hybrid fine line spacing architecture for bump pitch scaling
JP2022051283A (ja) * 2020-09-18 2022-03-31 新光電気工業株式会社 配線基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
US20020090831A1 (en) * 2000-10-10 2002-07-11 Murata Manufacturing Co., Ltd. Thin-film circuit substrate and method of producing same
TW200522267A (en) * 2003-11-07 2005-07-01 Asm Nutool Inc Integrated circuit interconnect fabrication systems and methods
US20050167832A1 (en) * 2004-01-20 2005-08-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5314651A (en) * 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
EP0993039B1 (en) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US5985456A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6787918B1 (en) * 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TW507341B (en) * 2001-11-01 2002-10-21 Siliconware Precision Industries Co Ltd Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
US6448170B1 (en) * 2001-11-27 2002-09-10 Unimicron Technology Corp. Method of producing external connector for substrate
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
KR100541677B1 (ko) * 2003-05-24 2006-01-10 주식회사 하이닉스반도체 반도체 패키지장치 및 그 제조 방법
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
TWI227556B (en) * 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
US7224073B2 (en) * 2004-05-18 2007-05-29 Ultratera Corporation Substrate for solder joint
US7057284B2 (en) * 2004-08-12 2006-06-06 Texas Instruments Incorporated Fine pitch low-cost flip chip substrate
US20060068173A1 (en) * 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
JP2006108313A (ja) * 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
US20060131758A1 (en) * 2004-12-22 2006-06-22 Stmicroelectronics, Inc. Anchored non-solder mask defined ball pad
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
TWI286830B (en) * 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
TWI294682B (en) * 2006-02-03 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US7317245B1 (en) * 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7485563B2 (en) * 2006-06-29 2009-02-03 Intel Corporation Method of providing solder bumps of mixed sizes on a substrate using a sorting mask and bumped substrate formed according to the method
US8124520B2 (en) * 2006-07-10 2012-02-28 Stats Chippac Ltd. Integrated circuit mount system with solder mask pad
US20080093749A1 (en) * 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
TWI361482B (en) * 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
TWI357137B (en) * 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358113B (en) * 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
TW200921868A (en) * 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP5107012B2 (ja) * 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
TWI340615B (en) * 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
US7670939B2 (en) * 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TWI425896B (zh) * 2008-06-11 2014-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7790509B2 (en) * 2008-06-27 2010-09-07 Texas Instruments Incorporated Method for fine-pitch, low stress flip-chip interconnect
US7898083B2 (en) * 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
US20020090831A1 (en) * 2000-10-10 2002-07-11 Murata Manufacturing Co., Ltd. Thin-film circuit substrate and method of producing same
TW200522267A (en) * 2003-11-07 2005-07-01 Asm Nutool Inc Integrated circuit interconnect fabrication systems and methods
US20050167832A1 (en) * 2004-01-20 2005-08-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
SG183778A1 (en) 2012-09-27
TW201041056A (en) 2010-11-16
US20100237500A1 (en) 2010-09-23
SG165238A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TWI479577B (zh) 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法
TWI590347B (zh) 形成圍繞基板之晶粒附接區域之相鄰的通道及屏障材料之半導體裝置及方法以控制向外流之底部填充材料
TWI499000B (zh) 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法
US9129971B2 (en) Semiconductor device with bump interconnection
TWI508226B (zh) 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法
KR102126586B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI531011B (zh) 使用相同的載體在ｗｌｃｓｐ中形成ｔｍｖ和ｔｓｖ的半導體裝置及方法
US9589876B2 (en) Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
TWI502682B (zh) 半導體封裝及鑲嵌半導體晶粒至直通矽晶穿孔基板的對邊之方法
TWI626697B (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TWI680540B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI511211B (zh) 半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶圓級晶片尺度封裝周圍之方法
US9099455B2 (en) Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
TWI552265B (zh) 形成孔穴於增進互連結構中以縮短晶粒之間訊號路徑之半導體裝置和方法
TWI689075B (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
TWI649811B (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
TWI488261B (zh) 半導體元件和形成三維垂直指向之整合電容器的方法
TWI518811B (zh) 半導體裝置及以多層凸塊底層金屬形成凸塊結構於凸塊形成區周圍之方法
TWI523126B (zh) 在包含膠封或包含在具有與晶圓級晶片尺寸封裝的大型陣列中的熱膨脹係數相似的熱膨脹係數的空白晶粒之印刷電路板中形成孔穴的半導體裝置和方法
US20120043672A1 (en) Semiconductor Device and Method of Forming Vertically Offset Conductive Pillars Over First Substrate Aligned to Vertically Offset BOT Interconnect Sites Formed Over Second Substrate
TW201834084A (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
TWI553747B (zh) 半導體裝置及形成穿孔的開口於覆晶疊合式封裝組件之底部基板中以減少填充材料的流出之方法
US8524537B2 (en) Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue