JP2022051283A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2022051283A
JP2022051283A JP2020157679A JP2020157679A JP2022051283A JP 2022051283 A JP2022051283 A JP 2022051283A JP 2020157679 A JP2020157679 A JP 2020157679A JP 2020157679 A JP2020157679 A JP 2020157679A JP 2022051283 A JP2022051283 A JP 2022051283A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
layer
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020157679A
Other languages
English (en)
Other versions
JP7519248B2 (ja
JP2022051283A5 (ja
Inventor
哲史 本藤
Tetsushi Hondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020157679A priority Critical patent/JP7519248B2/ja
Priority to US17/447,608 priority patent/US11688669B2/en
Publication of JP2022051283A publication Critical patent/JP2022051283A/ja
Publication of JP2022051283A5 publication Critical patent/JP2022051283A5/ja
Application granted granted Critical
Publication of JP7519248B2 publication Critical patent/JP7519248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ＮＳＭＤ構造を有する配線基板における絶縁信頼性の確保。【解決手段】本配線基板は、第１絶縁層と、前記第１絶縁層の一方の面に形成されたパッドと、前記第１絶縁層の一方の面に形成され、前記パッドを露出する開口部を備えた第２絶縁層と、前記第１絶縁層と接して形成され、平面視において、前記パッドと離隔して前記パッドの周囲を囲む補強配線と、を有し、前記パッドは、前記第２絶縁層と接することなく前記開口部内に配置され、前記第２絶縁層の前記開口部の内側面の前記第１絶縁層側の端部は、前記補強配線と接している。【選択図】図１

Description

本発明は、配線基板及びその製造方法に関する。
配線基板は、例えば、最外層に配置された絶縁層に設けられた開口部内に露出するパッドを有する。このパッドは、半導体チップや他の基板等と電気的に接続するための外部接続端子となる。配線基板にパッドを形成する構造としては、開口部がパッドよりも大きいＮＳＭＤ（ノン・ソルダーマスク・デファイン）構造と、開口部がパッドよりも小さいＳＭＤ（ソルダーマスク・デファイン）構造がある。
特開２０１０－２７２６８１号公報
しかしながら、ＮＳＭＤ構造を有する配線基板では、パッドを露出する開口部を有する絶縁層と、その下層に位置する絶縁層との熱膨張係数の相違等により、リフローなどの高温処理を行うと、両者の界面に応力が生じてクラックが発生する場合があった。クラックが発生すると、配線基板における絶縁信頼性が低下する。
本発明は、上記の点に鑑みてなされたものであり、ＮＳＭＤ構造を有する配線基板における絶縁信頼性の確保を目的とする。
本配線基板は、第１絶縁層と、前記第１絶縁層の一方の面に形成されたパッドと、前記第１絶縁層の一方の面に形成され、前記パッドを露出する開口部を備えた第２絶縁層と、前記第１絶縁層と接して形成され、平面視において、前記パッドと離隔して前記パッドの周囲を囲む補強配線と、を有し、前記パッドは、前記第２絶縁層と接することなく前記開口部内に配置され、前記第２絶縁層の前記開口部の内側面の前記第１絶縁層側の端部は、前記補強配線と接している。
開示の技術によれば、ＮＳＭＤ構造を有する配線基板における絶縁信頼性の確保が可能となる。
第１実施形態に係る配線基板を例示する図である。 第１実施形態に係る配線基板の製造工程を例示する図（その１）である。 第１実施形態に係る配線基板の製造工程を例示する図（その２）である。 比較例に係る配線基板を例示する断面図である。 第１実施形態の変形例１に係る配線基板を例示する図である。 パッドとピンとの接続について説明する図である。 応用例１に係る多層配線基板を例示する断面図である。 応用例１に係る多層配線基板を例示する底面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
［配線基板の構造］
図１は、第１実施形態に係る配線基板を例示する図であり、図１（ａ）は部分平面図、図１（ｂ）は図１（ａ）のＡ－Ａ線に沿う部分断面図である。
図１を参照するに、配線基板１は、絶縁層１０と、配線層２０と、ソルダーレジスト層３０とを有している。
なお、本実施形態では、便宜上、配線基板１のソルダーレジスト層３０側を上側又は一方の側、絶縁層１０側を下側又は他方の側とする。また、各部位のソルダーレジスト層３０側の面を上面又は一方の面、絶縁層１０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物を絶縁層１０の上面１０ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１０の上面１０ａの法線方向から視た形状を指すものとする。
絶縁層１０は、例えば、多層配線の層間絶縁層として、ビルドアップ工法を用いて形成することができる絶縁層である。したがって、絶縁層１０の下層として他の配線層や他の絶縁層が積層されていてもよい。この場合、絶縁層１０や他の絶縁層に適宜ビアホールを設け、ビアホールを介して配線層同士を接続することができる。
絶縁層１０の材料としては、例えば、非感光性（熱硬化性樹脂）のエポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。また、絶縁層１０は、シリカ（ＳｉＯ２）等のフィラーを含有してもかまわない。絶縁層１０の厚さは、例えば、１０～５０μｍ程度とすることができる。絶縁層１０の熱膨張係数は、例えば、１５ｐｐｍ／℃～２０ｐｐｍ／℃程度である。
配線層２０は、絶縁層１０に接して形成されている。配線層２０は、少なくともパッド２１と、補強配線２２とを有している。配線層２０は、パッド２１や補強配線２２とは別に配線パターン等を有してもよい。
パッド２１は、絶縁層１０の上面１０ａに形成されており、配線基板１を半導体チップや他の配線基板等と電気的に接続する際に使用される。パッド２１の下面は絶縁層１０の上面１０ａに接しており、パッド２１の上面及び側面は絶縁層１０から露出している。すなわち、パッド２１は、絶縁層１０の上面１０ａから上側に突出している。
パッド２１の平面形状は、例えば、円形である。ただし、パッド２１の平面形状は円形には限定されず、楕円形や矩形等であってもよい。なお、ここでいう矩形には、厳密な矩形の他に、矩形の四隅を丸めた形状等も含むものとする。パッド２１の厚さは、例えば、８～２５μｍ程度とすることができる。パッド２１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
補強配線２２は、平面視において、パッド２１と離隔してパッド２１の周囲を囲む環状の配線である。本実施形態では、平面視において、パッド２１は円形であり、補強配線２２はリング状である。すなわち、補強配線２２の内縁及び外縁は径の異なる円形である。平面視において、パッド２１の外縁と補強配線２２の内縁との間隔はおおよそ一定であり、例えば、１０μｍ～５０μｍ程度である。なお、補強配線２２はパッド２１の形状に合わせて形成されるため、例えば、パッド２１の平面形状が矩形であれば、補強配線の内縁及び外縁も矩形となる。
補強配線２２は、絶縁層１０の上面１０ａ側に開口する環状の溝１０ｘの内部に形成されている。補強配線２２の上面は、例えば、絶縁層１０の上面１０ａと面一である。ただし、補強配線２２の上面は、例えば、絶縁層１０の上面１０ａから突出してもよいし、絶縁層１０の上面１０ａより窪んでもよい。
補強配線２２の厚さは、例えば、パッド２１の厚さと同一である。したがって、絶縁層１０の上面１０ａを基準として、補強配線２２の高さは、パッド２１の高さよりも低い。つまり、補強配線２２の上面は、パッド２１の上面よりも低い位置にある。なお、ここでいう同一は、製造ばらつき程度の誤差を許容する趣旨である。
補強配線２２の幅Ｗ１は、例えば、１５μｍ～６０μｍ程度とすることができる。補強配線２２の厚さは、例えば、８～２５μｍ程度とすることができる。補強配線２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。なお、補強配線２２は、電気的な接続のないダミー配線であってもよい。
ソルダーレジスト層３０は、絶縁層１０の上面１０ａに設けられた絶縁層である。ソルダーレジスト層３０は開口部３０ｘを有し、開口部３０ｘ内にはパッド２１が完全に露出している。パッド２１は、ソルダーレジスト層３０と接することなく開口部３０ｘ内に配置されている。すなわち、配線基板１では、パッドを形成する構造としてＮＳＭＤ構造を採用している。ただし、配線基板１において、ＮＳＭＤ構造とＳＭＤ構造とが混在してもよい。
ソルダーレジスト層３０において、開口部３０ｘの内側面の下端（絶縁層１０側の端部）は、補強配線２２の上面と接している。すなわち、環状の補強配線２２の外周側はソルダーレジスト層３０に被覆され、内周側はソルダーレジスト層３０の開口部３０ｘ内に露出している。
ソルダーレジスト層３０の材料としては、例えば、感光性のエポキシ系樹脂やアクリル系樹脂等を用いることができる。ソルダーレジスト層３０の厚さは、例えば、５～４０μｍ程度とすることができる。ソルダーレジスト層３０は、露光及び現像により開口部３０ｘが形成されるため、フィラーを含有しないか、フィラーの含有量が少ないことが好ましい。ソルダーレジスト層３０におけるフィラーの含有量は、例えば、絶縁層１０におけるフィラーの含有量よりも少なく、ソルダーレジスト層３０の熱膨張係数は、例えば、絶縁層１０の熱膨張係数よりも大きい。ソルダーレジスト層３０の熱膨張係数は、例えば、２５ｐｐｍ／℃～３０ｐｐｍ／℃程度である。
開口部３０ｘ内に露出するパッド２１や補強配線２２の上面に、表面処理層を設けてもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等の金属層が挙げられる。また、開口部３０ｘ内に露出するパッド２１や補強配線２２の上面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により、表面処理層として、アゾール化合物やイミダゾール化合物等からなる有機被膜が形成される。
［配線基板の製造方法］
次に、第１実施形態に係る配線基板の製造方法について説明する。図２及び図３は、第１実施形態に係る配線基板の製造工程を例示する図である。なお、本実施形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図２（ａ）に示す工程では、絶縁層１０を準備し、絶縁層１０に、上面１０ａ側に開口する環状の溝１０ｘを形成する。溝１０ｘは、例えば、レーザ加工法により形成できる。溝１０ｘは、例えば、平面視において、内縁及び外縁が径の異なる円形となるようにリング状に形成される。溝１０ｘの幅は、例えば、１５μｍ～６０μｍ程度とすることができる。溝１０ｘの深さは、例えば、８～２５μｍ程度とすることができる。溝１０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、溝１０ｘの底面や内側面に付着した絶縁層１０の樹脂残渣を除去することが好ましい。なお、デスミア処理により、樹脂残渣の除去とともに、絶縁層１０の上面１０ａ並びに溝１０ｘの底面及び内側面に粗化処理を施すことができる。
次に、図２（ｂ）～図３（ｂ）に示す工程では、絶縁層１０の上面１０ａと接するように、パッド２１及び補強配線２２を含む配線層２０を形成する。具体的には、まず、図２（ｂ）に示すように、無電解めっき法又はスパッタ法により、銅（Ｃｕ）等からなるシード層２０１を形成する。シード層２０１は、溝１０ｘの底面及び内側面、並びに絶縁層１０の上面１０ａを連続的に被覆するように形成する。
次に、図２（ｃ）に示すように、シード層２０１上に配線層２０に対応する開口部３００ｘを備えたレジスト層３００を形成する。レジスト層３００は、例えば、シード層２０１上に感光性のドライフィルムレジストをラミネートして形成できる。開口部３００ｘは、例えば、ドライフィルムレジストを露光及び現像することで形成できる。
次に、図３（ａ）に示すように、例えば、シード層２０１を給電層に利用した電解めっき法により、レジスト層３００の開口部３００ｘ内に露出するシード層２０１の表面に銅（Ｃｕ）等を析出させ、電解めっき層２０２を形成する。これにより、シード層２０１上に電解めっき層２０２が形成される。
次に、図３（ｂ）に示すように、レジスト層３００を除去した後、電解めっき層２０２をマスクにして、電解めっき層２０２に覆われていない部分のシード層２０１をエッチングにより除去する。これにより、シード層２０１上に電解めっき層２０２が積層された配線層２０が形成される。配線層２０は、絶縁層１０の上面１０ａに形成されたパッド２１と、溝１０ｘの内部に形成された補強配線２２とを含む。補強配線２２は、平面視において、パッド２１と離隔してパッド２１の周囲を囲むように形成さる。なお、図３（ｂ）では、シード層２０１と電解めっき層２０２とを区別せずに一体の配線層２０として図示している（以降の図や図１等も同様である）。
次に、図３（ｃ）に示す工程では、絶縁層１０の上面１０ａに、パッド２１及び補強配線２２を含む配線層２０を被覆するソルダーレジスト層３０を形成し、続いて、ソルダーレジスト層３０に開口部３０ｘを形成する。ソルダーレジスト層３０は、例えば、液状又はペースト状の絶縁性樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、配線層２０を被覆するように絶縁層１０の上面１０ａに塗布することで形成できる。あるいは、フィルム状の絶縁性樹脂を、配線層２０を被覆するように絶縁層１０の上面１０ａにラミネートしてもよい。絶縁性樹脂としては、例えば、感光性のエポキシ系樹脂やアクリル系樹脂等を用いることができる。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層３０に開口部３０ｘを形成する。開口部３０ｘは、内側面の下端（絶縁層１０側の端部）が補強配線２２の上面と環状に接するように形成する。これにより、環状の補強配線２２の外周側はソルダーレジスト層３０に被覆され、内周側はソルダーレジスト層３０の開口部３０ｘ内に露出する。また、開口部３０ｘ内にはパッド２１が完全に露出する。すなわち、パッド２１は、ソルダーレジスト層３０と接することなく開口部３０ｘ内に配置される。必要に応じ、開口部３０ｘ内に露出するパッド２１や補強配線２２の上面に、前述の表面処理層を設けてもよい。以上の工程により、配線基板１が完成する。
ここで、比較例を示しながら、配線基板１の奏する効果について説明する。図４は、比較例に係る配線基板を例示する断面図である。図４（ａ）に示す配線基板１Ｘは、絶縁層１０に溝１０ｘが形成されていない点、補強配線２２を有していない点が、配線基板１（図１等参照）と相違する。
配線基板１Ｘでは、ソルダーレジスト層３０において、開口部３０ｘの内側面の下端（絶縁層１０側の端部）は、絶縁層１０の上面１０ａと接している。前述のように、絶縁層１０とソルダーレジスト層３０の熱膨張係数を比較すると、ソルダーレジスト層３０の熱膨張係数の方が大きい。すなわち、絶縁層１０は、ソルダーレジスト層３０よりも柔軟性が低く割れやすい。
そのため、リフローなどの高温処理を行うと、絶縁層１０とソルダーレジスト層３０との熱膨張係数の差（ミスマッチ）により、両者の界面に応力が生じる。絶縁層１０とソルダーレジスト層３０との密着力が高い場合には、図４（ｂ）に示すように、応力が最も大きくなる界面の始点（矢印Ｃの部分）を起点とするクラック４００が、ソルダーレジスト層３０よりも柔軟性が低く割れやすい絶縁層１０において発生する。
絶縁層１０に発生したクラック４００は、ソルダーレジスト層３０に伝搬し、ソルダーレジスト層３０に図４（ｃ）に示すチッピング４５０が発生する。チッピング４５０が発生すると、隣接するパッド２１間の絶縁信頼性、及び配線基板１Ｘと接続される半導体チップや他の基板との接続信頼性が低下する。
これに対して、配線基板１では、ソルダーレジスト層３０において、開口部３０ｘの内側面の下端（絶縁層１０側の端部）が補強配線２２の上面と環状に接している。すなわち、配線基板１では、開口部３０ｘの部分において、絶縁層１０とソルダーレジスト層３０との界面が存在しないため、図４（ｂ）の矢印Ｃに相当するクラックの起点となる部分がない。配線基板１では、開口部３０ｘの部分において、ソルダーレジスト層３０と接しているのが剛性の高い金属からなる補強配線２２であるため、リフローなどの高温処理を行っても、補強配線２２が割れることはない。そのため、絶縁層１０やソルダーレジスト層３０にクラックやチッピングが発生することを抑制できる。その結果、隣接するパッド２１間の絶縁信頼性、及び配線基板１と接続される半導体チップや他の基板との接続信頼性を確保できる。
比較例に係るパッド構造において、クラックやチッピングの発生は、ソルダーレジスト層３０の熱膨張係数と、絶縁層１０の熱膨張係数との差が１０ｐｐｍ／℃以上である場合に顕著である。そのため、配線基板１のパッド構造は、ソルダーレジスト層３０の熱膨張係数と、絶縁層１０の熱膨張係数との差が１０ｐｐｍ／℃以上である場合に特に有効である。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、補強配線の構造が異なる配線基板の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図５は、第１実施形態の変形例１に係る配線基板を例示する図であり、図５（ａ）は部分平面図、図５（ｂ）は図５（ａ）のＢ－Ｂ線に沿う部分断面図である。
図５を参照するに、配線基板１Ａは、補強配線２２が補強配線２２Ａに置換された点が、配線基板１（図１等参照）と相違する。補強配線２２Ａは、絶縁層１０の上面１０ａに形成されている。つまり、絶縁層１０には溝１０ｘが設けられていなく、補強配線２２Ａは絶縁層１０の上面１０ａから突出している。絶縁層１０の上面１０ａを基準として、補強配線２２Ａの高さは、例えば、パッド２１の高さと同じである。補強配線２２Ａの平面形状、幅、及び材料は、補強配線２２と同じであってよい。
ソルダーレジスト層３０において、開口部３０ｘの内側面の下端（絶縁層１０側の端部）は、補強配線２２Ａの上面と接している。すなわち、環状の補強配線２２Ａの上面の外周側はソルダーレジスト層３０に被覆され、上面の内周側はソルダーレジスト層３０の開口部３０ｘ内に露出している。また、補強配線２２Ａの外側面はソルダーレジスト層３０に被覆され、内側面はソルダーレジスト層３０の開口部３０ｘ内に露出している。
配線基板１Ａは、図２（ａ）の工程で絶縁層１０に溝１０ｘを設けない以外は、配線基板１と同様の製造方法により作製可能である。
このように、絶縁層１０に溝１０ｘを設けずに、絶縁層１０の上面１０ａに補強配線２２Ａを形成してもよい。配線基板１の構造と配線基板１Ａの構造は、必要に応じ、適宜使い分けることができる。
なお、パッド２１と他の基板等との接続には、はんだが用いられることもあるし、図６に示すようなＣＰＵソケットのピン５００が用いられる場合もある。配線基板１Ａを用いた場合、図６（ａ）のようにピン５００がパッド２１のみに接触する場合もあるが、位置がずれて図６（ｂ）のようにパッド２１及び補強配線２２Ａと接触する場合もある。図６（ｂ）の場合には、補強配線２２Ａがパッド２１と同電位になるため、隣接するパッド２１との間隔が実質的に狭くなったことに等しく、パッド２１間の絶縁信頼性を低下させるおそれがある。
図６（ｃ）のように、配線基板１を用いた場合には、ピン５００の位置がずれてもピン５００が補強配線２２に接触しないため、補強配線２２がパッド２１と同電位になることはない。そのため、隣接するパッド２１との間隔が実質的に狭くなることはなく、パッド２１間の絶縁信頼性を確保できる。したがって、パッド２１との接続にピンを用いる場合には、補強配線２２の高さがパッド２１の高さよりも低い配線基板１の構造を選択することが好ましい。
〈応用例１〉
応用例１では、配線基板１のパッド構造を含む多層配線基板の例を示す。なお、応用例１において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図７は、応用例１に係る多層配線基板を例示する断面図である。図８は、応用例１に係る多層配線基板を例示する底面図である。
図７及び図８を参照すると、多層配線基板２は、コア層１００の一方の面１００ａに順次積層された、配線層１１０、絶縁層１１１、配線層１１２、絶縁層１１３、配線層１１４、及びソルダーレジスト層１１５を有している。また、多層配線基板２は、コア層１００の他方の面１００ｂに順次積層された、配線層１２０、絶縁層１２１、配線層１２２、絶縁層１２３、配線層１２４、及びソルダーレジスト層１２５を有している。
コア層１００としては、例えば、ガラスクロスにエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１００として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等を含浸させた基板等を用いてもよい。
配線層１１０は、コア層１００の一方の面１００ａに形成されている。配線層１１０は、コア層１００を貫通する貫通配線１０５を介して、配線層１２０と電気的に接続されている。配線層１１０の材料は、例えば、銅等である。絶縁層１１１は、コア層１００の一方の面１００ａに配線層１１０を覆うように形成されている。絶縁層１１１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層１１１の厚さは、例えば１０～５０μｍ程度とすることができる。絶縁層１１１は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層１１２は、絶縁層１１１の一方の側に形成されている。配線層１１２は、絶縁層１１１を貫通し配線層１１０の上面を露出するビアホール１１１ｘ内に充填されたビア配線、及び絶縁層１１１の上面に形成された配線パターンを含んでいる。配線層１１２の配線パターンは、ビア配線を介して、配線層１１０と電気的に接続されている。ビアホール１１１ｘは、例えば、絶縁層１１３側に開口されている開口部の径が配線層１１０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部である。配線層１１２の材料は、例えば、銅等である。
絶縁層１１３は、絶縁層１１１の上面に配線層１１２を覆うように形成されている。絶縁層１１３の材料や厚さは、例えば、絶縁層１１１と同様である。絶縁層１１３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層１１４は、絶縁層１１３の一方の側に形成されている。配線層１１４は、絶縁層１１３を貫通し配線層１１２の上面を露出するビアホール１１３ｘ内に充填されたビア配線、及び絶縁層１１３の上面に形成された配線パターンを含んでいる。配線層１１４の配線パターンは、ビア配線を介して、配線層１１２と電気的に接続されている。ビアホール１１３ｘは、例えば、ソルダーレジスト層１１５側に開口されている開口部の径が配線層１１２の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部である。配線層１１４の材料は、例えば、銅等である。
ソルダーレジスト層１１５は、多層配線基板２の一方の側の最外層であり、絶縁層１１３の上面に、配線層１１４を覆うように形成された絶縁層である。ソルダーレジスト層１１５は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層１１５の厚さは、例えば５～４０μｍ程度とすることができる。
ソルダーレジスト層１１５は、開口部１１５ｘを有し、開口部１１５ｘの底部には配線層１１４の上面の一部が露出している。開口部１１５ｘの平面形状は、例えば、円形である。必要に応じ、開口部１１５ｘ内に露出する配線層１１４の上面に金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
開口部１１５ｘの底部に露出する配線層１１４の上面には、外部接続端子１１６が形成されている。外部接続端子１１６は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。外部接続端子１１６は、半導体チップと電気的に接続するための端子となる。
配線層１２０は、コア層１００の他方の面１００ｂに形成されている。配線層１２０の材料は、例えば、銅等である。絶縁層１２１は、コア層１００の他方の面１００ｂに配線層１２０を覆うように形成されている。絶縁層１２１の材料や厚さは、例えば、絶縁層１１１と同様である。絶縁層１２１は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層１２２は、絶縁層１２１の他方の側に形成されている。配線層１２２は、絶縁層１２１を貫通し配線層１２０の下面を露出するビアホール１２１ｘ内に充填されたビア配線、及び絶縁層１２１の下面に形成された配線パターンを含んでいる。配線層１２２の配線パターンは、ビア配線を介して、配線層１２０と電気的に接続されている。ビアホール１２１ｘは、例えば、絶縁層１２３側に開口されている開口部の径が配線層１２０の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部である。配線層１２２の材料は、例えば、銅等である。
絶縁層１２３は、絶縁層１２１の下面に配線層１２２を覆うように形成されている。絶縁層１２３の材料や厚さは、例えば、絶縁層１１１と同様である。絶縁層１２３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層１２４は、絶縁層１２３に接して形成されている。配線層１２４は、少なくともパッド１２７と、補強配線１２８とを有している。パッド１２７は絶縁層１２３の下面に形成され、補強配線１２８は絶縁層１２３の下面側に開口する環状の溝１２３ｚの内部に形成されている。パッド１２７と補強配線１２８の構造は、配線基板１のパッド２１と補強配線２２の構造（図１参照）と同一である。配線層１２４は、パッド１２７や補強配線１２８とは別に配線パターン等を有してもよい。
少なくとも一部のパッド１２７は、絶縁層１２３を貫通し配線層１２２の下面を露出するビアホール１２３ｘ内に充填されたビア配線を介して、配線層１２２と電気的に接続されている。ビアホール１２３ｘは、例えば、ソルダーレジスト層１２５側に開口されている開口部の径が配線層１２２の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部である。配線層１２４の材料は、例えば、銅等である。
ソルダーレジスト層１２５は、多層配線基板２の他方の側の最外層であり、絶縁層１２３の下面に設けられた絶縁層である。ソルダーレジスト層１２５は開口部１２５ｘを有し、開口部１２５ｘ内にはパッド１２７が完全に露出している。パッド１２７は、ソルダーレジスト層１２５と接することなく開口部１２５ｘ内に配置されている。ソルダーレジスト層１２５において、開口部１２５ｘの内側面の上端（絶縁層１２３側の端部）は、補強配線１２８の下面と接している。すなわち、環状の補強配線１２８の外周側はソルダーレジスト層１２５に被覆され、内周側はソルダーレジスト層１２５の開口部１２５ｘ内に露出している。
ソルダーレジスト層１２５の材料や厚さは、例えば、ソルダーレジスト層１１５と同様である。開口部１２５ｘ内に露出するパッド１２７は、マザーボード等の実装基板と電気的に接続するためのパッドとして用いることができる。必要に応じ、開口部１２５ｘ内に露出するパッド１２７の下面に前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
このように、多層配線基板２は、配線基板１と同様のパッド構造を有している。すなわち、パッド１２７及び補強配線１２８を含む配線層１２４と、開口部１２５ｘの内側面の上端が補強配線１２８の下面と接するソルダーレジスト層１２５とを有している。これにより、第１実施形態と同様に、絶縁層１２３やソルダーレジスト層１２５にクラックやチッピングが発生することを抑制できる。その結果、隣接するパッド１２７間の絶縁信頼性、及び多層配線基板２と接続されるマザーボード等の実装基板との接続信頼性を確保できる。
なお、多層配線基板２では、配線基板１と同様のパッド構造をマザーボード等の実装基板との接続側に設ける例を示したが、これには限定されない。すなわち、多層配線基板２において、配線基板１と同様のパッド構造を半導体チップ搭載側（外部接続端子１１６側）に設けてもよい。
また、配線基板１と同様のパッド構造は、マザーボード等の実装基板との接続側及び半導体チップ搭載側の何れに設けた場合にも、ＳＭＤタイプのパッド構造と混在してもよい。また、配線基板１と同様のパッド構造に代えて、配線基板１Ａと同様のパッド構造を用いてもよい。
以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。
１、１Ａ 配線基板
２ 多層配線基板
１０、１１１、１１３、１２１、１２３ 絶縁層
１０ａ 上面
１０ｘ、１２３ｚ 溝
２０、１１０、１１２、１１４、１２０、１２２、１２４ 配線層
２１、１２７ パッド
２２、２２Ａ、１２８ 補強配線
３０、１１５、１２５ ソルダーレジスト層
３０ｘ、１１５ｘ、１２５ｘ、３００ｘ 開口部
１００ コア層
１１１ｘ、１１３ｘ、１２１ｘ、１２３ｘ ビアホール
１１６ 外部接続端子
２０１ シード層
２０２ 電解めっき層
３００ レジスト層
５００ ピン

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層の一方の面に形成されたパッドと、
    前記第１絶縁層の一方の面に形成され、前記パッドを露出する開口部を備えた第２絶縁層と、
    前記第１絶縁層と接して形成され、平面視において、前記パッドと離隔して前記パッドの周囲を囲む補強配線と、を有し、
    前記パッドは、前記第２絶縁層と接することなく前記開口部内に配置され、
    前記第２絶縁層の前記開口部の内側面の前記第１絶縁層側の端部は、前記補強配線と接している、配線基板。
  2. 前記補強配線は、前記第１絶縁層の一方の面側に開口する溝の内部に形成されている、請求項１に記載の配線基板。
  3. 前記第１絶縁層の一方の面を基準として、前記補強配線の高さは、前記パッドの高さよりも低い、請求項１又は２に記載の配線基板。
  4. 前記補強配線は、前記第１絶縁層の一方の面から突出している、請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記補強配線は、電気的な接続のないダミー配線である、請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記補強配線の厚さは、前記パッドの厚さと同一である、請求項１乃至５の何れか一項に記載の配線基板。
  7. 前記第２絶縁層の熱膨張係数は、前記第１絶縁層の熱膨張係数よりも大きい、請求項１乃至６の何れか一項に記載の配線基板。
  8. 前記第２絶縁層の熱膨張係数と、前記第１絶縁層の熱膨張係数との差が１０ｐｐｍ／℃以上である、請求項７に記載の配線基板。
  9. 第１絶縁層の一方の面と接するように、パッド及び補強配線を形成する工程と、
    前記第１絶縁層の一方の面に、前記パッド及び前記補強配線を被覆する第２絶縁層を形成し、前記第２絶縁層に開口部を形成する工程と、を有し、
    前記パッド及び補強配線を形成する工程では、前記補強配線は、平面視において、前記パッドと離隔して前記パッドの周囲を囲むように形成され、
    前記開口部を形成する工程では、前記パッドは前記第２絶縁層と接することなく前記開口部内に配置され、前記開口部の内側面の前記第１絶縁層側の端部が前記補強配線と接する、配線基板の製造方法。
  10. 前記第１絶縁層に、前記第１絶縁層の一方の面側に開口する溝を形成する工程を有し、
    前記パッド及び補強配線を形成する工程では、前記補強配線は、前記溝の内部に形成される、請求項９に記載の配線基板の製造方法。
JP2020157679A 2020-09-18 2020-09-18 配線基板及びその製造方法 Active JP7519248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020157679A JP7519248B2 (ja) 2020-09-18 2020-09-18 配線基板及びその製造方法
US17/447,608 US11688669B2 (en) 2020-09-18 2021-09-14 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157679A JP7519248B2 (ja) 2020-09-18 2020-09-18 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2022051283A true JP2022051283A (ja) 2022-03-31
JP2022051283A5 JP2022051283A5 (ja) 2023-03-31
JP7519248B2 JP7519248B2 (ja) 2024-07-19

Family

ID=80740783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157679A Active JP7519248B2 (ja) 2020-09-18 2020-09-18 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US11688669B2 (ja)
JP (1) JP7519248B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023137137A (ja) * 2022-03-17 2023-09-29 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243813A (ja) 2002-02-14 2003-08-29 Alps Electric Co Ltd 端子構造
US20060076639A1 (en) * 2004-10-13 2006-04-13 Lypen William J Schottky diodes and methods of making the same
US7245025B2 (en) * 2005-11-30 2007-07-17 International Business Machines Corporation Low cost bonding pad and method of fabricating same
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
JP2007317842A (ja) 2006-05-25 2007-12-06 Elpida Memory Inc プリント配線基板及びこれを用いた半導体パッケージ
JP2009016818A (ja) 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
KR101360815B1 (ko) * 2007-10-31 2014-02-11 에이저 시스템즈 엘엘시 반도체 디바이스를 위한 본드 패드 지지 구조체
JP5501562B2 (ja) 2007-12-13 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7993950B2 (en) * 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
JP5185885B2 (ja) 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
JP2012039197A (ja) 2010-08-04 2012-02-23 Canon Inc 電気機械変換装置及びその作製方法
JP2012156257A (ja) 2011-01-25 2012-08-16 Fujitsu Ltd 回路基板及び電子装置
JP2013074054A (ja) 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
US20140054742A1 (en) * 2012-08-27 2014-02-27 Agency For Science, Technology And Research Semiconductor Structure
US9349700B2 (en) * 2013-04-24 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming stress-reduced conductive joint structures
KR20150058778A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
JP2017022190A (ja) 2015-07-08 2017-01-26 パナソニックＩｐマネジメント株式会社 実装構造体
US9871009B2 (en) * 2016-06-15 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN110634852B (zh) * 2018-06-21 2021-06-25 群创光电股份有限公司 半导体装置
US10886260B2 (en) * 2018-09-07 2021-01-05 Innolux Corporation Display device
US10872842B2 (en) * 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11289802B2 (en) * 2019-04-08 2022-03-29 Apple Inc. Millimeter wave impedance matching structures
US11670608B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of metal pad corrosion due to exposure to halogen
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability
US11545450B2 (en) * 2020-07-16 2023-01-03 Nvidia Corporation Interlocked redistribution layer interface for flip-chip integrated circuits

Also Published As

Publication number Publication date
US11688669B2 (en) 2023-06-27
JP7519248B2 (ja) 2024-07-19
US20220093493A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
KR102220757B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US9247644B2 (en) Wiring board and method for manufacturing the same
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US9232641B2 (en) Wiring board and method of manufacturing the same
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2015185773A (ja) 配線基板及びその製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP6533680B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7519248B2 (ja) 配線基板及びその製造方法
KR20090037811A (ko) 배선 기판
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
US11792937B2 (en) Component built-in wiring substrate
JP2020107860A (ja) 配線基板及びその製造方法
JP7443092B2 (ja) 配線回路基板
JP7265877B2 (ja) 配線基板
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP7077005B2 (ja) 配線基板及びその製造方法
JP2020205331A (ja) 配線基板の製造方法及び積層構造
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
JP2023137137A (ja) 配線基板及びその製造方法
US20230109322A1 (en) Wiring board
JP7552979B2 (ja) フレキシブル基板及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7519248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150