JP7265877B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7265877B2
JP7265877B2 JP2019019431A JP2019019431A JP7265877B2 JP 7265877 B2 JP7265877 B2 JP 7265877B2 JP 2019019431 A JP2019019431 A JP 2019019431A JP 2019019431 A JP2019019431 A JP 2019019431A JP 7265877 B2 JP7265877 B2 JP 7265877B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
opening
metal layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019019431A
Other languages
English (en)
Other versions
JP2020126956A (ja
Inventor
修平 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019019431A priority Critical patent/JP7265877B2/ja
Priority to US16/781,123 priority patent/US10716208B1/en
Publication of JP2020126956A publication Critical patent/JP2020126956A/ja
Application granted granted Critical
Publication of JP7265877B2 publication Critical patent/JP7265877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Description

本発明は、配線基板に関するものである。
従来、半導体チップやチップキャパシタなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板の層間絶縁層に形成された開口部内に配置されている。
図３８は、従来の電子部品内蔵型の配線基板４００を示している。配線基板４００は、絶縁層４１０と、絶縁層４１０の上面に形成された金属層４２０と、金属層４２０を被覆するように絶縁層４１０の上面に形成された層間絶縁層４３０と、層間絶縁層４３０を厚さ方向に貫通する開口部４４０とを有している。配線基板４００は、開口部４４０内に配置された電子部品４５０と、開口部４４０内を充填するとともに電子部品４５０を全体的に被覆する絶縁層４６０と、電子部品４５０の電極４５１と電気的に接続され、絶縁層４６０の上面に形成された配線層４７０とを有している。
特開２０１６－０３９２１４号公報
しかしながら、配線基板４００では、開口部４４０の底部に露出された金属層４２０と、開口部４４０を充填する絶縁層４６０との密着性が良好ではない。また、配線基板４００では、開口部４４０を有する層間絶縁層４３０と、開口部４４０を充填する絶縁層４６０との密着性が良好ではない。このため、例えば配線基板４００に反りや熱応力が生じると、開口部４４０の底部の開口縁４８０付近に応力が集中し、金属層４２０と絶縁層４６０との界面で剥離が生じやすい。金属層４２０と絶縁層４６０との界面で剥離が生じると、その剥離が層間絶縁層４３０と絶縁層４６０との界面に伝搬し、その剥離によって配線層４７０が断裂されるおそれがある。配線層４７０が断裂すると、配線基板４００の電気的信頼性が低下するという問題がある。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の上面に形成された第２絶縁層と、前記第２絶縁層の上面に形成された第１金属層と、前記第１金属層を覆うように前記第２絶縁層の上面に形成された第３絶縁層と、前記第２絶縁層と前記第１金属層と前記第３絶縁層とを厚さ方向に貫通する開口部と、前記開口部内に設けられた電子部品と、前記開口部を充填し、前記電子部品を被覆する充填絶縁層と、前記充填絶縁層の上面に形成された配線層と、を有し、前記開口部の内側面には、前記第２絶縁層の側面と前記第１金属層の側面とによって第１段差部が形成されており、前記第１段差部は、平面視において、前記開口部を全周に亘って囲むように閉環状に形成されている。
本発明の一観点によれば、電気的信頼性の低下を抑制できるという効果を奏する。
（ａ）は、第１実施形態の配線基板を示す概略断面図（図２における１－１断面図）、（ｂ）は、第１実施形態の配線基板を示す拡大断面図。 第１実施形態の配線基板を示す概略平面図。 第１実施形態の配線基板を示す概略斜視図。 第１実施形態の半導体装置を示す概略断面図。 （ａ）～（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の半導体装置の製造方法を示す概略断面図。 変更例の配線基板を示す概略断面図。 （ａ），（ｂ）は、変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略斜視図。 変更例の配線基板を示す概略断面図。 （ａ），（ｂ）は、変更例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、変更例の配線基板の製造方法を示す概略断面図。 （ａ）は、第２実施形態の配線基板を示す概略断面図（図２２における２１ａ－２１ａ断面図）、（ｂ）は、第２実施形態の配線基板を示す拡大断面図。 第２実施形態の配線基板を示す概略平面図。 第２実施形態の配線基板を示す概略斜視図。 第２実施形態の半導体装置を示す概略断面図。 （ａ）～（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 第２実施形態の半導体装置の製造方法を示す概略断面図。 変更例の配線基板を示す概略断面図。 （ａ），（ｂ）は、変更例の配線基板を示す概略平面図。 変更例の配線基板を示す概略斜視図。 変更例の配線基板を示す概略断面図。 従来の配線基板を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
（第１実施形態）
以下、図１～図１４に従って第１実施形態を説明する。
図１（ａ）に示すように、配線基板１０は、配線層２０と、絶縁層３０と、導体層４０と、絶縁層５０と、導体層６０と、絶縁層７０と、絶縁層８０と、配線層９０とが順次積層された構造を有している。本例の配線基板１０は、一般的なビルドアップ法を用いて作製される配線基板、つまり支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したものとは異なり、支持基材を含まない、所謂「コアレス基板」の形態を有している。
配線基板１０は、複数の絶縁層５０，７０に形成された開口部１００内に配置された１つ又は複数（ここでは、１つ）の電子部品１１０と、絶縁層３０の下面に積層されたソルダーレジスト層１２０と、絶縁層８０の上面に積層されたソルダーレジスト層１３０とを有している。配線基板１０は、電子部品１１０を内蔵した配線基板である。
ここで、配線層２０，９０及び導体層４０，６０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層３０，５０，７０，８０の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層３０，５０，７０，８０の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層３０，５０，７０，８０の材料としては、熱硬化性を主成分とする非感光性の絶縁性樹脂や感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
配線層２０は、配線基板１０の最外層（ここでは、最下層）の配線層である。配線層２０の下面は、絶縁層３０から露出されている。本例の配線層２０の下面は、絶縁層３０の下面と略面一に形成されている。なお、配線層２０の下面は、絶縁層３０の下面よりも導体層４０側に凹むように形成されていてもよい。配線層２０の厚さは、例えば、１０～３０μｍ程度とすることができる。
絶縁層３０は、配線層２０の上面及び側面を被覆し、配線層２０の下面を露出するように形成されている。絶縁層３０には、所定の箇所に、当該絶縁層３０を厚さ方向に貫通して配線層２０の上面の一部を露出する貫通孔３０Ｘが形成されている。貫通孔３０Ｘは、例えば、図１（ａ）において上側（導体層４０側）から下側（配線層２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔３０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、配線層２０の上面から絶縁層３０の上面までの厚さは、例えば、１０～３５μｍ程度とすることができる。
導体層４０は、絶縁層３０の上面に形成されている。導体層４０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層４０の上面及び側面は、例えば、粗化面である。導体層４０の上面及び側面は、例えば、導体層４０の下面よりも表面粗度の大きい粗化面に形成されている。導体層４０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。ここで、表面粗さＲａ値とは、表面粗さを表す数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
導体層４０は、例えば、配線層４１と、金属層４２とを有している。配線層４１と金属層４２とは、互いに離間して形成されており、互いに電気的に絶縁されている。配線層４１と金属層４２とは同一平面上に形成されている。
配線層４１は、例えば、貫通孔３０Ｘに充填されたビア配線を介して配線層２０と電気的に接続されている。配線層４１は、例えば、貫通孔３０Ｘに充填されたビア配線と一体に形成されている。
金属層４２は、例えば、電子部品１１０が搭載される搭載領域に形成されている。金属層４２は、例えば、電子部品１１０と平面視で重なる位置に形成されている。金属層４２は、例えば、開口部１００と平面視で重なる位置に形成されている。金属層４２の平面形状は、例えば、開口部１００の平面形状よりも大きく形成されている。金属層４２の外周縁は、例えば、平面視において、開口部１００の開口縁を外側から囲むように形成されている。金属層４２は、例えば、平面視矩形状に形成されている。本例の金属層４２は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）した金属層である。金属層４２は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層４２が配線パターン、電源配線やグランド配線である場合には、例えば、金属層４２は、ビア配線等を介して他の配線層や導体層と電気的に接続される。
絶縁層５０は、絶縁層３０の上面に、導体層４０を被覆するように形成されている。なお、導体層４０の上面から絶縁層５０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
絶縁層５０には、所要の箇所に、当該絶縁層５０を厚さ方向に貫通して導体層４０（ここでは、配線層４１）の上面の一部を露出する貫通孔５０Ｘが形成されている。貫通孔５０Ｘは、例えば、図１（ａ）において上側（導体層６０側）から下側（導体層４０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔５０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
導体層６０は、絶縁層５０の上面に形成されている。導体層６０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層６０の上面及び側面は、例えば、粗化面である。導体層６０の上面及び側面は、例えば、導体層６０の下面よりも表面粗度の大きい粗化面に形成されている。導体層６０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。
導体層６０は、例えば、配線層６１と、金属層６２とを有している。配線層６１と金属層６２とは、互いに離間して形成されており、互いに電気的に絶縁されている。配線層６１と金属層６２とは同一平面上に形成されている。
配線層６１は、例えば、貫通孔５０Ｘに充填されたビア配線を介して配線層４１と電気的に接続されている。配線層６１は、例えば、貫通孔５０Ｘに充填されたビア配線と一体に形成されている。
金属層６２は、例えば、電子部品１１０が搭載される搭載領域を囲むように形成されている。本例の金属層６２は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）したダミーパターンである。金属層６２は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層６２が配線パターン、電源配線やグランド配線である場合には、例えば、金属層６２は、ビア配線等を介して他の配線層や導体層と電気的に接続される。
絶縁層７０は、絶縁層５０の上面に、導体層６０を被覆するように形成されている。なお、導体層６０の上面から絶縁層７０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
開口部１００は、例えば、絶縁層５０と金属層６２と絶縁層７０とを厚さ方向に貫通するように形成されている。開口部１００は、例えば、金属層４２の上面の一部を露出するように形成されている。開口部１００は、内蔵される電子部品１１０に対応して形成されている。
本例の開口部１００は、絶縁層５０を厚さ方向に貫通する貫通孔５０Ｙと、金属層６２を厚さ方向に貫通する貫通孔６２Ｙと、絶縁層７０を厚さ方向に貫通する貫通孔７０Ｙとが連通して構成されている。
図２に示すように、本例の貫通孔５０Ｙ，６２Ｙ，７０Ｙの平面形状は、矩形状に形成されている。貫通孔５０Ｙ，６２Ｙ，７０Ｙは、例えば、互いに同軸上に形成されている。すなわち、貫通孔５０Ｙの中心軸と貫通孔６２Ｙの中心軸と貫通孔７０Ｙの中心軸とは、平面位置が互いに一致している。貫通孔５０Ｙ，６２Ｙ，７０Ｙの平面形状は、電子部品１１０の平面形状よりも大きく形成されている。貫通孔５０Ｙ，６２Ｙ，７０Ｙの平面形状は、例えば、金属層４２の平面形状よりも小さく形成されている。
貫通孔６２Ｙは、例えば、貫通孔５０Ｙ，７０Ｙよりも平面形状が大きく形成されている。金属層６２は、例えば、貫通孔５０Ｙ，７０Ｙの開口縁を外側から囲むように形成されている。金属層６２の平面形状は、例えば、環状（枠状）に形成されている。本例の金属層６２の平面形状は、貫通孔５０Ｙ，７０Ｙの開口縁を周方向全周に亘って連続して囲む矩形の閉環状に形成されている。
なお、図２は、図１（ａ）に示した配線基板１０を上方から視た平面図であり、絶縁層８０、配線層９０及びソルダーレジスト層１３０等が透視的に描かれている。
図１（ｂ）及び図３に示すように、開口部１００（貫通孔６２Ｙ）の内側面を構成する金属層６２の側面６２Ａは、開口部１００（貫通孔５０Ｙ）の内側面を構成する絶縁層５０の側面５０Ａから絶縁層５０の内方側に後退した（離間した）位置に設けられている。金属層６２の側面６２Ａは、開口部１００（貫通孔７０Ｙ）の内側面を構成する絶縁層７０の側面７０Ａから絶縁層７０の内方側に後退した位置に設けられている。すなわち、金属層６２の側面６２Ａは、絶縁層５０，７０の側面５０Ａ，７０Ａよりも開口部１００の平面中心から離間する方向に後退した位置に設けられている。金属層６２の側面６２Ａは、例えば、開口部１００の周方向全周に亘って、絶縁層５０，７０の側面５０Ａ，７０Ａから後退するように形成されている。絶縁層５０の側面５０Ａ近傍に位置する絶縁層５０の上面が金属層６２から露出されている。また、絶縁層７０の側面７０Ａ近傍に位置する絶縁層７０の下面が金属層６２から露出されている。これにより、開口部１００の内側面には、絶縁層５０の側面５０Ａと、金属層６２から露出する絶縁層５０の上面と、金属層６２の側面６２Ａと、金属層６２から露出する絶縁層７０の下面と、絶縁層７０の側面７０Ａとによって構成される凹部１０１が形成されている。換言すると、開口部１００の内側面には、凹部１０１によって構成された段差部が形成されている。凹部１０１は、例えば、開口部１００の周方向全周に亘って連続して形成されている。
図２に示すように、絶縁層５０の貫通孔５０Ｙは、例えば、絶縁層７０の貫通孔７０Ｙよりも平面形状が小さく形成されている。すなわち、貫通孔５０Ｙは、貫通孔５０Ｙ，６２Ｙ，７０Ｙの中で最も平面形状が小さい。貫通孔５０Ｙの大きさは、例えば、平面視で０．７ｍｍ×０．４ｍｍ～１５ｍｍ×１５ｍｍ程度とすることができる。
図１（ｂ）に示すように、絶縁層７０の側面７０Ａは、例えば、絶縁層５０の側面５０Ａよりも開口部１００の平面中心から離間する方向に後退した位置に設けられている。例えば、絶縁層７０の側面７０Ａは、開口部１００の周方向全周に亘って、絶縁層５０の側面５０Ａよりも後退するように形成されている。
開口部１００の底部（具体的には、貫通孔５０Ｙの底部）に露出する金属層４２の上面には、絶縁層３０側に凹む凹部４２Ｘが形成されている。凹部４２Ｘの底面及び内側面は、例えば、粗化面である。凹部４２Ｘの底面の表面粗度は、例えば、絶縁層５０に被覆された金属層４２の上面の表面粗度よりも大きく形成されている。換言すると、開口部１００の底部に露出する金属層４２の上面の表面粗度は、絶縁層５０に被覆された金属層４２の上面の表面粗度よりも大きく形成されている。
図１（ａ）に示すように、開口部１００から露出する金属層４２の上面（具体的には、凹部４２Ｘの底面）には、接着層１１２を介して電子部品１１０が搭載（接着）されている。すなわち、電子部品１１０は、開口部１００内に配置されている。接着層１１２は、金属層４２の上面に形成されている。接着層１１２の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。
電子部品１１０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品１１０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品１１０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
電子部品１１０は、例えば、半導体基板からなる。この半導体基板の材料としては、例えば、シリコン等を用いることができる。電子部品１１０は、半導体集積回路（図示略）が形成された回路形成面１１０Ａに複数の電極端子１１１が設けられている。電極端子１１１は、例えば、回路形成面１１０Ａから上方に延びる柱状に形成された金属ポストである。電極端子１１１の材料としては、例えば、銅や銅合金を用いることができる。
電子部品１１０は、回路形成面１１０Ａとは反対側の背面（ここでは、下面）が金属層４２の上面に対向した状態、つまりフェイスアップの状態で金属層４２の上面に接着層１１２により接合されている。電極端子１１１の上面は、例えば、絶縁層７０の上面と同一平面上、又は絶縁層７０の上面よりも下方に形成されている。
絶縁層８０は、開口部１００を充填し、電子部品１１０を全体的に被覆するように形成されている。絶縁層８０は、例えば、接着層１１２の側面全面と、電子部品１１０の側面全面と、電極端子１１１から露出する回路形成面１１０Ａ全面と、電極端子１１１の上面及び側面とを被覆するように形成されている。絶縁層８０は、例えば、開口部１００内において、接着層１１２から露出する金属層４２の表面を被覆するように形成されている。絶縁層８０は、例えば、開口部１００及びその開口部１００の内側面に形成された凹部１０１を充填するように形成されている。
図１（ｂ）に示すように、絶縁層８０は、絶縁層５０の側面５０Ａ全面と、金属層６２から露出する絶縁層５０の上面全面と、金属層６２の側面６２Ａ全面と、金属層６２から露出する絶縁層７０の下面全面と、絶縁層７０の側面７０Ａ全面とを被覆するように形成されている。絶縁層８０は、例えば、凹部１０１によって露出された絶縁層７０の下面に食い込むように形成されている。
図１（ａ）に示すように、絶縁層８０は、例えば、絶縁層７０の上面全面を被覆するように形成されている。絶縁層７０，８０の所要の箇所には、それら絶縁層７０，８０を厚さ方向に貫通して導体層６０（ここでは、配線層６１）の上面の一部を露出する貫通孔８０Ｘが形成されている。また、絶縁層８０には、所要の箇所に、当該絶縁層８０を厚さ方向に貫通して電極端子１１１の上面の一部を露出する貫通孔８０Ｙが形成されている。貫通孔８０Ｘ，８０Ｙは、例えば、図１（ａ）において上側（配線層９０側）から下側（配線層６１側又は電極端子１１１側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔８０Ｘ，８０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
配線層９０は、絶縁層８０の上面に形成されている。配線層９０は、例えば、配線基板１０の最外層（ここでは、最上層）の配線層である。配線層９０は、貫通孔８０Ｘに充填されたビア配線を介して配線層６１と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｙに充填されたビア配線を介して電極端子１１１と電気的に接続される配線層を有している。配線層９０は、貫通孔８０Ｘ又は貫通孔８０Ｙに充填されたビア配線と一体に形成されている。配線層９０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層１２０は、最外層（ここでは、最下層）の絶縁層３０の下面に、最下層の配線層２０を被覆するように形成されている。ソルダーレジスト層１２０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層１２０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層１２０には、最下層の配線層２０の下面の少なくとも一部をパッドＰ１として露出させるための開口部１２０Ｘが形成されている。パッドＰ１には、例えば、当該配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続される。すなわち、本例のパッドＰ１は、外部接続用パッドとして機能する。
なお、必要に応じて、パッドＰ１の下面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、表面処理層の他の例としては、パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、開口部１２０Ｘから露出する配線層２０（又は、配線層２０上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
ソルダーレジスト層１３０は、最外層（ここでは、最上層）の絶縁層８０の上面に、最上層の配線層９０を被覆するように形成されている。ソルダーレジスト層１３０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層１３０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層１３０には、最上層の配線層９０の少なくとも一部をパッドＰ２として露出させるための開口部１３０Ｘが形成されている。パッドＰ２は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を用いることができる。
次に、図４に従って、半導体装置１１の構造について説明する。
半導体装置１１は、配線基板１０と、１つ又は複数（図４では、１つ）の半導体チップ１４０と、アンダーフィル樹脂１５０とを有している。半導体チップ１４０は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ１４０の回路形成面（ここでは、下面）に配設されたバンプ１４１を、配線基板１０のパッドＰ２に接合されている。これにより、半導体チップ１４０は、バンプ１４１を介してパッドＰ２（配線層９０）と電気的に接続されている。
半導体チップ１４０としては、例えば、ＣＰＵチップやＧＰＵチップなどのロジックチップや、ＤＲＡＭチップ、ＳＲＡＭチップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体チップ１４０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
バンプ１４１としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、Ｓｎと銀（Ａｇ）とＣｕの合金等を用いることができる。
アンダーフィル樹脂１５０は、配線基板１０と半導体チップ１４０との隙間を充填するように設けられている。アンダーフィル樹脂１５０の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図５（ａ）に示すように、支持基板１６０を準備する。支持基板１６０の材料としては、例えば、シリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。支持基板１６０としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１６０としては、３５～７０μｍ程度の支持体銅箔に剥離層を介して２～５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。
次に、支持基板１６０の上面に、その支持基板１６０の上面全面を被覆する金属膜１６１を形成する。例えば、支持基板１６０の極薄銅箔の上面に金属膜１６１を形成する。金属膜１６１は、例えば、スパッタ法、蒸着法や電解めっき法を用いて形成することができる。金属膜１６１の材料としては、例えば、支持基板１６０をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、金属膜１６１の材料としては、例えば、後工程で形成される配線層２０（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜１６１の材料としては、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、錫、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウムなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜１６１の材料としてはＮｉを用いる。金属膜１６１の厚さは、例えば、０．１～１．０μｍ程度とすることができる。
続いて、金属膜１６１の上面に、配線層２０を形成する。配線層２０は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、金属膜１６１の上面に、配線層２０の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属膜１６１の上面に、支持基板１６０及び金属膜１６１を給電層とする電解銅めっき法により銅めっき被膜を析出させる。その後、レジストパターンを除去することにより、金属膜１６１上に配線層２０を形成することができる。なお、配線層２０の形成方法としては、セミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
次いで、図５（ｂ）に示す工程では、金属膜１６１の上面に、配線層２０の上面の一部を露出する貫通孔３０Ｘを有する絶縁層３０を形成する。例えば、絶縁層３０として樹脂フィルムを用いる場合には、金属膜１６１の上面に樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層３０を形成する。また、金属膜１６１の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層３０を形成する。
次に、図５（ｃ）に示す工程では、例えばセミアディティブ法により、貫通孔３０Ｘに充填されたビア配線を形成するとともに、絶縁層３０の上面に導体層４０を形成する。導体層４０は、貫通孔３０Ｘに充填されたビア配線を介して配線層２０と電気的に接続される配線層４１と、電子部品１１０（図１（ａ）参照）の搭載領域に形成された金属層４２とを有している。
続いて、図６（ａ）に示す工程では、導体層４０に対して粗化処理を施す。この粗化処理により、導体層４０の上面全面及び側面全面が粗化面に形成される。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
次いで、図６（ｂ）に示す工程では、図５（ｂ）に示した工程と同様に、絶縁層３０の上面に、配線層４１の上面の一部を露出する貫通孔５０Ｘを有する絶縁層５０を形成する。このとき、絶縁層５０は、金属層４２の上面全面及び側面全面を被覆するように形成される。
次に、図７（ａ）に示す工程では、例えばセミアディティブ法により、貫通孔５０Ｘに充填されたビア配線を形成するとともに、絶縁層５０の上面に導体層６０を形成する。導体層６０は、貫通孔５０Ｘに充填されたビア配線を介して配線層４１と電気的に接続される配線層６１と、貫通孔６２Ｙを有する金属層６２とを有している。このとき、貫通孔６２Ｙの平面形状は、金属層４２の平面形状よりも小さく形成されている。
続いて、導体層６０に対して粗化処理を施す。この粗化処理により、導体層６０の上面全面及び側面全面が粗化面に形成される。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
次いで、図７（ｂ）に示す工程では、図５（ｂ）に示した工程と同様に、絶縁層５０の上面に、配線層６１及び金属層６２を被覆する絶縁層７０を形成する。このとき、絶縁層７０は、金属層６２の上面全面及び側面全面を被覆するように形成される。絶縁層７０は、貫通孔６２Ｙを充填するように形成される。
次に、図８（ａ）に示す工程では、電子部品１１０（図１（ａ）参照）の搭載領域に対応する部分の金属層４２が露出されるように、絶縁層７０を厚さ方向に貫通する貫通孔７０Ｙを形成するとともに、絶縁層５０を厚さ方向に貫通する貫通孔５０Ｙを形成する。貫通孔５０Ｙ，７０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
本工程では、貫通孔７０Ｙの平面形状が、金属層６２の貫通孔６２Ｙの平面形状よりも一回り大きく形成される。このため、貫通孔７０Ｙの開口縁近傍の金属層６２の上面の一部が絶縁層７０から露出される。このとき、絶縁層７０から露出された金属層６２がレーザ加工時のマスク及びストッパ層として機能する。このため、金属層６２の貫通孔６２Ｙから露出する絶縁層５０に対して、その絶縁層５０を厚さ方向に貫通する貫通孔５０Ｙが形成される。これにより、貫通孔５０Ｙの平面形状は、貫通孔６２Ｙの平面形状と略同じ大きさに形成される。本工程では、金属層４２がレーザ加工時のストッパ層として機能する。
本工程により、貫通孔５０Ｙと貫通孔６２Ｙと貫通孔７０Ｙとが連通され、絶縁層５０と金属層６２と絶縁層７０とを厚さ方向に貫通する開口部１００が形成される。そして、開口部１００から金属層４２の上面の一部が露出される。
続いて、図８（ｂ）に示す工程では、デスミア処理により、開口部１００の底部（具体的には、貫通孔５０Ｙの底部）に露出する金属層４２の露出面に付着した樹脂スミアを除去する。このデスミア処理により、開口部１００の内側面に露出する絶縁層５０，７０の一部が除去される。このため、開口部１００の内側面を構成する絶縁層５０，７０の側面５０Ａ，７０Ａが開口部１００の平面中心から離間する方向に後退する。これにより、金属層６２の下面の一部が絶縁層５０から露出される。
次いで、図９（ａ）に示す工程では、金属層６２の貫通孔６２Ｙの平面形状が貫通孔５０Ｙ，７０Ｙの平面形状よりも大きくなるように、金属層６２の一部を除去する。この金属層６２の除去は、例えば、絶縁層７０をエッチングマスクとした等方性エッチングにより行うことができる。この等方性エッチングでは、まず、絶縁層７０から露出されている金属層６２がエッチング除去される。続いて、等方性エッチングでは、エッチングが金属層６２の面内方向に進行するサイドエッチ現象によって、絶縁層７０に被覆された金属層６２も除去される。これにより、開口部１００の内側面を構成する金属層６２の側面６２Ａが絶縁層５０，７０の側面５０Ａ，７０Ａよりも開口部１００の平面中心から離間する方向に後退する。この結果、開口部１００の内側面に、金属層６２の側面６２Ａと絶縁層５０，７０の側面５０Ａ，７０Ａとによって構成される凹部１０１が形成される。換言すると、本工程では、開口部１００の内側面に、凹部１０１からなる段差部が形成される。
本工程では、金属層６２がエッチング除去されるのと同時に、金属層４２もエッチング除去される。このエッチング除去により、絶縁層５０から露出された金属層４２の上面に、絶縁層３０側に凹む凹部４２Ｘが形成される。さらに、凹部４２Ｘの底面の表面粗度は、エッチング処理前よりも大きくなる。このため、凹部４２Ｘの底面の表面粗度は、絶縁層５０に被覆された金属層４２の上面の表面粗度よりも大きくなる。
次に、図９（ｂ）に示す工程では、開口部１００から露出する金属層４２の上面に接着層１１２を形成する。接着層１１２は、例えば、接着層１１２となる液状樹脂やペースト状樹脂を金属層４２の上面に塗布することによって形成することができる。なお、接着層１１２としては、例えば、エポキシ系樹脂からなる接着剤が用いられる。また、本工程における接着層１１２は、Ａ－ステージのものが使用される。なお、本工程における接着層１１２として、Ｂ－ステージのものを用いるようにしてもよい。
続いて、図１０（ａ）に示す工程では、マウンタを用いて、開口部１００内において、接着層１１２上に電子部品１１０を搭載する。このとき、電子部品１１０は、フェイスアップの状態で接着層１１２上に固定される。
次いで、図１０（ｂ）に示す工程では、開口部１００及び凹部１０１を充填する絶縁層８０を形成する。絶縁層８０は、接着層１１２と接していない電子部品１１０の表面全面を被覆するように形成される。絶縁層８０は、絶縁層７０の上面全面を被覆するように形成される。このとき、電子部品１１０の電極端子１１１の上面が絶縁層７０の上面と同一平面上、又は絶縁層７０の上面よりも下方に形成されているため、絶縁層８０の上面を平坦に形成することができる。
次に、図１１（ａ）に示す工程では、絶縁層７０，８０の所要箇所にそれら絶縁層７０，８０を厚さ方向に連続して貫通する貫通孔８０Ｘを形成するとともに、絶縁層８０の所要箇所に貫通孔８０Ｙを形成する。これら貫通孔８０Ｘ，８０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
続いて、図１１（ｂ）に示す工程では、例えばセミアディティブ法により、貫通孔８０Ｘ，８０Ｙを充填するビア配線を形成するとともに、それらビア配線を介して配線層６１又は電極端子１１１と電気的に接続される配線層９０を絶縁層８０の上面に積層する。
次いで、図１２（ａ）に示す工程では、絶縁層８０の上面に、開口部１３０Ｘを有するソルダーレジスト層１３０を積層する。ソルダーレジスト層１３０は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。本工程により、開口部１３０Ｘから露出する配線層９０がパッドＰ２となる。なお、必要に応じて、パッドＰ２上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
続いて、支持基板１６０を除去する。例えば、支持基板１６０の支持体銅箔を極薄銅箔から機械的に剥離する。このとき、支持体銅箔と極薄銅箔との間には剥離層が介在されており、支持体銅箔と極薄銅箔との間の接着力は弱いため、支持体銅箔を極薄銅箔から容易に剥離することができる。その後、金属膜１６１上に残った極薄銅箔を、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、金属膜１６１は、支持基板１６０の極薄銅箔をエッチングする際のストッパ層として機能する。
続いて、金属膜１６１をエッチングにより除去する。例えば、金属膜１６１の材料としてＮｉを用いる場合には、過酸化水素・硝酸系の溶液を用いたウェットエッチングにより、配線層２０（Ｃｕ層）に対して選択的にエッチングして金属膜１６１を除去する。このとき、配線層２０及び絶縁層３０が、金属膜１６１をエッチングする際のストッパ層として機能する。本工程により、図１２（ｂ）に示すように、配線層２０の下面と絶縁層３０の下面とが外部に露出される。このとき、金属膜１６１（図１２（ａ）参照）の上面と接していた、配線層２０の下面と絶縁層３０の下面とは、金属膜１６１の上面（ここでは、平坦面）に沿った形状に形成される。このため、配線層２０の下面と絶縁層３０の下面とは略面一に形成される。
次に、図１３に示す工程では、図１２（ａ）に示した工程と同様に、絶縁層３０の下面に、開口部１２０Ｘを有するソルダーレジスト層１２０を積層する。これにより、開口部１２０Ｘから露出する配線層２０がパッドＰ１となる。なお、必要に応じて、パッドＰ１上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、図１に示した配線基板１０を製造することができる。なお、配線基板１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、半導体装置１１の製造方法について説明する。
まず、図１４に示す工程では、回路形成面に形成されたバンプ１４１を有する半導体チップ１４０を準備する。続いて、配線基板１０のパッドＰ２上に、半導体チップ１４０のバンプ１４１をフリップチップ接合する。例えば、バンプ１４１がはんだバンプである場合には、バンプ１４１とパッドＰ２とを位置合わせした後に、リフロー処理を行って、バンプ１４１（はんだバンプ）を溶融させ、バンプ１４１をパッドＰ２に電気的に接続する。
続いて、配線基板１０の上面と半導体チップ１４０の下面との間にアンダーフィル樹脂１５０（図４参照）を形成する。
以上の製造工程により、図４に示した半導体装置１１を製造することができる。
次に、本実施形態の作用効果を説明する。
（１－１）電子部品１１０が収容される開口部１００の内側面に、絶縁層５０の側面５０Ａと金属層６２の側面６２Ａとによって構成される段差部を形成した。この構成では、開口部１００の内側面と開口部１００を充填する絶縁層８０との界面にも段差部が形成される。この段差部によって、絶縁層５０と絶縁層８０との界面に伝搬される絶縁層８０の剥離を停止させることができる。詳述すると、配線基板１０に反りや熱応力が生じた場合には、開口部１００の底部の開口縁付近に応力が集中しやすい。このため、開口部１００の底部の開口縁付近において、金属層４２と絶縁層８０との界面で絶縁層８０の剥離が生じるおそれがある。金属層４２と絶縁層８０との界面で剥離が生じると、その剥離が開口部１００の内側面と絶縁層８０との界面に伝搬する場合がある。このとき、本実施形態の配線基板１０では、開口部１００の内側面に段差部が形成されているため、その段差部において絶縁層８０の剥離を停止させることができる。これにより、絶縁層８０の剥離を開口部１００の深さ方向の中途で停止させることができるため、絶縁層８０の上面に形成した配線層９０が絶縁層８０の剥離に起因して断裂されることを好適に抑制することができる。この結果、配線基板１０の電気的信頼性が低下することを好適に抑制することができる。
（１－２）開口部１００の内側面に、絶縁層５０の側面５０Ａと、金属層６２から露出する絶縁層５０の上面と、金属層６２の側面６２Ａと、金属層６２から露出する絶縁層７０の下面と、絶縁層７０の側面７０Ａとから構成される凹部１０１を形成した。すなわち、金属層６２の側面６２Ａを、絶縁層５０，７０の側面５０Ａ，７０Ａよりも後退させることで凹部１０１を形成し、その凹部１０１によって段差部を構成するようにした。さらに、凹部１０１を充填するように絶縁層８０を形成した。これにより、絶縁層８０の一部（具体的には、凹部１０１を充填する絶縁層８０）が絶縁層７０の下面に食い込むように形成される。このため、アンカー効果により、絶縁層７０と絶縁層８０との密着性を向上させることができる。
（１－３）凹部１０１を、平面視において、開口部１００を全周に亘って囲むように閉環状に形成した。この構成によれば、開口部１００の底部の開口縁のいずれの位置で絶縁層８０の剥離が発生した場合であっても、その剥離を凹部１０１によって停止させることができる。
（第１実施形態の変更例）
なお、上記第１実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記第１実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記第１実施形態では、２層の絶縁層５０，７０と１層の金属層６２とによって開口部１００を構成するようにしたが、開口部１００を構成する絶縁層及び金属層の層数は特に限定されない。
例えば図１５に示した配線基板１０Ａのように、３層の絶縁層５０，７０，１８０と２層の金属層６３，１７３とによって、電子部品１１０が収容される開口部１０２を構成するようにしてもよい。以下に、配線基板１０Ａの構造について説明する。なお、先の図１～図１４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
導体層６０は、例えば、配線層６１と、金属層６３とを有している。配線層６１と金属層６３とは、互いに離間して形成されており、互いに電気的に絶縁されている。金属層６３は、例えば、電子部品１１０が搭載される搭載領域を囲むように形成されている。
絶縁層７０は、絶縁層５０の上面に、導体層６０を被覆するように形成されている。絶縁層７０には、所要の箇所に、当該絶縁層７０を厚さ方向に貫通して導体層６０（ここでは、配線層６１）の上面の一部を露出する貫通孔７０Ｘが形成されている。貫通孔７０Ｘは、例えば、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
導体層１７０は、絶縁層７０の上面に形成されている。導体層１７０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層１７０の上面及び側面は、例えば、粗化面である。導体層１７０の上面及び側面は、例えば、導体層１７０の下面よりも表面粗度の大きい粗化面に形成されている。導体層１７０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。
導体層１７０は、例えば、配線層１７１と、金属層１７３とを有している。配線層１７１と金属層１７３とは、互いに離間して形成されており、互いに電気的に絶縁されている。
配線層１７１は、例えば、貫通孔７０Ｘに充填されたビア配線を介して配線層６１と電気的に接続されている。配線層１７１は、例えば、貫通孔７０Ｘに充填されたビア配線と一体に形成されている。金属層１７３は、例えば、電子部品１１０が搭載される搭載領域を囲むように形成されている。
本例の金属層６３，１７３は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）したダミーパターンである。金属層６３，１７３は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。
絶縁層１８０は、絶縁層７０の上面に、導体層１７０を被覆するように形成されている。なお、導体層１７０の上面から絶縁層１８０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
開口部１０２は、例えば、絶縁層５０と金属層６３と絶縁層７０と金属層１７３と絶縁層１８０とを厚さ方向に貫通するように形成されている。開口部１０２は、例えば、金属層４２の上面の一部を露出するように形成されている。開口部１０２は、内蔵される電子部品１１０に対応して形成されている。
本例の開口部１０２は、絶縁層５０の貫通孔５０Ｙと、金属層６３を厚さ方向に貫通する貫通孔６３Ｙと、絶縁層７０の貫通孔７０Ｙと、金属層１７３を厚さ方向に貫通する貫通孔１７３Ｙと、絶縁層１８０を厚さ方向に貫通する貫通孔１８０Ｙとが連通して構成されている。
貫通孔５０Ｙ，６３Ｙ，７０Ｙ，１７３Ｙ，１８０Ｙの平面形状は、例えば、矩形状に形成されている。貫通孔５０Ｙ，６３Ｙ，７０Ｙ，１７３Ｙ，１８０Ｙは、例えば、互いに同軸上に形成されている。貫通孔５０Ｙ，６３Ｙ，７０Ｙ，１７３Ｙ，１８０Ｙの平面形状は、例えば、電子部品１１０の平面形状よりも大きく形成され、金属層４２の平面形状よりも小さく形成されている。
貫通孔６３Ｙ，１７３Ｙは、例えば、貫通孔５０Ｙ，７０Ｙ，１８０Ｙよりも平面形状が大きく形成されている。金属層６３，１７３は、例えば、貫通孔５０Ｙ，７０Ｙ，１８０Ｙの開口縁を外側から囲むように形成されている。金属層６３，１７３の平面形状は、例えば、貫通孔５０Ｙ，７０Ｙ，１８０Ｙの開口縁を周方向全周に亘って連続して囲む閉環状に形成されている。
開口部１０２（貫通孔６３Ｙ）の内側面を構成する金属層６３の側面６３Ａは、絶縁層５０，７０の側面５０Ａ，７０Ａよりも開口部１０２の平面中心から離間する方向に後退した位置に設けられている。これにより、開口部１０２の内側面には、絶縁層５０の側面５０Ａと、金属層６３から露出する絶縁層５０の上面と、金属層６３の側面６３Ａと、金属層６３から露出する絶縁層７０の下面と、絶縁層７０の側面７０Ａとによって構成される凹部１０３が形成されている。
開口部１０２（貫通孔１７３Ｙ）の内側面を構成する金属層１７３の側面１７３Ａは、絶縁層７０の側面７０Ａから絶縁層７０の内方側に後退した位置に設けられている。金属層１７３の側面１７３Ａは、開口部１０２（貫通孔１８０Ｙ）の内側面を構成する絶縁層１８０の側面１８０Ａから絶縁層１８０の内方側に後退した位置に設けられている。すなわち、金属層１７３の側面１７３Ａは、絶縁層７０，１８０の側面７０Ａ，１８０Ａよりも開口部１０２の平面中心から離間する方向に後退した位置に設けられている。これにより、開口部１０２の内側面には、絶縁層７０の側面７０Ａと、金属層１７３から露出する絶縁層７０の上面と、金属層１７３の側面１７３Ａと、金属層１７３から露出する絶縁層１８０の下面と、絶縁層１８０の側面１８０Ａとによって構成される凹部１０４が形成されている。このように、開口部１０２の内側面には、凹部１０３によって構成された第１段差部と、凹部１０４によって構成された第２段差部とが形成されている。
開口部１０２から露出する金属層４２の上面には、接着層１１２を介して電子部品１１０が搭載されている。絶縁層８０は、開口部１０２と凹部１０３と凹部１０４とを充填するように形成されている。
以上説明した構成によれば、複数層の金属層６３，１７３及び複数層の絶縁層５０，７０，１８０を厚さ方向に貫通するように開口部１０２を形成した。これにより、金属層６３，１７３及び絶縁層５０，７０，１８０の層数が増加した分だけ、開口部１０２を深く形成することができる。このため、高さのある電子部品１１０を内蔵する場合であっても、その電子部品１１０を収容可能な深さを持つ開口部１０２を容易に形成することができる。
・図１５に示した変更例のように、２層以上の金属層６３，１７３を厚さ方向に貫通して開口部１０２を形成する場合には、各金属層６３，１７３として、図１６及び図１７に示す構造を採用することもできる。この構造について以下に詳述する。なお、図１６（ａ）は、金属層４２、絶縁層５０、金属層６３、絶縁層７０及び電子部品１１０を絶縁層７０の上面側から視た平面図である。また、図１６（ｂ）は、金属層４２、絶縁層５０，７０、金属層１７３、絶縁層１８０及び電子部品１１０を絶縁層１８０の上面側から視た平面図である。
図１６（ａ）に示すように、金属層６３は、平面視矩形状をなす複数の金属層６４を有している。複数の金属層６４は、例えば、貫通孔５０Ｙ，７０Ｙの開口縁を囲むように形成されている。
図１６（ｂ）に示すように、金属層１７３は、平面視矩形状をなす複数の金属層１７４を有している。複数の金属層１７４は、例えば、貫通孔１８０Ｙの開口縁を囲むように形成されている。これら複数の金属層６４と複数の金属層１７４とを平面視で重ね合わせたときの平面形状は、開口部１０２（貫通孔５０Ｙ，７０Ｙ，１８０Ｙ）の開口縁を周方向全周に亘って囲む閉環状（ここでは、矩形の閉環状）に形成されている。すなわち、本例の金属層６３，１７３は、それら２層の金属層６３，１７３を平面視で重ね合わせたときの平面形状が、開口部１０２の開口縁を周方向全周に亘って囲む閉環状になるように形成されている。
図１６及び図１７に示すように、金属層６４と金属層１７４とは、開口部１０２の周方向において互い違いに配置されるように形成されている。例えば、各金属層６４は、金属層１７４と平面視で重ならない位置に形成されている。同様に、各金属層１７４は、金属層６４と平面視で重ならない位置に形成されている。なお、金属層６４と金属層１７４とが平面視で重なる部分があってもよい。
図１７に示すように、開口部１０２の内側面を構成する各金属層６４の側面６３Ａは、絶縁層５０，７０の側面５０Ａ，７０Ａよりも開口部１０２の平面中心から離間する方向に後退した位置に設けられている。これにより、開口部１０２の内側面には、絶縁層５０の側面５０Ａと金属層６４の側面６３Ａと絶縁層７０の側面７０Ａとによって構成される複数の凹部１０３が形成されている。複数の凹部１０３は、開口部１０２の周方向において所定の間隔を空けて形成されている。
開口部１０２の内側面を構成する各金属層１７４の側面１７３Ａは、絶縁層７０，１８０の側面７０Ａ，１８０Ａよりも開口部１０２の平面中心から離間する方向に後退した位置に設けられている。これにより、開口部１０２の内側面には、絶縁層７０の側面７０Ａと金属層１７４の側面１７３Ａと絶縁層１８０の側面１８０Ａとによって構成される複数の凹部１０４が形成されている。複数の凹部１０４は、開口部１０２の周方向において所定の間隔を空けて形成されている。
凹部１０３，１０４は、例えば、それら凹部１０３，１０４を平面視で重ね合わせたときの平面形状が、開口部１０２を周方向全周に亘って囲む閉環状になるように形成されている。凹部１０３と凹部１０４とは、開口部１０２の周方向において互い違いに配置されるように形成されている。例えば、凹部１０３は、凹部１０４と平面視で重ならない位置に形成されている。同様に、凹部１０４は、凹部１０３と平面視で重ならない位置に形成されている。
以上説明した構成では、凹部１０３と凹部１０４とを平面視で重ね合わせたときの平面形状が、開口部１０２を全周に亘って囲む閉環状になるように、凹部１０３，１０４が形成されている。これにより、開口部１０２の底部の開口縁のいずれの位置で絶縁層８０の剥離が発生した場合であっても、その剥離を凹部１０３，１０４のいずれかによって停止させることができる。
また、複数層の金属層６３，１７３によって、複数種類の段差部を開口部１０２の内側面に形成した。これにより、１層の金属層のみによって開口部１０２の内側面に段差部を形成する場合に比べて、各金属層６３，１７３の平面形状の設計自由度を向上させることができる。
・上記実施形態では、開口部１００から露出する金属層４２の上面に電子部品１１０を搭載するようにしたが、これに限定されない。
例えば図１８に示した配線基板１０Ｂのように、開口部１００から露出する絶縁層３０の上面に電子部品１１０を搭載するようにしてもよい。例えば、電子部品１１０は、フェイスアップの状態で開口部１００から露出する絶縁層３０の上面に接着層１１２により接合されている。この場合の金属層４２には、金属層４２を厚さ方向に貫通する貫通孔４２Ｙが形成されている。本例の開口部１００は、金属層４２の貫通孔４２Ｙと、絶縁層５０の貫通孔５０Ｙと、金属層６２の貫通孔６２Ｙと、絶縁層７０の貫通孔７０Ｙとが連通して構成されている。すなわち、本例の開口部１００は、金属層４２と絶縁層５０と金属層６２と絶縁層７０とを厚さ方向に貫通するように形成されている。
貫通孔４２Ｙは、例えば、貫通孔５０Ｙ，７０Ｙよりも平面形状が大きく形成されている。金属層４２は、例えば、貫通孔５０Ｙ，７０Ｙの開口縁を外側から囲むように形成されている。金属層４２の平面形状は、例えば、環状に形成されている。本例の金属層４２の平面形状は、貫通孔５０Ｙ，７０Ｙの開口縁の周方向全周に亘って連続して囲む閉環状に形成されている。
開口部１００（貫通孔４２Ｙ）の内側面を構成する金属層４２の側面４２Ａは、絶縁層５０の側面５０Ａよりも開口部１００の平面中心から離間する方向に後退した位置に設けられている。例えば、金属層４２の側面４２Ａは、開口部１００の周方向全周に亘って、絶縁層５０の側面５０Ａから後退するように形成されている。開口部１００の内側面には、金属層４２の側面４２Ａ、金属層４２から露出する絶縁層５０の下面と、絶縁層５０の側面５０Ａとによって構成される凹部１０５（段差部）が形成されている。
本例の貫通孔６２Ｙは、例えば、貫通孔４２Ｙよりも平面形状が大きく形成されている。すなわち、金属層６２の側面６２Ａは、金属層４２の側面４２Ａよりも開口部１００の平面中心から離間する方向に後退した位置に設けられている。
以上説明した構成では、金属層４２を厚さ方向に貫通するように開口部１００を形成したため、金属層４２の厚さの分だけ開口部１００を深く形成することができる。このため、高さのある電子部品１１０を内蔵する場合であっても、その電子部品１１０を収容可能な深さを持つ開口部１００を容易に形成することができる。
次に、配線基板１０Ｂの製造方法について説明する。
まず、図５～図８（ａ）に示した工程と同様の工程を実施することにより、図１９（ａ）に示した構造体を形成する。すなわち、図１９（ａ）に示した構造体では、絶縁層５０の貫通孔５０Ｙと、金属層６２の貫通孔６２Ｙと、絶縁層７０の貫通孔７０Ｙとが連通され、絶縁層５０と金属層６２と絶縁層７０とを厚さ方向に貫通する開口部１００が形成されている。
続いて、図１９（ｂ）に示した工程では、貫通孔６２Ｙの平面形状が貫通孔５０Ｙ，７０Ｙの平面形状よりも大きくなるように金属層６２の一部を除去するとともに、金属層４２を厚さ方向に貫通する貫通孔４２Ｙを形成する。これら金属層６２の除去及び貫通孔４２Ｙの形成は、例えば、絶縁層７０をエッチングマスクとした等方性エッチングにより行うことができる。この等方性エッチングでは、まず、絶縁層７０から露出されている金属層６２がエッチング除去されるとともに、絶縁層５０，７０から露出されている金属層４２がエッチング除去される。続いて、等方性エッチングでは、エッチングが金属層４２，６２の面内方向に進行するサイドエッチ現象によって、絶縁層５０，７０に被覆された金属層４２，６２も除去される。これにより、金属層４２，６２の側面４２Ａ，６２Ａが絶縁層５０，７０の側面５０Ａ，７０Ａよりも開口部１００の平面中心から離間する方向に後退する。この結果、金属層４２の側面４２Ａと絶縁層５０の側面５０Ａと金属層６２の側面６２Ａと絶縁層７０の側面７０Ａとによって、開口部１００の内側面に凹部１０１，１０５が形成される。換言すると、本工程では、開口部１００の内側面に、凹部１０１，１０５によって構成される２段の段差部が形成される。
次に、図２０（ａ）に示す工程では、図９（ｂ）に示した工程と同様に、開口部１００から露出する絶縁層３０の上面に接着層１１２を形成する。続いて、図１０（ａ）に示した工程と同様に、マウンタを用いて、開口部１００内において、接着層１１２上に電子部品１１０を搭載する。次いで、図１０（ｂ）に示した工程と同様に、開口部１００及び凹部１０１，１０５を充填する絶縁層８０を形成する。
次に、図１１（ａ）～図１２（ａ）に示した工程と同様の工程を実施することにより、図２０（ｂ）に示した構造体を得ることができる。その後、図１２（ｂ）及び図１３に示した工程と同様の工程を実施することにより、本変更例の配線基板１０Ｂを製造することができる。
・上記第１実施形態では、凹部１０１を、開口部１００の周方向全周に亘って形成するようにしたが、これに限定されない。例えば、開口部１００の周方向の一部のみに凹部１０１を形成するようにしてもよい。
（第２実施形態）
以下、図２１～図３３に従って第２実施形態を説明する。
図２１（ａ）に示すように、配線基板２１０は、配線層２２０と、絶縁層２３０と、導体層２４０と、絶縁層２５０と、導体層２６０と、絶縁層２７０と、絶縁層２８０と、配線層２９０とが順次積層された構造を有している。本例の配線基板２１０は、一般的なビルドアップ法を用いて作製される配線基板、つまり支持基板としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したものとは異なり、支持基材を含まない、所謂「コアレス基板」の形態を有している。
配線基板２１０は、複数の絶縁層２５０，２７０に形成された開口部３００内に配置された１つ又は複数（ここでは、１つ）の電子部品３１０と、絶縁層２３０の下面に積層されたソルダーレジスト層３２０と、絶縁層２８０の上面に積層されたソルダーレジスト層３３０とを有している。配線基板２１０は、電子部品３１０を内蔵した配線基板である。
ここで、配線層２２０，２９０及び導体層２４０，２６０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２３０，２５０，２７０，２８０の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層２３０，２５０，２７０，２８０の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層２３０，２５０，２７０，２８０の材料としては、熱硬化性を主成分とする非感光性の絶縁性樹脂や感光性樹脂を主成分とする絶縁性樹脂を用いることができる。
配線層２２０は、配線基板２１０の最外層（ここでは、最下層）の配線層である。配線層２２０の下面は、絶縁層２３０から露出されている。本例の配線層２２０の下面は、絶縁層２３０の下面と略面一に形成されている。なお、配線層２２０の下面は、絶縁層２３０の下面よりも導体層２４０側に凹むように形成されていてもよい。配線層２２０の厚さは、例えば、１０～３０μｍ程度とすることができる。
絶縁層２３０は、配線層２２０の上面及び側面を被覆し、配線層２２０の下面を露出するように形成されている。絶縁層２３０には、所定の箇所に、当該絶縁層２３０を厚さ方向に貫通して配線層２２０の上面の一部を露出する貫通孔２３０Ｘが形成されている。貫通孔２３０Ｘは、例えば、図２１（ａ）において上側（導体層２４０側）から下側（配線層２２０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔２３０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。なお、配線層２２０の上面から絶縁層２３０の上面までの厚さは、例えば、１０～３５μｍ程度とすることができる。
導体層２４０は、絶縁層２３０の上面に形成されている。導体層２４０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層２４０の上面及び側面は、例えば、粗化面である。導体層２４０の上面及び側面は、例えば、導体層２４０の下面よりも表面粗度の大きい粗化面に形成されている。導体層２４０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。ここで、表面粗さＲａ値とは、表面粗さを表す数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
導体層２４０は、例えば、配線層２４１と、金属層２４２とを有している。配線層２４１と金属層２４２とは、互いに離間して形成されており、互いに電気的に絶縁されている。配線層２４１と金属層２４２とは同一平面上に形成されている。
配線層２４１は、例えば、貫通孔２３０Ｘに充填されたビア配線を介して配線層２２０と電気的に接続されている。配線層２４１は、例えば、貫通孔２３０Ｘに充填されたビア配線と一体に形成されている。
金属層２４２は、例えば、電子部品３１０が搭載される搭載領域に形成されている。金属層２４２は、例えば、電子部品３１０と平面視で重なる位置に形成されている。金属層２４２は、例えば、開口部３００と平面視で重なる位置に形成されている。金属層２４２の平面形状は、例えば、開口部３００の平面形状よりも大きく形成されている。金属層２４２の外周縁は、例えば、平面視において、開口部３００の開口縁を外側から囲むように形成されている。金属層２４２は、例えば、平面視矩形状に形成されている。本例の金属層２４２は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）した金属層である。金属層２４２は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層２４２が配線パターン、電源配線やグランド配線である場合には、例えば、金属層２４２は、ビア配線等を介して他の配線層や導体層と電気的に接続される。
絶縁層２５０は、絶縁層２３０の上面に、導体層２４０を被覆するように形成されている。なお、導体層２４０の上面から絶縁層２５０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
絶縁層２５０には、所要の箇所に、当該絶縁層２５０を厚さ方向に貫通して導体層２４０（ここでは、配線層２４１）の上面の一部を露出する貫通孔２５０Ｘが形成されている。貫通孔２５０Ｘは、例えば、図２１（ａ）において上側（導体層２６０側）から下側（導体層２４０側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔２５０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
導体層２６０は、絶縁層２５０の上面に形成されている。導体層２６０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層２６０の上面及び側面は、例えば、粗化面である。導体層２６０の上面及び側面は、例えば、導体層２６０の下面よりも表面粗度の大きい粗化面に形成されている。導体層２６０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。
導体層２６０は、例えば、配線層２６１と、金属層２６２とを有している。配線層２６１と金属層２６２とは、互いに離間して形成されており、互いに電気的に絶縁されている。配線層２６１と金属層２６２とは同一平面上に形成されている。
配線層２６１は、例えば、貫通孔２５０Ｘに充填されたビア配線を介して配線層２４１と電気的に接続されている。配線層２６１は、例えば、貫通孔２５０Ｘに充填されたビア配線と一体に形成されている。
金属層２６２は、例えば、電子部品３１０が搭載される搭載領域を囲むように形成されている。本例の金属層２６２は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）したダミーパターンである。金属層２６２は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。金属層２６２が配線パターン、電源配線やグランド配線である場合には、例えば、金属層２６２は、ビア配線等を介して他の配線層や導体層と電気的に接続される。
絶縁層２７０は、絶縁層２５０の上面に、導体層２６０を被覆するように形成されている。なお、導体層２６０の上面から絶縁層２７０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
開口部３００は、例えば、絶縁層２５０と金属層２６２と絶縁層２７０とを厚さ方向に貫通するように形成されている。開口部３００は、例えば、金属層２４２の上面の一部を露出するように形成されている。開口部３００は、内蔵される電子部品３１０に対応して形成されている。
本例の開口部３００は、絶縁層２５０を厚さ方向に貫通する貫通孔２５０Ｙと、金属層２６２を厚さ方向に貫通する貫通孔２６２Ｙと、絶縁層２７０を厚さ方向に貫通する貫通孔２７０Ｙとが連通して構成されている。
図２２に示すように、本例の貫通孔２５０Ｙ，２６２Ｙ，２７０Ｙの平面形状は、矩形状に形成されている。貫通孔２５０Ｙ，２６２Ｙ，２７０Ｙは、例えば、互いに同軸上に形成されている。すなわち、貫通孔２５０Ｙの中心軸と貫通孔２６２Ｙの中心軸と貫通孔２７０Ｙの中心軸とは、平面位置が互いに一致している。貫通孔２５０Ｙ，２６２Ｙ，２７０Ｙの平面形状は、電子部品３１０の平面形状よりも大きく形成されている。貫通孔２５０Ｙ，２６２Ｙ，２７０Ｙの平面形状は、例えば、金属層２４２の平面形状よりも小さく形成されている。
貫通孔２６２Ｙは、例えば、貫通孔２５０Ｙ，２７０Ｙよりも平面形状が小さく形成されている。すなわち、貫通孔２６２Ｙは、貫通孔２５０Ｙ，２６２Ｙ，２７０Ｙの中で最も平面形状が小さい。貫通孔２６２Ｙの大きさは、例えば、平面視で０．７ｍｍ×０．４ｍｍ～１５ｍｍ×１５ｍｍ程度とすることができる。
金属層２６２は、例えば、貫通孔２５０Ｙ，２７０Ｙの開口縁を内側から囲むように形成されている。金属層２６２の平面形状は、例えば、環状（枠状）に形成されている。本例の金属層２６２の平面形状は、貫通孔２５０Ｙ，２７０Ｙの開口縁を周方向全周に亘って連続して囲む矩形の閉環状に形成されている。
なお、図２２は、図２１（ａ）に示した配線基板２１０を上方から視た平面図であり、絶縁層２８０、配線層２９０及びソルダーレジスト層３３０等が透視的に描かれている。
図２１（ｂ）及び図２３に示すように、金属層２６２は、開口部３００（貫通孔２５０Ｙ）の内側面を構成する絶縁層２５０の側面２５０Ａから開口部３００内に突出する突出部２６３を有している。突出部２６３の側面２６３Ａは、絶縁層２５０の側面２５０Ａよりも開口部３００の平面中心に近づく方向に突出した位置に設けられている。突出部２６３の側面２６３Ａは、開口部３００（貫通孔２７０Ｙ）の内側面を構成する絶縁層２７０の側面２７０Ａよりも開口部３００の平面中心に近づく方向に突出した位置に設けられている。例えば、突出部２６３は、開口部３００の周方向全周に亘って連続して形成されている。突出部２６３の上面及び下面は、絶縁層２５０，２７０から露出されている。これにより、開口部３００の内側面には、絶縁層２５０の側面２５０Ａと、突出部２６３の下面と、突出部２６３の側面２６３Ａと、突出部２６３の上面と、絶縁層２７０の側面２７０Ａとによって構成される凸状の段差部３０１が形成されている。段差部３０１は、例えば、開口部３００の周方向全周に亘って連続して形成されている。
絶縁層２５０，２７０から露出された金属層２６２の表面、つまり突出部２６３の上面、下面及び側面は、例えば、粗化面である。突出部２６３の上面及び側面は、例えば、絶縁層２７０に被覆された金属層２６２の上面の表面粗度よりも大きく形成されている。
図２２に示すように、絶縁層２５０の貫通孔２５０Ｙは、例えば、絶縁層２７０の貫通孔２７０Ｙよりも平面形状が小さく形成されている。
図２１（ｂ）に示すように、絶縁層２７０の側面２７０Ａは、例えば、絶縁層２５０の側面２５０Ａよりも開口部３００の平面中心から離間する方向に後退した位置に設けられている。例えば、絶縁層２７０の側面２７０Ａは、開口部３００の周方向全周に亘って、絶縁層２５０の側面２５０Ａよりも後退するように形成されている。
開口部３００の底部（具体的には、貫通孔２５０Ｙの底部）に露出する金属層２４２の上面には、絶縁層２３０側に凹む凹部２４２Ｘが形成されている。凹部２４２Ｘの底面及び内側面は、例えば、粗化面である。凹部２４２Ｘの底面の表面粗度は、例えば、絶縁層２５０に被覆された金属層２４２の上面の表面粗度よりも大きく形成されている。換言すると、開口部３００の底部に露出する金属層２４２の上面の表面粗度は、絶縁層２５０に被覆された金属層２４２の上面の表面粗度よりも大きく形成されている。
図２１（ａ）に示すように、開口部３００から露出する金属層２４２の上面（つまり、凹部２４２Ｘの底面）には、接着層３１２を介して電子部品３１０が搭載（接着）されている。すなわち、電子部品３１０は、開口部３００内に配置されている。接着層３１２は、金属層２４２の上面に形成されている。接着層３１２の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系等の熱硬化性の接着剤を用いることができる。
電子部品３１０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品３１０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品３１０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
電子部品３１０は、例えば、半導体基板からなる。この半導体基板の材料としては、例えば、シリコン等を用いることができる。電子部品３１０は、半導体集積回路（図示略）が形成された回路形成面３１０Ａに複数の電極端子３１１が設けられている。電極端子３１１は、例えば、回路形成面３１０Ａから上方に延びる柱状に形成された金属ポストである。電極端子３１１の材料としては、例えば、銅や銅合金を用いることができる。
電子部品３１０は、回路形成面３１０Ａとは反対側の背面（ここでは、下面）が金属層２４２の上面に対向した状態、つまりフェイスアップの状態で金属層２４２の上面に接着層３１２により接合されている。電極端子３１１の上面は、例えば、絶縁層２７０の上面と同一平面上、又は絶縁層２７０の上面よりも下方に形成されている。
絶縁層２８０は、開口部３００を充填し、電子部品３１０を全体的に被覆するように形成されている。絶縁層２８０は、例えば、接着層３１２の側面全面と、電子部品３１０の側面全面と、電極端子３１１から露出する回路形成面３１０Ａ全面と、電極端子３１１の上面及び側面とを被覆するように形成されている。絶縁層２８０は、例えば、開口部３００内において、接着層３１２から露出する金属層２４２の表面を被覆するように形成されている。
図２１（ｂ）に示すように、絶縁層２８０は、絶縁層２５０の側面２５０Ａ全面と、金属層２６２の突出部２６３の下面全面と、突出部２６３の側面２６３Ａ全面と、突出部２６３の上面全面と、絶縁層２７０の側面２７０Ａ全面とを被覆するように形成されている。このように、絶縁層２８０は、例えば、突出部２６３の表面（下面、上面及び側面）全面を被覆するように形成されている。換言すると、突出部２６３は、絶縁層２８０に食い込むように形成されている。
図２１（ａ）に示すように、絶縁層２８０は、例えば、絶縁層２７０の上面全面を被覆するように形成されている。絶縁層２７０，２８０の所要の箇所には、それら絶縁層２７０，２８０を厚さ方向に貫通して導体層２６０（ここでは、配線層２６１）の上面の一部を露出する貫通孔２８０Ｘが形成されている。また、絶縁層２８０には、所要の箇所に、当該絶縁層２８０を厚さ方向に貫通して電極端子３１１の上面の一部を露出する貫通孔２８０Ｙが形成されている。貫通孔２８０Ｘ，２８０Ｙは、例えば、図２１（ａ）において上側（配線層２９０側）から下側（配線層２６１側又は電極端子３１１側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。例えば、貫通孔２８０Ｘ，２８０Ｙは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
配線層２９０は、絶縁層２８０の上面に形成されている。配線層２９０は、例えば、配線基板２１０の最外層（ここでは、最上層）の配線層である。配線層２９０は、貫通孔２８０Ｘに充填されたビア配線を介して配線層２６１と電気的に接続される配線層を有している。配線層２９０は、貫通孔２８０Ｙに充填されたビア配線を介して電極端子３１１と電気的に接続される配線層を有している。配線層２９０は、貫通孔２８０Ｘ又は貫通孔２８０Ｙに充填されたビア配線と一体に形成されている。配線層２９０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層３２０は、最外層（ここでは、最下層）の絶縁層２３０の下面に、最下層の配線層２２０を被覆するように形成されている。ソルダーレジスト層３２０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層３２０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層３２０には、最下層の配線層２２０の下面の少なくとも一部をパッドＰ１１として露出させるための開口部３２０Ｘが形成されている。パッドＰ１１には、例えば、当該配線基板２１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続される。すなわち、本例のパッドＰ１１は、外部接続用パッドとして機能する。
なお、必要に応じて、パッドＰ１１の下面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、表面処理層の他の例としては、パッドＰ１１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、開口部３２０Ｘから露出する配線層２２０（又は、配線層２２０上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
ソルダーレジスト層３３０は、最外層（ここでは、最上層）の絶縁層２８０の上面に、最上層の配線層２９０を被覆するように形成されている。ソルダーレジスト層３３０の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダーレジスト層３３０の厚さは、例えば、１０～３０μｍ程度とすることができる。
ソルダーレジスト層３３０には、最上層の配線層２９０の少なくとも一部をパッドＰ１２として露出させるための開口部３３０Ｘが形成されている。パッドＰ１２は、例えば、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ１２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を用いることができる。
次に、図２４に従って、半導体装置２１１の構造について説明する。
半導体装置２１１は、配線基板２１０と、１つ又は複数（図２４では、１つ）の半導体チップ３４０と、アンダーフィル樹脂３５０とを有している。半導体チップ３４０は、配線基板２１０にフリップチップ実装されている。すなわち、半導体チップ３４０の回路形成面（ここでは、下面）に配設されたバンプ３４１を、配線基板２１０のパッドＰ１２に接合されている。これにより、半導体チップ３４０は、バンプ３４１を介してパッドＰ１２（配線層２９０）と電気的に接続されている。
半導体チップ３４０としては、例えば、ＣＰＵチップやＧＰＵチップなどのロジックチップや、ＤＲＡＭチップ、ＳＲＡＭチップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板２１０に複数の半導体チップ３４０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板２１０に搭載するようにしてもよい。
バンプ３４１としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、Ｓｎと銀（Ａｇ）とＣｕの合金等を用いることができる。
アンダーフィル樹脂３５０は、配線基板２１０と半導体チップ３４０との隙間を充填するように設けられている。アンダーフィル樹脂３５０の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板２１０の製造方法について説明する。なお、説明の便宜上、最終的に配線基板２１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図２５（ａ）に示すように、支持基板３６０を準備する。支持基板３６０の材料としては、例えば、シリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。支持基板３６０としては、例えば、金属板や金属箔を用いることができる。本例の支持基板３６０としては、３５～７０μｍ程度の支持体銅箔に剥離層を介して２～５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。
次に、支持基板３６０の上面に、その支持基板３６０の上面全面を被覆する金属膜３６１を形成する。例えば、支持基板３６０の極薄銅箔の上面に金属膜３６１を形成する。金属膜３６１は、例えば、スパッタ法、蒸着法や電解めっき法を用いて形成することができる。金属膜３６１の材料としては、例えば、支持基板３６０をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、金属膜３６１の材料としては、例えば、後工程で形成される配線層２２０（例えば、Ｃｕ層）に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜３６１の材料としては、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、錫、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウムなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜３６１の材料としてはＮｉを用いる。金属膜３６１の厚さは、例えば、０．１～１．０μｍ程度とすることができる。
続いて、金属膜３６１の上面に、配線層２２０を形成する。配線層２２０は、例えば、セミアディティブ法によって形成することができる。具体的には、まず、金属膜３６１の上面に、配線層２２０の形状に対応した開口部を有するレジストパターン（図示略）を形成する。続いて、レジストパターンの開口部から露出する金属膜３６１の上面に、支持基板３６０及び金属膜３６１を給電層とする電解銅めっき法により銅めっき被膜を析出させる。その後、レジストパターンを除去することにより、金属膜３６１上に配線層２２０を形成することができる。なお、配線層２２０の形成方法としては、セミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用することもできる。
次いで、図２５（ｂ）に示す工程では、金属膜３６１の上面に、配線層２２０の上面の一部を露出する貫通孔２３０Ｘを有する絶縁層２３０を形成する。例えば、絶縁層２３０として樹脂フィルムを用いる場合には、金属膜３６１の上面に樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層２３０を形成する。また、金属膜３６１の上面に液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層２３０を形成する。
次に、図２５（ｃ）に示す工程では、例えばセミアディティブ法により、貫通孔２３０Ｘに充填されたビア配線を形成するとともに、絶縁層２３０の上面に導体層２４０を形成する。導体層２４０は、貫通孔２３０Ｘに充填されたビア配線を介して配線層２２０と電気的に接続される配線層２４１と、電子部品３１０（図２１（ａ）参照）の搭載領域に形成された金属層２４２とを有している。
続いて、図２６（ａ）に示す工程では、導体層２４０に対して粗化処理を施す。この粗化処理により、導体層２４０の上面全面及び側面全面が粗化面に形成される。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
次いで、図２６（ｂ）に示す工程では、図２５（ｂ）に示した工程と同様に、絶縁層２３０の上面に、配線層２４１の上面の一部を露出する貫通孔２５０Ｘを有する絶縁層２５０を形成する。このとき、絶縁層２５０は、金属層２４２の上面全面及び側面全面を被覆するように形成される。
次に、図２７（ａ）に示す工程では、例えばセミアディティブ法により、貫通孔２５０Ｘに充填されたビア配線を形成するとともに、絶縁層２５０の上面に導体層２６０を形成する。導体層２６０は、貫通孔２５０Ｘに充填されたビア配線を介して配線層２４１と電気的に接続される配線層２６１と、貫通孔２６２Ｙを有する金属層２６２とを有している。このとき、貫通孔２６２Ｙの平面形状は、金属層２４２の平面形状よりも小さく形成されている。
続いて、導体層２６０に対して粗化処理を施す。この粗化処理により、導体層２６０の上面全面及び側面全面が粗化面に形成される。粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
次いで、図２７（ｂ）に示す工程では、図２５（ｂ）に示した工程と同様に、絶縁層２５０の上面に、配線層２６１及び金属層２６２を被覆する絶縁層２７０を形成する。このとき、絶縁層２７０は、金属層２６２の上面全面及び側面全面を被覆するように形成される。絶縁層２７０は、貫通孔２６２Ｙを充填するように形成される。
次に、図２８（ａ）に示す工程では、電子部品３１０（図２１（ａ）参照）の搭載領域に対応する部分の金属層２４２が露出されるように、絶縁層２７０を厚さ方向に貫通する貫通孔２７０Ｙを形成するとともに、絶縁層２５０を厚さ方向に貫通する貫通孔２５０Ｙを形成する。貫通孔２５０Ｙ，２７０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
本工程では、貫通孔２７０Ｙの平面形状が、金属層２６２の貫通孔２６２Ｙの平面形状よりも一回り大きく形成される。このため、貫通孔２７０Ｙの開口縁近傍の金属層２６２の上面の一部が絶縁層２７０から露出される。このとき、絶縁層２７０から露出された金属層２６２がレーザ加工時のマスク及びストッパ層として機能する。このため、金属層２６２の貫通孔２６２Ｙから露出する絶縁層２５０に対して、その絶縁層２５０を厚さ方向に貫通する貫通孔２５０Ｙが形成される。これにより、貫通孔２５０Ｙの平面形状は、貫通孔２６２Ｙの平面形状と略同じ大きさに形成される。本工程では、金属層２４２がレーザ加工時のストッパ層として機能する。
本工程により、貫通孔２５０Ｙと貫通孔２６２Ｙと貫通孔２７０Ｙとが連通され、絶縁層２５０と金属層２６２と絶縁層２７０とを厚さ方向に貫通する開口部３００が形成される。そして、開口部３００から金属層２４２の上面の一部が露出される。
続いて、図２８（ｂ）に示す工程では、デスミア処理により、開口部３００の底部（具体的には、貫通孔２５０Ｙの底部）に露出する金属層２４２の露出面に付着した樹脂スミアを除去する。このデスミア処理により、開口部３００の内側面に露出する絶縁層２５０，２７０の一部が除去される。このため、開口部１００の内側面を構成する絶縁層２５０，２７０の側面２５０Ａ，２７０Ａが開口部３００の平面中心から離間する方向に後退する。これにより、金属層２６２の一部が絶縁層２５０，２７０から露出される。このとき、金属層２６２に、絶縁層２５０の側面２５０Ａよりも開口部３００の平面中心に近づくように突出する突出部２６３が形成される。
次いで、図２９（ａ）に示す工程では、絶縁層２５０から露出された金属層２４２の上面に対して粗化処理を施す。この粗化処理により、絶縁層２５０から露出された金属層２４２の上面全面が粗化面に形成される。また、粗化処理により、絶縁層２５０から露出された金属層２４２の上面に、絶縁層２３０側に凹む凹部２４２Ｘが形成される。さらに、凹部２４２Ｘの底面の表面粗度は、エッチング処理前よりも大きくなる。このため、凹部２４２Ｘの底面の表面粗度は、絶縁層２５０に被覆された金属層２４２の上面の表面粗度よりも大きくなる。なお、粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト処理等によって行うことができる。
本工程では、金属層２４２の粗面化と同時に、絶縁層２５０，２７０から露出された金属層２６２の突出部２６３の表面（下面、上面及び側面）が粗面化される。これにより、突出部２６３の表面の表面粗度は、エッチング処理前よりも大きくなる。このため、突出部２６３の表面の表面粗度は、絶縁層２５０に被覆された金属層２６２の上面の表面粗度よりも大きくなる。
次に、図２９（ｂ）に示す工程では、開口部３００から露出する金属層２４２の上面に接着層３１２を形成する。接着層３１２は、例えば、接着層３１２となる液状樹脂やペースト状樹脂を金属層２４２の上面に塗布することによって形成することができる。なお、接着層３１２としては、例えば、エポキシ系樹脂からなる接着剤が用いられる。また、本工程における接着層３１２は、Ａ－ステージのものが使用される。なお、本工程における接着層３１２として、Ｂ－ステージのものを用いるようにしてもよい。
続いて、マウンタを用いて、開口部３００内において、接着層３１２上に電子部品３１０を搭載する。このとき、電子部品３１０は、フェイスアップの状態で接着層３１２上に固定される。
次いで、図３０（ａ）に示す工程では、開口部３００を充填する絶縁層２８０を形成する。絶縁層２８０は、接着層３１２と接していない電子部品３１０の表面全面を被覆するように形成される。絶縁層２８０は、粗化処理の施された突出部２６３の表面全面を被覆するように形成される。絶縁層２８０は、絶縁層２７０の上面全面を被覆するように形成される。このとき、電子部品３１０の電極端子３１１の上面が絶縁層２７０の上面と同一平面上、又は絶縁層２７０の上面よりも下方に形成されているため、絶縁層２８０の上面を平坦に形成することができる。
次に、図３０（ｂ）に示す工程では、絶縁層２７０，２８０の所要箇所にそれら絶縁層２７０，２８０を厚さ方向に連続して貫通する貫通孔２８０Ｘを形成するとともに、絶縁層２８０の所要箇所に貫通孔２８０Ｙを形成する。これら貫通孔２８０Ｘ，２８０Ｙは、例えば、ＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。
続いて、図３１（ａ）に示す工程では、例えばセミアディティブ法により、貫通孔２８０Ｘ，２８０Ｙを充填するビア配線を形成するとともに、それらビア配線を介して配線層２６１又は電極端子３１１と電気的に接続される配線層２９０を絶縁層２８０の上面に積層する。
次いで、図３１（ｂ）に示す工程では、絶縁層２８０の上面に、開口部３３０Ｘを有するソルダーレジスト層３３０を積層する。ソルダーレジスト層３３０は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。本工程により、開口部３３０Ｘから露出する配線層２９０がパッドＰ１２となる。なお、必要に応じて、パッドＰ１２上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
続いて、支持基板３６０を除去する。例えば、支持基板３６０の支持体銅箔を極薄銅箔から機械的に剥離する。このとき、支持体銅箔と極薄銅箔との間には剥離層が介在されており、支持体銅箔と極薄銅箔との間の接着力は弱いため、支持体銅箔を極薄銅箔から容易に剥離することができる。その後、金属膜３６１上に残った極薄銅箔を、例えば、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、金属膜３６１は、支持基板３６０の極薄銅箔をエッチングする際のストッパ層として機能する。
続いて、金属膜３６１をエッチングにより除去する。例えば、金属膜３６１の材料としてＮｉを用いる場合には、過酸化水素・硝酸系の溶液を用いたウェットエッチングにより、配線層２２０（Ｃｕ層）に対して選択的にエッチングして金属膜３６１を除去する。このとき、配線層２２０及び絶縁層２３０が、金属膜３６１をエッチングする際のストッパ層として機能する。本工程により、図３２（ａ）に示すように、配線層２２０の下面と絶縁層２３０の下面とが外部に露出される。このとき、金属膜３６１（図３１（ｂ）参照）の上面と接していた、配線層２２０の下面と絶縁層２３０の下面とは、金属膜３６１の上面（ここでは、平坦面）に沿った形状に形成される。このため、配線層２２０の下面と絶縁層２３０の下面とは略面一に形成される。
次に、図３２（ｂ）に示す工程では、図３１（ｂ）に示した工程と同様に、絶縁層２３０の下面に、開口部３２０Ｘを有するソルダーレジスト層３２０を積層する。これにより、開口部３２０Ｘから露出する配線層２２０がパッドＰ１１となる。なお、必要に応じて、パッドＰ１１上に、例えば、Ｎｉ層とＡｕ層をこの順番で積層した金属層（つまり、表面処理層）を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。
以上の製造工程により、図２１に示した配線基板２１０を製造することができる。なお、配線基板２１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、半導体装置２１１の製造方法について説明する。
まず、図３３に示す工程では、回路形成面に形成されたバンプ３４１を有する半導体チップ３４０を準備する。続いて、配線基板２１０のパッドＰ１２上に、半導体チップ３４０のバンプ３４１をフリップチップ接合する。例えば、バンプ３４１がはんだバンプである場合には、バンプ３４１とパッドＰ１２とを位置合わせした後に、リフロー処理を行って、バンプ３４１（はんだバンプ）を溶融させ、バンプ３４１をパッドＰ１２に電気的に接続する。
続いて、配線基板２１０の上面と半導体チップ３４０の下面との間にアンダーフィル樹脂３５０（図２４参照）を形成する。
以上の製造工程により、図２４に示した半導体装置２１１を製造することができる。
次に、本実施形態の作用効果を説明する。
（２－１）電子部品３１０が収容される開口部３００の内側面に、絶縁層２５０の側面２５０Ａと金属層２６２の側面２６３Ａとによって構成される段差部３０１を形成した。この構成では、開口部３００の内側面と開口部３００を充填する絶縁層２８０との界面にも段差部が形成される。これにより、絶縁層２５０と絶縁層２８０との界面に絶縁層２８０の剥離が伝搬される場合であっても、その剥離を段差部３０１で停止させることができる。詳述すると、配線基板２１０に反りや熱応力が生じた場合には、開口部３００の底部の開口縁付近に応力が集中しやすい。このため、開口部３００の底部の開口縁付近において、金属層２４２と絶縁層２８０との界面で絶縁層２８０の剥離が生じるおそれがある。金属層２４２と絶縁層２８０との界面で剥離が生じると、その剥離が開口部３００の内側面と絶縁層２８０との界面に伝搬する場合がある。このとき、開口部３００の内側面に段差部３０１が形成されているため、その段差部３０１において絶縁層２８０の剥離を停止させることができる。これにより、絶縁層２８０の剥離を開口部３００の深さ方向の中途で停止させることができるため、絶縁層２８０の上面に形成した配線層２９０が絶縁層２８０の剥離に起因して断裂されることを好適に抑制することができる。この結果、配線基板２１０の電気的信頼性が低下することを好適に抑制することができる。
（２－２）開口部３００の内側面に、絶縁層２５０の側面２５０Ａと、絶縁層２５０から露出する突出部２６３の下面と、突出部２６３の側面２６３Ａと、絶縁層２７０から露出する突出部２６３の上面と、絶縁層２７０の側面２７０Ａとによって構成される凸状の段差部３０１を形成した。すなわち、金属層２６２の一部を絶縁層２５０，２７０の側面２５０Ａ，２７０Ａよりも開口部３００の内側に突出させることで、開口部３００の内側面に段差部３０１を形成した。さらに、絶縁層２５０，２７０の側面２５０Ａ，２７０Ａよりも開口部３００の内側に突出する金属層２６２（つまり、突出部２６３）の表面全面を被覆するように絶縁層２８０を形成した。これにより、金属層２６２の突出部２６３が絶縁層２８０に食い込むように形成されるため、アンカー効果により、金属層２６２と絶縁層２８０との密着性を向上させることができる。
（２－３）段差部３０１を、平面視において、開口部３００を全周に亘って囲むように閉環状に形成した。この構成によれば、開口部３００の底部の開口縁のいずれの位置で絶縁層２８０の剥離が発生した場合であっても、その剥離を段差部３０１によって停止させることができる。
（第２実施形態の変更例）
なお、上記第２実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記第２実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記第２実施形態では、２層の絶縁層２５０，２７０と１層の金属層２６２とによって開口部３００を構成するようにしたが、開口部３００を構成する絶縁層及び金属層の層数は特に限定されない。
例えば図３４に示した配線基板２１０Ａのように、３層の絶縁層２５０，２７０，３８０と２層の金属層２６４，３７４とによって、電子部品３１０が収容される開口部３０２を構成するようにしてもよい。以下に、配線基板２１０Ａの構造について説明する。なお、先の図２１～図３３に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
導体層２６０は、例えば、配線層２６１と、金属層２６４とを有している。配線層２６１と金属層２６４とは、互いに離間して形成されており、互いに電気的に絶縁されている。金属層２６４は、例えば、電子部品３１０が搭載される搭載領域を囲むように形成されている。
絶縁層２７０は、絶縁層２５０の上面に、導体層２６０を被覆するように形成されている。絶縁層２７０には、所要の箇所に、当該絶縁層２７０を厚さ方向に貫通して導体層２６０（ここでは、配線層２６１）の上面の一部を露出する貫通孔２７０Ｘが形成されている。貫通孔２７０Ｘは、例えば、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる逆円錐台形状に形成されている。
導体層３７０は、絶縁層２７０の上面に形成されている。導体層３７０の厚さは、例えば、１０～３０μｍ程度とすることができる。導体層３７０の上面及び側面は、例えば、粗化面である。導体層３７０の上面及び側面は、例えば、導体層３７０の下面よりも表面粗度の大きい粗化面に形成されている。導体層３７０の表面粗度は、例えば、表面粗さＲａ値で２００ｎｍ以上とすることができる。
導体層３７０は、例えば、配線層３７１と、金属層３７４とを有している。配線層３７１と金属層３７４とは、互いに離間して形成されており、互いに電気的に絶縁されている。
配線層３７１は、例えば、貫通孔２７０Ｘに充填されたビア配線を介して配線層２６１と電気的に接続されている。配線層３７１は、例えば、貫通孔２７０Ｘに充填されたビア配線と一体に形成されている。金属層３７４は、例えば、電子部品３１０が搭載される搭載領域を囲むように形成されている。
本例の金属層２６４，３７４は、例えば、他の配線層や導体層に電気的に接続されず、電気的に孤立（フローティング）したダミーパターンである。金属層２６４，３７４は、例えば、配線を引き回す配線パターンであってもよいし、電源配線やグランド配線であってもよい。
絶縁層３８０は、絶縁層２７０の上面に、導体層３７０を被覆するように形成されている。なお、導体層３７０の上面から絶縁層３８０の上面までの厚さは、例えば、４０～１００μｍ程度とすることができる。
開口部３０２は、例えば、絶縁層２５０と金属層２６４と絶縁層２７０と金属層３７４と絶縁層３８０とを厚さ方向に貫通するように形成されている。開口部３０２は、例えば、金属層２４２の上面の一部を露出するように形成されている。開口部３０２は、内蔵される電子部品３１０に対応して形成されている。
本例の開口部３０２は、絶縁層２５０の貫通孔２５０Ｙと、金属層２６４を厚さ方向に貫通する貫通孔２６４Ｙと、絶縁層２７０の貫通孔２７０Ｙと、金属層３７４を厚さ方向に貫通する貫通孔３７４Ｙと、絶縁層３８０を厚さ方向に貫通する貫通孔３８０Ｙとが連通して構成されている。
貫通孔２５０Ｙ，２６４Ｙ，２７０Ｙ，３７４Ｙ，３８０Ｙの平面形状は、例えば、矩形状に形成されている。貫通孔２５０Ｙ，２６４Ｙ，２７０Ｙ，３７４Ｙ，３８０Ｙは、例えば、互いに同軸上に形成されている。貫通孔２５０Ｙ，２６４Ｙ，２７０Ｙ，３７４Ｙ，３８０Ｙの平面形状は、例えば、電子部品３１０の平面形状よりも大きく形成され、金属層２４２の平面形状よりも小さく形成されている。
貫通孔２６４Ｙ，３７４Ｙは、例えば、貫通孔２５０Ｙ，２７０Ｙ，３８０Ｙよりも平面形状が小さく形成されている。金属層２６４，３７４は、例えば、貫通孔２５０Ｙ，２７０Ｙ，３８０Ｙの開口縁を内側から囲むように形成されている。金属層２６４，３７４の平面形状は、例えば、貫通孔２５０Ｙ，２７０Ｙ，３８０Ｙの開口縁を周方向全周に亘って連続して囲む閉環状に形成されている。
金属層２６４は、絶縁層２５０，２７０の側面２５０Ａ，２７０Ａから開口部３０２内に突出する突出部２６５を有している。突出部２６５の側面２６５Ａは、絶縁層２５０，２７０の側面２５０Ａ，２７０Ａよりも開口部３０２の平面中心に近づく方向に突出した位置に設けられている。これにより、開口部３０２の内側面には、絶縁層２５０の側面２５０Ａと、突出部２６５の下面と、突出部２６５の側面２６５Ａと、突出部２６５の上面と、絶縁層２７０の側面２７０Ａとによって構成される凸状の段差部３０３が形成されている。
金属層３７４は、絶縁層２７０の側面２７０Ａから開口部３０２内に突出する突出部３７５を有している。突出部３７５の側面３７５Ａは、開口部３０２（貫通孔３８０Ｙ）の内側面を構成する絶縁層３８０の側面３８０Ａ及び絶縁層２７０の側面２７０Ａよりも開口部３０２の平面中心に近づく方向に突出した位置に設けられている。これにより、開口部３０２の内側面には、絶縁層２７０の側面２７０Ａと、突出部３７５の下面と、突出部３７５の側面３７５Ａと、突出部３７５の上面と、絶縁層３８０の側面３８０Ａとによって構成される凸状の段差部３０４が形成されている。
絶縁層３８０の側面３８０Ａは、例えば、絶縁層２５０，２７０の側面２５０Ａ，２７０Ａよりも開口部３０２の平面中心から離間する方向に後退した位置に設けられている。
開口部３０２から露出する金属層２４２の上面には、接着層３１２を介して電子部品３１０が搭載されている。絶縁層２８０は、開口部３０２を充填し、段差部３０３，３０４の表面全面を被覆するように形成されている。絶縁層２８０は、金属層２６４の突出部２６５の表面全面及び金属層３７４の突出部３７５の表面全面を被覆するように形成されている。
以上説明した構成によれば、複数層の金属層２６４，３７４及び複数層の絶縁層２５０，２７０，３８０を厚さ方向に貫通するように開口部３０２を形成した。これにより、金属層２６４，３７４及び絶縁層２５０，２７０，２８０の層数が増加した分だけ、開口部３０２を深く形成することができる。このため、高さのある電子部品３１０を内蔵する場合であっても、その電子部品３１０を収容可能な深さを持つ開口部３０２を容易に形成することができる。
・図３４に示した変更例のように、２層以上の金属層２６４，３７４を厚さ方向に貫通して開口部３０２を形成する場合には、各金属層２６４，３７４として、図３５及び図３６に示す構造を採用することもできる。この構造について以下に詳述する。なお、図３５（ａ）は、金属層２４２、絶縁層２５０、金属層２６４、絶縁層２７０及び電子部品３１０を絶縁層２７０の上面側から視た平面図である。また、図３５（ｂ）は、金属層２４２、絶縁層２５０，２７０、金属層３７４、絶縁層３８０及び電子部品３１０を絶縁層３８０の上面側から視た平面図である。
図３５（ａ）に示すように、金属層２６４は、平面視矩形状をなす複数の金属層２６６を有している。複数の金属層２６６は、例えば、貫通孔２５０Ｙの開口縁を囲むように形成されている。
図３５（ｂ）に示すように、金属層３７４は、平面視矩形状をなす複数の金属層３７６を有している。複数の金属層３７６は、例えば、貫通孔３８０Ｙの開口縁を囲むように形成されている。これら複数の金属層２６６と複数の金属層３７６とを平面視で重ね合わせたときの平面形状は、開口部３０２の開口縁を周方向全周に亘って囲む閉環状（ここでは、矩形の閉環状）に形成されている。すなわち、本例の金属層２６４，３７４は、それら２層の金属層２６４，３７４を平面視で重ね合わせたときの平面形状が、開口部３０２の開口縁を周方向全周に亘って囲む閉環状になるように形成されている。
図３５及び図３６に示すように、金属層２６６と金属層３７６とは、開口部３０２の周方向において互い違いに配置されるように形成されている。例えば、各金属層２６６は、金属層３７６と平面視で重ならない位置に形成されている。同様に、各金属層３７６は、金属層２６６と平面視で重ならない位置に形成されている。なお、金属層２６６と金属層３７６とが平面視で重なる部分があってもよい。
図３６に示すように、開口部３０２の内側面を構成する各金属層２６６の側面２６５Ａは、絶縁層２５０，２７０の側面２５０Ａ，２７０Ａよりも開口部３０２の平面中心に近づく方向に突出した位置に設けられている。これにより、開口部３０２の内側面には、絶縁層２５０の側面２５０Ａと金属層２６６の側面２６５Ａと絶縁層２７０の側面２７０Ａとによって構成される複数の段差部３０３が形成されている。複数の段差部３０３は、開口部３０２の周方向において所定の間隔を空けて形成されている。
開口部３０２の内側面を構成する各金属層３７６の側面３７５Ａは、絶縁層２７０，３８０の側面２７０Ａ，３８０Ａよりも開口部３０２の平面中心に近づく方向に突出した位置に設けられている。これにより、開口部３０２の内側面には、絶縁層２７０の側面２７０Ａと金属層３７６の側面３７５Ａと絶縁層３８０の側面３８０Ａとによって構成される複数の段差部３０４が形成されている。複数の段差部３０４は、開口部３０２の周方向において所定の間隔を空けて形成されている。
段差部３０３，３０４は、例えば、それら段差部３０３，３０４を平面視で重ね合わせたときの平面形状が、開口部３０２を周方向全周に亘って囲む閉環状になるように形成されている。段差部３０３と段差部３０４とは、開口部３０２の周方向において互い違いに配置されるように形成されている。例えば、段差部３０３は、段差部３０４と平面視で重ならない位置に形成されている。同様に、段差部３０４は、段差部３０３と平面視で重ならない位置に形成されている。
ここで、絶縁層２７０の側面２７０Ａのうち金属層３７６と平面視で重なる部分の側面２７０Ａは、例えば、絶縁層３８０の側面３８０Ａよりも開口部３０２の平面中心に近づく方向に突出した位置に設けられている。絶縁層２７０の側面２７０Ａのうち金属層３７６と平面視で重なる部分の側面２７０Ａは、例えば、絶縁層２５０の側面２５０Ａと同一平面上に形成されている。一方で、絶縁層２７０の側面２７０Ａのうち金属層３７６と平面視で重ならない部分の側面２７０Ａは、例えば、絶縁層３８０の側面３８０Ａと同一平面上に形成されている。
以上説明した構成では、段差部３０３と段差部３０４とを平面視で重ね合わせたときの平面形状が、開口部３０２を全周に亘って囲む閉環状になるように段差部３０３，３０４が形成されている。これにより、開口部３０２の底部の開口縁のいずれの位置で絶縁層２８０の剥離が発生した場合であっても、その剥離を段差部３０３，３０４のいずれかによって停止させることができる。
また、複数層の金属層２６４，３７４によって、複数種類の段差部を開口部３０２の内側面に形成した。これにより、１層の金属層のみによって開口部３０２の内側面に段差部を形成する場合に比べて、各金属層２６４，３７４の平面形状の設計自由度を向上させることができる。
・上記第２実施形態では、段差部３０１を、開口部３００の周方向全周に亘って形成するようにしたが、これに限定されない。例えば、開口部３００の周方向の一部のみに段差部３０１を形成するようにしてもよい。
（他の実施形態）
上記各実施形態は、以下のように変更して実施することができる。上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・例えば図３７に示すように、電子部品３１０を収容する開口部３０５の内側面に、階段状の段差部３０６を形成するようにしてもよい。図３７に示した配線基板２１０Ｂでは、絶縁層２５０の貫通孔２５０Ｙと金属層２６２の貫通孔２６２Ｙと絶縁層２７０の貫通孔２７０Ｙとが連通して開口部３０５が構成されている。
金属層２６２の貫通孔２６２Ｙの平面形状が、絶縁層２５０の貫通孔２５０Ｙの平面形状よりも大きく形成されている。絶縁層２７０の貫通孔２７０Ｙの平面形状が、金属層２６２の貫通孔２６２Ｙの平面形状よりも大きく形成されている。
金属層２６２の側面２６２Ａは、絶縁層２５０の側面２５０Ａよりも開口部３０５の平面中心から離間する方向に後退した位置に設けられている。このため、絶縁層２５０の側面２５０Ａ近傍に位置する絶縁層２５０の上面が金属層２６２から露出されている。また、絶縁層２７０の側面２７０Ａは、金属層２６２の側面２６２Ａよりも開口部３０５の平面中心から離間する方向に後退した位置に設けられている。このため、金属層２６２の側面２６２Ａ近傍に位置する金属層２６２の上面が絶縁層２７０から露出されている。これにより、開口部３０５の内側面には、絶縁層２５０の側面２５０Ａと、金属層２６２から露出する絶縁層２５０の上面と、金属層２６２の側面２６２Ａと、絶縁層２７０から露出する金属層２６２の上面と、絶縁層２７０の側面２７０Ａとによって構成された階段状の段差部３０６が形成されている。この場合の絶縁層２８０は、階段状の段差部３０６の表面全面を被覆するように形成されている。
・上記各実施形態の配線基板１０，２１０において、開口部１００，３００を構成する貫通孔５０Ｙ，６２Ｙ，７０Ｙ，２５０Ｙ，２６２Ｙ，２７０Ｙを断面視略矩形状に形成するようにした。すなわち、貫通孔５０Ｙ，６２Ｙ，７０Ｙ，２５０Ｙ，２６２Ｙ，２７０Ｙは、上側の開口端の開口幅と下側の開口端の開口幅とが略同じになるように形成されている。これに限らず、例えば、貫通孔５０Ｙ，６２Ｙ，７０Ｙ，２５０Ｙ，２６２Ｙ，２７０Ｙを、上側から下側に向かうに連れて開口幅が小さくなるテーパ状に形成するようにしてもよい。
・上記各実施形態における配線基板１０，２１０の構造は特に限定されない。例えば、絶縁層８０，２８０の上層に形成される配線構造における配線層及び絶縁層の層数や取り回しなどは様々に変形・変更することが可能である。また、絶縁層３０，２３０の下層に形成される配線構造における配線層及び絶縁層の層数や取り回しなどは様々に変形・変更することが可能である。また、絶縁層７０，２７０の上面に配線層を形成するようにしてもよい。
・上記各実施形態における配線層２０，９０，２２０，２９０の上面及び側面を、導体層４０等の同様に、粗化面に形成してもよい。
・上記各実施形態において、導体層４０，６０，２４０，２６０における配線層４１，６１，２４１，２６１を省略してもよい。また、ソルダーレジスト層１２０，１３０，３２０，３３０を省略してもよい。
・上記各実施形態では、配線基板１０，２１０をコアレス基板に具体化したが、これに限定されない。例えば、配線基板１０，２１０を、コア基板を有するコア付きビルドアップ基板に具体化してもよい。
・上記各実施形態の配線基板１０，２１０に内蔵する電子部品１１０の数は特に限定されない。また、配線基板１０，２１０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記各実施形態では、パッドＰ１，Ｐ１１を外部接続用パッドとして利用し、パッドＰ２，Ｐ１２を電子部品搭載用パッドとして利用した。これに限らず、例えば、パッドＰ１，Ｐ１１を電子部品搭載用パッドとして利用し、パッドＰ２，Ｐ１２を外部接続用パッドとして利用してもよい。
・上記各実施形態の半導体装置１１，２１１では、配線基板１０，２１０に１つの半導体チップ１４０，３４０を実装するようにしたが、配線基板１０，２１０に複数の半導体チップ１４０，３４０を実装するようにしてもよい。この場合には、例えば、ロジックチップとメモリチップとを組み合わせて配線基板１０，２１０に搭載するようにしてもよい。
また、半導体チップ１４０，３４０の代わりに、チップコンデンサ、チップインダクタやチップ抵抗等のチップ部品や水晶振動子などの電子部品を配線基板１０，２１０に実装するようにしてもよい。
・また、半導体チップ１４０，３４０、チップ部品及び水晶振動子などの電子部品の実装の形態は様々に変形・変更することが可能である。電子部品の実装の形態としては、例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらを組み合わせた形態が挙げられる。
・上記実施形態では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
第１絶縁層の上面に第２絶縁層を形成する工程と、
前記第２絶縁層の上面に第１貫通孔を有する第１金属層を形成する工程と、
前記第２絶縁層の上面に、前記第１金属層を覆う第３絶縁層を形成する工程と、
前記第２絶縁層を厚さ方向に貫通して前記第１貫通孔と連通し、前記第１貫通孔と平面形状の大きさが異なる第２貫通孔を形成するとともに、前記第３絶縁層を厚さ方向に貫通して前記第１貫通孔と連通し、前記第１貫通孔と平面形状の大きさが異なる第３貫通孔を形成する工程と、
前記第１貫通孔と前記第２貫通孔と前記第３貫通孔とが連通してなる開口部内に電子部品を搭載する工程と、
前記開口部を充填し、前記電子部品を被覆する充填絶縁層を形成する工程と、
前記充填絶縁層の上面に配線層を形成する工程と、を有する配線基板の製造方法。
（付記２）
前記第２貫通孔及び前記第３貫通孔を形成する工程は、
前記第１貫通孔よりも平面形状の大きい前記第２貫通孔を前記第２絶縁層に形成するとともに、前記第１貫通孔よりも平面形状の大きい前記第３貫通孔を前記第３絶縁層に形成する工程と、
前記第１貫通孔の平面形状が前記第２貫通孔の平面形状よりも大きくなるように、前記第１金属層の一部を除去する工程と、を有する付記１に記載の配線基板の製造方法。
（付記３）
前記第２貫通孔及び前記第３貫通孔を形成する工程は、
前記第１貫通孔よりも平面形状の大きい前記第２貫通孔を前記第２絶縁層に形成するとともに、前記第１貫通孔よりも平面形状の大きい前記第３貫通孔を前記第３絶縁層に形成する工程と、
前記第２貫通孔及び前記第３貫通孔から露出する前記第１金属層に粗化処理を施す工程と、を有し、
前記充填絶縁層は、前記粗化処理が施された部分の前記第１金属層の表面全面を被覆するように形成される付記１に記載の配線基板の製造方法。
１０，１０Ａ，１０Ｂ，２１０，２１０Ａ，２１０Ｂ 配線基板
３０，２３０ 絶縁層（第１絶縁層）
４２，２４２ 金属層（第３金属層）
５０，２５０ 絶縁層（第２絶縁層）
５０Ｙ，２５０Ｙ 貫通孔（第２貫通孔）
６２，２６２ 金属層（第１金属層）
６２Ｙ，２６２Ｙ 貫通孔（第１貫通孔）
７０，２７０ 絶縁層（第３絶縁層）
７０Ｙ，２７０Ｙ 貫通孔（第３貫通孔）
８０，２８０ 絶縁層（充填絶縁層）
９０，２９０ 配線層
１００，１０２，３００，３０２，３０５ 開口部
１１０，３１０ 電子部品
１０１ 凹部（段差部）
１０３ 凹部（第１段差部）
１０４ 凹部（第２段差部）
１７３，３７４ 金属層（第２金属層）
１８０，３８０ 絶縁層（第４絶縁層）
３０１，３０６ 段差部
３０３ 段差部（第１段差部）
３０４ 段差部（第２段差部）

Claims (8)

  1. 第１絶縁層と、
    前記第１絶縁層の上面に形成された第２絶縁層と、
    前記第２絶縁層の上面に形成された第１金属層と、
    前記第１金属層を覆うように前記第２絶縁層の上面に形成された第３絶縁層と、
    前記第２絶縁層と前記第１金属層と前記第３絶縁層とを厚さ方向に貫通する開口部と、
    前記開口部内に設けられた電子部品と、
    前記開口部を充填し、前記電子部品を被覆する充填絶縁層と、
    前記充填絶縁層の上面に形成された配線層と、を有し、
    前記開口部の内側面には、前記第２絶縁層の側面と前記第１金属層の側面とによって第１段差部が形成されており、
    前記第１段差部は、平面視において、前記開口部を全周に亘って囲むように閉環状に形成されている配線基板。
  2. 第１絶縁層と、
    前記第１絶縁層の上面に形成された第２絶縁層と、
    前記第２絶縁層の上面に形成された第１金属層と、
    前記第１金属層を覆うように前記第２絶縁層の上面に形成された第３絶縁層と、
    前記第２絶縁層と前記第１金属層と前記第３絶縁層とを厚さ方向に貫通する開口部と、
    前記開口部内に設けられた電子部品と、
    前記開口部を充填し、前記電子部品を被覆する充填絶縁層と、
    前記充填絶縁層の上面に形成された配線層と、を有し、
    前記開口部の内側面には、前記第２絶縁層の側面と前記第１金属層の側面とによって第１段差部が形成されており、
    前記第３絶縁層の上面に形成された第２金属層と、
    前記第２金属層を覆うように前記第３絶縁層の上面に形成された第４絶縁層と、を更に有し、
    前記開口部は、前記第２絶縁層と前記第１金属層と前記第３絶縁層と前記第２金属層と前記第４絶縁層とを厚さ方向に貫通するように形成されており、
    前記充填絶縁層は、前記第４絶縁層の上面を被覆するように形成されており、
    前記開口部の内側面には、前記第１段差部と、前記第３絶縁層の側面と前記第２金属層の側面とによって形成された第２段差部とが形成されており、
    前記第１段差部及び前記第２段差部は、前記第１段差部と前記第２段差部とを平面視で重ね合わせたときの平面形状が、前記開口部を全周に亘って囲む閉環状になるように形成されている配線基板。
  3. 前記開口部の内側面を構成する前記第１金属層の側面は、前記開口部の内側面を構成する前記第２絶縁層の側面よりも前記開口部の平面中心から離間する方向に後退するように形成されており、
    前記第１段差部は、前記第２絶縁層の側面と、前記第１金属層から露出する前記第２絶縁層の上面と、前記第１金属層の側面とによって形成されている請求項１又は２に記載の配線基板。
  4. 前記開口部の内側面を構成する前記第１金属層の側面は、前記開口部の内側面を構成する前記第３絶縁層の側面よりも前記開口部の平面中心から離間する方向に後退するように形成されており、
    前記第１段差部は、前記第２絶縁層の側面と、前記第１金属層から露出する前記第２絶縁層の上面と、前記第１金属層の側面と、前記第１金属層から露出する前記第３絶縁層の下面と、前記第３絶縁層の側面とによって構成された凹部であり、
    前記充填絶縁層は、前記凹部を充填するように形成されている請求項３に記載の配線基板。
  5. 前記開口部の内側面を構成する前記第１金属層の側面は、前記開口部の内側面を構成する前記第２絶縁層の側面よりも前記開口部の平面中心に近づく方向に突出して形成されており、
    前記第１段差部は、前記第２絶縁層の側面と、前記開口部内において前記第２絶縁層から露出する前記第１金属層の下面と、前記第１金属層の側面とによって形成されている請求項１又は２に記載の配線基板。
  6. 前記開口部を構成する前記第１金属層の側面は、前記第３絶縁層の側面よりも前記開口部の平面中心に近づく方向に突出して形成されており、
    前記第１段差部は、前記第２絶縁層の側面と、前記開口部内において前記第２絶縁層から露出する前記第１金属層の下面と、前記第１金属層の側面と、前記開口部内において前記第３絶縁層から露出する前記第１金属層の上面と、前記第３絶縁層の側面とによって形成されており、
    前記充填絶縁層は、前記開口部内において前記第２絶縁層及び前記第３絶縁層から露出する前記第１金属層の表面全面を被覆するように形成されている請求項５に記載の配線基板。
  7. 前記第１絶縁層の上面に形成された第３金属層を更に有し、
    前記開口部は、前記第３金属層の上面の一部を露出するように形成されており、
    前記電子部品は、前記開口部の底部に露出する前記第３金属層の上面に搭載されている請求項１～６のいずれか一項に記載の配線基板。
  8. 前記第１絶縁層の上面に形成された第３金属層を更に有し、
    前記開口部は、前記第３金属層と前記第２絶縁層と前記第１金属層と前記第３絶縁層とを厚さ方向に貫通するように形成されており、
    前記開口部の内側面を構成する前記第３金属層の側面は、前記開口部の内側面を構成する前記第２絶縁層の側面よりも前記開口部の平面中心から離間する方向に後退するように形成されており、
    前記開口部の内側面を構成する前記第１金属層の側面は、前記開口部の内側面を構成する前記第３金属層の側面よりも前記開口部の平面中心から離間する方向に後退するように形成されている請求項１～４のいずれか一項に記載の配線基板。
JP2019019431A 2019-02-06 2019-02-06 配線基板 Active JP7265877B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019019431A JP7265877B2 (ja) 2019-02-06 2019-02-06 配線基板
US16/781,123 US10716208B1 (en) 2019-02-06 2020-02-04 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019019431A JP7265877B2 (ja) 2019-02-06 2019-02-06 配線基板

Publications (2)

Publication Number Publication Date
JP2020126956A JP2020126956A (ja) 2020-08-20
JP7265877B2 true JP7265877B2 (ja) 2023-04-27

Family

ID=71519701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019019431A Active JP7265877B2 (ja) 2019-02-06 2019-02-06 配線基板

Country Status (2)

Country Link
US (1) US10716208B1 (ja)
JP (1) JP7265877B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022164074A (ja) * 2021-04-15 2022-10-27 イビデン株式会社 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116938A (ja) 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd キャビティ付き多層セラミック基板およびその製造方法
JP2009252766A (ja) 2008-04-01 2009-10-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2016207958A (ja) 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116938A (ja) 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd キャビティ付き多層セラミック基板およびその製造方法
JP2009252766A (ja) 2008-04-01 2009-10-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2016207958A (ja) 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20200253044A1 (en) 2020-08-06
US10716208B1 (en) 2020-07-14
JP2020126956A (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
JP6752553B2 (ja) 配線基板
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6169955B2 (ja) 配線基板及びその製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2014239187A (ja) 配線基板及び配線基板の製造方法
JP6566879B2 (ja) 電子部品内蔵基板
JP6341714B2 (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6533680B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7265877B2 (ja) 配線基板
JP6671256B2 (ja) 配線基板及びその製造方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6220799B2 (ja) 配線基板及びその製造方法
JP6290534B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7265877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150