JP2009252766A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2009252766A JP2009252766A JP2008094791A JP2008094791A JP2009252766A JP 2009252766 A JP2009252766 A JP 2009252766A JP 2008094791 A JP2008094791 A JP 2008094791A JP 2008094791 A JP2008094791 A JP 2008094791A JP 2009252766 A JP2009252766 A JP 2009252766A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection pad
- substrate
- forming
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】側方に複数の接続パッド部が階段状に配置されたキャビティを不具合が発生することなく容易に形成できる配線基板の製造方法を提供する。
【解決手段】基板10の上に接続パッドP1,P2,P3が上層側になるにつれて外側にずれた位置に配置され多層配線層を形成する工程と、多層配線層の上に側面が階段状になった開口部40aが設けられたマスク40を形成する工程と、異方性加工手段(ウェットブラスト)によって、マスク40の開口部40aを通して絶縁層34,32,30を一括加工して多層配線層の接続続パッドP1,P2,P3を露出させることにより、側方に複数の接続パッドP1,P2,P3が階段状に配置されたキャビティCを形成する工程とを含む。
【選択図】図5
【解決手段】基板10の上に接続パッドP1,P2,P3が上層側になるにつれて外側にずれた位置に配置され多層配線層を形成する工程と、多層配線層の上に側面が階段状になった開口部40aが設けられたマスク40を形成する工程と、異方性加工手段(ウェットブラスト)によって、マスク40の開口部40aを通して絶縁層34,32,30を一括加工して多層配線層の接続続パッドP1,P2,P3を露出させることにより、側方に複数の接続パッドP1,P2,P3が階段状に配置されたキャビティCを形成する工程とを含む。
【選択図】図5
Description
本発明は配線基板の製造方法に係り、さらに詳しくは、側面に複数の段差を有するキャビティが中央部に設けられた半導体パッケージに適用できる配線基板の製造方法に関する。
従来、側面に複数の段差を有するキャビティが中央部に設けられた半導体パッケージがある。図1に例示するように、そのような半導体パッケージでは、基板100の上に開口部120aが設けられた第1層間絶縁層120が形成されている。第1層間絶縁層120の上にはその開口部120aの近傍に接続パッド部P1が配置された第1配線層200が形成されている。
さらに、第1配線層200の上にはその接続パッド部P1が内側にはみ出すように第1層間絶縁層120の開口部120aより一回り大きな開口部140aが設けられた第2層間絶縁層140が形成されている。
また、第2層間絶縁層140の上にはその開口部140aの近傍に接続パッド部P2が配置された第2配線層220が形成されている。第2配線層220の上にはその接続パッド部P2が内側にはみ出すように第2層間絶縁層140の開口部140aより一回り大きな開口部240aが設けられたソルダレジスト240が形成されている。
このようにして、第1層間絶縁層120の開口部120a、第2層間絶縁層140の開口部140a及びソルダレジスト240の開口部240aによって側面に第1階段面C1及び第2階段面C2を有するキャビティCが構成されている。キャビティCの第1階段面C1及び第2階段面C2の上には接続パッド部P1,P2がそれぞれ配置されている。
そして、半導体パッケージのキャビティCの底部には半導体チップ400がその接続部が上側になった状態で固着されている。半導体チップ400の接続部はワイヤ300によってキャビティC内の第1、第2接続パッド部P1,P2に電気接続されている。さらに、半導体チップ400及びワイヤ300は封止樹脂500によって封止されている。
特に図示されていないが、半導体パッケージの上面側又は下面側には、各接続パッド部P1,P2に繋がる配線層にビアなどを介して接続された外部接続端子が設けられている。
そのような半導体パッケージのキャビティCの形成方法としては、図2に示すように、まず、中央部に開口部120aが設けられたリジットタイプの樹脂基板120xの上に接続パッド部P1を備えた第1配線層200が設けられた第1配線付き基板300を用意する。そして、基板100の上に、プリプレグ150(接着層)を介して第1配線付き基板300を貼り付けて積層する(図2の貼り付け(1))。
続いて、中央部に開口部140aが設けられたリジットタイプの樹脂基板140xの上に接続パッド部P2を備えた第2配線層220が設けられた第2配線付き基板320を用意する。上記したように、第2配線付き基板320の開口部140aのサイズは、第1配線付き基板300の開口部120aより一回り大きく設定されている。
そして、同様に、第1配線付き基板300の上にプリプレグ150(接着層)を介して第1配線層200の接続パッド部P1が露出するように第2配線付き基板320を貼り付けて積層する(図2の貼り付け(2))。その後に、第2配線層220の接続パッド部P2が露出するように、図1のソルダレジスト240が第2配線付き基板320の上に形成される。
これに関連する技術としては、特許文献1には、多層配線基板のチップ搭載部をサンドブラスト法によって加工して第2段目のボンディングパッドを露出させ、そのボンディングパッドを保護層で保護した後に、サンドブラスト法でチップ搭載部を加工して第1段目のボンディングパッドを露出させることが記載されている。
特開2001−7533号公報
前述した従来技術の半導体パッケージの製造方法(図2)では、第1、第2配線付き基板330,320の各開口部120a,140aは金型によって打ち抜き加工されて形成される。このとき、配線付き基板300,320ごとに開口部120a,140aのサイズが違うので、そのサイズごとに別の金型を用意する必要があり、プロセスが煩雑になると共に、コスト上昇を招く問題がある。
また、複数の配線付き基板300,320を基板100の上に貼り付けて積層するので、それらの界面に異物が混入することがあり、歩留り低下を招きやすい。
さらには、複数の配線付き基板300,320を基板100の上に順次貼り付ける際に、側面に複数の階段面が設けられるように配線付き基板300,320の開口部120a,140a同士を位置合わせして配置する必要がある。
このため、特に、配線付き基板300,320の各開口部120a,140aのサイズが小さくなると、高い位置合わせ精度が要求されるので、貼り合わせにおける位置合わせのための特別な技術的工夫(基準穴や位置合わせマークなどの最適化)が必要となる。
本発明は以上の課題を鑑みて創作されたものであり、側方に複数の接続パッド部が階段状に配置されたキャビティを不具合が発生することなく容易に形成できる配線基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板の製造方法に係り、基板の上に、接続パッド部を備えた配線層と絶縁層とがn層(nは2以上の整数)で積層されて構成され、上層側になるにつれて前記接続パッド部が外側にずれた位置に配置された多層配線層を形成する工程と、前記多層配線層の上に、1層目の前記接続パッド部及びその内側領域に対応する部分に開口部が設けられたマスクを形成する工程であって、前記マスクの膜厚は、2層目からn層(nは2以上の整数)目の各接続パッド部に対応する部分よりも各接続パッド部の外側領域に対応する部分が厚く設定されて、前記開口部の側面が階段状になっており、異方性加工手段によって、前記マスクの開口部を通して前記絶縁層を加工して前記1層目の前記接続パッド部を露出させると同時に、前記2層目からn層(nは2以上の整数)目までの前記接続パッド部上の前記マスク及び前記絶縁層を加工して上層側の前記接続パッド部を露出させることにより、側方に前記接続パッド部が階段状に配置されたキャビティを形成する工程とを有することを特徴とする。
本発明の配線基板の製造方法では、まず、接続パッド部を備えた配線層と絶縁層とが積層された2層以上の多層配線層を基板の上に形成する。多層配線層では、上層側になるにつれて接続パッド部が外側にずれて配置される。次いで、1層目の配線層の接続パッド部及びその内側領域に対応する部分に開口部が設けられて、1層目の接続パッド部より外側に対応する部分を被覆するマスクを形成する。マスクの膜厚は、上層側(2層目又は2層目からn層目)の各接続パッド部に対応する部分よりも外側領域で厚く設定されており、開口部の側面が階段状になっている。
続いて、異方性加工手段(ウェットブラストなど)によって、マスクの開口部を通してn層の絶縁層を加工して1層目の配線層の接続パッド部を露出させると同時に、上層側の各接続パッド部上のマスク及び絶縁層を加工してそれらの接続パッド部を露出させる。これにより、側面が階段状となったキャビティが設けられ、その階段面(底部を含む)に複数の接続パッド部が配置される。
本発明では、上層側(2層目以上)の配線層の各接続パッド部に対応する部分に配置されるマスクの膜厚は、異方性加工手段によって各接続パッド部が一括で露出するように、絶縁層とマスクとの加工レート比に基づいて調整される。
本発明の一つの好適な態様では、基板にはチップ実装領域が画定されており、配線層の接続パッド部はチップ実装領域の周りに並んで配置される。この場合、基板のチップ実装領域を取り囲むように階段状のキャビティが設けられ、上層側になるにつれて外側にずれて配置された複数の接続パッド部がキャビティの階段面に露出して配置される。そして、チップ実装領域に半導体チップが実装され、半導体チップの接続部がワイヤによって配線基板の各接続パッド部に電気接続される。
本発明では、一般的な方法(ビルドアップ工法など)によって多層配線層を形成した後に、ウェットブラストなどによって絶縁層を一括加工してキャビティを形成することができる。従って、従来技術と違って、サイズ別の金型を特別に用意したり、特別な位置合わせ技術を適用したりする必要がないので、階段状のキャビティを有する配線基板を生産効率よく低コストで製造することができる。
また、ビルドアップ工法を採用する場合、貼り合わせ技術よりも異物の混入が少ないので、歩留りの向上にも寄与できる。
以上説明したように、本発明では、側方に複数の接続パッド部が階段状に配置されたキャビティを配線基板に不具合が発生することなく容易に形成することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図3〜図7は本発明の第1実施形態の配線基板の製造方法を示す断面図である。
図3〜図7は本発明の第1実施形態の配線基板の製造方法を示す断面図である。
第1実施形態の配線基板の製造方法は、図3(a)に示すように、まず、エポキシ樹脂などからなり、中央部にチップ実装領域Aが画定された基板10を用意する。次いで、基板10の上にチップ実装領域Aが露出するように接続パッド部P1を備えた第1配線層20(下側配線層)をパターン化して形成する。図3(a)の平面イメージに示すように、第1配線層20の接続パッド部P1は、チップ実装領域Aを取り囲むようにその周囲に並んで配置される。あるいは、接続パッド部P1はチップ実装領域Aの周りに部分的に配置されていてもよい。
基板10のチップ実装領域Aは基板内に1つで画定されていてもよいし、基板10として多面取りの大型基板を使用し、その基板に複数のチップ実装領域Aが画定されていてもよい。
続いて、図3(b)に示すように、第1配線層20の上にエポキシ樹脂やポリイミド樹脂などの半硬化の樹脂フィルムを貼着した後に、熱処理して樹脂フィルムを硬化させることにより第1絶縁層30を得る。
次いで、図3(c)に示すように、レーザなどにより第1絶縁層30を加工することにより、第1配線層20の到達する深さの第1ビアホールVH1を形成する。さらに、第1ビアホールVH1の内面及び第1絶縁層30の上に、無電解めっきやスパッタ法により銅などからなるシード層22aを形成する。続いて、図3(d)に示すように、第2配線層が配置される部分に開口部12aが設けられためっきレジスト12をシード層22aの上に形成する。
次いで、図4(a)に示すように、シード層22aをめっき給電経路に利用する電解めっきにより、第1ビアホールVH1内からシード層22aの上に銅などからなる金属めっき層22bを形成する。さらに、図4(a)において、めっきレジスト12を除去した後に、金属めっき層22bをマスクにしてシード層22aをエッチングする。
これにより、図4(b)に示すように、第1ビアホールVH1を介して第1配線層20に接続される第2配線層22(上側配線層)が第1絶縁層30の上に形成される。図4(b)では、第2配線層22は一層で示されているが、上記したシード層22a及び金属めっき層22bにより構成される。このとき、第2配線層22の接続パッド部P2は第1配線層20の接続パッド部P1から外側にずれた位置に並んで配置される。
次いで、図4(c)に示すように、前述した方法と同様な方法により、第2配線層22の上に第2絶縁層32を形成した後に、第2配線層22に到達する深さの第2ビアホールVH2を第2絶縁層32に形成する。さらに、前述した第2配線層22の形成方法と同様な方法により、第2ビアホールVH2を介して第2配線層22に接続される第3配線層24を第2絶縁層32の上に形成する。このとき、第3配線層24の接続パッド部P3は第2配線層22の接続パッド部P2から外側にずれた位置に並んで配置される。
このようにして、積層された第1、第2、第3配線層20,22.24の各接続パッド部P1,P2,P3は、上層側になるにつれて外側にずれた位置(チップ実装領域Aから外側に離れた位置)に配置される
その後に、図4(d)に示すように、前述した第1絶縁層30の形成方法と同様な方法により、第3配線層24の上に第3絶縁層34を形成する。
その後に、図4(d)に示すように、前述した第1絶縁層30の形成方法と同様な方法により、第3配線層24の上に第3絶縁層34を形成する。
以上のように、本実施形態では、基板10の上にビルドアップ工法によって所要の多層配線層が形成される。
次に、図4(d)の構造体にキャビティ(凹部)を形成する方法について説明する。図5(a)に示すように、まず、第3絶縁層34の上に、第1配線層20の接続パッド部P1及びその内側領域に対応する部分に開口部40aが設けられて、接続パッド部P1よりも外側領域に対応する部分を被覆するレジスト40を形成する。第2配線層22及び第3配線層24対応する部分において、各接続パッド部P2,P3よりも外側領域でレジスト40の膜厚がそれぞれ厚く設定されることで、レジスト40の開口部40aが階段状になっている。
レジスト40は、積層された第1、第2、第3絶縁層30,32,34をウェットブラストなどで一括加工することにより、階段状のキャビティを形成して各接続パッド部P1,P2,P3を露出させるためのマスクである。
そのような階段状の開口部40aを備えたレジスト40を形成する方法としては、まず、第3絶縁層34の上にドライフィルムレジストを貼着するか又は液体レジストを塗布した後に、レジストに対して露光・現像を行う。これにより、第1配線層20の接続パッド部P1からチップ実装領域Aに対応する部分に開口部42aが設けられた第1レジスト42が形成される。
次いで、第1レジスト42の上にレジストを形成した後に、レジストに対して露光・現像を行う。これにより、第2配線層22の接続パッド部P2からチップ実装領域Aに対応する部分に開口部44aが設けられた第2レジスト44が形成される。
さらに、第1、第2レジスト42,44の上にレジストを形成した後に、レジストに対して露光・現像を行う。これにより、第3配線層24の接続パッド部P3からチップ実装領域Aに対応する部分に開口部46aが設けられた第3レジスト46が形成される。
このようにして、階段状の開口部40aが設けられたレジスト40を形成することができる。第2レジスト44の開口部44aから内側に突き出た第1レジスト42の部分を第1マスク部M1とし、第3レジスト46の開口部46aから内側に突き出た第2レジスト42の部分を第2マスク部M2とし、第1、第2、第3レジスト42,44,46が重なる部分を第3マスク部M3とする。
次いで、同じく図5(a)に示すように、ウェットブラスト(異方性加工手段)によって第1レジスト42の開口部42aを通して第3絶縁層34から下側に順次加工する。ウェットブラストは、水に粒子(シリカなど)を混ぜ合わせたスラリーを圧縮エアーの力で加工対象物に吹き付ける物理的な加工処理方法である。ウェットブラスト装置は長手状の噴射ノズルを備えており、加工対象物の上をスキャンしながらスラリーを加工対象物に順次噴射して加工していく。
ウェットブラストでは、絶縁層(樹脂)の加工レートはレジストの加工レートの例えば2倍程度得られる(絶縁層(樹脂)の加工レート/レジストの加工レート(加工レート比)=2)。加工レート比は、絶縁層やレジストの材料及びウェットブラストの条件などによって変動する。以下の説明では上記した加工レート比が2である場合について説明する。
図5(b)には、第3絶縁層34がウェットブラストで加工された状態が示されている。第1マスク部M1の第1レジスト42の膜厚は、第3絶縁層34の加工が終了した時点で概ねなくなる膜厚に設定されている。例えば、第3絶縁層34の膜厚が30μmの場合は、第1レジスト42(第1マスク部M1)の膜厚が15μmに設定される。
これにより、図5(b)に示すように、第1レジスト42の開口部42aを通して第3絶縁層34が貫通加工されると同時に、第1マスク部M1では第1レジスト42が加工されてなくなってその下の第3絶縁層34が露出した状態となる。そして、第1レジスト42の開口部42aは外側にずれて第2マスク部M2の内側に配置される。
このとき同時に、第2レジスト44の膜厚も15μmに設定されており、第2マスク部M2ではウェットブラストによって第2レジスト44がなくなってその下の第1レジスト42が露出した状態となる。また、第3レジスト46はウェットブラストの加工分だけ膜減りした状態となる。第3マスク部M3には最終的にレジストを残す必要があるので、第3レジスト46は第1、第2レジスト42,44よりも厚い膜厚(例えば2倍)で形成される。
続いて、図5(b)において第3絶縁層34の開口部に露出する第2絶縁層32の部分をウェットブラストで貫通加工する同時に、第1マスク部M1に露出する第3絶縁層34のリング状領域R1を加工する。これにより、図6(a)に示すように、第1レジスト42の開口部42a(図5(a))に対応する第2絶縁層32の部分が貫通加工されてその下に第1絶縁層30が露出する。
これと同時に、第1マスク部M1の第3絶縁層34のリング状領域R1が加工されてその下に第2絶縁層32のリング状領域R2が露出する。また同時に、第2マスク部M2では第1レジスト42がなくなってその下に第3絶縁層34のリング状領域R3が露出した状態となる。この時点では、第3マスク部M3において第3レジスト46がウェットブラストで加工されてなくなり、第1、第2レジスト42,44が残った状態となる。
続いて、図6(a)において第2絶縁層32の開口部に露出する第1絶縁層32の部分をウェットブラストで貫通加工する同時に、第1マスク部M1に露出する第2絶縁層32のリング状領域R2と第2マスク部M2に露出する第3絶縁層34のリング状領域R3とを加工する。
これにより、図6(b)に示すように、第1レジスト42の開口部42a(図5(a))に対応する第1絶縁層32の部分が貫通加工されてその下に第1配線層20の接続パッド部P1と基板10のチップ実装領域Aが露出する。同時に、第1マスク部M1では、第2絶縁層32のリング状領域R2が加工されてその下の第2配線層22の接続パッド部P2が露出する。
また同時に、第2マスク部M2では第3絶縁層34のリング状領域R3が加工されてその下の第3配線層24の接続パッド部P3が露出する。第3マスク部M3では、第1レジスト42が残ってその下の第3絶縁層34が保護される。その後に、図6(c)に示すように、第1レジスト42が除去される。
各接続パッド部P1,P2、P3は銅などの金属から形成されるので、ウェットブラストでの加工レートは樹脂に比べて極めて低く、十分な膜厚を維持した状態で露出する。
このようにして、側面に3つの段差を有するキャビティC(凹部)が配線基板に形成される。キャビティCの側面には第1階段面C1及び第2階段面C2が設けられ、第1階段面C1の上に第2配線層22の接続パッド部P2が露出して配置され、第2階段面C2の上に第3配線層24の接続パッド部P3が露出して配置される。また、第1絶縁層30の開口部近傍の基板10の上(キャビティCの底面)に第1配線層20の接続パッド部P1が露出した状態で配置される。
前述した形態では、説明を分りやすくするために第3絶縁層34、第2絶縁層32、第1絶縁層30がそれぞれ加工される様子を分けて説明したが、実際には、第3絶縁層34、第2絶縁層32及び第1絶縁層30がウェットブラストによって連続的に一括加工されてキャビティCが形成される。
以上説明したように、本実施形態の配線基板の製造方法では、まず、上層側になるにつれて接続パッド部がチップ実装領域Aの外側にずれて配置された多層配線層(第1〜第3配線層20,22,24及び第1〜第3絶縁層30,32,34)がビルドアップ工法によって基板10の上に形成される。本実施形態では3層のビルドアップ配線層を形成する形態を例示したが、配線層と絶縁層がn層(nは2以上の整数)で積層されて構成される多層配線層を任意に形成することができる。
次いで、側面が階段状となった開口部40aが設けられたレジスト40が多層配線層の上に形成される。つまり、2層目以上の配線層に対応する部分に配置されるレジスト40の膜厚は、各接続パッド部P2,P3の外側領域でそれぞれ厚く設定されて開口部40aの側面が階段状になる。
第2配線層22及び第3配線層24の各接続パッド部P2,P3に対応する部分に配置されるレジスト40の膜厚は、ウェットブラストによって各接続パッド部P1,P2、P3が一括で露出するように、絶縁層30,32,34とレジスト40との加工レート比に基づいて調整される。
そして、ウェットブラストによって、レジスト40の開口部40aを通して3層の絶縁層34,32,30を加工して第1配線層20の接続パッド部P1を露出させる。これと同時に、第2配線層22の接続パッド部P2上のレジスト40及び第3、第2絶縁層34,32を加工すると同時に、第3配線層24の接続パッド部P3上のレジスト40及び第3絶縁層34を加工することにより、上層側の接続パッド部P2,P3を露出させる。
このようにして、基板10のチップ実装領域Aを取り囲むように階段状のキャビティCが設けられ、3つの接続パッド部P1,P2、P3がキャビティCの側方(底面及び階段面C1,C2)に階段状に配置される。
本実施形態では、一般的なビルドアップ工法によって多層配線層を形成した後に、絶縁層を一括加工してキャビティを形成するので、従来技術と違って、サイズ別の金型を特別に用意したり、特別な位置合わせ技術を適用したりする必要がない。従って、階段状のキャビティを有する配線基板を生産効率よく低コストで製造することができる。また、ビルドアップ工法は、貼り合わせ技術よりも異物の混入が少ないので、歩留りの向上にも寄与できる。
なお、好適な態様として多層配線層をビルドアップ工法で形成する形態を説明したが、異物混入などが問題にならない場合は、配線付き基板などを基板の上に順次貼り合わせて積層することによって多層配線層を形成してもよい。
また、本実施形態では、キャビティCの側面を3段の階段状としたが、多層配線層の積層数に応じて任意の数に設定することができる。形成すべきキャビティの階段数にレジストの階段数を合わせることにより、任意の数の階段面を有するキャビティを形成することができる。
また、絶縁層の異方性加工手段として、ウェットブラストを例示したが、水を使用しないドライブラスト(サンドブラストなど)を使用してもよい。あるいは、RIEなどの異方性ドライエッチングを採用してもよい。いずれの手段を採用する場合も、得られる加工レート比(絶縁層(樹脂)の加工レート/レジストの加工レート)を考慮して、第1、第2、第3マスク部M1,M2,M3に配置されるレジスト40の膜厚を調整することにより、同様なキャビティCを得ることができる。
また、マスクとしてレジスト40を例示したが、銅又はニッケルなどからなる金属マスクを使用してもよい。金属マスクを使用する場合、ウェットブラストにおいて、加工レート比(絶縁層(樹脂)の加工レート/金属層の加工レート)が50〜100の範囲で得られるので、その加工レート比に合わせて第1〜第3マスク部M1〜M3に配置される金属マスクの膜厚を調整すればよい。
例えば、絶縁層(樹脂)と金属層との加工レート比が50で、各絶縁層30,32,34の厚みがそれぞれ30μmの場合は、第1マスク部M1での金属マスクの膜厚が0.6μm、第2マスク部M2での金属マスクの膜厚が1.2μm、第2マスク部M2での金属マスクの膜厚が1.8μm以上に設定される。
金属マスクとして、銅マスクを使用する場合は、銅層をめっき法で形成し、それをパターニングする一連の工程を繰り返すことにより階段状の開口部が設けられた銅マスクを形成することができる。あるいは、銅マスクが配置される部分に開口部が設けられためっきレジスト形成し、その開口部に銅めっき層を形成する工程を繰り返してもよい。
また、金属マスクとしてニッケルマスクを使用する場合は、スパッタ法によってニッケル層を形成し、それをパターニングする一連の工程を繰り返すことにより、階段状の開口部が設けられたニッケルマスクを形成することができる。
なお、金属マスクを採用する場合は、キャビティCを形成した後に残った金属マスクはウェットエッチングにより除去される。このとき、金属マスクは接続パッド部の厚み(例えば20μm程度)に比べて極めて薄く設定されるので、接続パッド部の膜減りは僅かであり、特に問題は発生しない。
次に、階段状のキャビティCが設けられた配線基板に半導体チップを実装して半導体装置を構成する例について説明する。図7に示すように、基板10のチップ実装領域Aに半導体チップ50の接続部が上側になった状態でその背面が固着される。そして、半導体チップ50の接続部がワイヤ52によって配線基板のキャビティC内の各接続パッド部P1,P2,P3に電気接続される。さらに、半導体チップ50及びワイヤ52が封止樹脂54によって封止される。
また、基板10にはそれを貫通するスルーホールTHが設けられ、スルーホールTHを介して第1配線層20に接続される第4配線層26が基板10の下面に形成される。さらに、第4配線層26の接続部上に開口部38aが設けられたソルダレジスト38が基板10の下面に設けられる。そして、基板10の下面側の第4配線層26の接続部にはんだボールを搭載するなどして外部接続端子56が設けられる。
図7の例では基板10の下面側に外部接続端子56が設けられているが、基板10の上面側に外部接続端子を設けてもよい。
本実施形態の配線基板の製造方法では、多段に積み上げられて配置された接続パッド部をウェットブラストなどによって一括で露出させることができるので、多数の接続部を備えた高性性能な半導体チップを実装するための配線基板を容易に製造することができる。
また、図8には、別の形態の半導体装置が示されている。図8の半導体装置では、図6(c)の配線基板において第3絶縁層34の上面から基板10の下面まで貫通するスルーホールTHがドリルなどで形成され、その内面にスルーホールめっき層48が形成され、スルーホールTHの孔に樹脂49が充填されている。
そして、第1、第2、第3配線層20,22,24がスルーホールめっき層48を介して相互接続されている。また、基板10の下面側には、スルーホールめっき層48に繋がる接続部47上に開口部38aが設けられたソルダレジスト38が形成されている。さらに、基板10の下面側の接続部47に外部接続端子56が設けられている。あるいは、基板10の上面側にスルーホールめっき層48に繋がる接続部を設け、そこに外部接続端子を形成してもよい。他の要素は図7と同じであるので同一符号を付してその説明を省略する。
(第2の実施の形態)
図9及び図10は本発明の第2実施形態の配線基板の製造方法を示す断面図である。第2実施形態の特徴は、基板のチップ実装領域にストッパ金属層を配置しておき、ウェットブラストによって基板が加工されないようにすることにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
図9及び図10は本発明の第2実施形態の配線基板の製造方法を示す断面図である。第2実施形態の特徴は、基板のチップ実装領域にストッパ金属層を配置しておき、ウェットブラストによって基板が加工されないようにすることにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
第2実施形態の配線基板の製造方法では、図9(a)に示すように、まず、基板10のチップ実装領域Aの周りに接続パッド部P1が配置された第1配線層20をパターン化して形成する。このとき同時に、基板10のチップ実装領域Aの上に第1配線層20と同一層からなるストッパ金属層20aを形成する。
次いで、図9(b)に示すように、第1実施形態と同様なビルドアップ工法により、第1絶縁層30の上にそれに設けられた第1ビアホールVH1を介して第1配線層20に接続される第2配線層22を形成する。続いて、第2絶縁層32の上にそれに設けられた第2ビアホールVH2を介して第2配線層22に接続される第3配線層24を形成する。さらに、第3配線層24の上に第3絶縁層34を形成する。
続いて、同じく図9(b)に示すように、第1実施形態と同様な方法により、側面が階段状になった開口部40aが設けられたレジスト40を形成する。
続いて、第1実施形態と同様に、ウェットブラストによりレジスト40の開口部40aを通して第3、第2、第1絶縁層34,32,30を順次加工した後に、残ったレジスト40を除去する。これにより、図9(c)に示すように、第1実施形態と同様に、第1階段面C1及び第2階段面C2が設けられた階段状のキャビティCが形成され、接続パッド部P1,P2、P3がキャビティCの側方(底面及び階段面C1,C2)に階段状に配置される。
このとき、基板10のチップ実装領域Aにはウェットブラストでの加工レートが極めて低いストッパ金属層20a(銅)が配置されているので、オーバー加工を行う場合であっても基板10が加工されて凹むことが防止される。
図10に示すように、第2実施形態で得られる配線基板では、基板10上のストッパ金属層20aがチップ実装領域Aとなり、ストッパ金属層20aの上に半導体チップ50の背面が固着される。そして、第1実施形態と同様に、半導体チップ50の接続部がワイヤ52によって各接続パッド部P1,P2,P3に電気接続される。他の要素については、第1実施形態の図7と同一であるので同一符号を付してその説明を省略する。
第2実施形態の配線基板の製造方法は、第1実施形態と同様な効果を奏する。これに加えて、基板10のチップ実装領域Aにウェットブラスト加工を止めるストッパ金属層20aが配置されているので、オーバー加工を行う場合であっても半導体チップ50の搭載する高さ位置がずれることがなく、信頼性よく半導体チップ50を実装することができる。
(第3の実施の形態)
図11及び図12は本発明の第3実施形態の配線基板の製造方法を示す断面図である。
図11及び図12は本発明の第3実施形態の配線基板の製造方法を示す断面図である。
第3実施形態の特徴は、基板の下面に金属板(ヒートシンク)を設けておき、基板にスルーホールを形成し、その底面の金属板に半導体チップを実装することにある。第3実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
第3実施形態の配線基板の製造方法では、図11(a)に示すように、まず、基板10の下面に銅などからなる金属板14を固着する。金属板14は半導体チップから生ずる熱を外部に放熱させるヒートシンク(放熱板)として機能する。そして、第1実施形態と同様に、基板10のチップ実装領域Aの周りに接続パッド部P1が配置された第1配線層20をパターン化して形成する。
次いで、図11(b)に示すように、第1実施形態と同様に、第1配線層20を含むビルドアップ配線層(第1〜第3配線層20,22,24及び第1〜第3絶縁層30,32,34)を形成する。さらに、第1実施形態と同様に、側面が階段状になった開口部40aが設けられたレジスト40を形成する。
続いて、図11(c)に示すように、第1実施形態と同様に、レジスト40の開口部40aを通して第3絶縁層34、第2絶縁層32及び第1絶縁層30をウェットブラストによって順次加工する。第3実施形態では、さらに連続して基板10のチップ実装領域Aを貫通加工して開口部10aを形成する。基板10を貫通加工する段階では、各接続パッド部P1,P2,P3が露出しており、これらがウェットブラストのマスクとして機能する。
接続パッド部(銅)P1,P2,P3がマスクになる際に、加工レート比(絶縁層(樹脂)の加工レート/接続パッド部(銅)の加工レート)が50〜100の範囲で得られる。このため、基板10を貫通加工した後であっても接続パッド部P1,P2,P3は十分な膜厚で残されると共に、基板10のリング状領域R4、第1絶縁層30のリング状領域R2及び第2絶縁層32のリング状領域R3は接続パッド部P1,P2,P3がマスクとなって保護される。
さらに、ウェットブラストによって基板10が貫通加工されて開口部10aが形成されると、露出する金属板14(銅)で加工が概ねストップするようになっている。そして、基板10の開口部10aの底面に露出する金属板14の部分がチップ実装領域Aとなる。
次に、第3実施形態で得られる配線基板に半導体チップを実装して半導体装置を構成する例について説明する。図12に示すように、第3実施形態では、基板10の開口部の底面に露出する金属板14(チップ実装領域A)に半導体チップ50の背面が固着される。さらに、半導体チップ50の接続部がワイヤ52によって接続パッド部P1,P2,P3に電気接続される。
さらに、第3配線層24に到達する第3ビアホールVH3が第3絶縁層34に形成され、第3ビアホールVH3を介して第3配線層に接続される第4配線層26が第3絶縁層34の上に形成される。また、第4配線層26の接続部上に開口部38aが設けられたソルダレジスト38が形成される。さらに、第4配線層26の接続部に外部接続端子56が設けられる。
なお、金属板14は基板10の下面全体に設けてもよいし、あるいはチップ実装領域Aを含む基板10の下側に部分的に設けてもよい。金属板14を部分的に設ける場合は、基板10にスルーホールを設け、基板10の下面側に外部接続端子を設けてもよい。
第3実施形態は第1実施形態と同様な効果を奏する。これに加えて、基板10の開口部10aの底部の金属板14(ヒートシンク)をチップ実装領域Aとし、その周りに接続パッド部P1,P2,P3が階段状に配置されるようにしたので、発熱しやすいCPUなどのロジックLSIチップの実装に容易に対応することができる。
10…基板、12…めっきレジスト、14…金属板(ヒートシンク)、20…第1配線層、20a…ストッパ金属層、22…第2配線層、22a…シード層、22b…金属めっき層、24…第3配線層、26…第4配線層、30…第1絶縁層、32…第2絶縁層、34…第3絶縁層、38…ソルダレジスト、40…レジスト、42…第1レジスト、44…第2レジスト、46…第3レジスト、10a,38a,40a,42a,44a,44a…開口部、47…接続部、48…スルーホールめっき層、49…樹脂、50…半導体チップ、52…ワイヤ、54…封止樹脂、56…外部接続端子、A…チップ実装領域、C…キャビティ、C1,C2…階段面、P1,P2,P3…接続パッド部、TH…スルーホール、VH1,VH2,VH3…ビアホール、M1,M2,M3…マスク部、R1〜R4…リング状領域。
Claims (10)
- 基板の上に、接続パッド部を備えた配線層と絶縁層とがn層(nは2以上の整数)で積層されて構成され、上層側になるにつれて前記接続パッド部が外側にずれた位置に配置された多層配線層を形成する工程と、
前記多層配線層の上に、1層目の前記接続パッド部及びその内側領域に対応する部分に開口部が設けられたマスクを形成する工程であって、前記マスクの膜厚は、2層目からn層(nは2以上の整数)目の各接続パッド部に対応する部分よりも各接続パッド部の外側領域に対応する部分が厚く設定されて、前記開口部の側面が階段状になっており、
異方性加工手段によって、前記マスクの開口部を通して前記絶縁層を加工して前記1層目の前記接続パッド部を露出させると同時に、前記2層目からn層(nは2以上の整数)目の前記接続パッド部上の前記マスク及び前記絶縁層を加工して上層側の前記接続パッド部を露出させることにより、側方に前記接続パッド部が階段状に配置されたキャビティを形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記基板にはチップ実装領域が画定されており、前記配線層の接続パッド部は前記チップ実装領域の周りに並んで配置されることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記2層目から前記n層(nは2以上の整数)目までの各接続パッド部に対応する部分に配置される前記マスクの膜厚は、前記異方性加工手段によって複数の前記接続パッド部が一括で露出するように、前記絶縁層と前記マスクとの加工レート比に基づいて調整されることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記多層配線層を形成する工程において、
下側配線層を形成する工程と、
前記下側配線層の上に絶縁層を形成する工程と、
前記絶縁層に、前記下側配線層に到達するビアホールを形成する工程と、
前記ビアホールを介して前記下側配線層に接続される上側配線層を前記絶縁層の上に形成する工程とを含むビルドアップ工法によって前記多層配線層を形成することを特徴とする請求項1に記載の配線基板の製造方法。 - 前記マスクは、レジスト又は金属層から形成されることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記異方性加工手段は、ウェットブラスト、ドライブラスト及び異方性ドライエッチングのいずれかであることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記基板の上に前記多層配線層を形成する工程において、
前記1層目の配線層を形成する際に、前記配線層と同一層からなるストッパ金属層を前記基板上の前記チップ実装領域に形成し、
前記キャビティを形成する工程において、
前記ストッパ金属層で加工を止めて、前記ストッパ金属層を前記チップ実装領域とすることを特徴とする請求項2に記載の配線基板の製造方法。 - 前記基板の上に前記多層配線層を形成する工程において、
前記基板の下面側の少なくとも前記チップ実装領域を含む領域には金属板が設けられており、
前記キャビティを形成する工程において、
前記n層の絶縁層の加工が終了した後に、前記基板の前記チップ実装領域を貫通加工して前記金属板の上面を露出させ、前記金属板の露出面を前記チップ実装領域とすることを特徴とする請求項2に記載の配線基板の製造方法。 - 前記キャビティを形成する工程の後に、
前記基板の下面側又は上面側に、前記多層配線層に電気的に接続される外部接続端子を形成する工程とさらに有することを特徴とする請求項1乃至8のいずれか一項に記載の配線基板の製造方法。 - 前記チップ実装領域に半導体チップが実装され、前記半導体チップの接続部がワイヤによって前記複数の接続パッド部に電気的に接続されることを特徴とする請求項2乃至8のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094791A JP2009252766A (ja) | 2008-04-01 | 2008-04-01 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094791A JP2009252766A (ja) | 2008-04-01 | 2008-04-01 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009252766A true JP2009252766A (ja) | 2009-10-29 |
Family
ID=41313238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094791A Withdrawn JP2009252766A (ja) | 2008-04-01 | 2008-04-01 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009252766A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017108021A (ja) * | 2015-12-10 | 2017-06-15 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
JP2020126956A (ja) * | 2019-02-06 | 2020-08-20 | 新光電気工業株式会社 | 配線基板 |
CN115632041A (zh) * | 2022-09-16 | 2023-01-20 | 北京七星华创微电子有限责任公司 | Tmv结构及其制备方法、封装结构 |
-
2008
- 2008-04-01 JP JP2008094791A patent/JP2009252766A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017108021A (ja) * | 2015-12-10 | 2017-06-15 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
JP2020126956A (ja) * | 2019-02-06 | 2020-08-20 | 新光電気工業株式会社 | 配線基板 |
JP7265877B2 (ja) | 2019-02-06 | 2023-04-27 | 新光電気工業株式会社 | 配線基板 |
CN115632041A (zh) * | 2022-09-16 | 2023-01-20 | 北京七星华创微电子有限责任公司 | Tmv结构及其制备方法、封装结构 |
CN115632041B (zh) * | 2022-09-16 | 2024-02-13 | 北京七星华创微电子有限责任公司 | Tmv结构及其制备方法、封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI593030B (zh) | 超薄埋入式晶粒模組及其製造方法 | |
TWI525774B (zh) | 晶片封裝體 | |
TWI425896B (zh) | 具有內埋式導電線路之電路板及其製造方法 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
TWI598221B (zh) | 配線基板之製造方法及支持件 | |
JP2010034403A (ja) | 配線基板及び電子部品装置 | |
TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
JP2005216937A (ja) | 半導体装置およびその製造方法 | |
JP2008016819A (ja) | パッケージオンパッケージのボトム基板及びその製造方法 | |
JP2011187800A (ja) | 半導体装置及びその製造方法 | |
JP2014154800A (ja) | 配線基板及びその製造方法 | |
JP2010141018A (ja) | 配線基板及びその製造方法 | |
JP5147755B2 (ja) | 半導体装置及びその製造方法 | |
US9711476B2 (en) | Wiring board and electronic component device | |
JP2008205123A (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
JP5280032B2 (ja) | 配線基板 | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
JP2019519930A (ja) | モジュール及び複数のモジュールを製造するための方法 | |
US9425066B2 (en) | Circuit substrate | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
TWI662676B (zh) | 具有內埋基板的線路載板及其製作方法與晶片封裝結構 | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
JP2009252766A (ja) | 配線基板の製造方法 | |
JP2007149731A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |