JP2017108021A - 多層セラミック基板の製造方法および多層セラミック基板 - Google Patents

多層セラミック基板の製造方法および多層セラミック基板 Download PDF

Info

Publication number
JP2017108021A
JP2017108021A JP2015241480A JP2015241480A JP2017108021A JP 2017108021 A JP2017108021 A JP 2017108021A JP 2015241480 A JP2015241480 A JP 2015241480A JP 2015241480 A JP2015241480 A JP 2015241480A JP 2017108021 A JP2017108021 A JP 2017108021A
Authority
JP
Japan
Prior art keywords
cavity
stop layer
sintered body
ceramic substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015241480A
Other languages
English (en)
Other versions
JP6292216B2 (ja
Inventor
近藤 禎彦
Sadahiko Kondo
禎彦 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2015241480A priority Critical patent/JP6292216B2/ja
Publication of JP2017108021A publication Critical patent/JP2017108021A/ja
Application granted granted Critical
Publication of JP6292216B2 publication Critical patent/JP6292216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】、セラミックグリーンシートの積層、圧着時における変形が少なく、歩留まりが高い等、量産性に優れた多層セラミック基板の製造方法を提供する。【解決手段】多層セラミック基板の製造方法は、セラミック焼結体を用意する工程(A)と、セラミック焼結体の上面にキャビティの開口に対応する開口パターンを有するマスクを形成する工程(B)と、マスクの開口パターンから現われるセラミック焼結体の一部をブラスト加工により除去することにより、キャビティをセラミック焼結体に形成する工程(C)とを包含し、工程(A)は更に、工程(C)でセラミック焼結体を除去する研削速度よりも小さい研削速度を有するストップ層を形成する工程を備え、工程(C)でキャビティの底面にストップ層を露出させる。【選択図】図2

Description

本発明はキャビティを有する多層セラミック基板の製造方法および多層セラミック基板に関する。
多層セラミック基板は、通信機器などの各種電子機器に用いられる配線基板として広く用いられている。多層セラミック基板を用いることによって、キャパシタ、コイル、伝送線路等の受動部品を基板内に組み込んだり、基板の表面に電子部品を実装したりすることが可能となり、小型のモジュールを実現することができる。さらに近年、多層セラミック基板にキャビティを設け、半導体ICをキャビティ内に収納することによって、モジュール全体の低背化(low profile)、機能の高集積化・複合化が図られている。
このようなキャビティ付きの多層セラミック基板は、例えば特許文献1に開示されているように、キャビティを規定する開口を有するセラミックグリーンシートと、開口を有しないセラミックグリーンシートを積層、圧着した後、焼結することにより作製される。
特開2010−186880号公報
特許文献1の多層セラミック基板は、形成されるキャビティの底部の盛り上りを低減するが、モジュールの低背化の要求により、更なる低減が求められている。
本発明は、キャビティの底部における変形を少なく出来て、歩留まりが高い等、量産性に優れた多層セラミック基板の製造方法および多層セラミック基板を提供する。
本発明はキャビティを形成した多層セラミック基板の製造方法であって、セラミック焼結体を用意する工程(A)と、前記セラミック焼結体の上面に前記キャビティの開口に対応する開口パターンを有するマスクを形成する工程(B)と、前記マスクの開口パターンから現われる前記セラミック焼結体の一部をブラスト加工により除去することによりキャビティを前記セラミック焼結体に形成する工程(C)とを包含し、前記工程(A)は更に、前記工程(C)でセラミック焼結体を除去する研削速度よりも小さい研削速度を有するストップ層を形成する工程を備え、前記工程(C)で前記キャビティの底面に前記ストップ層を露出させる。
前記工程(A)は、ストップ層用のパターンを導電ペーストで形成した第1のセラミックグリーンシート、および、ストップ層用のパターンを有さない少なくとも1つの第2のセラミックグリーンシートを用意する工程と、前記第1セラミックグリーンシートおよび前記第2のセラミックグリーンシートを積層し、グリーンシート積層体を得る工程と、前記グリーンシート積層体を焼結させ、前記ストップ層を含むセラミック焼結体を得る工程とを含んでいてもよい。
前記第1のセラミックグリーンシートと前記ストップ層用のパターンとの間に、導電ペーストで形成した他のパターンを有し、前記工程(A)において、前記セラミック焼結体は、前記ストップ層と、前記他のパターンによる電極とを含んでいてもよい。
前記セラミック焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との間に位置するセラミック焼結体の少なくとも一部を、レーザ加工によって除去する工程(D)をさらに包含していてもよい。
前記セラミック焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との間に位置するセラミック焼結体およびその下方に位置する前記ストップ層の少なくとも一部をレーザ加工によって除去する工程(D)をさらに包含していてもよい。
前記キャビティの底面において露出している前記ストップ層の領域は、前記ストップ層の一部によって前記ストップ層の他の領域と接続されていてもよい。
前記上面から前記底面までの深さをDとし、前記焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との水平距離をLとし、L/Dが0.1以上1.25以下であてもよい。
前記第1および第2のセラミックグリーンシートを用意する工程において、前記第1のセラミックグリーンシートおよび前記第2のセラミックグリーンシートの少なくとも一方は、内部配線、インダクタ、コンデンサ、ストリップライン、内部抵抗となるパターンを含んでいてもよい。
本発明の多層セラミック基板は、上面にキャビティを設けた多層セラミック基板であって、前記キャビティの底面に金属によって形成されたストップ層を有し、前記ストップ層の面粗さRaが0.5μm以上2μm以下である。
前記多層セラミック基板の前記上面から前記キャビティの前記底面までの深さをDとし、前記上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との水平距離をLとし、L/Dが0.1以上1.25以下であってもよい。
本発明によれば、キャビティの底部における変形を少なく出来て、歩留まりが高い等、量産性に優れた多層セラミック基板の製造方法および多層セラミック基板が提供される。
(a)は、本実施形態の多層セラミック基板の一例を示す斜視図であり、(b)は、(a)の1B−1B断面図であり、(c)は、キャビティに半導体ICチップが実装された多層セラミック基板の一例を示す斜視図である。 本実施形態の多層セラミック基板の製造方法を示すフローチャートである。 (a)から(d)は、本実施形態の多層セラミック基板の製造方法を示す工程を説明するための断面図である。 (a)から(d)は、本実施形態の多層セラミック基板の製造方法を示す工程を説明するための断面図である。 (a)から(e)は、本実施形態の多層セラミック基板の他の例を示す工程を説明するための断面図である。 (a)から(e)は、本実施形態の多層セラミック基板の他の例での製造方法を示す工程を説明するための断面図である。 (a)から(e)は、本実施形態の多層セラミック基板の他の例での製造方法を示す工程を説明するための断面図である。 (a)から(e)は、本実施形態の多層セラミック基板の他の例での製造方法を示す工程を説明するための断面図である。 (a)から(e)は、本実施形態の多層セラミック基板の他の例での製造方法を示す工程を説明するための断面図である。 (a)および(b)は、実施例1の試料のキャビティ底面の粗さを示す画像であり、(c)および(d)は、参考例1の試料のキャビティ底面の粗さを示す画像である。 (a)および(b)は、実施例1の試料のキャビティ底面の粗さを示す画像であり、(c)および(d)は、参考例3の試料のキャビティ底面の粗さを示す画像である。 (a)および(b)は、実施例1および参考例1のキャビティ底面の粗さプロファイルを示す図である。 (a)は、計測の定義を説明する図であり、(b)および(c)は、実施例1の試料の(a)に示す計測の度数分布を示す図である。 (a)および(b)は、実施例1および参考例1の試料における7×5のキャビティのX方向の幅およびY方向の幅を示し、(c)および(d)は、実施例1および参考例1の試料における7×5のキャビティのX方向の幅およびY方向のピッチを示している。 (a)および(b)は、実施例1および参考例2の試料におけるキャビティの断面像を示す。 実施例1、2および参考例1、2におけるLおよびDの関係を示す図である。 (a)は、本実施形態の多層セラミック基板の他の例を示す斜視図であり、(b)は、(a)に示す多層セラミック基板のキャビティに半導体ICチップがフェイスダウンで実装された状態を示す斜視図であり、(c)は、(b)の17C−17C断面図である。 (a)から(c)は、本実施形態の多層セラミック基板の他の例を示す工程断面図である。 (a)および(b)は、図18に示す工程断面図の手順で製造された多層セラミック基板の上面図および下面図である。 (a)から(c)は、本実施形態の多層セラミック基板の他の例を示す工程断面図である。 図20に示す工程断面図の手順で製造された多層セラミック基板の上面図である。 Ag層およびセラミック層のブラスト加工による研削量を示す図である。
キャビティを有する多層セラミック基板の製造工程における、セラミックグリーンシート積層時の変形によるキャビティ底面の盛り上がりを抑制するためには、キャビティの形成をセラミックの焼結後に行うことが考えられる。しかし、一般的にセラミック焼結体にキャビティを形成しようとする場合、加工精度、特に、キャビティの深さをどのように制御するかが課題になると考えられる。本願発明者は、セラミック焼結体にキャビティを形成する方法として、ブラスト加工を採用するとともに、セラミック焼結体の内部にブラスト加工を抑制するストップ層を設けることにより、セラミックグリーンシート積層時の変形という課題を避けることができ、かつ、十分な加工精度および量産性を両立し得ることを見出した。以下、本発明の多層セラミック基板および多層セラミック基板の製造方法の一実施形態を詳細に説明する。
[多層セラミック基板の構造]
図1(a)は、本実施形態の多層セラミック基板の一例を示す斜視図であり、図1(b)は、図1(a)の1B−1B線における断面を示している。
多層セラミック基板101は、上面110aおよび下面110bを有し、内部にストップ層116を含むセラミック焼結体110を備えている。上面110aには、半導体ICチップなどの電子部品を収納するためのキャビティ111が設けられている。上面110aには、1または複数の電極112が設けられていてもよい。また、下面110bには、1または複数の電極113が設けられていてもよい。
キャビティ111は、上面110aからセラミック焼結体110の内部にかけて位置しており、上面110aに開口111aを有するリセス形状を有する。キャビティ111の底面111bには、ストップ層116の一部が露出している。
以下において説明するように、キャビティ111はブラスト加工によって形成されている。ストップ層116は、周囲のセラミックより軟らかい材質からなる層であり、ブラスト加工によるストップ層116の研削速度は、セラミックの研削速度よりも小さい。このため、キャビティ111の形成時において、底面111bにストップ層116が露出すると、研削速度が小さくなり研削が抑制され、実質的に研削が停止する。よって、キャビティ111の深さが適切に制御され、底面111bが平坦で平滑なキャビティ111が得られる。
ストップ層とセラミック層との研削速度の差を示す例として、図22にAg層とセラミック層とを同時にブラスト加工した場合の研削量の差を示す。図22に示す横軸の範囲のうち、中央の領域ではセラミック層が露出しており、他の領域ではセラミック層上にAg層が設けられている。ここで、セラミック層は以下において詳述する低温焼成多層セラミック基板である。
セラミック層が露出している領域とAg層で覆われている領域との段差は約20μmである。ブラスト加工前後のAg層表面の高さの差から、Ag層は2〜4μm程度削られていることが分かった。したがって、この材料の組み合わせの場合、Ag層が2〜4μm加工される間にセラミック層は約20μm加工される。このことから材質間の加工レートの差が5〜10倍程度あればストップ層として機能することがわかった。
底面111b、つまり、底面111bにおいて露出しているストップ層116の表面粗さRaは、例えば、0.5μm以上2μm以下であることが好ましい。ブラスト加工の投射材がストップ層116の表面に投射されることによって、ストップ層116の表面粗さRaは、セラミックと同時に焼成された電極の表面粗さに比べて大きくなっている。ストップ層116の表面粗さRaが0.5μm以上であれば、ストップ層116の表面にハンダ等の接続を行う場合、アンカー効果により、はんだとストップ層116との間で強固な接続が得られる。ストップ層116の表面粗さRaは、ブラスト加工に用いる投射材の材料、大きさ、形状等およびストップ層の材料等によって影響を受け得る。Raが2μmよりも大きくなると、キャビティに収納する電子部品等の底面とストップ層116との接触面積が小さくなる場合があるため、好ましくない。
一般にブラスト加工で対象物を研削すると、研削により形成した凹部の底面周縁には投射材がとどきにくいため、その側面と底面との境界が曲面となる。しかし、本実施形態の多層セラミック基板の製造方法によれば、レーザ加工により曲面の少なくとも一部を除去し得る。このため、底面の曲面(丸み)が少ないキャビティ111を形成することができる。具体的には、上面110aから底面111bまでの深さをDとし、セラミック焼結体110の上面110aから垂直に見て、キャビティ―111の開口111aの縁と、キャビティの底面111bで露出したストップ層116の領域116eの縁との水平距離をLとした場合、L/Dが0.1以上1.25以下である。L/Dは、キャビティ内で側面と底面との境界の曲面と干渉することなく半導体ICなどを収納するために1.25以下が好ましく、加工コストを考慮して0.1以上が好ましい。
側面111sの粗さRaは、レーザ加工が施されている場合、ストップ層116の表面粗さRaよりも小さくなっている。
本実施形態では、ストップ層116の下方に、キャビティ111に収納される半導体IC等の放熱を行うための電極として、放熱用電極114が設けられている。放熱用電極114はストップ層116とは別に設けられていてもよいし、ストップ層116が放熱用電極114を兼ねていてもよい。
セラミック焼結体110の内部には、受動部品パターン118、導電性ビア120および配線パターン119が設けられている。受動部品パターン118は、導電性あるいは所定の抵抗値を有し、インダクタ、コンデンサ、ストリップライン、内部抵抗等を構成している。
配線パターン119は、上面110aおよび下面110bと概ね平行な導電性薄層パターンによって構成されている。また、導電性ビア120は、上面110aと下面110bとを結ぶ方向に伸びるビアホールおよびビアホール内に充填された柱状の導電体によって構成されている。配線パターン119および導電性ビア120は、受動部品パターン118、配線パターン119、電極112、電極113、放熱用電極114等と接続され、所定の回路を構成している。
図1(b)に示すように、放熱用電極114に接続される導電性ビア120は、放熱経路として、下面110bに達していてもよい。また、更に下面110bにおいて、放熱用電極114に接続されている導電性ビア120と接続された放熱用電極115が設けられていてもよい。
多層セラミック基板101は、低温焼成多層セラミック(LTCC、Low Temperature Co−fired Ceramics)基板であってもよいし、高温焼成多層セラミック(HTCC、High Temperature Co−fired Ceramics)基板であってもよい。セラミック焼結体110および受動部品パターン118、配線パターン119、電極112、電極113、放熱用電極114、放熱用電極115には、焼成温度、用途等に応じたセラミック材料および導電性材料が用いられる。多層セラミック基板101が低温焼成多層セラミック基板である場合、800℃から1000℃程度の温度範囲で焼結することができるセラミック材料および導電性材料を用いる。例えばAl、Si、Srを主成分とし、Ti、Bi、Cu、Mn、Na、Kを副成分とするセラミック材料、Al、Si、Srを主成分とし、Ca、Pb、Na、Kを副成分とするセラミック材料、Al、Mg、Si、Gdを含むセラミック材料、Al、Si、Zr、Mgを含むセラミック材料が用いられる。また、AgまたはCuを含む導電性材料が用いられる。セラミック材料の誘電率は3〜15程度である。多層セラミック基板101が高温焼成多層セラミック基板である場合、Alを主成分とするセラミック材料および、タングステンまたはモリブデンを含む導電性材料を用いることができる。
上述したように、ストップ層116は、ブラスト加工によってキャビティ111を形成する際、セラミックの研削を停止させる層として機能する。このため、ストップ層116は比較的硬度の小さい金属によって形成した方が好ましい。硬度が小さい、つまり、柔らかい金属によってストップ層116を構成することにより、投射材の運動エネルギーを吸収し、ストップ層116自体が削られるのを抑制できる。ただし抑制とは、ストップ層116の研削速度がセラミック焼結体110のセラミックよりも十分に小さければよいという意味であり、ブラスト加工によってストップ層116は削られてもよいことを示している。
また、セラミック焼結体110の内部にストップ層116を形成するため、焼成時に、上述したセラミック材料と反応しない金属であることが好ましい。具体的には、多層セラミック基板101が低温焼成多層セラミック基板である場合には、ストップ層116は、Ag、Au、Cu等の金属によって形成されていることが好ましい。多層セラミック基板101が高温焼成多層セラミック基板である場合には、ストップ層116は、WやMo等の金属によって形成されていることが好ましい。
上述したように、多層セラミック基板101が低温焼成多層セラミック基板である場合には、ストップ層116および放熱用電極114にAg、Cu等の同じ金属を用いることができる。このため、2つの層を別々に設けず、ストップ層116または放熱用電極114のいずれか一方を形成することによって、他方の機能を兼ね備えてもよい。また、多層セラミック基板101が低温焼成多層セラミック基板であり、ストップ層116がAg、Cu等で形成されている場合、ブラスト加工におけるストップ層とセラミック焼結体との研削速度比(選択比)は1:10程度である。
多層セラミック基板101のサイズに特に制限はなく、用途、内部に含まれる受動部品の数、回路規模、キャビティ111の大きさや数などに応じたサイズで多層セラミック基板101を作製することができる。キャビティ111のサイズにも特に制限はない。大きな多層セラミック基板101を加工するため、あるいは、セラミック焼成体に複数の多層セラミック基板101が形成される場合には、ライン状にノズルが配置されたブラスト装置を用いることができる。
図1(c)は、多層セラミック基板101に半導体ICチップおよびキャパシタが実装された状態を示している。図1(c)に示すように、キャビティ111内に半導体ICチップ151が配置される。例えば、はんだ、熱伝導性の接着剤等によって半導体ICチップ151がフェイスアップの状態で固定されている。半導体ICチップ151の電極151aと多層セラミック基板101の電極112とはボンディングワイヤ153によって接続される。電極112には、例えばキャパシタ152等の表面実装可能な受動部品や能動部品がはんだによって接続されていてもよい。また、図17(a)〜(c)に示すように、キャビティ111内に半導体ICチップ151がフェイスダウンで実装されていてもよい。この場合には、キャビティ111の底面に、半導体ICチップ151の電極に対応する電極が設けられ、半田のリフロー等によってキャビティ111の底面の電極と半導体ICチップ151の電極とが接続される。
[多層セラミック基板の製造方法]
多層セラミック基板の製造方法を説明する。図2は多層セラミック基板の製造方法を示すフローチャートである。図3、図4は多層セラミック基板の製造方法を示す工程断面図である。図2、図3および図4を参照しながら、本実施形態の多層セラミック基板の製造方法を説明する。以下の説明では、セラミックグリーンシートを積層し、1つの多層セラミック基板を構成する形態を例に挙げるが、2以上の多層セラミック基板を構成してもよい。
1. セラミック焼結体を用意する工程
(1) セラミックグリーンシートの用意
まずセラミック材料を用意する。上述した元素を含むセラミック材料を用意し、有機バインダ、可塑剤、溶剤を添加し、これらの混合物のスラリーを得る。また、上述した導電性材料の粉末を有機バインダおよび溶剤等と混合し、導電ペーストを得る。
ドクターブレード法、印刷法、インクジェット式塗布法、転写法等を用いて、スラリーから所定の厚さの層をキャリアフィルム250上に形成し、乾燥させて長尺のセラミックグリーンシートとする。乾燥後のセラミックグリーンシートの厚さは、例えば、20μm〜200μmである。セラミックグリーンシートを切断することによって、図3(a)に示すように、所定の寸法に裁断された複数のセラミックグリーンシート200を得る(S11)。
(2) ビアホール、配線パターン、受動部品パターンの形成
図3(b)および図3(c)に示すように多層セラミック基板内で構成する回路に従い、レーザ、パンチング機等を用いた穴開け成形によって複数のセラミックグリーンシート200にビアホール201を形成し(S12)、スクリーン印刷によりスキージを用いて各ビアホール201に導電ペースト202を充填する(S13)。また、スクリーン印刷等によって、導電ペーストをセラミックグリーンシートに印刷し、配線パターン203および受動部品パターン204をセラミックグリーンシート200上に形成する(S13)。ビアホール201の直径は例えば、60μm〜200μmであり、配線パターン203および受動部品パターン204の厚さは、例えば、5μm〜35μmである。
各グリーンシートに形成するビアホール、配線パターン、受動部品パターンは、積層するセラミックグリーンシート200の積層位置(レベル)によって異なり得る。複数のセラミックグリーンシート200は、第1のセラミックグリーンシート270と第2のセラミックグリーンシート260とに分類される。第1のセラミックグリーンシート270には、後の工程において、ストップ層116となるストップ層用のパターン205が形成される。第2のセラミックグリーンシート260にはストップ層用のパターンは形成されない。本実施形態ではキャビティ111の底面に放熱用電極も形成するため、第1のセラミックグリーンシート270の主面270a上であって、キャビティ111の底面となる領域207を含む領域に放熱用電極のパターン206も導電ペーストを用いて形成する。上述した放熱用電極のパターン206とストップ層用のパターン205とは明確に分かれた層でなくてもよい。
(3) ストップ層用のパターン形成
ストップ層116となるストップ層のパターンを第1のセラミックグリーンシート270に形成する(S13)。具体的には、キャビティ111の底面となる領域207を含む領域であって、放熱用電極のパターン206に重ねてストップ層用のパターン205を形成する。ストップ層用のパターン205は、ストップ層116を構成する金属元素を含み、スクリーン印刷等によって形成される。
(4) グリーンシート積層体の形成、仮圧着
第1および第2のセラミックグリーンシート270、260を積層し、グリーンシート積層体を形成する(S14)。上述した第1のセラミックグリーンシート270および第2のセラミックグリーンシート260を、設計された回路を構成するように、仮圧着を行いながら順次積層する。仮圧着および積層の手順は一般的な多層セラミック基板の製造方法に従う。第1および第2のセラミックグリーンシート270、260の積層は、シート間の気泡を取り除きやすくするため、減圧下で行ってもよい。
これにより、図3(d)に示すように、グリーンシート積層体280が得られる。このとき、多層セラミック基板のキャビティの底面となるレベル、つまり、グリーンシート積層体の積層方向におけるキャビティの底面となる高さ位置に第1のセラミックグリーンシート270の主面270aに配置されたストップ層用のパターン205の表面が位置するようにする。したがって、グリーンシート積層体280において、ストップ層用のパターン205は第1および第2のセラミックグリーンシート270、260に挟まれている。
必要に応じて、グリーンシート積層体280の上面280aおよび下面280bに、電極パターン209および電極パターン210をそれぞれ形成する(S15)。電極パターン209および電極パターン210の周囲にオーバコート材をさらに配置してもよい。
(5) 本圧着
次に、グリーンシート積層体280を構成している第1および第2のセラミックグリーンシート270、260を互いに圧着させる(S16)。例えば、グリーンシート積層体280を枠体内に装填し、冷間等方加圧(CIP)装置などを用いて本圧着を行う。第1および第2のセラミックグリーンシート270、260中の樹脂および導電ペースト中の粘着剤が軟化し、互いに接着するように、本圧着中、全体を60℃から90℃の温度範囲でグリーンシート積層体280を加熱してもよい。
上述したように、グリーンシート積層体が、複数個の多層セラミック基板101が集合した大型基板を構成する場合、焼結後に個片の基板に分割するための分割用の溝を、本圧着後にナイフカッター等を用いて形成してもよい。
(6) 脱バインダ
グリーンシート積層体280からバインダを除去する(S17)。具体的には、グリーンシート積層体280に含まれる樹脂、溶媒などの有機成分を加熱し、除去する。例えば、200℃以上600℃以下の範囲の温度で、120分以上600分以下の時間、保持する。保持温度は一定であってもよいし、変化してもよい。例えば、500℃になるまでグリーンシート積層体280を加熱し、その後、徐々に冷却する、あるいは、保持温度を徐々に低下させてもよい。この工程により、グリーンシート積層体280に含まれる樹脂、溶媒が消失する。
(7) 焼結
脱バインダ後のグリーンシート積層体280を焼結させる(S18)。具体的には、セラミックグリーンシートに含まれるセラミックの焼結温度で、グリーンシート積層体280を保持し、セラミックの焼結を行う。例えば、850℃以上940℃以下の範囲の温度で、100分以上180分以下の時間、保持する。これにより、図4(a)に示すような、内部にストップ層116を含むセラミック焼結体290が得られる。
2. マスキング工程
セラミック焼結体290にキャビティを形成するためのマスキングを行う。具体的には、図4(a)に示すように、セラミック焼結体290の上面290aにキャビティ111の開口に対応する開口パターン211pを有するマスク211を形成する(S19)。次のブラスト加工によって、セラミック焼結体290は上面290aに対して水平方向(横方向)にも研削されるため、この点を考慮して、開口パターン211pは、キャビティ111の開口よりも小さく設定することが好ましい。また、上面290aから垂直な方向から見て、開口パターン211pは、キャビティ111の底面となる領域207を含んでいる。
マスク211は例えば、半導体製造技術で用いられるフォトレジストを塗布、露光および現像することによって形成してもよい。また露光フィルムを露光し、現像した後、開口パターン211pを有するフィルムをマスク211として用い、セラミック焼結体290の上面290aに位置合わせをして張り合わせてもよい。
フォトレジストを用いてマスク211を形成する場合には、例えば、セラミック焼結体290の上面290aに設けられたマークと露光時のフォトマスクとを位置合わせすることによって所定の位置に開口パターン211pが配置されたマスク211を形成することができる。また、露光フィルムを用いる場合には、セラミック焼結体290の上面290aに設けられたマークと露光フィルムとを位置合わせすればよい。これらの位置合わせは、露光装置の画像認識によって行うことができる。
3.ブラスト加工
ブラスト加工によって、キャビティ111をセラミック焼結体290に形成する。具体的には、図4(b)に示すように、マスク211を用いて投射材131を投射し、上面290aからセラミック焼結体290の一部を、ストップ層116が露出するまで、除去する(S20)。
ブラスト加工はセラミックの研削加工に適した条件を用いる。特に、ファインブラスト、精密ブラスト、マイクロブラスト等と呼ばれる微細加工に適した条件でセラミック焼結体290を除去することが好ましい。具体的には投射材として、炭化ケイ素、窒化ホウ素、ダイヤモンドなどの材料を用いることができる。投射材の形状は、粒子状であればよく、さらに加工性の良い砥粒、すなわち角のある形状が好ましい。また、投射材の大きさは、例えば、平均粒径(D50)が10〜200μmである。投射材の投射条件は、例えば、エアー加圧0.2〜0.6MPaである。
投射材を噴射するノズルが1つである場合、セラミック焼結体290の上面290aにおいて、一定の速度でノズルを2次元に走査させることによって、均一な研削を行うことができる。また、複数のノズルがライン状に配置されている、あるいは、ノズル口がライン形状を有する場合、1次元の走査により広い面積で研削を行うことができる。このため、研削に要する時間を短縮することができるとともに研削の均一性を高めることができる。
1回の走査によって研削されるセラミック焼結体の厚さは、投射材の材質や平均粒径、その投射条件にもよるが、例えば、5μm〜50μmである。必要に応じて複数回走査を行い、所望の深さのキャビティ111を形成する。
ストップ層116とセラミック焼結体290との研削速度の差によってストップ層116が研削のストッパーとして機能する。キャビティ111の深さDに相当するセラミック焼結体を除去できる時間よりも長い時間、研削を行っても、ストップ層116はあまり削られることがない。したがって、ブラスト加工における研削速度のばらつきを考慮して、深さDを研削する時間よりも長い時間でブラスト加工を行ってもよい。例えば、ブラスト加工による深さ方向の研削速度がRμm/minであり、キャビティ111の深さがDμmである場合、研削時間Tは1D/R≦T≦1.2D/Rであってもよい。
研削時間をこのように設定することにより、確実にストップ層116上のセラミック焼結体を除去することができる。また、研削時間を、深さDを研削する時間よりも長い時間に設定することにより、キャビティ111の側面と底面との境界に形成される曲面を小さくすることができる。
また、よりキャビティ111の側面と底面との境界に形成される曲面を小さくするために、図4(b)に示すように、上面290aから垂直に見て、キャビティ111の開口111aの縁と、キャビティ111の底面111bで露出したストップ層116の領域116eの縁との間に位置するセラミック焼結体の曲面部分290g(ハッチングで示す)の少なくとも一部をブラスト加工により、更に除去してもよい。
4.レーザ加工
キャビティ111の側面と底面との境界に形成される曲面を小さくするために、図4(b)に示されるセラミック焼結体の曲面部分290gをレーザ加工によって除去してもよい(S21)。
レーザ加工には、セラミック焼結体290を構成しているセラミックを除去し得る波長およびパワーを有するレーザ光源が用いられる。例えば、セラミック基板にマーキンングを行うための、あるいは、セラミック基板にビアホールを形成するため等、セラミック基板を加工するためのレーザ光源を用いる。より具体的には、波長が500nmより大きいものが好ましく、特に1000nm〜3000nm程度であれば、減衰しにくく、安定した加工ができるため好ましい。例えば、出力が10〜200WのNd:YAGレーザ、ファイバーレーザ等を用いることができる。加工しにくいセラミックであれば、さらに波長の長いCO2レーザなどを用いてもよい。
図4(c)に示すように、レーザ光132によってセラミック焼結体の曲面部分290gの少なくとも一部を除去することにより、キャビティ111の底面との境界に形成される曲面をより小さくすることができる。この際、レーザ光132によって、ストップ層116の一部が除去されてもよい。ただし、ストップ層116が、同じレベルで他の受動部品と接続されていたり、配線パターンと接続されている場合、レーザによってキャビティ111の底面に露出した領域116eの周囲全体を除去してしまうと、キャビティ111の底面111bに位置するストップ層116が電気的に分離してしまう。このため図4(d)に示すように、キャビティ111の底面111bに露出したストップ層116の領域116eを規定する周縁の一部116rは、レーザ加工によって切断せず、領域116eとストップ層116の他の領域116fとの電気的接続を確保することが好ましい。
5.マスク除去
レーザ加工後、または、レーザ加工を行わない場合にはブラスト加工後、マスク211を除去する(S22)例えば、有機溶剤によってマスク211を除去したり、剥離液を用いてマスク211を除去する。その後、必要に応じてキャビティ111が設けられたセラミック焼結体を洗浄し、乾燥させることによって図1(a)に示される多層セラミック基板が完成する。
グリーンシート積層体が、複数個の多層セラミック基板101が集合した大型基板を構成する場合、焼結によって得られた大型基板を分割用溝で切断することによって、複数の多層セラミック基板を得ることができる。
[効果等]
本実施形態の多層セラミック基板及びその製造方法によれば、グリーンシート積層体を焼結させた後、ブラスト加工により、キャビティが形成される。このため、開口が設けられたセラミックグリーンシートを積層することにより、シートがずれたり変形したりするといった課題が生じず、キャビティ、内部に形成される電極、受動部品等の変形が抑制される。したがって、製造時の誤差や変形が少なく、量産性よく多層セラミック基板を得ることができる。
また、セラミック焼結体の内部に形成したストップ層により、ブラスト加工での研削量のばらつきによる、キャビティ底面のうねりがなく、平坦な底面のキャビティが得られる。特に、セラミック焼結体の上面にそりやうねりが生じていても、ストップ層が平坦であれば、キャビティの底面も平坦にできる。また、投射材が底面となるストップ層に食い込みにくい。このため、キャビティの底面には異物が少なく、キャビティの形成後、異物を除去するなどの処理を行わなくてもよい。
ストップ層は、キャビティの底面に設ける放熱用電極を兼ねることができるため、別途、ストップ層または放熱用電極を設けなくてもよい。このため、製造工数を増やすことがない。
また、ストップ層とセラミック焼結体との研削速度の比(選択比)を大きくすればキャビティ全体の研削時間あるいは、キャビティの周縁部分における研削時間を長くすることにより、キャビティの側面と底面との間の曲面を小さくしたり、キャビティの側面の傾斜を小さくできる。
更に、ブラスト加工後、キャビティの側面と底面との間の曲面部分およびキャビティの側面をレーザ加工によって除去することにより、曲面部分を除去したり、側面の傾きを小さくしたりすることができる。これにより、キャビティの底面とキャビティの開口との面積差を小さくすることができる。よって、電子部品をキャビティに収納する場合におけるデッドスペースを小さくすることができる。
レーザ加工によって、ストップ層も除去する場合、キャビティ底面の周縁の少なくとも一部において、レーザ照射をおこなわないことによって、キャビティの底面に位置するストップ層の部分と、キャビティの周囲に位置するストップ層の部分とを電気的に接続できる。このため、ストップ層に導電性ビアを接続させなくてもキャビティの底面に位置するストップ層との配線が確保できる。
[多層セラミック基板の他の形態]
本実施形態の多層セラミック基板およびその製造方法には種々の改変が可能である。特に、キャビティ111内の構造には種々の改変が可能である。以下、他の形態によるキャビティ111内の構造と製造方法とを説明する。
(1)ストップ層のみを有する構造
多層セラミック基板はキャビティ111内にストップ層のみを有していてもよい。この場合、図5(a)に示すように、まず、ストップ層116が内部に設けられたセラミック焼結体290を用意する。
次に図5(b)に示すように、セラミック焼結体290の上面290aにキャビティ111の開口に対応する開口パターン211pを有するマスク211を形成する。その後、図5(c)に示すように、マスク211を用いて投射材131を投射し、上面290aからセラミック焼結体290の一部を、ブラスト加工により除去することによって、ストップ層116を露出させる。これにより図5(d)に示すように底面111bにストップ層116を有するキャビティ111が形成される。さらに、図5(e)に示すように、必要に応じて、レーザ光132によるレーザ加工を行い、キャビティ111側面と底面との境界に位置する曲面を除去してもよい。これにより、多層セラミック基板102が形成される。
多層セラミック基板102においてキャビティ111内のストップ層116はキャビティ111形成時のストップ層として機能する。また、キャビティ111内に電子部品を収納する場合の放熱用電極、あるいは、はんだ付けが可能な下地として利用できる。
(2)ストップ層および電極を有する構造
多層セラミック基板はキャビティ111内にストップ層および電極を有していてもよい。この場合、図6(a)に示すように、まず、ストップ層116および電極121が内部に設けられたセラミック焼結体290を用意する。電極121には導電性ビア120が接続されている。
図6(b)に示すように、セラミック焼結体290の上面290aにキャビティ111の開口に対応する開口パターン211pを有するマスク211を形成する。その後、図6(c)に示すように、マスク211を用いて投射材131を投射し、上面290aからセラミック焼結体290の一部を、ブラスト加工により除去することによって、ストップ層116および電極121を露出させる。これにより図6(d)に示すように底面111bにストップ層116および電極121を有するキャビティ111が形成される。電極121も研削のストップ層として機能し得る。
図6(e)に示すように、必要に応じて、レーザ光132によるレーザ加工を行い、キャビティ111側面と底面との境界に位置する曲面を除去してもよい。これにより、多層セラミック基板103が形成される。
多層セラミック基板103においてキャビティ111内に電極121が設けられているため、電子部品等をフェイスダウンでキャビティ111内に収納することができる。
(3)ストップ層を兼ねる放熱用電極を有する構造
多層セラミック基板はキャビティ111内にストップ層を兼ねる放熱用電極を有していてもよい。この場合、図7(a)に示すように、放熱用電極114が内部に設けられたセラミック焼結体290を用意する。ここで形成する放熱用電極114はストップ層を兼ねており、前記ストップ層が放熱用電極として機能する。放熱用電極114には導電性ビア120が接続されていたり、配線などがキャビティの下に引き回されていてもよい。
放熱用電極を有する場合もストップ層を有する場合と同様の工程によって、図7(e)に示す、多層セラミック基板104が形成される。
多層セラミック基板104においてキャビティ111内の放熱用電極114は、研削のストップ層としても機能する。また、放熱用電極114には導電性ビア120が接続されているため、高い効率で放熱用電極114に接続された電子部品等の熱を多層セラミック基板104の外部へ逃がすことができる。
(4)ストップ層および放熱用電極を有する構造
図8(a)〜(e)に示すように、多層セラミック基板はキャビティ111内に放熱用電極114およびストップ層116を有する多層セラミック基板105は上記実施形態で詳細に説明した通りである。
(5)高さの異なる2つの底面を有するキャビティの構造
多層セラミック基板は、高さの異なる2つの底面を有するキャビティを備えていてもよい。図9(a)に示すように、底面111bとなる位置および底面111bとは異なるレベルにある底面111b’となる位置にそれぞれストップ層116、116’が配置されたセラミック焼結体290を用意する。
次に図9(b)に示すように、セラミック焼結体290の上面290aにキャビティ111の開口に対応する開口パターン211pを有するマスク211を形成する。その後、図9(c)に示すように、マスク211を用いて投射材131を投射し、上面290aからセラミック焼結体290の一部を、ブラスト加工により除去することによって、ストップ層116’を露出させる。さらに、開口パターン211p内において、ストップ層116上に位置しているセラミック焼結体をブラスト加工により除去する。これにより図9(d)に示すように底面111bおよび底面111b’を有するキャビティ111が形成される。底面111bにはストップ層116が位置し、底面111b’には、ストップ層116’および電極121が位置している。
さらに、図9(e)に示すように、必要に応じて、レーザ光132によるレーザ加工を行い、キャビティの側面と底面との境界に位置する曲面を除去してもよい。これにより、多層セラミック基板106が形成される。
多層セラミック基板106おいて、ストップ層116および116’はいずれもキャビティ111形成時のストップ層として機能する。このため、異なるレベルの底面111b、111b‘を有するキャビティ111を形成することができる。
(6) ストップ層を外側に有する構造
多層セラミック基板はセラミック焼結体の外側にストップ層を外部に有してもよい。これにより、キャビティの一部に貫通部分を形成することができる。
例えば、図18(a)に示すように、セラミック焼結体290の内部にストップ層116が設けられ、下面290bにストップ層116’が設けられたセラミック焼結体290を用意する。ストップ層116は、例えば、図19(a)に示され、矩形の中央部の四隅から放射状に延びる延長部を備えた形状を有する。また、ストップ層116’は、次の工程で説明するキャビティの開口に対応する開口パターン211pよりも大きい矩形形状を有する。
次に図18(b)に示すように、セラミック焼結体290の上面290aにキャビティの開口に対応する開口パターン211pを有するマスク211を形成する。その後、図18(c)に示すように、上面からセラミック焼結体の一部を、投射材131を用いたブラスト加工により除去し、ストップ層116、116’の領域207(図18(b))を露出させる。これにより底面にストップ層116を有するキャビティが形成される。ここで、ストップ層116’の領域207上のセラミック焼結体は除去されている。ストップ層116がマスクとして機能するため、ストップ層116とストップ層116’との間にはセラミック焼結体の一部290’が残っている。このセラミック焼結体の一部290’は、キャビティ内においてストップ層116を支持するブリッジとなる。
その後、例えば、ストップ層116’を除去することにより、図19(a)および(b)に示すように、4箇所に貫通孔111cを有するキャビティ111を備えた多層セラミック基板が得られる。
図19(a)および(b)は、それぞれ、ストップ層116’を除去した後の多層セラミック基板の上面図および下面図である、図19(a)に示すように、キャビティ111は、上面290aにおいて矩形の開口を有し、底部にストップ層116が位置している。底部には、貫通孔111cが設けられている。下面290bから見た場合、破線で示すキャビティ111に対応する領域111’内において、4つの貫通孔111cおよびストップ層116に対応するセラミック焼結体の一部290’が位置している。
また、完全に貫通したキャビティ111を設けるために、ストップ層を用いてもよい。例えば、図20(a)に示すように、下面290bにストップ層116’が設けられたセラミック焼結体290を用意する。ストップ層116’は、次の工程で説明するキャビティの開口に対応する開口パターン211pよりも大きく、例えば矩形形状を有する。図20(b)において示されている下面290bの電極210はこの工程において無くてもよく、図20(c)においてキャビティを形成した後にストップ層を除去し、その後に改めて電極210を設けてもよい。
次に図20(b)に示すように、セラミック焼結体290の上面290aにキャビティの開口に対応する開口パターン211pを有するマスク211を形成する。その後、図20(c)に示すように、マスク211を用いて上面290aからセラミック焼結体290の一部を、投射材131を用いたブラスト加工により除去し、ストップ層116’の領域207(図20(b))を露出させる。これにより下面290bにストップ層116’を有するキャビティが形成される。ここで、ストップ層116’の領域207上のセラミック焼結体はすべて除去されている。
その後、例えば、ストップ層116’を除去することにより、図21に示すように、貫通するキャビティ111を備えた多層セラミック基板が得られる。
このように、セラミック焼結体の外部にストップ層を形成することによって、キャビティの一部に貫通孔を有する多層セラミック基板を実現することができる。また、セラミック焼結体の内部に設けたストップ層と外部にもうけたストップ層とを組み合わせることにより、複雑な形状を有し、かつ、位置あるいはサイズの精度が高いキャビティを備えた多層セラミック基板を提供することが可能である。
(実施例)
以下、本実施形態による多層セラミック基板および製造方法について実験を行った結果を説明する。本実施形態による多層セラミック基板を作製し、キャビティの形状等について測定を行った。
1.試料の作製
(実施例1)
多層セラミック基板は、例えば、Al、Si、Srを主成分とし、Ti、Bi、Cu、Mn、Na、Kを副成分とするセラミック材料、Al、Si、Srを主成分とし、Ca、Pb、Na、Kを副成分とするセラミック材料、Al、Mg、Si、Gdを含むセラミック材料、Al、Si、Zr、Mgを含むセラミック材料が用いられる。本実施例ではAl、Si、Srを主成分とし、Ti、Bi、Cu、Mn、Na、Kを副成分とするセラミック材料を原料として、80μmの厚さのセラミックグリーンシートを用意した。これをグリーンシートAとした。
ストップ層を形成するための導電ペーストとして、Agペーストを用意し、グリーンシートAの1つに、20μmの厚さのストップ層用のパターンを形成した。これをグリーンシートBとした。グリーンシートAを3層重ね、その上に、グリーンシートBを配置した。さらにその上にグリーンシートAを2層重ねた。得られたグリーンシート積層体をCIP装置で加圧し、本圧着を行った。その後、焼成炉で脱バインダを行い、900℃で2時間焼結を行った。
得られたセラミック焼結体の主面に、厚さ100μmのPET製フィルムを貼付した。、ブラスト加工のマスクとなるフィルムには1.7mm×1.2mmの開口が縦および横に7×5個配置されている。
フィルムを貼付した焼結体にブラスト加工を行い、キャビティを形成した。ブラスト加工の条件は以下の通りである。ブラスト加工の終了後、フィルムを剥離し、実施例1の試料を得た。
砥粒:炭化ケイ素
平均粒径:50μm
投射エアー圧:0.5MPa
(実施例2)
実施例1と同様、ブラスト加工を行い、更に、キャビティの側面と底面との境界に位置する曲面部分に対してレーザ加工を行った。レーザ加工の条件は以下の通りである。レーザ加工の終了後、フィルムを剥離し、実施例2の試料を得た。
レーザ:Nd−YAGレーザ
波長:1064nm
レーザースポット径:約10μmφ
出力:50W
(参考例1)
グリーンシートAのみを積層して積層体を形成したことを除き実施例1と同様に試料を作製し、参考例1の試料を得た。参考例1の試料はストップ層を有さない構造である。
(参考例2)
グリーンシートAのみを積層して積層体を形成したことを除き実施例2と同様に試料を作製し参考例2の試料を得た。参考例1の試料と同様にストップ層を有さない構造である。
(参考例3)
グリーンシートAを3層重ね、その上に、グリーンシートBを配置した試料を作製し、キャビティを形成しないことを除き、実施例1と同様に試料を作製し、参考例3の試料を得た。参考例3の試料は、ストップ層と同じAgペーストで形成された電極を表面に備える。
2.測定および測定結果
(1)キャビティ底面の粗さの測定
実施例1および参考例1の試料におけるキャビティの底面の粗さを測定した。測定にはBruker社製走査型白色干渉顕微鏡を用いた。図10(a)および(c)に、実施例1および参考例1の測定した領域における高さ分布像を示す。また、図10(b)および(d)に、顕微鏡像を示す。図10(a)および(c)において、色が濃いほど基準面から低い領域であり、色が薄い(明るい)ほど基準面から高い領域であることを示している。各図の右側に、濃度に対応する高さレベルが示されている。
図10(a)では、色の濃い部分および色の薄い部分は少なく、基準面から大きく高さが異なる領域は少なく、概ね、基準面に対して±2000nm程度以内に高さが分布している。これに対し、図10(c)の画像には、色の濃い領域および薄い領域が見られる。図10(c)において、白い点線内の領域は、特に色の薄い領域が集中しており、基準面よりも高いことを示している。具体的には、白い点線内の領域は基準面に対して+4000〜6000nmの高さを有している。一方色の濃い領域は基準面に対して−4000〜−6000nmの高さを有している。観察した領域の算術平均粗さRaは、実施例1(図10(a))ではRa=600nmであるのに対し、参考例1(図10(c))ではRa=1500nmであった。
ブラスト加工後のストップ層の面状態をさらに詳しく評価した。図11(a)および(b)は、実施例1の高さ分布像および顕微鏡像を示し、図10(a)および(b)より拡大された観察画像である。また、比較としてトップ層と同じAgペーストで形成された電極を表面に備える参考例3の電極表面について評価した。図11(c)および(d)は、参考例3の高さ分布像および顕微鏡像を示す。高さ分布像および顕微鏡像は、実施例1と同様に取得した。図11(a)および(b)と図11(c)および(d)とにおいて、画像の倍率を揃えている。
これらの図を比較すれば明らかなように、実施例1の試料のキャビティ底面におけるストップ層表面の粗さは、参考例3の試料のストップ層表面の粗さよりも大きい。観察した領域のRaは実施例1では、Ra=680nmであり、比較例3では、420nmであった。ブラスト加工の投射材がストップ層表面に投射されることによって、表面の粗さが適度に大きくなっている。
図12(a)および(b)は、図10(a)および(c)に示される領域における断面プロファイルを示している。実施例1(図10(a))では、凹凸が小さいのに対して、参考例1(図10(c))では凹凸は大きい。最大断面粗さ(JISB0601 2001で定義される最大うねり高さ)Wtは実施例1では2.1μmであり、参考例1では5.1μmであった。
これらの結果から、実施例1の試料におけるキャビティの底面は平坦であり、粗さRaも小さいのに対し、ストップ層を有しない場合には、キャビティの底面はうねりが見られ、Raも大きいことが分かる。
(2) 基板内のキャビティの深さのばらつきの測定
図13(b)および(c)は、(a)で示すように、実施例1の試料に形成された35個のキャビティにおける、試料のステージを基準としてキャビティの底面までの基板の高さ(計測A)、および基板上面を基準としてキャビティ底面までのキャビティの深さ(計測B)をそれぞれ計測した。計測には、接触式リニアゲージ(ミツトヨ製デジマチックインジケータ)を用い、キャビティ底面の中心で測定した。上面を基準としたときのキャビティ底面までの深さ(図13(c))は、ステージを基準としたときのキャビティ底面までの高さ(図13(b))よりも狭い範囲に分布していることから、ステージを基準としたときのキャビティ底面までの基板の高さ(図13(b))にはセラミック基板の厚さや、反り、うねりなどのばらつきを含むことが分かった。すなわち、本発明の加工により、セラミック基板の厚さや、反り、うねりなどによる影響を受けず、基板上面を基準として、精度良く深さの加工量を制御できることが分かる。上面を基準としたときの平均値は0.147mmであり標準偏差σは0.006であった。この結果から、厚さや、反り、うねりなどの変形がある基板でも基板上面基準でキャビティ加工が可能なことを示している。
(3) 基板内のキャビティの形状および位置のばらつきの測定
図14(a)および(b)は、実施例1および参考例1の試料における7行×5列のキャビティの任意の一列におけるX方向の幅およびY方向の幅を示している。また、図14(c)および(d)は、実施例1および参考例1の試料における7行×5列のキャビティの任意の一行におけるX方向のピッチおよびY方向のピッチを示している。
実施例1の試料と参考例1の試料との違いは、ストップ層の有無であり、キャビティ形状や形成位置の精度は主としてマスクに依存すると考えられ、実施例1および参考例1において、特に大きさ差異は見られなかった。
(4)キャビティの断面プロファイル
図15(a)および(b)に、実施例1および実施例2の試料のキャビティの断面像を示す。図から分かるように実施例1の試料では、キャビティの開口から底面にかけて側面は滑らかな曲線を描いている。側面と底面との明確な境界は大きな曲面が形成されている。これに対し、レーザ加工を施した実施例2の試料では、側面と底面との間の曲面は、かなり小さくなっている。また、側面の傾きが小さくなり、垂直に近くなっている。
これらの結果から、レーザ工程を行うことにより、側面と底面との間の曲面を小さくでき、底面が拡大することが分かる。
実施例1、2および参考例1、2の試料について図1(b)に示すキャビティの深さDおよび、開口から見たキャビティの開口の縁と、キャビティの底面で露出した前記ストップ層の領域の縁との水平距離Lについて、キャビティの断面像から測定した結果を図16に示す。また、測定結果から求めたL/Dの値を示す。
表1および図16から、実施例および参考例のいずれにおいても、レーザ加工を行うことによって、Lを短くできることが分かる。また、レーザ加工を行うことによって、L/Dを0.36以上1.12以下にすることができることが分かる。
本開示の多層セラミック基板の製造方法は種々の用途に適したキャビティを有する多層セラミック基板に好適に用いられる。
101 多層セラミック基板
110 セラミック焼結体
110a 上面
110b 下面
111 キャビティ
111a 底面
112、113 電極
114、115 放熱用電極
116 ストップ層
118 受動部品パターン
119 配線パターン
120 導電性ビア
151 半導体ICチップ
152 キャパシタ
153 ボンディングワイヤ
200 セラミックグリーンシート
201 ビアホール
202 導電ペースト
203 配線パターン
204 受動部品パターン
205 ストップ層用のパターン
206 放熱用電極のパターン
209、210 電極パターン
250 キャリアフィルム
260 第2のセラミックグリーンシート
270 第1のセラミックグリーンシート

Claims (10)

  1. キャビティを形成した多層セラミック基板の製造方法であって、
    セラミック焼結体を用意する工程(A)と、
    前記セラミック焼結体の上面に前記キャビティの開口に対応する開口パターンを有するマスクを形成する工程(B)と、
    前記マスクの開口パターンから現われる前記セラミック焼結体の一部をブラスト加工により除去することにより、前記キャビティを前記セラミック焼結体に形成する工程(C)とを包含し、
    前記工程(A)は更に、前記工程(C)で前記セラミック焼結体を除去する研削速度よりも小さい研削速度を有するストップ層を形成する工程を備え、
    前記工程(C)で前記キャビティの底面に前記ストップ層を露出させる、多層セラミック基板の製造方法。
  2. 前記工程(A)は、
    ストップ層用のパターンを導電ペーストで形成した第1のセラミックグリーンシート、および、ストップ層のパターンを有さない少なくとも1つの第2のセラミックグリーンシートを用意する工程と、
    前記第1のセラミックグリーンシートおよび前記第2のセラミックグリーンシートを積層し、グリーンシート積層体を得る工程と、
    前記グリーンシート積層体を焼結させ、前記ストップ層を含む前記セラミック焼結体を得る工程と
    を含む請求項1に記載の多層セラミック基板の製造方法。
  3. 前記第1のセラミックグリーンシートと前記ストップ層のパターンとの間に、導電ペーストで形成した他のパターンを有し、前記工程(A)において、前記セラミック焼結体は、前記ストップ層と、前記他のパターンによる電極とを含む、請求項2に記載の多層セラミック基板の製造方法。
  4. 前記セラミック焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との間に位置する前記セラミック焼結体の少なくとも一部を、レーザ加工によって除去する工程(D)をさらに包含する請求項1から3のいずれかに記載の多層セラミック基板の製造方法。
  5. 前記セラミック焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との間に位置するセラミック焼結体およびその下方に位置する前記ストップ層の少なくとも一部をレーザ加工によって除去する工程(D)をさらに包含する請求項1から3のいずれかに記載の多層セラミック基板の製造方法。
  6. 前記キャビティの底面において露出している前記ストップ層の領域は、前記ストップ層の一部によって前記ストップ層の他の領域と接続されている請求項5に記載の多層セラミック基板の製造方法。
  7. 前記上面から前記底面までの深さをDとし、
    前記焼結体の上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との水平距離をLとし、
    L/Dが0.1以上1.25以下である請求項1から6のいずれかに記載の多層セラミック基板の製造方法。
  8. 前記第1および第2のセラミックグリーンシートを用意する工程において、前記第1のセラミックグリーンシートおよび前記第2のセラミックグリーンシートの少なくとも一方は、内部配線、インダクタ、コンデンサ、ストリップライン、内部抵抗となるパターンを含む請求項2に記載の多層セラミック基板の製造方法。
  9. 上面にキャビティを設けた多層セラミック基板であって、
    前記キャビティの底面に金属によって形成されたストップ層を有し、
    前記ストップ層の面粗さRaが0.5μm以上2μm以下である、多層セラミック基板。
  10. 前記多層セラミック基板の前記上面から前記キャビティの前記底面までの深さをDとし、
    前記上面から垂直に見て、前記キャビティの開口の縁と、前記キャビティの底面で露出した前記ストップ層の領域の縁との水平距離をLとし、
    L/Dが0.1以上1.25以下である請求項9に記載の多層セラミック基板。
JP2015241480A 2015-12-10 2015-12-10 多層セラミック基板の製造方法および多層セラミック基板 Active JP6292216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015241480A JP6292216B2 (ja) 2015-12-10 2015-12-10 多層セラミック基板の製造方法および多層セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015241480A JP6292216B2 (ja) 2015-12-10 2015-12-10 多層セラミック基板の製造方法および多層セラミック基板

Publications (2)

Publication Number Publication Date
JP2017108021A true JP2017108021A (ja) 2017-06-15
JP6292216B2 JP6292216B2 (ja) 2018-03-14

Family

ID=59061053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015241480A Active JP6292216B2 (ja) 2015-12-10 2015-12-10 多層セラミック基板の製造方法および多層セラミック基板

Country Status (1)

Country Link
JP (1) JP6292216B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096796A (ja) * 2017-11-27 2019-06-20 日本特殊陶業株式会社 配線基板の製造方法
CN110349862A (zh) * 2019-06-28 2019-10-18 天津荣事顺发电子有限公司 一种ic芯片自控温机构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401424B1 (ko) * 2020-10-12 2022-05-25 주식회사 티엘비 샌드 블라스트를 이용한 캐비티 인쇄회로기판 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232466A (ja) * 1996-02-23 1997-09-05 Kyocera Corp 半導体素子収納用パッケージの製造方法
JP2001284819A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 積層回路基板
JP2004055571A (ja) * 2002-07-16 2004-02-19 Kyocera Corp ガラスセラミック回路基板
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007324429A (ja) * 2006-06-02 2007-12-13 Murata Mfg Co Ltd モジュール部品及びその製造方法
JP2009252766A (ja) * 2008-04-01 2009-10-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012146983A (ja) * 2011-01-13 2012-08-02 Ibiden Co Ltd 配線板及びその製造方法
JP2015028963A (ja) * 2013-07-30 2015-02-12 京セラ株式会社 配線基板およびこれを用いた実装構造体
US20150059170A1 (en) * 2013-08-31 2015-03-05 Kyocera Slc Technologies Corporation Method of manufacturing a wiring board

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232466A (ja) * 1996-02-23 1997-09-05 Kyocera Corp 半導体素子収納用パッケージの製造方法
JP2001284819A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 積層回路基板
JP2004055571A (ja) * 2002-07-16 2004-02-19 Kyocera Corp ガラスセラミック回路基板
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007324429A (ja) * 2006-06-02 2007-12-13 Murata Mfg Co Ltd モジュール部品及びその製造方法
JP2009252766A (ja) * 2008-04-01 2009-10-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012146983A (ja) * 2011-01-13 2012-08-02 Ibiden Co Ltd 配線板及びその製造方法
JP2015028963A (ja) * 2013-07-30 2015-02-12 京セラ株式会社 配線基板およびこれを用いた実装構造体
US20150059170A1 (en) * 2013-08-31 2015-03-05 Kyocera Slc Technologies Corporation Method of manufacturing a wiring board
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096796A (ja) * 2017-11-27 2019-06-20 日本特殊陶業株式会社 配線基板の製造方法
CN110349862A (zh) * 2019-06-28 2019-10-18 天津荣事顺发电子有限公司 一种ic芯片自控温机构及其制备方法

Also Published As

Publication number Publication date
JP6292216B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
EP2579693A1 (en) Multi-chip wiring board and process for producing same, and wiring board and process for producing same
KR102267242B1 (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP5233637B2 (ja) 多層セラミック基板、及び電子部品
JP6292216B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JPWO2017061324A1 (ja) 多層セラミック基板の製造方法
KR20060112591A (ko) 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
WO2009076494A2 (en) Ceramic substrate having thermal via
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP5314370B2 (ja) セラミック部品の製造方法
JP5375199B2 (ja) 電子部品の製造方法
KR101097456B1 (ko) 엘이디 패키지의 제조방법 및 그에 의한 엘이디 패키지
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2006013318A (ja) 多層基板及び高周波電子部品、並びにその製造方法
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP2007095862A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
JP5743766B2 (ja) セラミック基板の製造方法
JP2007234656A (ja) 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置
JP2009023904A (ja) セラミックス積層体の製造方法及びセラミックス積層体
JP2007294797A (ja) セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法
JP4228701B2 (ja) 多層セラミック基板の製造方法
JP2006100499A (ja) 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法
JP2005136303A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6292216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350