JP5375199B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP5375199B2 JP5375199B2 JP2009048267A JP2009048267A JP5375199B2 JP 5375199 B2 JP5375199 B2 JP 5375199B2 JP 2009048267 A JP2009048267 A JP 2009048267A JP 2009048267 A JP2009048267 A JP 2009048267A JP 5375199 B2 JP5375199 B2 JP 5375199B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- laminate
- layer
- electronic component
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(多層基板の構成)
以下に、本発明の第1の実施形態に係る多層基板の製造方法において作製される多層基板の構成について図面を参照しながら説明する。図1は、本発明の実施形態に係る多層基板の製造方法において作製される多層基板10a,10bを備えた回路モジュール1a,1bの外観斜視図である。図2は、多層基板10aの断面構造図である。多層基板10aにおいて、z軸方向は、積層方向を示す。ただし、本実施形態では、z軸方向の正方向側の絶縁体層から負方向側の絶縁体層へと順に積層される。しかしながら、以下では、便宜上、z軸方向の正方向側を上側とし、z軸方向の負方向側を下側とする。また、積層体12の長辺に沿った方向をx軸方向とし、積層体12の短辺に沿った方向をy軸方向と定義する。また、x軸方向、y軸方向及びz軸方向の正方向及び負方向は、積層体12の中心を基準とする。なお、図2以下の断面構造図では、理解の容易のために、図1の外観斜視図の縦横比及び窪みGの広さを変更して記載してある。
次に、多層基板10aの製造方法について図面を参照しながら説明する。図3ないし図6は、積層体12の製造過程における工程断面図である。なお、図3から図6では、一つの積層体12の製造過程が示されている。しかしながら、実際には、マザー積層体がカットされることにより複数の積層体12が同時に作製される。
以上のような多層基板10aの製造方法によれば、以下に説明するように、積層体12に反りが発生することを抑制できる。より詳細には、多層基板10aの製造方法では、図5に示すような消失層20が設けられたマザー積層体に対して本圧着を行っている。これにより、マザー積層体の上面は、図6(a)に示すように、消失層20により圧縮されて窪む。その結果、図6(a)に示すように、消失層20よりもz軸方向の負方向側の領域R1の密度は、その他の領域R2,R3の密度よりも高くなる。ここで、マザー積層体の焼成時において、相対的に密度が高い領域R1は、相対的に密度が低い領域R2,R3に比べて、収縮しにくい。その結果、マザー積層体の焼成時に、領域R1においてマザー積層体の収縮が抑制されることにより、積層体12に大きな反りが発生することが抑制される。
以下に、実施例に係る多層基板10aの製造方法について説明する。
溶媒:エキネン
前処理:300W×60秒
屈折率:1.51
σp:極性力成分(J/ml)1/2
Fpi:モル引力定数の極性力成分(J1/2・ml-3/2・/mol-1)
V:モル体積:(ml/mol)
本願発明者は、本実施形態に係る多層基板10aの製造方法が奏する効果をより明確なものとするために、以下に説明する第1の実験を行った。具体的には、第1の実施例ないし第18の実施例に係る多層基板10aの製造方法(以下、第1の実施例ないし第18の実施例に係る製造方法と称す)にて多層基板10aを作製すると共に、以下に説明する第1の比較例及び第2の比較例に係る電子部品の製造方法(以下、第1の比較例及び第2の比較例に係る製造方法と称す)にて電子部品を作製した。第1の比較例に係る製造方法は、消失層20を形成しない点においてのみ、第1の実施例に係る製造方法と異なる。また、第2の比較例に係る製造方法は、第1の実施例に係る製造方法の表5に示すペーストの代わりに、樹脂ビーズを含有しないペーストであって、表4に示す有機ビヒクル(試料番号CV−1)のみからなるペーストを塗布した点においてのみ、第1の実施例に係る製造方法と異なる。
以下に、本発明の第2の実施形態に係る多層基板の製造方法について図面を参照しながら説明する。図8は、多層基板10bの断面構造図である。多層基板10bにおいて、z軸方向は、積層方向を示す。ただし、本実施形態では、z軸方向の正方向側の絶縁体層から負方向側の絶縁体層へと順に積層される。しかしながら、以下では、便宜上、z軸方向の正方向側を上側とし、z軸方向の負方向側を下側とする。また、積層体12の長辺に沿った方向をx軸方向とし、積層体12の短辺に沿った方向をy軸方向と定義する。また、x軸方向、y軸方向及びz軸方向の正方向及び負方向は、積層体12の中心を基準とする。
以下に、実施例に係る多層基板10bの製造方法について説明する。実施例に係る多層基板10bの製造方法は、絶縁体層26を用いる点以外において第1の実施例に係る多層基板10aの製造方法と同じである。具体的には、実施例に係る多層基板10bの製造方法では、消失層20の樹脂ビーズとして、表1に示す架橋アクリル樹脂ビーズ(試料番号B−1)を用いた。
本発明に係る電子部品の製造方法は、第1の実施形態及び第2の実施形態に示した多層基板10a,10bの製造方法に限らず、その要旨の範囲内において変更可能である。例えば、多層基板10bでは、絶縁体層16と絶縁体層26とが交互に設けられている。しかしながら、絶縁体層16と絶縁体層26とは、交互に並んでいる必要はない。例えば、絶縁体層16の数の方が絶縁体層26の数よりも多くてもよい。また、図8では、z軸方向の最も正方向側に絶縁体層26が位置している。しかしながら、絶縁体層16がz軸方向の最も正方向側に位置していてもよい。
10a,10b 多層基板
12 積層体
14a〜14f 外部電極
16a〜16r,26a,26c ,26e,26g,26i,26k,26m,26o,26q 絶縁体層
20 消失層
80 実装部品
116a〜116r セラミックグリーンシート
Claims (8)
- 複数の第1の絶縁体層が積層されてなる積層体を有する電子部品の製造方法であって、
焼成時に消失する樹脂ビーズを含有するペーストからなる消失層が、積層方向の上面又は下面の一部に設けられた前記積層体を作製する工程と、
前記積層体に対して積層方向に圧着を施して、該積層体の上面又は下面に前記消失層を埋没させる工程と、
前記積層体を焼成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。 - 前記積層体を作製する工程において、前記第1の絶縁体層の焼結温度では焼結しない収縮抑制用セラミック材料を含む第2の絶縁体層、及び、該第1の絶縁体層を積層することを、
特徴とする請求項1に記載の電子部品の製造方法。 - 前記ペーストは、前記樹脂ビーズ及びビヒクルを含有していること、
を特徴とする請求項1又は請求項2のいずれかに記載の電子部品の製造方法。 - 前記樹脂ビーズは、架橋アクリル樹脂ビーズであり、
前記ビヒクルは、5.3(J/ml)1/2以上6.6(J/ml)1/2以下又は2.3(J/ml)1/2以下の三次元溶解性パラメーターの極性成分を有する有機溶媒、及び、バ
インダー樹脂からなること、
を特徴とする請求項3に記載の電子部品の製造方法。 - 前記樹脂ビーズは、プロピレン樹脂ビーズであり、
前記ビヒクルは、4.6(J/ml)1/2以上6.6(J/ml)1/2以下の三次元溶解性パラメーターの極性成分を有する有機溶媒、及び、バインダー樹脂からなること、
を特徴とする請求項3に記載の電子部品の製造方法。 - 前記樹脂ビーズは、ポリプロピレン樹脂ビーズであり、
前記ビヒクルは、テキサノール及びバインダー樹脂からなること、
を特徴とする請求項3に記載の電子部品の製造方法。 - 前記積層体の前記上面又は前記下面は、長方形状をなしており、
前記消失層は、前記上面又は前記下面の対角線の交点を含む領域に設けられていること、
を特徴とする請求項1ないし請求項6のいずれかに記載の電子部品の製造方法。 - 前記積層体に圧着を施す工程において、前記消失層は、前記積層体の前記上面又は前記下面に埋没すること、
を特徴とする請求項1ないし請求項7のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009048267A JP5375199B2 (ja) | 2009-03-02 | 2009-03-02 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009048267A JP5375199B2 (ja) | 2009-03-02 | 2009-03-02 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205844A JP2010205844A (ja) | 2010-09-16 |
JP5375199B2 true JP5375199B2 (ja) | 2013-12-25 |
Family
ID=42967078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009048267A Active JP5375199B2 (ja) | 2009-03-02 | 2009-03-02 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375199B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6996388B2 (ja) * | 2018-03-28 | 2022-01-17 | Tdk株式会社 | 積層型電子部品の製造方法 |
WO2020202942A1 (ja) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
WO2020202943A1 (ja) | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4432170B2 (ja) * | 1999-11-15 | 2010-03-17 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
JP4388308B2 (ja) * | 2003-05-28 | 2009-12-24 | 京セラ株式会社 | 樹脂シートおよびそれを用いたセラミック多層配線基板の製造方法 |
JP2005159039A (ja) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | 回路形成用積層体および回路基板 |
JP2008004514A (ja) * | 2006-05-24 | 2008-01-10 | Murata Mfg Co Ltd | 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法 |
JP2008004642A (ja) * | 2006-06-20 | 2008-01-10 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
-
2009
- 2009-03-02 JP JP2009048267A patent/JP5375199B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010205844A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3687484B2 (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
CN103891425B (zh) | 多层布线基板、探针卡以及多层布线基板的制造方法 | |
JP5375199B2 (ja) | 電子部品の製造方法 | |
CN109644559A (zh) | 电子器件以及多层陶瓷基板 | |
JP2010153796A (ja) | 電子部品搭載用基板の製造方法 | |
WO2009119198A1 (ja) | セラミック基板の製造方法 | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
JP4562409B2 (ja) | 電子部品の製造方法 | |
JP2007053294A (ja) | 積層型セラミック電子部品の製造方法 | |
JP4150246B2 (ja) | セラミック積層体の製法 | |
JP4683891B2 (ja) | 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法 | |
JP2005085995A (ja) | セラミック基板の製造方法 | |
KR20130106120A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP2004186343A (ja) | セラミック積層体及びその製法 | |
JP2004186342A (ja) | セラミック積層体及びその製法 | |
JP2005086017A (ja) | セラミック基板の製造方法 | |
JP2007234656A (ja) | 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 | |
WO2013089128A1 (ja) | 導電性組成物、多層セラミック基板およびその製造方法 | |
JP2004288663A (ja) | セラミック配線基板およびその製造方法 | |
JP5905777B2 (ja) | コンデンサ | |
JP5951970B2 (ja) | 配線基板の製造方法 | |
JP4497533B2 (ja) | セラミック基板の製造方法 | |
JP4480434B2 (ja) | 電子部品の製造方法 | |
JP5733039B2 (ja) | 回路基板の製造方法 | |
JP4638169B2 (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5375199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |