KR20060112591A - 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기 - Google Patents

다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기 Download PDF

Info

Publication number
KR20060112591A
KR20060112591A KR1020057014721A KR20057014721A KR20060112591A KR 20060112591 A KR20060112591 A KR 20060112591A KR 1020057014721 A KR1020057014721 A KR 1020057014721A KR 20057014721 A KR20057014721 A KR 20057014721A KR 20060112591 A KR20060112591 A KR 20060112591A
Authority
KR
South Korea
Prior art keywords
mass
substrate
multilayer ceramic
ceramic substrate
terms
Prior art date
Application number
KR1020057014721A
Other languages
English (en)
Inventor
히라요시 다네이
이타루 우에다
고지 이치카와
히로유키 쓰네마쓰
하쓰오 이케다
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20060112591A publication Critical patent/KR20060112591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

요약: (a) 세라믹 재료의 분말 및 유기바인더를 함유하는 슬러리를 이용하여 저온 소결 가능한 기판용 그린 시트를 제조하고, (b) 기판용 그린 시트에 전극을 형성한 후, 적층하여 미소결 다층 세라믹 기판을 제조하고, (c) 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자(0.3㎛ 이상으로, 세라믹 재료의 분말의 평균 입경의 0.3∼4배의 평균 입경을 가짐)와 유기바인더를 함유하는 구속층을 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하고, (d) 적층체를 소결하고, (e) 구속층을 소결한 적층체의 표면으로부터 제거함으로써, 면내 수축률이 1% 이내(편차는 0.1% 이내)로 외부 전극 상에 잔류하는 무기 입자가 외부 전극을 구성하는 금속과 무기 입자를 구성하는 금속의 합계에 대한 무기 입자를 구성하는 금속의 비율로서 20질량% 이하인 다층 세라믹 기판을 제조한다.
다층 세라믹 기판, 유기 바인더, 그린 시트, 소결, 하소, 적층체, 구속층

Description

다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자 기기 {MULTI-LAYER CERAMIC SUBSTRATE, METHOD FOR MANUFACTURING THE SAME AND ELECTRONIC DEVICE USING THE SAME}
본 발명은 저온 소결이 가능한 무수축 프로세스에 의해 제조되는 다층 세라믹 기판, 그 제조 방법, 및 이 다층 세라믹 기판을 구비한 휴대전화나 정보단말장치용 등 전자 기기에 관한 것이다.
현재 다층 세라믹 기판은 휴대전화 등의 이동통신 단말기의 분야 등에서, 안테나 스위치모듈, PA모듈기판, 필터, 칩안테나, 각종 패키지부품 등의 여러 가지 전자부품을 구성하기 위해 널리 사용되고 있다.
다층 세라믹 기판은 복수의 세라믹층을 적층하여 이루어져, 내부에는 각 세라믹층에 형성한 내부 전극과, 내부 전극 사이를 접속하도록 세라믹층을 관통하는 비아홀(via hole) 전극을 가지는 동시에, 외면 상에는 외부 전극이 형성되어 있다. 다층 세라믹 기판은 통상, 반도체칩이나 기타 칩 부품을 탑재한 후, 마더보드(mother board)의 표면에 실장된다. 다기능화, 고밀도화 및 고성능화를 위해, 배선 전극 및 외부 전극이 고밀도로 배치되어 있다.
그러나, 다층 세라믹 기판을 얻기 위한 소결 공정에서, 세라믹스는 약 10- 25% 정도 수축한다. 이와 같이 큰 소결 수축은 다층 세라믹 기판 전체에 균일하게 생기지 않기 때문에, 휨이나 비틀림이 초래된다. 이러한 휨이나 비틀림은 다층 세라믹 기판의 특성을 열화시킬 뿐 아니라, 그 실장 작업에도 지장을 초래하여, 전극의 고밀도화를 저해한다. 따라서, 소결에 의한 수축률을 1% 이하로 하는 동시에 수축의 편차를 작게 하여 휨을 길이 50㎜당 30㎛ 이하로 제한하는 것이 요구되고 있다.
게다가 최근 저저항의 Ag계 전극 페이스트재가 이용되게 되었기 때문에, 다층 세라믹 기판의 소결은 800-1000℃ 정도의 저온에서 행해지게 되었다. 이로 인해, 1000℃ 이하의 온도로 소결 가능한 LTCC(Low Temperature Co-fired Ceramics)의 그린 시트, 특히 유리분말과, 알루미나, 멀라이트, 코제라이트 등의 세라믹 분말과, 유기바인더 및 가소제로 이루어지는 유리-세라믹 그린 시트를 이용하여, 다층 세라믹 기판의 X-Y면에서의 수축을 실질적으로 발생시키지 않고서 일체로 소결하는 이른바「무수축 프로세스」가 채용되게 되었다.
예를 들면, 일본특허 제2554415호 및 일본특허 제2617643호(미국특허 제5254191호 및 미국특허 제5085720호에 대응)는 유기바인더에 분산시킨 세라믹 분말과, 소결성 무기바인더(유리 성분)의 혼합물로 이루어지는 기판용 그린 시트와, 기판용 그린 시트의 소결 온도에서는 소결하지 않는 무기 입자(알루미나 등)를 유기바인더 중에 분산시킨 혼합물로 이루어지는 구속용 그린 시트를 준비하고, 기판용 그린 시트를 복수 매 적층함으로써 미소결의 다층 세라믹 기판을 형성하고, 그 상면 및 하면에 구속용 그린 시트를 밀착시킨 뒤에 소결하는 방법을 개시하고 있다. 이 방법에 의하면, 기판용 그린 시트에 포함되는 소결성 무기바인더는 구속용 그린 시트층에 50㎛ 이하로 침투하여, 양 그린 시트를 결합하지만, 무기 입자로 이루어지는 구속용 그린 시트는 실질적으로 소결하지 않기 때문에 수축하지 않고, 그것에 밀접하는 기판용 그린 시트의 X-Y면에서의 수축이 억제된다.
일본특허 제3335970호는 기판용 그린 시트와 구속용 그린 시트의 결합력을 상기 일본특허 제2554415호보다 더욱 높이기 위해, 구속용 그린 시트에도 유리 성분을 함유시키는 것을 제안하고 있다.
일본 특개평9-266363호는 기판용 그린 시트로부터 침투한 유리 성분의 작용에 의해 기판 표면에 고착한 구속용 그린 시트 부분을 박리하지 않고서, 기판의 표면으로서 그대로 이용하는 것을 제안하고 있다.
일본 특개평11-354924호는 소결 후의 다층 세라믹 기판과 구속용 그린 시트의 열팽창 계수의 차이를 소정 범위 내로 함으로써, 열응력을 이용하여 구속용 그린 시트를 다층 세라믹 기판으로부터 박리하는 것을 제안하고 있다.
상기 무수축 프로세스에 의하면, 구속용 그린 시트가 기판용 그린 시트를 구속함으로써, 기판용 그린 시트는 두께 방향으로는 수축하지만, X-Y면에서의 수축은 억제된다. 그러나 상기 일본특허 제3335970호에 기재되어 있는 바와 같이, 현재까지 오로지 기판용 그린 시트와 구속용 그린 시트의 결합력을 어떻게 높일 수 있는 가에 주의를 기울여 왔다. 상기 종래 기술에서는 소결 후의 구속용 그린 시트는 유기바인더가 증산(蒸散)한 다공질의 분체상 시트가 되기 때문에, 비교적 간단히 제거되지만, 실제로는 완전히 제거할 수 없는 것이 많다. 이로 인해, 다층 세라믹 기판의 표면의 성상을 안정화시킬 필요가 있다. 예를 들면, 다층 세라믹 기판 상하면의 외부 전극에의 영향이나, 소결 후에 외부 전극에 형성하는 Ni나 Au의 금속화막에 대한 영향 등을 고려해야 한다.
여기서 기판용 그린 시트에 포함되는 유리 성분의 거동을 고찰한다. 유리 성분은 소결이 진행됨에 따라 연화되어, 기판용 그린 시트의 표면에 용출한다.
한편, 구속용 그린 시트에서는 휘발된 유기바인더의 자리에 구멍이 생긴다. 따라서, 액상화한 유리는 모세관현상 등에 의하여 구속용 그린 시트의 구멍에 침투한다. 침투깊이는 여러 가지 조건에 의해 다르지만, 전형적으로는 50㎛ 정도라고 고려된다. 유리의 침투에 의해, 양 그린 시트는 견고하게 결합한다. 그러나, 동시에 기판용 그린 시트 표면의 외부 전극은 기판용 그린 시트의 표면에 용출한 용융 유리 상에 뜬 상태로 되기 때문에, 그 정밀도 및 품질을 유지하기 어렵게 되는 경우가 있다. 또한 침투 과정에서 유리 성분이 외부 전극의 표면에 부착하는 경우가 있어, 접촉 불량 및 도금 불량이 원인이 된다.
또한, 소결 시에, 구속용 그린 시트의 주원료인 알루미나 입자가 기판용 그린 시트에 침입하는 현상도 보인다. 깊게 매몰된 알루미나 입자를 다층 세라믹 기판으로부터 제거하는 데에는 샌드블라스트나 연마를 행하면 좋지만, 이것에 의해 표면의 외부 전극도 제거되어 버리기 때문에, 외부 전극을 재형성하는 부가적인 공정도 필요로 한다.
이상과 같이 종래의 무수축 프로세스는 외부 전극을 형성한 미소결 다층 세라믹 기판에 적용하는 데에는 문제가 있었다. 이로 인해, 종래에는 다층 세라믹 기판의 소결 후에 구속층을 제거한 후, 외부 전극을 인쇄하고, 소성하는 것이 행해져 왔다.
따라서, 본 발명의 목적은 표면에 외부 전극을 형성한 미소결 다층 세라믹 기판을 무수축으로 소결한 다층 세라믹 기판으로서, X-Y면 내의 수축이 억제되어, 휨이나 비틀림이 적고, 외부 전극의 땜납 부식이 없고, 도금성이 양호한 다층 세라믹 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 표면에 외부 전극을 형성한 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 구속층을 설치하여 소결함으로써 다층 세라믹 기판을 제조할 때에, 충분한 구속력을 발휘하는 동시에 외부 전극 표면에 대한 악영향을 억제시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이러한 다층 세라믹 기판을 이용한 전자 기기를 제공하는 것이다.
본 발명의 제1 다층 세라믹 기판은, 세라믹 재료를 포함하는 저온 소결 가능한 기판용 그린 시트를 적층한 미소결 다층 세라믹 기판의 적어도 상면에 외부 전극을 형성하고, 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자를 주성분으로 하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하고, 상기 적층체를 소결한 후, 상기 구속층을 제거하여 이루어지는 다층 세라믹 기판으로서, 면내 수축률이 1% 이내(편차는 0.1% 이내)이며, 상기 외부 전극 상에 잔류하는 상기 무기 입자가 상기 외부 전극을 구성하는 금속과 상기 무기 입자를 구성하는 금속의 합계에 대한 상기 무기 입자를 구성하는 금속의 비율로서 20질량% 이하인 것을 특징으로 한다.
상기 세라믹 재료는 주성분으로서, Al2O3 환산으로 10-60질량%의 Al, SiO2 환산으로 25-60질량%의 Si, SrO 환산으로 7.5-50질량%의 Sr, 및 TiO2 환산으로 0-20질량%의 Ti를 각각 산화물의 상태로 함유하고(단, Al2O3, SiO2, SrO 및 TiO2의 합계를 100질량%으로 함), 700℃-850℃에서의 하소(calcination) 후에 분쇄하여 이루어지는 분말상인 것이 바람직하다. 상기 세라믹 재료는 상기 주성분 100질량부당, 부성분으로서 Bi2O3 환산으로 0.1-10질량부의 Bi를 함유하는 것이 바람직하다. 상기 세라믹 재료는 또 가소제 및 용제를 함유하는 것이 바람직하다.
상기 부성분은 주성분 100질량부당, Bi2O3 환산으로 0.1-10질량부의 Bi, Na2O 환산으로 0.1-5질량부의 Na, K2O 환산으로 0.1-5질량부의 K, 및 CoO 환산으로 0.1-5질량부의 Co로 이루어지는 군 중에서 선택된 적어도 1종과, CuO 환산으로 0.01-5질량부의 Cu, MnO2 환산으로 0.01-5질량부의 Mn, 및 0.01-5질량부의 Ag로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 것이 바람직하다. 부성분은 또한, ZrO2 환산으로 0.01-2질량부의 Zr를 함유할 수도 있다.
본 발명의 제2의 다층 세라믹 기판은 세라믹 재료를 포함하는 저온 소결 가능한 기판용 그린 시트를 적층하여 이루어지는 미소결 다층 세라믹 기판의 적어도 상면에 외부 전극을 형성하고, 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자를 주성분으로 하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체를 형성하고, 상기 적층체를 소결한 후, 상기 구속층을 제거하여 이루어지는 다층 세라믹 기판으로서, 상기 기판은 스트론튬장석을 주성분으로 하는 장석족 결정과, 알루미나결정을 포함하는 조직을 가지는 것을 특징으로 한다.
스트론튬장석은 일반적으로 SrAl2Si2O8의 조성을 가진다. 스트론튬장석의 결정의 적어도 일부는 육방정(六方晶)인 것이 바람직하다.
이 다층 세라믹 기판에 있어서도, 면내 수축률은 1% 이내(편차는 0.1% 이내)이며, 상기 외부 전극 상에 잔류하는 상기 무기 입자는 상기 외부 전극을 구성하는 금속과 상기 무기 입자를 구성하는 금속의 합계에 대한 상기 무기 입자를 구성하는 금속의 비율로서 20질량% 이하인 것이 바람직하다.
본 발명의 다층 세라믹 기판의 제1 제조 방법은 (a) 세라믹 재료의 분말 및 유기바인더를 함유하는 슬러리를 이용하여 저온 소결 가능한 기판용 그린 시트를 제조하고, (b) 상기 기판용 그린 시트에 전극을 형성한 후, 적층하여 미소결 다층 세라믹 기판을 제조하고, (c) 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자와 유기바인더를 함유하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하고, (d) 상기 적층체를 소결하고, (e) 상기 구속층을 소결한 상기 적층체의 표면으로부터 제거하는 공정을 가지고, 상기 무기 입자의 평균 입경은 0.3㎛ 이상으로서, 상기 세라믹 재료의 분말의 평균 입경의 0.3-4배인 것을 특징으로 한다.
본 발명의 다층 세라믹 기판의 제2의 제조 방법은 (a) Al2O3 환산으로 10-60질량%의 Al, SiO2 환산으로 25-60질량%의 Si, SrO 환산으로 7.5-50질량%의 Sr, 및 TiO2 환산으로 0-20질량%의 Ti를 주성분(Al2O3, SiO2, SrO 및 TiO2의 합계를 100질량%로 함)으로 하는 세라믹 재료를 700℃-850℃에서 하소한 후 미분쇄하고, (b) 얻어진 하소체 미분과, 유기바인더를 함유하는 슬러리를 이용하여, 저온 소결 가능한 기판용 그린 시트를 제조하고, (c) 상기 기판용 그린 시트에 전극을 형성한 후, 적층하여 미소결 다층 세라믹 기판을 제조하고, (d) 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자와, 유기바인더를 함유하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여, 일체적인 적층체를 제조하고, (e) 상기 적층체를 800℃-1000℃에서 소결하고, (f) 상기 구속층을 상기 적층체로부터 제거하는 것을 특징으로 한다.
상기 기판용 그린 시트는 상기 주성분 100질량부당, Bi2O3 환산으로 0.1-10질량부의 Bi, Na2O 환산으로 0.1-5질량부의 Na, K2O 환산으로 0.1-5질량부의 K, 및 CoO 환산으로 0.1-5질량부의 Co로 이루어지는 군 중에서 선택된 적어도 1종과, CuO 환산으로 0.01-5질량부의 Cu, MnO2 환산으로 0.01-5질량부의 Mn, 및 0.01-5질량부의 Ag로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 부성분을 함유하는 것이 바람직하다. 기판용 그린 시트는 또 ZrO2 환산으로 0.01-2질량부의 Zr를 함유할 수도 있다.
제2의 방법에 있어서도, 상기 무기 입자의 평균 입경은 0.3㎛ 이상으로서, 상기 세라믹 재료의 하소체의 미분의 평균 입경의 0.3-4배인 것이 바람직하다.
어느 방법에 있어서도, 상기 구속층으로서, 무기 입자 및 유기바인더를 함유하는 구속용 그린 시트를 캐리어 필름상에 형성하고, 상기 구속용 그린 시트의 캐리어 필름 접촉면을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착시키는 것이 바람직하다.
상기 구속층은 50㎛ 이상의 두께로 형성하는 것이 바람직하다. 또한 도포에 의해 두께 10㎛ 이상의 제1 구속층을 형성하고, 그 위에 상기 구속용 그린 시트를 중첩시켜 제2의 구속층으로 하여, 합쳐서 50㎛ 이상의 구속층을 형성하는 것이 바람직하다.
상기 미소결 다층 세라믹 기판을 분할홈에 의해 복수의 기판칩으로 분할할 수 있는 집합 기판의 상태로 제조하고, 상기 집합 기판의 외부 전극을 포함하는 상면 및/또는 하면에 상기 구속층을 설치하는 것이 바람직하다.
본 발명의 전자 기기는 상기 다층 세라믹 기판을 회로 기판에 표면 실장함으로써 얻어진다.
도 1은 구속층을 형성하기 전의 집합 기판형의 미소결 다층 세라믹 기판을 나타내는 단면도이다.
도 2는 도 1의 미소결 다층 세라믹 기판 상면을 나타내는 사시도이다.
도 3은 구속층을 형성한 후의 미소결 다층 세라믹 기판을 나타내는 단면도이다.
도 4는 본 발명의 다층 세라믹 기판에 반도체소자 등의 칩부품을 탑재한 모듈을 나타내는 단면도이다.
도 5는 캐비티를 가진 다층 세라믹 기판의 일례를 나타내는 단면도이다.
도 6(a)는 본 발명의 다층 세라믹 기판의 제조 공정의 일례를 나타내는 플로차트이다.
도 6(b)는 본 발명의 다층 세라믹 기판의 제조 공정의 다른 예를 나타내는 플로차트이다.
도 6(c)는 본 발명의 다층 세라믹 기판의 제조 공정의 또 다른 예를 나타내는 플로차트이다.
도 7은 저온 소결 세라믹 재료의 혼합분말, 하소분말 및 소결체의 상태에 있어서의 분말 X선 회절 패턴을 나타내는 그래프이다.
도 8(a)는 저온 소결 세라믹 재료의 하소체의 주사형 전자현미경 사진이다.
도 8(b)는 저온 소결 세라믹 재료의 하소체를 분쇄함으로써 얻어진 분말의 주사형 전자현미경 사진이다.
도 9(a)는 850℃에서 소결한 다층 세라믹 기판의 X선 회절 패턴을 나타내는 그래프이다.
도 9(b)는 860℃에서 소결한 다층 세라믹 기판의 X선 회절 패턴을 나타내는 그래프이다.
도 9(c)는 875℃에서 소결한 다층 세라믹 기판의 X선 회절 패턴을 나타내는 그래프이다.
도 10은 본 발명의 다층 세라믹 기판을 이용한 고주파 부품의 용도의 일례를 나타내는 블럭도이다.
도 11은 본 발명의 다층 세라믹 기판을 이용한 고주파 부품을 탑재한 휴대전화의 주프린트기판을 나타내는 개략 사시도이다.
[1] 다층 세라믹 기판
본 발명의 다층 세라믹 기판은, 세라믹 재료를 포함하는 저온 소결 가능한 기판용 그린 시트를 적층한 미소결 다층 세라믹 기판의 적어도 상면에 외부 전극을 형성하고, 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자를 주성분으로 하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하고, 상기 적층체를 소결한 후, 상기 구속층을 제거함으로써 얻어진다. 이에 따라, 본 발명의 다층 세라믹 기판의 면내 수축률은 1% 이내(편차는 0.1% 이내)이며, 외부 전극 상에 잔류하는 무기 입자는 상기 외부 전극을 구성하는 금속과 상기 무기 입자를 구성하는 금속의 합계에 대한 상기 무기 입자를 구성하는 금속의 비율로서 20질량% 이하이다.
저온 소결 가능한 세라믹 재료(이하「저온 소결 세라믹 재료」라 함)의 하소에 의해, Al2O3 및 TiO2 이외의 성분은 유리화한다. 약간의 Al2O3와 TiO2는 유리에 포함될 수 있다. SiO2를 주성분으로 하는 균일한 유리화를 위해서는 1300℃ 이상의 소성 온도로 조성물을 용융시킬 필요가 있다. 700℃-850℃에서 얻어진 하소체에서는 SiO2 상이 잔류하고 있고, 유리 상은 불균일이다. 세라믹입자와 유리 상으로 이루어지는 하소체의 미분쇄분말은 세라믹입자가 부분적 또는 전체적으로 유리에 피복된 조직을 가진다. 용융법에 의해 제조된 유리입자와 세라믹입자와의 혼합물로 이루어지는 종래의 저온 소결 세라믹 재료에 비하면, 본 발명에서 이용하는 하소체분말 중의 유리는 유리화가 불충분하고 유동되기 어려운 상태로 있다. 이러한 하소체분말을 이용하면, 본 소결 시에 유리 성분의 반응성이 낮고, 미소결 다층 세라믹 기판과 구속층의 계면에서 유리 성분이 불활성으로 고점성인 상태로 있다. 즉, 유리입자와 세라믹입자의 혼합물로 이루어지는 미소결 다층 세라믹 기판의 소결 거동과 비교하면, 하소체의 미분쇄분말로 이루어지는 미소결 다층 세라믹 기판에서는 유리 성분은 유동성이 억제되고, 표면에 스며나오기 어려운 상태로 있다. 따라서, 유리 성분이 다층 세라믹 기판의 외부 전극에 부착하지 않는다. 또 유리 성분의 유동성의 저하에 의해, 알루미나 등의 무기 입자가 미소결 다층 세라믹 기판에 매몰되는 것도 방지된다.
유리분말과 세라믹 분말의 혼합물로 이루어지는 유리-세라믹스 그린 시트에서는 유리분말이 서로 이격되어 있으면 치밀화하기 어려운 경향이 있지만, 하소체 의 미분쇄분말에서는 세라믹입자가 유리에 부분적 또는 전체적으로 피복되어 있기 때문에, 유리 사이의 접촉이 치밀하며, 약간 연화·유동성을 부여하는 소결 온도에서도 치밀화할 수 있다.
본 발명의 제2의 제조 방법에서 사용하는 저온 소결 세라믹 재료는 Pb 및 B를 포함하고 있지 않음에도, 저온 소결에 의해 치밀화할 수 있다. 부성분중, Bi, Na, K 및 Co는 소결보조제로서 작용하여, 보다 저온에서의 소결과 Q 값이 높은 유전 특성을 얻는 것을 가능하게 한다. Cu, Mn 및 Ag는 결정화 촉진작용을 가지고, 저온 소결을 가능하게 한다. 보다 저온에서의 소결에 의해, 유리 성분의 용융은 억제된다.
소결 후의 다층 세라믹 기판의 조직은 회장석 결정의 Ca가 Sr로 치환된 스트론튬장석(SrAl2Si2O8)을 포함한다. 스트론튬장석을 주로 하여, Al2O3 결정이 섬(島)형으로 존재하는 조직을 가지는 세라믹 기판은 우수한 기계적 강도를 가지는 것을 알 수 있었다. 또 스트론튬장석이 육방정이면, 기판강도는 더욱 향상된다. 이러한 조직은 전술한 저온 소결 세라믹 재료를 이용한 것에 의한다고 생각된다. 무수축 프로세스라도 약 850℃ 이상의 소결에 의해, 그린 시트를 구성하는 하소체의 유리 상으로부터 스트론튬장석의 결정이 석출된다. 이에 따라, 유리 상의 겉보기 점성이 높아져, 유리 성분의 유동이 억제된다.
구속층을 구성하는 무기 입자의 평균 입경은 0.3㎛ 이상으로, 또한 저온 소결 세라믹 재료의 분말의 평균 입경의 0.3-4배인 것이 바람직하다. 예를 들면, 기 판용 그린 시트용 분말의 평균 입경을 약 1-3㎛라고 하면, 무기 입자의 평균 입경은 0.3-4㎛로 한다. 이에 따라, 외부 전극 표면에 남는 알루미나 등의 무기 입자가 제거되기 쉽게 된다. 약간 잔류하는 무기 입자는 도금성에 실질적으로 영향을 미치지 않고, 오히려 땜납 부식이나 전극 강도의 개선에 효과를 나타낸다.
세라믹 재료의 분말의 평균 입경이 1㎛ 미만, 특히 0.6㎛ 미만이면 기판용 그린 시트의 성형이 곤란하고, 또한 3㎛ 초과이면 20㎛ 이하와 얇은 기판용 그린 시트를 제조하는 것이 곤란하다. 또, 저온 소결 세라믹 재료를 하소한 후 분쇄한 미분을 이용하는 경우도, 상기의 관계는 성립한다. 하소체 분쇄분말의 평균 입경은 1-3㎛가 더욱 바람직하고, 1-1.5㎛가 가장 바람직하다.
구속층용 무기 입자의 평균 입경이 0.3㎛ 미만이면, 인쇄의 경우에 필요한 점도를 얻기 위해서 바인더량이 많아져서(무기 입자의 충전율이 지나치게 작아져서), 기판용 그린 시트의 평탄부 및 분할홈의 양쪽에 균등한 구속력을 발휘할 수 없다. 한편, 무기 입자의 평균 입경이 4㎛를 넘으면, 특히 분할홈에서의 구속력이 약해진다. 무기 입자의 보다 바람직한 평균 입경은 0.5-2㎛이다.
구속층의 두께가 50㎛ 이상이면, 기판용 그린 시트의 X-Y면에서의 소결 수축을 1% 이하로 억제할 수 있기 때문에 바람직하다. 구속층의 두께가 50㎛ 미만이면, 구속력이 부족하고, 기판용 그린 시트의 X-Y면의 소결 수축을 억제하기 어렵다. 인쇄의 경우, 구속층의 두께가 500㎛를 넘으면, 크랙이 발생한다. 따라서, 구속층을 인쇄에 의해 형성하는 경우, 구속층의 바람직한 두께는 50㎛-500㎛이다. 한편, 그린 시트 상 구속층을 이용하는 경우, 구속층의 두께의 상한은 특별히 한정 되지 않는다.
구속층을 알루미나 등의 무기 입자에 유기바인더를 함유하여, 이것에 가소제나 분산제 및 용제를 가한 무기조성물에 의해 제조하는 경우 캐리어 필름상에 소정의 두께의 구속용 그린 시트를 형성하고, 구속용 그린 시트의 캐리어 필름 접촉면을 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 겹치는 것이 바람직하다. 이 경우, 무기 입자의 기판용 그린 시트에 대한 고착도가 적절하기 때문에, 소결 후 구속층은 충분히 제거된다.
구속층이 기판용 그린 시트를 구속하는 힘은 구속층의 두께, 구속층을 구성하는 무기 입자의 재질, 입경, 입도 분포 및 함유량, 및 구속층의 표면 상태 등에 의하여 제어할 수 있다.
본 발명에 이용하는 저온 소결 세라믹 재료에서는, SiO2, SrO 및 부성분은 유리화한다. Al2O3와 TiO2는 약간 유리에 포함될 수 있다. 그러나, 700-850℃의 하소 온도에서는 상기 유리 성분은 완전히 용융되지 않기 때문에, 하소체는 불완전한 유리 상과 세라믹스 성분이 혼재된 상태로 있다. 또 하소 온도가 700℃ 미만이면, 유리화가 불충분하고, 또 850℃를 넘으면 하소체의 미분쇄가 곤란해진다. 이러한 하소체의 미분쇄분말을 800-1000℃에서 소결하면, 유리 성분은 소결촉진제로서 작용하여, 기판용 그린 시트를 치밀화하는 동시에, Al2O3와 반응하여 SrAl2Si2O8 결정을 석출하고, 기판용 그린 시트에 Q(1/tanδ)가 높은 유전 특성을 부여한다. 즉, 소결기판은 유리 성분으로부터 석출된 SrAl2Si2O8 결정과, 원료로서 투입한 알 루미나결정의 나머지와, 유리 성분의 나머지로 이루어지는 조직을 가지고, 유리 성분은 구속층에 대부분 침투하지 않고 있다.
도 1에 있어서, 미소결 다층 세라믹 기판(10)은 Ag를 주체로 하는 페이스트에 의해 내부 전극(2)을 인쇄한 복수의 기판용 그린 시트(8)를 적층하여 이루어진다. 각 층의 내부 전극(2)은 그린 시트(8)에 형성한 관통구멍에 도체를 충전한 비아 전극(3)에 의해 접속되어 있다. 기판(10)의 상면 및 하면(및 필요에 따라 측면)에, 외부 전극(4)이 형성되어 있다. 탑재 부품과 회로 기판과의 접속에 측면 전극을 설치하는 것도 있지만, 최근에는 비아 전극(3)을 기판(10)의 하면에 유도하여, 볼땜납으로 접속하는 BGA나 LGA 접속이 행하여지고 있다. 어느 경우에나, 기판(10)의 하면에는 그라운드 전극이나 회로 기판에 접속하기 위한 입출력 단자로서의 외부 전극(4)을 형성해야 한다. 기판(10)의 상면에는 도 4에 도시한 바와 같이, 칩콘덴서(7a), PIN 다이오드(7b), 반도체소자(7c) 등의 칩부품과 내부 전극(2)을 전기적으로 접속하는 랜드 전극으로서의 외부 전극(4), 또는 다른 소자에 접속하기 위한 배선으로서 외부 전극(4)이 형성된다.
외부 전극(4)은 미소결 세라믹 기판(10)의 단계에서 Ag의 도체 페이스트를 이용하여 인쇄법에 의해 형성한다. 소결 후, Ag 전극 상에 Ni 막 및 Au 막을 도금하여, 랜드 전극으로 한다. 다층 세라믹 기판 중의 전극의 고밀도화에 따른, 외부 전극(4)을 삽입하여 배치하는 것이 필요하게 되었기 때문에, 외부 전극(4)의 위치가 약간 어긋나더라도 탑재 부품의 접속이 불가능해지는 경우가 있다. 또한 외부 전극(4)에 불순물 등이 부착되어 있으면, Ni 막 및 Au 막의 형성이 곤란하게 되어, 접속 불량이 원인이 된다. 이러한 외부 전극(4)의 존재는 기판(10)의 평면 정도에도 영향을 미친다.
다층 세라믹 기판 1개는 겨우 수밀리미터 사각형의 크기이기 때문에, 통상은 다수의 다층 세라믹 기판을 칩으로 하여 가지는 100-200㎜ 사각형 정도의 대형 집합 기판을 형성하고, 최종 공정에서 개개의 칩으로 분할된다. 따라서, 본 명세서에 있어서「다층 세라믹 기판」이라고 하는 경우, 개개의 다층 세라믹 기판뿐 아니라, 분할 전의 집합 기판도 포함한다.
미소결 다층 세라믹 기판(10)은 도 3에 나타낸 바와 같이, 상면 및/또는 하면에 구속층(6, 6)을 형성한 후, 소결하고, 구속층을 제거한다. 다층 세라믹 기판 상면에 PIN 다이오드(7b)나 칩콘덴서(7a) 등의 칩부품을 탑재하여, 모듈 기판(1)을 구성한 후, 분할홈(5)을 따라 개개의 다층 세라믹 기판으로 분할한다. 모듈 기판(1)은 다른 전자부품과 동시에 회로 기판상에 실장하고, 이 회로 기판을 이용하여 휴대전화 등의 전자 기기를 구성한다.
도 5는 캐비티(20)를 가지는 다층 세라믹 기판(21)을 나타낸다. 기판(21)도 복수의 그린 시트(28)를 적층하여 이루어지지만, 반도체소자(7c)를 탑재하기 위한 캐비티(20)가 상부에 형성되어 있다. 각 그린 시트(28)에는 내부 전극(22)이 인쇄되어 있고, 비아 전극(23)에 의해 접속되어 있다. 기판(21)의 상면 및 하면에는 칩부품 탑재용 외부 전극(24)이나 입출력 단자로서의 외부 전극(25)이 형성되어 있다. 외부 전극(24, 25)의 주위에는 땜납의 유출 방지를 위한 피복층(31)이 적절하게 형성된다. 캐비티(20) 내에는 반도체소자 탑재용 전극(26)이 형성되고, 이 위 에 반도체소자(7c)가 땜납페이스트(32) 등을 이용하여 탑재된다. 이 반도체소자(7c)의 입출력 전극과 단자 전극(25) 사이는 본딩와이어(27)에 의해 접속된다. 캐비티(20)의 바닥면에는 기판의 이면 측으로 연장되는 서멀 비아(thermal via)(35)가 형성되고, 기판의 이면단자(36)에 접속된다. 이면단자(36)는 기판(21) 자체를, 다른 더욱 대규모의 실장 기판, 예를 들면, 휴대단말기 등의 내부를 주로 구성하고 있는 PCB 기판 등으로 실장하고, 전기적으로 접속하기 위한 접속단자이며, 대략 격자형으로 배치되어 있다. 또 적층 기판(21)의 표리면에 형성되는 외부 전극에는 마지막으로 Ni도금, Au 도금 등이 실시된다.
[2] 다층 세라믹 기판의 제조 방법
(A) 기판용 그린 시트의 재료
기판용 그린 시트를 구성하는 저온 소결 세라믹 재료의 조성은 예를 들면 주성분으로서, Al2O3 환산으로 10-60질량%의 Al, SiO2 환산으로 25-60질량%의 Si, SrO 환산으로 7.5-50질량%의 Sr, 및 TiO2 환산으로 0-20질량%의 Ti를 각각 산화물의 상태로 함유한다(단, Al2O3, SiO2, SrO 및 TiO2의 합계를 100질량%로 한다. 저온 소결 세라믹 재료는 주성분 100질량부당 부성분으로서 Bi2O3 환산으로 0.1-10질량부의 Bi를 함유할 수도 있다. 주성분만으로 이루어지는 조성의 경우, 기판용 그린 시트는 1000℃ 이하의 온도에서 소결된다. 또한 부성분도 함유하는 조성의 경우, 기판용 그린 시트는 900℃ 이하의 온도에서도 소결될 수 있다. 이에 따라, 은 구리 및 금과 같은 고도전율의 금속을 전극용 도체로서 이용하여, 기판용 그린 시트와 전극을 일체로 소결할 수 있다.
부성분은 주성분 100질량부당, Bi2O3 환산으로 0.1-10질량부의 Bi, Na2O 환산으로 0.1-5질량부의 Na, K2O 환산으로 0.1-5질량부의 K, 및 CoO 환산으로 0.1-5질량부의 Co로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 것이 바람직하다. 이들 부성분은 하소에 의해 얻어지는 유리의 연화점을 저하시키는 작용을 가지고, 보다 저온으로 소결하는 세라믹 재료가 얻어진다. 또한 1000℃ 이하의 소결 온도에서 Q가 높은 유전 특성을 얻는 것을 가능하게 한다.
부성분은 또한, 주성분 100질량부당, CuO 환산으로 0.01-5질량부의 Cu, MnO 환산으로 0.01-5질량부의 Mn, 및 0.01-5질량부의 Ag로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 것이 바람직하다. 이들 부성분은 주로 소결 공정에서 결정화를 촉진하는 작용을 갖기 때문에, 저온 소결을 달성하기 위하여 첨가한다.
(1) Al: 10-60질량%(Al2O3 환산)
Al이 Al2O3 환산으로 60질량%보다 많으면, 1000℃ 이하의 저온 소결에서는 소결 밀도가 충분히 상승하지 않기 때문에, 기판은 다공질이 되고, 흡습 등에 의하여 양호한 특성이 얻어지지 않는다. 또한 Al이 Al2O3 환산으로 10질량% 미만인 경우, 기판은 양호한 고강도를 갖지 않는다. Al의 보다 바람직한 함유량은 40-55질량%(Al2O3 환산)이다.
(2) Si: 25-60질량%(SiO2 환산)
Si가 SiO2 환산으로 25질량% 미만 또는 60질량% 초과이면, 1000℃ 이하의 저온 소결에서는 소결 밀도가 충분히 상승하지 않기 때문에, 세라믹 기판은 다공질이 된다. Si의 보다 바람직한 함유량은 31-45질량%(SiO2 환산)이다.
(3) Sr: 7.5-50질량%(SrO 환산)
Sr이 SrO 환산으로 7.5질량% 미만 또는 50질량%초과인 경우, 1000℃ 이하의 저온 소결에서는 소결 밀도가 충분히 상승하지 않기 때문에, 세라믹 기판은 다공질이 된다. Sr의 보다 바람직한 함유량은 7.5-17.5질량%(SrO 환산)이다.
(4) Ti: 0-20질량%(TiO2 환산)
Ti가 TiO2 환산으로 20질량%보다 많으면, 1000℃ 이하의 저온 소결에서는 소결 밀도가 충분히 상승하지 않고, 기판은 다공질이 된다. 또한 세라믹스의 공진주파수의 온도계수가 Ti의 함유량 증가와 동시에 커지고, 양호한 특성이 얻어지지 않는다. Ti를 함유하지 않은 세라믹스의 공진주파수의 온도계수 τf가 -20∼-40ppm/℃인 데에 대하여, Ti의 배합량이 많아짐에 따라서 τf는 증대된다. 따라서, Ti의 배합량에 의해 τf를 0ppm/℃로 조정하는 것은 용이하다. Ti의 보다 바람직한 함유량은 0-10질량%(TiO2 환산)이다.
(5) Bi: 0.1-10질량부
Bi는 하소 공정에 의해 생성되는 유리의 연화점을 저하시키고, 소결 온도를 저하시키는 작용을 가진다. Bi는 또 1000℃ 이하의 소결 온도에서 Q가 높은 유전 특성을 얻는 것을 가능하게 한다. 그러나, Bi2O3 환산으로 Bi가 주성분 100질량부당 10질량부보다 많으면, Q 값이 작아진다. 이로 인하여, Bi는 10질량부 이하가 바람직하고, 5질량부 이하가 보다 바람직하다. 한편, Bi가 0.1질량부보다 적으면 실질적으로 저온 소결화의 효과는 없다. 따라서, Bi는 0.1질량부 이상이 바람직하고, 0.2질량부 이상이 보다 바람직하다.
(6) Na, K 및 Co: 0.1∼5질량부
Na, K 및 Co가 주성분 100질량부당, 각각 Na2O, KO 및 CoO로 환산하고 0.1질량부 미만인 경우, 유리의 연화점의 저하 효과가 불충분하다. 한편, 각각이 5질량부를 넘으면 유전손실이 지나치게 커진다. 이로 인하여, Na, K 및 Co는 모두 0.1-5질량부인 것이 바람직하다.
(7) Cu 및 Mn: 0.01-5질량부
Cu 및 Mn은 소결 공정에서 세라믹유전체의 결정화를 촉진하고, 저온 소결을 달성하는 작용을 가진다. Cu 및 Mn의 모두 0.01질량부(Cu0 또는 Mn02 환산) 미만인 경우, 첨가 효과가 불충분하기 때문, 900℃ 이하에서의 소결에서는 Q가 높은 기판을 얻는 것은 불가능하다. 또한 5질량부를 넘으면 저온 소결성이 손상된다. 따라서, Cu 및 Mn은 0.01∼5질량부가 바람직하다.
(8) Ag: 0.01∼5질량부
Ag는 유리의 연화점을 저하시키는 동시에, 결정화를 촉진하는 작용을 가지고, 저온 소결을 달성할 수 있다. 그러나, Ag가 0.01질량부이면 첨가 효과가 불충 분하다. 한편, 5질량부를 넘으면 유전손실이 지나치게 커진다. 이로 인하여, Ag는 0.01∼5질량부가 바람직하다. 더욱 바람직하게는 Ag는 2질량부 이하이다.
(9) Zr: 0.01∼2질량부
또 ZrO2 환산으로 0.01-2질량부의 Zr를 함유하면, 기판의 기계적 강도가 향상된다.
(10) Pb 및 B
본 발명에 사용하는 저온 소결 세라믹 재료는 종래 재에 포함되어 있는 Pb 및 B를 포함하고 있지 않다. PbO는 유해물질이기 때문에, PbO를 포함하는 폐기물의 처리에 비용이 들어, 또한 제조 공정중에서의 PbO의 취급에도 주의가 필요하다. 또 B2O3는 제조 공정 중에서 물 및 알코올에 용해되고, 건조 시에 편석되거나, 소결 시에 전극 재료와 반응하거나, 유기바인더와 반응하여 바인더의 성능을 열화시키는 등의 문제가 있다. 본 발명에 사용하는 저온 소결 세라믹 재료는 이러한 유해한 원소를 포함하고 있지 않기 때문에, 환경면에서 유리하다.
(B) 기판용 그린 시트의 제조
상기 주성분 및 부성분의 분말을 볼밀(ball mill) 내에서 습식 혼합한다. 얻어진 슬러리(slurry)를 가열건조하여 수분을 증발시킨 후, 분류하여, 700-850℃에서 하소한다. 하소 시간은 1-3시간이 바람직하다. 하소체를 볼밀에 투입하여, 10-40시간 습식분쇄하여, 평균 입경 0.6-2㎛의 미세분말로 한다. 하소체 미분쇄분말은 세라믹입자가 부분적 또는 전체적으로 유리에 피복된 입자이다.
유기바인더는 그린 시트의 강도, 천공성, 압착성, 치수안정성 등을 조정하기 위해서 적절하게 선정한다. 바람직한 유기바인더는 예를 들면 폴리비닐부티랄수지 및 폴리메타크릴 수지이다. 유기바인더의 첨가량은 그린 시트 전체의 5질량% 이상, 바람직하게는 10-20질량%이다.
가소제로서 부틸프타릴글리콜산부틸(BPBG), 디-n-부틸프탈레이트 등을 첨가하는 것이 바람직하고, 또 용매로서 에탄올, 부탄올, 톨루엔, 이소프로필알코올 등을 첨가하는 것이 바람직하다. 이들 원료를 볼밀 혼합함으로써, 하소체 미분쇄분말의 슬러리를 제조한다. 슬러리의 균일성을 향상시키기 위해, 필요에 따라 분산제를 첨가하는 것도 효과적이다.
슬러리를 감압 하에서 탈포(脫泡)하는 동시에, 용제를 일부 증발시켜 점도 조정한 후, 닥터블레이드법에 의해 캐리어 필름상에 시트 상에 성형한다. 캐리어 필름으로는, 기계적 강도, 표면평활성 등을 고려하여, 폴리에틸렌 테레프탈레이트(PET)의 필름이 바람직하다. 얻어진 기판용 그린 시트는 캐리어 필름마다 소정의 크기로 절단한다.
(C) 미소결 다층 세라믹 기판의 제조
상기 기판용 그린 시트를 충분히 건조한 후, 비아홀(3)을 형성하고, Ag를 주체로 하는 도체 페이스트로 비아홀(3)을 충전하고, 또한 Ag를 주체로 하는 도체 페이스트를 이용하여 내부 전극패턴(2)을 인쇄한다. 각각 상면 및 하면에 위치하는 기판용 그린 시트에 외부 전극(4)의 패턴을 형성한다. 이들 기판용 그린 시트를 적층한 후, 열압착한다. 그린 시트 적층체의 두께는 목적으로 하는 모듈에 의하지 만, 일반적으로 1.0-2.0㎜로 하는 것이 바람직하다.
열압착조건은 50-95℃의 온도 및 50-200kg/㎠(4. 9-19.6Mpa)의 압력인 것이 바람직하다. 외부 전극(4)의 패턴은 열압착 후에 형성할 수도 있다. 그 후, 도 2에 도시한 바와 같이, 기판칩(1A-4A, 1B-4B, 1C-4C)(모든 부호는 도시하지 않고 있다)의 크기로 분할홈(5)을 형성한다. 분할홈(5)을 형성하면, 구속층의 무기페이스트가 홈내에도 침입하여, 구속력이 커진다.
(D) 구속용 페이스트의 제조
구속층(6)은 저온 소결 세라믹 재료로 이루어지는 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자로 이루어진다. 무기 입자로는 알루미나분말 또는 지르코니아분말 등을 이용하는 것이 바람직하다. 구속력의 제어 때문에, 무기 입자의 평균 입경은 0.3-4㎛인 것이 바람직하다. 무기 입자의 평균 입경이 0.3㎛ 미만이면, 인쇄에 필요한 점도를 얻는 데 필요한 바인더량이 많아져서(무기 입자의 충전율이 작아져서), 충분한 구속력을 발휘할 수 없다. 무기 입자의 평균 입경이 4㎛를 넘으면, 분할홈(5)에서의 구속력이 약해진다. 무기 입자의 평균 입경은 바람직하게는 1-4㎛이다.
무기 입자의 평균 입경(Dc)은 기판용 그린 시트를 구성하는 세라믹 재료의 분말이나 하소체 미분의 평균 입경(Ds)의 0.3-4배로 조정하는 것이 바람직하다. 특히 미소결 다층 세라믹 기판의 외부 전극 상에 무기 입자가 잔류하는 것을 방지하기 위해, 무기 입자의 평균 입경(Dc)은 세라믹 분말이나 하소체 미분의 평균 입경(Ds) 이상인 것이 바람직하다. 구체적으로는 Dc/Ds는 1-4가 바람직하고, 1.5-4 가 보다 바람직하다.
구속층에서의 유기바인더의 선정 조건은 기판용 그린 시트의 경우보다 엄격하지 않고, 또한 그 첨가량도 적어도 된다. 유기바인더는 열분해성이 좋은 셀룰로오즈계 수지나 폴리메타크릴 수지 등이 바람직하다. 또한 가소제로서 부틸프타릴글리콜산부틸(BPBG), 디-n-부틸프탈레이트 등이 바람직하다. 용제로는 에탄올, 부탄올, 이소프로필알코올 및 테르피네올과 같은 알코올류가 바람직하다. 인쇄에 의해 구속층을 형성하는 경우, 인쇄에 필요한 점도와 페이스트 중의 분말끼리의 밀착성 및 기판에의 밀착성을 확보하기 위해, 유기바인더의 첨가량은 1.5-4질량%인 것이 바람직하다.
(E) 구속용 그린 시트의 제조
구속층(6)으로서 그린 시트를 사용하는 경우, 무기 입자 100중량부에 대하여, 8-15중량부의 유기바인더와 용제를 첨가한 무기조성물의 시트를 닥터블레이드법에 의해 캐리어 필름상에 형성한다. 4-8중량부의 가소제 및 소량의 분산제를 첨가할 수도 있다. 무기 입자, 유기바인더, 가소제 및 용제를 볼밀로 혼합하고, 구속용 슬러리를 제조한다.
슬러리를 감압 하에서 탈포하여, 용제를 일부 증발시켜 점도를 조정한 후, 닥터블레이드법에 의해 캐리어 필름상에서 시트 상에 성형한다. 얻어진 구속용 그린 시트는 캐리어 필름마다 소정의 크기로 절단한다.
(F) 미소결 다층 세라믹 기판에 대한 구속층의 형성
미소결 다층 세라믹 기판(10)의 상면 및/또는 하면에 구속층(6)을 형성하는 데에는 (a) 상기 무기조성 물페이스트를 미소결 다층 세라믹 기판상에 원하는 두께로 인쇄하거나(필요에 따라 인쇄와 건조를 반복한다), (b) 무기조성물로부터 원하는 두께의 구속용 그린 시트를 미리 제조하여, 미소결 다층 세라믹 기판에 겹치거나, (c) 인쇄한 구속층 상에 구속용 그린 시트를 겹치거나, 또는 (d) 이들을 조합한다.
구속층의 두께는 미소결 다층 세라믹 기판의 한쪽 면에서 50㎛ 이상이다. 구속층의 두께가 50㎛ 미만인 경우, 구속력이 불충분하고, 미소결 다층 세라믹 기판의 X-Y면 내의 소결 수축을 충분히 억제할 수 없다. 구속층이 50㎛ 이상인 경우, 미소결 다층 세라믹 기판의 X-Y면에서의 소결 수축을 1% 이하로 억제할 수 있다. 구속층으로서 그린 시트를 이용하는 경우, 특히 두께의 상한에 제한은 없지만, 구속층을 인쇄하는 경우, 500㎛를 넘는 두께의 인쇄층에서는 크랙이 발생한다. 따라서, 인쇄에 의한 구속층의 경우, 적당한 두께는 50㎛-500㎛이다.
구속용 그린 시트를 사용하는 경우, 캐리어 필름과의 접촉면이 미소결 다층 세라믹 기판의 표면에 밀착되도록, 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 적층하여, 압착한다. 미소결 다층 세라믹 기판에 캐리어 필름과의 접촉면을 밀착시키면, 소결 후의 구속층의 제거가 매우 용이하다. 그 이유는 이하와 같다고 추측된다. 즉, 캐리어 필름과의 접촉면에서는 구속용 그린 시트 중의 바인더가 농축되어 있다. 이로 인해, 캐리어 필름과의 접촉면에서 미소결 다층 세라믹 기판에 대한 구속력은 크고, 또한 무기 입자가 미소결 다층 세라믹 기판에 고착하는 것은 완화되어 있다(쿠션 작용). 따라서, 구속용 그린 시트의 캐리 어 필름과의 접촉면을 미소결 다층 세라믹 기판의 표면에 밀착시키면, 구속력을 충분히 유지하면서, 소결 후에 무기 입자의 제거가 용이하다. 구속용 그린 시트는 두께에 이론상의 한계가 없지만, 인쇄에 의해 두꺼운 구속층을 제조하는 데에는 실용상 많은 인쇄·건조공정을 요한다. 그러나, 인쇄법에서 사용하는 고유동성의 페이스트는 미소결 다층 세라믹 기판의 분할홈 등의 오목부에 들어가고, 높은 구속 효과가 얻어진다. 따라서, 인쇄법에 의해 어느 정도의 두께의 제1 구속층을 형성하고, 그 위에 원하는 두께의 그린 시트를 제2의 구속층으로서 겹치는 것이 좋다. 이 경우, 인쇄에 의해 두께 10㎛ 이상의 제1 구속층을 형성하고, 그 위에 구속용 그린 시트를 겹치는 것에 의해 제2의 구속층을 형성하여, 합쳐서 50㎛ 이상의 구속층으로 하는 것이 좋다.
구속용 그린 시트를 미소결 다층 세라믹 기판에 열압착한다. 기판용 그린 시트의 미소결 다층 세라믹 기판에의 열압착의 조건은 50-95℃의 온도 및 50-200kg/㎠(4.9-19.6Mpa)의 압력이다.
(G) 구속층을 구비한 미소결 다층 세라믹 기판의 소결
400-650℃에 2-10시간 유지하여 탈바인더를 행한 후, 800-1000℃로 1-4시간 유지함으로써, 소결을 행한다. 소결 온도가 800℃ 미만이면, 소결시간을 길게 하더라도 기판의 치밀화가 곤란하고, 또한 1000℃를 넘으면 Ag계 전극재의 형성이 곤란하게 되어, 보다 바람직한 유전 특성을 가지는 다층 세라믹 기판을 얻을 수 없다.
(H) 구속층의 제거
소결 후, 다층 세라믹 기판(특히 외부 전극)의 표면에 부착되어 있는 알루미나 입자를 제거한다. 이것은 소결한 다층 세라믹 기판을 초음파 세정조의 물에 넣어, 초음파를 가하는 것에 의해 행한다. 초음파 세정에 의해 대부분의 알루미나 입자는 제거되지만, 외부 전극(예를 들면 Ag 패드) 위의 알루미나 입자는 초음파 세정으로는 완전하게는 제거되지 않는다. 이로 인하여, 필요에 따라, 외부 전극을 손상하지 않을 정도의 충격으로 제어한 샌드블라스트 처리에 의해 알루미나 입자를 제거한다. 샌드 재료로는 알루미나, 유리, 지르콘, 수지입자 등을 사용할 수 있다. 또 초음파 세정 후에 알루미나 입자가 다소 잔류하고 있더라도, 도금성은 비교적 좋은 것을 알 수 있었다. 특히 알루미나 입자가 적절히 잔류하고 있으면, Ag)로 이루어지는 외부 전극의 땜납 부식 내성이 향상되는 것을 알 수 있었다.
(1) 부품의 탑재 및 집합 기판의 분할
알루미나 입자를 제거한 Ag 패드 상에 무전해도금법에 의해 Ni 도금 및 Au 도금 등을 형성한다. Ni 및 Au를 금속화한 외부 전극 상에 땜납 패턴을 스크린인쇄한 후, 반도체소자 등의 부품을 탑재하여, 환류(reflow)에 의해 접속한다. 와이어본딩(wire bonding)용 반도체소자의 경우, 환류처리 후에 와이어본딩 접속을 행한다. 마지막으로 집합 기판을 분할홈을 따라 파단함으로써, 개개의 다층 세라믹 기판을 얻는다.
도 6(a)는 무기 입자 페이스트를 미소결 다층 세라믹 기판에 인쇄함으로써 구속층을 형성하는 경우의 다층 세라믹 기판의 제조 공정을 나타내고, 도 6(b)는 구속용 그린 시트를 미소결 다층 세라믹 기판에 적층함으로써, 구속층을 형성하는 경우의 다층 세라믹 기판의 제조 공정을 나타내고, 도 6(c)는 무기 입자 페이스트를 미소결 다층 세라믹 기판에 인쇄하여 제1 구속층을 형성한 후, 구속용 그린 시트를 미소결 다층 세라믹 기판에 적층함으로써 제2의 구속층을 형성하는 경우의 다층 세라믹 기판의 제조 공정을 나타낸다.
본 발명을 이하의 실시예에 의해 더욱 상세하게 설명하며, 본 발명은 이들에 한정되지 않는다.
실시예 1
순도 99.9% 및 평균 입경 0.5㎛의 Al2O3분말, 순도 99.9% 이상 및 평균 입경 0.5㎛ 이하의 SiO2분말, 순도 99.9% 및 평균 입경 0.5㎛의 SrCO3분말, 순도 99.9% 및 평균 입경 0.5㎛의 TiO2분말, 및 각각 순도 99.9% 및 평균 입경 0.5-5㎛의 Bi2O3분말, Na2CO3분말, K2CO3분말, CuO분말, Ag분말, MnO2 분말 및 Co3O4 분말을 이용하여, 표 1에 나타내는 조성의 저온 소결 세라믹 재료를 제조했다. 시료 No.에 *표시가 없는 것은 본 발명의 범위 내의 시료이며, *표시가 있는 것은 본 발명의 범위 밖의 시료이다(이하 동일).
(B) 기판용 그린 시트의 제조
표 1에 나타내는 조성을 가지는 혼합분말을 폴리에틸렌제 볼밀에 투입하고, 또한 산화지르코늄제의 미디어볼과 순수를 투입하여, 20시간 습식혼합했다. 얻어진 슬러리를 가열건조한 후, 분쇄기(chopper)로 분쇄하여, 알루미나제 도가니에 넣고 800℃에서 2시간 하소했다. 얻어진 하소체를 상기 볼밀에 투입하여, 17시간 습 식분쇄한 후에 건조하여, 평균 입경 1㎛의 미분을 얻었다.
하소체 미분 100중량부에, 유기바인더로서 15중량부의 폴리비닐부티랄수지, 가소제로서 7.5중량부의 부틸프타릴글리콜산부틸(BPBG), 및 용매로서 에탄올을 첨가하여, 볼밀로 혼합하여 슬러리를 제조했다. 또 분산제는 첨가하지 않았다.
슬러리를 감압 하에서 탈포하는 동시에 에탄올을 일부 증발시키고, 약 7Pa·s의 점도로 조정했다. 슬러리를 닥터블레이드법에 의해 PET제 캐리어 필름상에 시트상으로 성형하여, 건조하여, 두께 0.15㎜의 기판용 그린 시트를 얻었다. 기판용 그린 시트를 캐리어 필름마다 180㎜ 사각형으로 절단했다.
기판용 그린 시트를 충분히 건조한 후, Ag를 주체로 하는 도체 페이스트로 내부 전극패턴 및 외부 전극패턴을 형성했다. 전극을 형성한 기판용 그린 시트를 한 장씩 60℃의 온도 및 30kg/㎠(2.8Mpa)의 압력으로 가압착하고, 계속해서 85℃의 온도 및 110kg/㎠(10.8MPa)의 압력으로 열압착했다. 얻어진 미소결 다층 세라믹 기판(집합 기판)의 두께는 1.3㎜이었다.
미소결 다층 세라믹 기판(집합 기판)에 나이프의 칼날로 가압하여, 0.15㎜의 폭 및 0.1㎜의 깊이의 이등변 삼각형의 단면 형상을 가지는 분할홈(5)을 10㎜×15㎜의 간격으로 형성했다.
평균 입경 0.5㎛의 알루미나 분말 100중량부에 대하여, 유기바인더로서 10.2중량부의 폴리비닐부티랄수지, 가소제로서 6.2중량부의 BPBG, 및 에탄올을 볼밀로 혼합하고, 분산제를 첨가하지 않은 슬러리를 제조했다. 슬러리를 감압 하에서 탈포하여, 용제를 일부 증발시킨 후, 약 5Pa·s의 점도로 조정했다. 계속해서 이 슬 러리를 닥터블레이드법에 의해 PET제 캐리어 필름상에서 시트에 성형하여, 건조시키고 두께 0.15㎜의 구속용 그린 시트를 얻었다. 구속용 그린 시트를 캐리어 필름마다 180㎜ 사각형으로 절단했다.
캐리어 필름 접촉면이 집합 기판의 표면에 밀착되도록, 집합 기판의 상면 및 하면에 구속용 그린 시트를 겹치고, 85℃의 온도 및 110kg/㎠(10.8MPa)의 압력으로 열압착하여, 일체적인 적층체(7)로 했다.
대기 분위기의 배치로(batch furnace) 내에서, 적층체를 500℃에서 4시간 유지하여 탈바인더를 행한 후, 3℃/분의 속도로 900℃까지 온도 상승하여, 그 온도로 2시간 유지함으로써 소결하여, 로 내에서 자연냉각했다.
소결한 적층체로부터 초음파 세정에 의해 알루미나 입자를 제거했다. 얻어진 집합 기판에 대하여, X-Y면 내의 수축률 및 그 편차, 치밀성, 고주파 특성 및 외부 전극의 상태를 하기 방법에 의해 평가했다. 평가결과를 표 1에 나타낸다.
(1) X-Y면 내의 수축률
구속층을 형성하기 전의 집합 기판 중, 4모서리 및 4변의 중앙에 있는 합계 8개의 칩부를 선택하고, 각 칩부의 2개의 대각선의 X축 방향 및 Y축 방향의 거리를 각각 삼차원 좌표 측정기에 의해 측정하여, X-Y 좌표치 X0, Y0을 구했다. 마찬가지로 소결 후의 집합 기판에 대하여, 각 칩부의 2개의 대각선의 X축 방향 및 Y축 방향의 거리를 각각 측정하여, X-Y 좌표치 Xn, Yn을 구했다. Xn/X0의 비율 및 Yn/Y0의 비율을 8개의 칩부(n=1~8)에 대해 평균하여, 구속층 형성 후에 소결한 집합 기 판의 소결 수축률로 했다. 또한 이들 비율의 편차를 수축률의 편차로 했다.
(2) 치밀성
구속층을 형성하는 전의 집합 기판의 두께(Z축 방향) D0에 대한 소결 후의 집합 기판의 두께 D1로부터, Z축 방향의 소결 수축률(D1/D0)을 구하고, 하기 기준에 의해 치밀성을 평가했다.
D1/D0이 60% 이하: 양호
D1/D0이 60% 초과: 불량
(3) 고주파 특성
소결 후의 집합 기판의 유전정접(誘電正接) tanδ를 2GHz에서 측정하여, 하기 기준에 의해 고주파 특성을 평가했다.
tanδ가 0.01 이하: 양호
tanδ가 0.01 초과: 불량
(4) 외부 전극의 상태(도금성)
소결 후 구속층을 초음파 세정에 의해 제거한 각 시료에 대하여, 시판의 무전해 Ni 도금액 및 Au 도금액을 이용하여, 평균 막 두께 5㎛의 Ni 도금 및 평균 막 두께 0.4㎛의 Au 도금을 실시했다. 도금 후의 외부 전극을 SEM으로 관찰하여, 외부 전극에 부착된 도금의 면적율로부터, 외부 전극의 상태를 하기 기준으로 평가했다.
도금의 면적율이 100%: 우수
도금의 면적율이 100% 미만 또한 90% 이상: 양호
도금의 면적율이 90% 미만: 불량
[표 1]
시료 No. Al2O3 SiO2 SrO TiO2 Bi2O3 Na2O K2O CoO CuO MnO2 Ag
*1 10 50 40 - - - - - - - -
2 15 50 35 - 2 1 0.5 - 0.3 - 0.5
3 20 50 30 - 2 1 0.5 - 0.3 - 0.5
4 25 35 40 - 3 0.1 - - - - -
5 25 35 40 - 1 - - 0.5 - - -
*6 25 35 40 - 0.2 - - 6 - - -
7 51.5 31 17.5 - 2 1 0.5 - 0.3 - 0.5
*8 51.5 31 17.5 - 12 1 0.5 - 0.3 - 0.5
9 51.5 31 17.5 - 3 1 0.5 - 0.3 - -
10 51.5 31 17.5 - 3 1.5 0.5 - 0.3 - -
*11 51.5 31 17.5 - 3 7 0.5 - 0.3 - 0.5
12 51.5 31 17.5 - 3 1 1 - 0.3 - 0.5
*13 51.5 31 17.5 - 3 1 7 - 0.3 - 0.5
14 51.5 31 17.5 - 3 1 0.5 - 0.5 - 0.5
*15 51.5 31 17.5 - 3 1 0.5 - 7 - 0.5
16 55 32.5 12.5 - 2 1 0.5 - 0.3 - 0.5
17 30 45 15 10 3 1.5 0.5 - 0.5 - 0.5
18 30 45 15 10 2 1 0.5 - 0.3 - 0.5
19 30 45 15 10 3 1 0.5 - 0.5 - -
*20 35 50 5 10 3 1.5 0.5 - 0.5 - -
21 40 35 15 10 2 1 0.5 - 0.3 - 0.5
22 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 - -
23 43.27 38.46 14.42 3.85 2 2 0.5 0.2 0.3 - -
24 43.27 38.46 14.42 3.85 2 2 0.5 0.4 0.3 - -
25 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 0.2 -
26 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 0.4 -
27 48.08 36.06 12.02 3.84 2 2 0.5 - 0.3 - -
28 46 38 12 4 2.5 2 0.5 - 0.3 - -
29 48 38 10 4 2.5 2 0.5 - 0.3 0.5 -
30 50 36 10 4 2.5 2 0.5 - 0.3 0.5 -
31 50.5 38 7.5 4 2.5 2 0.5 - 0.3 0.5 -
32 48 36 12 4 2.5 2 0.5 - 0.3 - 0.5
33 48 36 12 4 2.5 2 0.5 - 0.3 0.5 -
34 50 32.5 12.5 5 2 1 0.5 - 0.3 - 0.5
표 1 (계속)
시료 No. 소성온도 (℃) X-Y면 내 치밀성 고주파 특성 외부전극 의 상태
수축률 (%) 편차 (±%)(1)
*1 1000 - - 불량 불량 -
2 950 0.8 0.07 양호 양호 우수
3 875 0.7 0.06 양호 양호 우수
4 875 0.7 0.06 양호 양호 우수
5 875 0.8 0.07 양호 양호 우수
*6 950 - - 불량 불량 -
7 900 0.6 0.05 양호 양호 우수
*8 900 - - 불량 불량 -
9 900 0.6 0.05 양호 양호 우수
10 900 0.6 0.05 양호 양호 우수
*11 950 - - 불량 불량 -
12 900 0.6 0.05 양호 양호 우수
*13 950 - - 불량 불량 -
14 900 0.6 0.05 양호 양호 우수
*15 950 - - 불량 불량 -
16 900 0.7 0.06 양호 양호 우수
17 925 0.7 0.06 양호 양호 우수
18 950 0.7 0.06 양호 양호 우수
19 950 0.7 0.06 양호 양호 우수
*20 950 - - 불량 불량 -
21 950 0.5 0.05 양호 양호 우수
22 925 0.5 0.05 양호 양호 우수
23 925 0.5 0.05 양호 양호 우수
24 925 0.5 0.05 양호 양호 우수
25 925 0.5 0.05 양호 양호 우수
26 925 0.5 0.05 양호 양호 우수
27 900 0.5 0.05 양호 양호 우수
28 900 0.5 0.05 양호 양호 우수
29 900 0.4 0.05 양호 양호 우수
30 900 0.4 0.05 양호 양호 우수
31 900 0.5 0.05 양호 양호 우수
32 900 0.5 0.05 양호 양호 우수
33 900 0.5 0.05 양호 양호 우수
34 950 0.4 0.05 양호 양호 우수
주: (1) 절대치로 표시.
표 1로부터 명확히 나타난 바와 같이, 본 발명의 다층라믹 기판은 X-Y면 내의 소결 수축률이 1% 이하며, 소결 수축률의 편차는 ±0.07% 이내였다. 또한 치밀성, 고주파 특성 및 외부 전극의 상태 어느 것에 대해서도, 본 발명의 다층 세라믹 기판은 양호했다.
실시예 2
순도 99.9% 및 평균 입경 0.5㎛의 Al2O3분말, 순도 99.9% 이상 및 평균 입경 0.5㎛ 이하의 SiO2분말, 순도 99.9% 및 평균 입경 0.5㎛의 SrCO3분말, 및 각각 순도 99.9% 및 평균 입경 0.5-5㎛의 Bi2O3분말, Na2CO3분말, K2CO3분말, CuO 분말 및 MnO2 분말을 이용하여, 하기와 같이 Al, Si, Sr 및 Ti로 이루어지는 주성분과, Bi, Na, K, Cu 및 Mn으로 이루어지는 부성분을 함유하는 저온 소결 세라믹 재료(표 1의 시료 No.29에 해당)을 제조했다.
주성분
Al: 48질량%(Al2O3 환산)
Si: 38질량%(SiO2 환산)
Sr: 10질량%(SrO 환산)
Ti: 4질량%(TiO2 환산)
부성분(주성분 100질량부에 대하여)
Bi: 2.5질량부(Bi2O3 환산)
Na: (2)질량부(Na2O 환산)
K: 0.5질량부(K2O 환산)
Cu: 0.3질량부(CuO 환산)
Mn: 0.5질량부(MnO2 환산)
실시예 1과 마찬가지로, 이 저온 소결 세라믹 재료를 하소하여, 얻어진 하소체를 각각 약 1㎛ 및 약 3㎛의 평균 입경으로 미분쇄하여, 기판용 그린 시트를 제조했다.
평균 입경이 0.2-5㎛인 알루미나 입자를 사용하고, 인쇄법 및/또는 그린 시트법에 의해, 합계 30-550㎛의 두께의 구속층을 형성했다. No.44 이외의 시료에는 분할홈을 형성했다. 구속층을 설치한 미소결 다층 세라믹 기판으로 이루어지는 적층체는 모두 실시예 1과 동일한 조건에서 소결했다. 소결한 적층체로부터 구속층의 알루미나 입자를 초음파 세정에 의해 제거하여, 집합 기판을 얻었다. 각 집합 기판에 대하여, X-Y면 내의 수축률 및 그 편차 및 도금성을 실시예 1과 마찬가지로 평가하고, 또한 외부 전극 상의 알루미나 입자의 잔류량 및 입경, 기판의 휨 및 외부 전극의 땜납 부식 상태를 하기 방법에 의해 평가했다. 평가결과를 표 2에 나타낸다.
(1) 외부 전극 상의 알루미나의 잔류량
FE-SEM(히타치 S-4500, 가속 전압 15kV)에 의해, 외부 전극 표면의 Ag-Kα 및 Al-Kα를 EDX 분석하고(산소 등의 불순물은 제외), Ag 및 Al의 피크 강도로부터 스탠다드레스법에 의해 Ag와 Al의 질량%을 구했다. Al의 질량%는 전극 표면에서의 알루미나의 잔류량에 비례하기 때문에, 알루미나의 잔류량을 Al의 질량%[Al/(Al+Ag)×100(%)]로 나타낸다.
(2) 알루미나 입자의 수
외부 전극 표면의 FE-SEM 사진(3000-5000배) 중 알루미나 입자가 존재하는 영역에서, 길이 20㎛에 해당하는 직선을 임의로 4개 뽑아, 교차하는 알루미나 입자(구속층에 이용한 알루미나 입자의 입경에 필적하는 입경을 가지는 것에 한함)의 수가 많은 직선 2개를 들어올려, 이들 직선과 교차한 알루미나 입자의 수의 평균을 구했다. 또 각 시료에는 카본을 증착하고, 15kV의 가속 전압에 의해 EDX 분석을 했다.
(3) 휨
수축률의 측정 시에 삼차원 좌표측정기에 의해 측정한 임의의 하나의 칩부의 대각선 사이의 고저차(Z축 방향)를 구하여, 휨으로 했다. 휨의 허용치는 40㎛ 정도이다.
(4) 땜납 부식 상태
구속층을 초음파로 제거한 각 시료를 245℃로 유지한 Sn-3.5Ag 땜납조에 1분간 침지한 후, 외부 전극을 광학현미경에 의해 관찰했다. 외부 전극 상의 메탈(Ag+ 부착한 땜납)의 면적율로부터, 각 시료의 땜납 부식 상태를 하기 기준에 의해 평가했다.
외부 전극의 메탈의 면적율이 95% 이상: 우수
외부 전극의 메탈의 면적율이 95% 미만 또한 85% 이상: 양호
외부 전극의 메탈의 면적율이 85% 미만: 불량
[표 2]
시료 No. 세라믹 입자(1)의 평균입경 (㎛) 구속층 분할홈
알루미나 의 평균 입경(㎛) 인쇄막 두께 (㎛) 그린시트 의 막두께 (㎛) 밀착면(2) 구속층의 합계두께 (㎛)
35 1 0.3 30 300 PET면(3) 330 유
36 1 0.4 30 300 PET면 330 유
37 1 0.5 10 40 PET면 50 유
38 1 0.5 10 100 PET면 110 유
39 1 0.5 0 300 PET면 300 유
40 1 0.5 10 300 PET면 310 유
41 1 0.5 10 500 PET면 510 유
42 1 0.5 30 100 PET면 130 유
43 1 0.5 30 300 PET면 330 유
44 1 0.5 30 300 PET면 330 무
45 1 0.5 50 0 - 50 유
46 1 0.5 50 40 PET면 90 유
47 1 0.5 50 100 PET면 150 유
48 1 0.5 50 300 PET면 350 유
49 1 0.5 50 500 PET면 550 유
50 1 1 30 300 PET면 330 유
51 1 1.5 30 300 PET면 330 유
52 1 2 30 300 PET면 330 유
53 1 3 30 300 PET면 330 유
54 1 4 30 300 PET면 330 유
55 1 0.5 0 300 자유면 300 유
56 1 0.5 30 300 자유면 330 유
57 3 0.9 0 300 PET면 300 유
58 3 0.9 30 300 PET면 330 유
59 3 0.9 0 300 자유면 300 유
60 3 0.9 30 300 자유면 330 유
*61 1 0.2 30 300 PET면 330 유
*62 1 0.2 30 0 - 30 유
*63 1 5 30 300 PET면 330 유
*64 1 0.5 500 0 - 500 유
주: (1) 기판용 그린 시트 중의 세라믹 입자.
(2) 미소결 다층 세라믹 기판의 표면에 밀착되는 구속층의 면.
(3) 구속용 그린 시트의 PET 필름과의 접촉면이 미소결 다층 세라믹 기판에 밀착되었다.
표 2 (계속)
시료 No. 외부전극상의 알루미나입자 X-Y면 내의 수축률(%) 편차 (±%)(1) 휨 (㎛) 땜납부식 도금성
Al (질량%) 입경 (㎛) 20㎛당 개수
35 10 0.3 4.5 0.7 0.05 20 우수 양호
36 8 0.4 3.5 0.7 0.05 19 우수 양호
37 6 0.5 2.5 1 0.07 25 우수 우수
38 6 0.5 2.5 0.7 0.05 19 우수 우수
39 6 0.5 2.5 0.5 0.05 16 우수 우수
40 6 0.5 2.5 0.4 0.04 15 우수 우수
41 6 0.5 2.5 0.3 0.03 13 우수 우수
42 6 0.5 2.5 0.6 0.05 17 우수 우수
43 6 0.5 2.5 0.4 0.03 13 우수 우수
44 6 0.5 2.5 0.3 0.02 10 우수 우수
45 6 0.5 2.5 1 0.07 25 우수 우수
46 6 0.5 2.5 0.8 0.06 23 우수 우수
47 6 0.5 2.5 0.7 0.05 17 우수 우수
48 6 0.5 2.5 0.4 0.03 12 우수 우수
49 6 0.5 2.5 0.3 0.02 11 우수 우수
50 5 1 2 0.5 0.04 16 우수 우수
51 3 1.5 1 0.5 0.04 12 우수 우수
52 3 2 1 0.5 0.04 15 우수 우수
53 2 3 0.5 0.7 0.05 18 우수 우수
54 2 4 0.2 1 0.07 25 우수 우수
55 12 0.5 5 0.5 0.04 15 우수 우수
56 6 0.5 2.5 0.4 0.03 13 우수 우수
57 5 0.9 2 0.5 0.05 16 우수 우수
58 5 0.9 2 0.4 0.03 13 우수 우수
59 10 0.9 4 0.5 0.04 15 우수 양호
60 6 0.9 2.5 0.4 0.03 13 우수 우수
*61 23 0.2 16 1 0.11 26 - -
*62(2) - - - - - - - -
*63(3) 2 5 0 1.2 0.13 45 우수 우수
*64(4) - - - - - - - -
주: (1) 절대치로 표시.
(2) 구속층 인쇄 건조 후에 크랙 발생.
(3) 구속력이 약했다.
실시예 3
기체용 그린 시트에 유리분말과 세라믹스분말의 혼합분말을 사용했다. 즉, 실시예 2와 동일한 조성의 저온 소결 세라믹 재료용 원료분말 중, Al2O3 분말 이외 의 세라믹스분말(산화물 또는 탄산염)의 혼합물을 알루미나 도가니에 넣어, 전기로에서 1400℃, 2시간의 열처리를 행하여 투명한 유리괴(塊)를 얻었다. 이 유리괴를 슬라이서로 잘라낸 후, 크러셔 및 볼밀에 의해 각각 약 1㎛ 및 3㎛의 평균 입경으로 분쇄했다. 평균 입경이 약 1㎛인 유리분말 52질량%에, 평균 입경이 약 1㎛인 알루미나분말 48질량%, 유기바인더, 가소제 및 용제를 볼밀로 혼합하고, 얻어진 슬러리로부터 기판용 그린 시트를 제조했다. 마찬가지로 평균 입경이 약 3㎛인 유리분말에, 평균 입경이 약 3㎛인 알루미나분말, 유기바인더, 가소제 및 용제를 혼합하여 이루어지는 슬러리로부터, 기판용 그린 시트를 제조했다. 실시예 1과 같이 하여 기판용 그린 시트를 적층 및 열압착하고, 필요에 따라 분할홈을 형성했다.
평균 입경이 0.2-5㎛인 알루미나 입자를 사용하고, 인쇄법 및/또는 그린 시트법에 의해, 합계 30-550㎛ 두께의 구속층을 형성했다. 얻어진 각 적층체를 소결 후, 구속층의 알루미나 입자를 초음파 세정에 의해 제거했다. 또 상기 이외의 조건은 실시예 1과 동일했다.
얻어진 각 다층 세라믹 기판에 대하여, X-Y면 내의 수축률 및 편차, 기판의 휨, 외부 전극의 땜납 부식 상태 및 도금성, 및 외부 전극 상에서의 알루미나의 잔류 형태를 실시예 1 및 2와 동일한 조건으로 평가했다. 평가결과를 표 3에 나타낸다.
[표 3]
시료 No. 구속층
알루미나의 평균입경(㎛) 인쇄막의 두께(㎛) 그린시트의 막두께(㎛) 밀착면(1) 구속층의 합계두께(㎛)
65 0.5 0 300 PET면(2) 300
66 0.5 30 300 PET면 330
67 0.5 30 300 PET면 330
68 1 0 300 PET면 300
69 2 0 300 PET면 300
70 3 0 300 PET면 300
71 4 0 300 PET면 300
72 0.5 0 300 자유면 300
73 0.5 30 300 자유면 330
74 1 0 300 자유면 300
75 2 0 300 자유면 300
76 3 0 300 자유면 300
77 4 0 300 자유면 300
78 0.9 0 300 PET면 300
79 0.9 30 300 PET면 330
80 2 0 300 PET면 300
81 3 0 300 PET면 300
82 4 0 300 PET면 300
83 0.9 0 300 자유면 300
84 0.9 30 300 자유면 330
85 2 0 300 자유면 300
86 3 0 300 자유면 300
87 4 0 300 자유면 300
*88 0.2 30 0 - 30
*89 5 30 300 PET면 330
*90 0.5 500 0 - 500
*91 3 0 30 자유면 30
92 3 0 50 자유면 50
93 3 0 90 자유면 90
주: (1) 미소결 다층 세라믹 기판의 표면에 밀착되는 구속층의 면.
(2) 구속용 그린 시트의 PET 필름과의 접촉면이 미소결 다층 세라믹 기판에 밀착되었다.
표 3 (계속)
시료 No. 세라믹입자(1) 의 평균입경 (㎛) 분할홈 외부 전극 상의 알루미나 입자
Al (질량%) 입경 (㎛) 20㎛당 개수
65 1 유 13 0.5 5.5
66 1 유 10 0.5 4.5
67 1 무 10 0.5 5
68 1 유 10 1 4
69 1 유 7 2 2
70 1 유 6 3 1
71 1 유 6 4 0.5
72 1 유 20 0.5 8.5
73 1 유 10 0.5 4.5
74 1 유 18 1 7
75 1 유 16 2 4.5
76 1 유 14 3 2.5
77 1 유 10 4 1
78 3 유 12 0.9 4.5
79 3 유 9 0.9 3.5
80 3 유 9 2 2.5
81 3 유 6 3 1
82 3 유 5 4 0.5
83 3 유 18 0.9 7
84 3 유 10 0.9 4
85 3 유 14 2 4
86 3 유 8 3 1.5
87 3 유 7 4 1
*88 1 유 - - -
*89 1 유 3 5 0
*90 1 유 - - -
*91 3 유 8 3 1.5
92 3 유 9 3 2
93 3 유 8 3 1.5
주: (1) 기판용 그린 시트 중의 세라믹 입자.
표 3 (계속)
시료 No. X-Y면 내의 수축률(%) 편차(1) (±%) 휨 (㎛) 땜납부식 도금성
65 0.6 0.05 17 우수 양호
66 0.5 0.05 16 우수 양호
67 0.6 0.05 20 우수 양호
68 0.5 0.05 16 우수 양호
69 0.5 0.05 16 우수 우수
70 0.7 0.05 18 우수 우수
71 1 0.07 23 우수 우수
72 0.6 0.04 17 우수 양호
73 0.5 0.05 16 우수 양호
74 0.5 0.04 16 우수 양호
75 0.5 0.05 16 우수 양호
76 0.6 0.05 16 우수 양호
77 0.8 0.06 19 우수 양호
78 0.6 0.05 17 우수 양호
79 0.5 0.05 16 우수 양호
80 0.5 0.04 14 우수 양호
81 0.5 0.05 16 우수 우수
82 0.5 0.05 16 우수 우수
83 0.6 0.04 14 우수 양호
84 0.5 0.05 16 우수 양호
85 0.5 0.03 13 우수 양호
86 0.5 0.04 15 우수 우수
87 0.5 0.04 15 우수 우수
*88(2) - - - - -
*89(3) 16 0.34 30 우수 우수
*90(2) - - - - -
*91(3) 14 0.29 35 우수 우수
92 1 0.09 22 우수 우수
93 0.6 0.08 20 우수 우수
주: (1) 절대치로 표시.
(2) 구속층 인쇄 건조 후에 크랙 발생.
(3) 구속력이 약했다.
표 2 및 3으로부터 명확히 나타난 바와 같이, 구속층을 구성하는 알루미나 입자의 평균 입경이 0.3㎛ 이상이고, 기판용 그린 시트의 세라믹입자의 평균 입경의 0.3-4배의 범위에 있는 시료에서는, 소결 후의 다층 세라믹 기판의 X-Y면 내의 수축률이 1% 이내(편차는 ±0.1% 이내)이며, 허용범위 내였다. 이것에 대하여, 상기 범위 밖의 평균 입경의 알루미나 입자를 사용한 경우, 충분한 구속력이 얻어지 지 않고, 소결 수축을 완전히 억제하지 않아, 다층 세라믹 기판에 크랙의 발생이 나타났다. 또 본 발명의 범위 내의 시료에서는 외부 전극 표면에 잔류하는 알루미나 입자가 20질량%(Al 기준) 이하, 특히 12질량% 이하이며, 땜납 부식도 일어나지 않고, 도금성도 양호했다. 잔존한 알루미나 입자의 수에 관해서는 본 발명의 범위 내의 시료에서는 모두 10개 이내이었다. 하소체 분쇄분말로 이루어지는 기판용 그린 시트와 하소체 분쇄분말+유리분쇄분말의 혼합물로 이루어지는 기판용 그린 시트를 비교하면, 대개 전자 쪽이 알루미나 잔류가 적었다.
인쇄한 구속층의 경우, 그 두께가 50㎛ 이하 또는 500㎛ 초과이면, 크랙이 발생하는 것을 알 수 있었다. 이것에 대하여, 그린 시트에 의해 형성한 구속층의 경우, 두께를 충분히 확보할 수 있기 때문에, 수축률 및 휨의 저감이 우수했다. 이때 구속그린 시트의 PET 면 측을 구속면에 이용하면, 알루미나의 전극 상에서의 잔량이 더욱 적어지는 것을 알 수 있었다. 분할홈이 없는 쪽이 수축률과 휨 모두 양호했지만, 본 발명의 방법에로서는 분할홈이 있는 경우에도, 수축률의 편차 및 휨이 모두 양호했다. 또한 땜납 부식은 어떠한 시료에도 나타나지 않았다.
도금성에 대해, 시료 No.35, 36, 55 및 59는 우수하지 않았지만(전극의 모서리부에 약간의 도금 불량 부분이 있었지만), 전극 표면의 90% 이상 도금이 형성되어 있고, 실질적으로 문제는 없다.
구속층용 세라믹입자로서 알루미나입자 대신 마그네시아입자, 지르코니아입자, 티타니아입자 및 멀라이트입자의 적어도 일종을 이용하더라도 동일한 결과가 얻어졌다. 또한 외부 전극을 손상하지 않도록 충분히 낮게 제어한 충격력(예를 들 면 0.4MPa의 투사압)으로 외부 전극에 샌드블라스트 처리를 행하더라도, 동일한 결과를 얻을 수 있었다.
실시예 4
실시예 2에서 사용한 저온 소성 세라믹 재료의 결정상을 X선 회절법으로 분석했다. 타겟은 Cu로 하고, 그 Kα 선을 회절 엑스레이원으로 이용했다. 혼합분말, 하소분말 및 소결체의 분말 X선 회절 패턴을 도 7에 나타낸다. 혼합분말에서는 원료의 결정상이 보였다. 하소분말에서는 Al2O3, TiO2 및 SiO2의 결정상, 및 20°내지 30°에 걸쳐 헤일로(halo) 패턴으로부터 유리 상의 존재가 확인되었다. 또한 소결체에서는 새로 SrAl2Si2O8(스트론튬장석)이 석출되고 있는 것이 확인되었다. 이러한 조직에 의해 전극에 대한 영향은 저감하여, 무수축 프로세스에 적합하다고 고려된다.
상기 하소체와 그 분쇄물의 주사형 전자현미경 사진을 도 8에 나타낸다. 도 8(a)에 나타내는 하소체 중에서, 흰 입자는 Al2O3이며, 검은 부분은 기공이며, 연속상은 유리 상이다. 이와 같이 하소체에서는 Al2O3 입자는 부분적 또는 전체적으로 유리 상으로 피복되어 있다. 도 8(b)에 나타내는 하소체의 분쇄분말에서도 Al2O3 입자는 부분적 또는 전체적으로 유리 상으로 피복되어 있다.
또 저온에서의 소결을 시도하기 위해, Al2O3 환산으로 49질량%의 Al, SiO2 환산으로 34질량%의 Si, SrO 환산으로 8.2질량%의 Sr, TiO2 환산으로 3질량%의 Ti로 이루어지는 주성분 100질량부에 대하여, 부성분으로서 Bi2O3 환산으로 2.5질량부의 Bi, Na2O 환산으로 2질량부의 Na, K2O 환산으로 0.5질량부의 K, CuO 환산으로 0.3질량부의 Cu, Mn3O4 환산으로 0.5질량부의 Mn을 함유하는 조성물을 800℃에서 하소하여, 상기와 같은 방법에 의해 시료를 제조했다. 이 실시예에서는 850℃, 860℃, 875℃에서 각각 2시간의 소결을 행했다. 이들 시료에 대해 Cu-Kα 선에 의한 X선 회절 측정을 행했다. 도 9(a)~(c)는 각각 850℃, 860℃ 및 875℃에서 소결한 시료의 X선 회절 강도 패턴을 나타낸다. 도면 중, 백색 원은 Al2O3 결정을 나타내고, 흑삼각은 육방정 SrAl2Si2O8 결정을 나타내고, 백삼각은 단사정(單斜晶) SrAl2Si2O8 결정을 나타낸다.
도 9(a) 및 (b)에서는 Al2O3 결정, TiO2 결정 및 SiO2 결정과 동시에 육방정 SrAl2Si2O8 결정의 석출이 확인되었다. 소성 온도가 상승함에 따라서, 단사결정 SrAl2Si2O8 결정이 석출하여, 회절 피크 강도도 증가했다. 이들 시료에 대해 3점 벤딩 시험을 행한 바, 굽힘 강도는 육방정 SrAl2Si2O8 결정의 석출이 많은(b), (a), (c)의 순서로 컸다. 강도의 관점에서, 육방정 SrAl2Si2O8 결정의 석출은 바람직하지만, 단사결정 SrAl2Si2O8 결정의 석출은 억제하는 쪽이 좋은 것을 알 수 있었다.
실시예 5
순도 99.9% 및 평균 입경 0.5㎛인 Al2O3 분말, 순도 99.9% 이상 및 평균 입경 0.5㎛ 이하인 SiO2분말, 순도 99.9% 및 평균 입경 0.5㎛인 SrCO3분말, 순도 99.9% 및 평균 입경 0.5㎛인 TiO2분말, 및 각각 순도 99.9% 및 평균 입경 0.5-5㎛인 Bi2O3 분말, Na2CO3분말, K2CO3분말, CuO 분말 및 MnO2 분말을 Al2O3 환산으로 48질량%의 Al, SiO2 환산으로 38질량%의 Si, SrO 환산으로 10질량%의 Sr, 및 TiO2 환산으로 4질량%의 Ti로 이루어지는 주성분 100질량부에 대하여, 부성분으로서 Bi2O3 환산으로 2.5질량부의 Bi, Na2O 환산으로 2질량부의 Na, K2O 환산으로 0.5질량부의 K, CuO 환산으로 0.3질량부의 Cu, 및 MnO2 환산으로 0.5질량부의 Mn을 함유하는 조성(표 1의 시료 No.29에 해당)이 되도록 혼합했다. 얻어진 세라믹 혼합물을 이용하여, 실시예 1과 동일한 방법에 의해, 각각 15㎛, 50㎛, 100㎛ 및 200㎛ 두께의 기판용 그린 시트를 제조했다. 하소 조건은 800℃×2시간이며, 하소체 분쇄분말의 평균 입경은 약 1㎛이었다.
각 기판용 그린 시트를 각각 180㎜의 대략 정방형으로 절단하고, 소정의 두께의 각 시트에 비아홀을 형성하는 동시에, 필터, 안테나 스위치 및 분파기용 고주파회로 패턴을 인쇄했다. 고주파회로 패턴의 인쇄에는 Ag를 주체로 하는 전극 재료를 이용했다. 회로블록을 도 10에 나타낸다. 회로 패턴을 인쇄한 소정의 두께의 시트를 9매 적층 압착하고, 외부 전극을 인쇄하고, 상하면에 분할홈을 형성함으로써, 복수의 다층 세라믹 기판칩으로 분할가능한 일체적인 집합 기판을 제조했다. 각 다층 세라믹 기판칩은 대략 8㎜×8㎜의 사각형으로, 소성 전의 두께는 대략 1.3㎜이며, 약 180㎜×180㎜의 집합 기판에는 400개의 다층 세라믹 기판칩이 분할홈을 통하여 격자형으로 배치되어 있었다.
실시예 2로부터 시료 No.51을 선택하여, 알루미나 구속층을 상하 양면에 인쇄하고, 실시예 2와 같이 소성하고, 구속층을 제거하고, 도금 처리를 행하고, 세정 후 건조했다.
다음에 메탈마스크를 이용하여, 집합 기판 상면의 소정의 부분에 Pb를 포함하지 않는 땜납 페이스트를 인쇄하고, 칩부품을 탑재하고, 환류로에서 솔더링 공정을 행했다. 또한 반도체 부품을 탑재하여, 접속 및 밀봉을 행했다. 마지막으로 분할홈을 따라 집합 기판을 각 다층 세라믹 기판으로 분할했다. 각각 180㎜의 대략 정방형인 집합 기판의 면내 수축률은 0.5% 이내(편차는 ±0.05% 이내)이며, 두께 방향(Z축 방향)의 고저차도 50㎛로 작았다. 이로 인해, 400개의 다층 세라믹 기판칩에 대한 땜납 페이스트 인쇄나 부품 탑재의 공정에 문제는 전혀 생기지 않았다. 이것에 대하여, 종래의 방법에서는 소결 수축 때문에 기판의 치수 정밀도가 저하되기 때문에, 땜납이나 부품 탑재에 문제가 없는 제품으로서 취해지는 다층 세라믹 기판칩의 수는 250개 정도로 적었다.
도 11에 도시한 바와 같이, 얻어진 고주파 필터나 안테나 스위치의 기능을 가지는 다층 세라믹 기판(11, 11')을 휴대전화의 프린트기판(13)에 탑재했다. 또 다른 신호처리 기능이나 회로 기능을 가지는 서브기판이나 모듈이나 부품, 반도체부품(12) 등도 프린트기판(13)에 탑재하여, 필요한 접속을 실시했다. 본 발명의 다층 세라믹 기판은 치수 정밀도가 높고 품질도 안정되어 있기 때문에, 이것을 이용한 휴대전화의 주된 프린트기판은 고품질로 생산성이 높게 제조될 수 있다.
본 발명에 의하면, 구속층의 무기 입자가 외부 전극을 가지는 미소결 다층 세라믹 기판에 대하여 적절한 구속력을 발휘할 수 있고, 면내 수축률을 1% 이내(편차는 ±0.1% 이내)로 제한할 수 있다. 외부 전극 상에 도금성에 실질적으로 악영향이 없는 정도의 무기 입자가 잔류하기 때문에, 전극의 땜납 부식 내성이나 강도가 개선된다.

Claims (21)

  1. 세라믹 재료를 포함하는 저온 소결 가능한 기판용 그린 시트를 적층한 미소결 다층 세라믹 기판의 적어도 상면에 외부 전극을 형성하고, 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자를 주성분으로 하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하고, 상기 적층체를 소결한 후, 상기 구속층을 제거하여 이루어지는 다층 세라믹 기판으로서,
    면내 수축률이 1% 이내(편차는 0.1% 이내)이며, 상기 외부 전극 상에 잔류하는 상기 무기 입자가 상기 외부 전극을 구성하는 금속과 상기 무기 입자를 구성하는 금속의 합계에 대한 상기 무기 입자를 구성하는 금속의 비율로서 20질량% 이하인
    다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 세라믹 재료는, 주성분으로서, Al2O3 환산으로 10~60질량%의 Al, SiO2 환산으로 25~60질량%의 Si, SrO 환산으로 7.5~50질량%의 Sr, 및 TiO2 환산으로 0~20질량%의 Ti를 각각 산화물의 상태로 함유하고(단, Al2O3, SiO2, SrO 및 TiO2의 합계를 100질량%으로 함), 700℃~850℃에서의 하소(calcination) 후에 분쇄하여 이루어 지는 분말상인 것을 특징으로 하는 다층 세라믹 기판.
  3. 제2항에 있어서,
    상기 세라믹 재료는, 상기 주성분 100질량부당, 부성분으로서 Bi2O3 환산으로 0.1~10질량부의 Bi를 함유하는 것을 특징으로 하는 다층 세라믹 기판.
  4. 제3항에 있어서, 상기 부성분이 주성분 100질량부당, Bi2O3 환산으로 0.1~10질량부의 Bi, Na2O 환산으로 0.1~5질량부의 Na, K2O 환산으로 0.1~5질량부의 K, 및 CoO 환산으로 0.1~5질량부의 Co로 이루어지는 군 중에서 선택된 적어도 1종과, CuO 환산으로 0.01~5질량부의 Cu, MnO2 환산으로 0.01~5질량부의 Mn, 및 0.01~5질량부의 Ag로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 것을 특징으로 하는 다층 세라믹 기판.
  5. 세라믹 재료를 포함하는 저온 소결 가능한 기판용 그린 시트를 적층하여 이루어지는 미소결 다층 세라믹 기판의 적어도 상면에 외부 전극을 형성하고, 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자를 주성분으로 하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체를 형성하고, 상기 적층체를 소결한 후, 상기 구속층을 제거하여 이루어지는 다층 세라믹 기판으로서,
    스트론튬장석을 주성분으로 하는 장석족 결정, 및 알루미나결정을 포함하는 조직을 가지는
    다층 세라믹 기판.
  6. 제5항에 있어서,
    상기 스트론튬장석의 적어도 일부가 육방정(六方晶)인 것을 특징으로 하는 다층 세라믹 기판.
  7. 제5항 또는 제6항에 있어서,
    면내 수축률이 1% 이내(편차는 0.1% 이내)이며, 상기 외부 전극 상에 잔류하는 상기 무기 입자가, 상기 외부 전극을 구성하는 금속과 상기 무기 입자를 구성하는 금속의 합계에 대한 상기 무기 입자를 구성하는 금속의 비율로서 20질량% 이하인 것을 특징으로 하는 다층 세라믹 기판.
  8. 다층 세라믹 기판의 제조 방법으로서,
    (a) 세라믹 재료의 분말 및 유기바인더를 함유하는 슬러리를 이용하여 저온 소결 가능한 기판용 그린 시트를 제조하는 단계,
    (b) 상기 기판용 그린 시트에 전극을 형성한 후, 적층하여 미소결 다층 세라믹 기판을 제조하는 단계,
    (c) 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자와 유기바인더를 함유하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여 일체적인 적층체로 하는 단계,
    (d) 상기 적층체를 소결하는 단계, 및
    (e) 소결된 상기 적층체의 표면으로부터 상기 구속층을 제거하는 단계
    를 포함하고,
    상기 무기 입자의 평균 입경은 0.3㎛ 이상이고, 상기 세라믹 재료의 분말의 평균 입경의 0.3-4배인
    제조 방법.
  9. 제8항에 있어서,
    상기 구속층으로서, 무기 입자 및 유기바인더를 함유하는 구속용 그린 시트를 캐리어 필름상에 형성하고, 상기 구속용 그린 시트의 캐리어 필름 접촉면을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착시키는 것을 특징으로 하는 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 구속층을 50㎛ 이상의 두께로 형성하는 것을 특징으로 하는 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    도포에 의해 두께 10㎛ 이상의 제1 구속층을 형성하고, 그 위에 상기 구속용 그린 시트를 중첩시켜 제2의 구속층으로 하여, 합계 50㎛ 이상의 구속층을 형성하는 것을 특징으로 하는 제조 방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 미소결 다층 세라믹 기판을 분할홈에 의해 복수의 기판칩으로 분할할 수 있는 집합 기판의 상태로 제조하고, 상기 집합 기판의 외부 전극을 포함하는 상면 및/또는 하면에 상기 구속층을 설치하는 것을 특징으로 하는 제조 방법.
  13. 다층 세라믹 기판의 제조 방법으로서,
    (a) Al2O3 환산으로 10~60질량%의 Al, SiO2 환산으로 25~60질량%의 Si, SrO 환산으로 7.5~50질량%의 Sr, 및 TiO2 환산으로 0~20질량%의 Ti를 주성분(Al2O3, SiO2, SrO 및 TiO2의 합계를 100질량%로 함)으로 하는 세라믹 재료를 700℃~850℃에서 하소한 후 미분쇄하는 단계,
    (b) 얻어진 하소체 미분과, 유기바인더를 함유하는 슬러리를 이용하여, 저온 소결 가능한 기판용 그린 시트를 제조하는 단계,
    (c) 상기 기판용 그린 시트에 전극을 형성한 후, 적층하여 미소결 다층 세라믹 기판을 제조하는 단계,
    (d) 미소결 다층 세라믹 기판의 소결 온도에서는 소결되지 않는 무기 입자와, 유기바인더를 함유하는 구속층을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착되도록 설치하여, 일체적인 적층체를 제조하는 단계,
    (e) 상기 적층체를 800℃~1000℃에서 소결하는 단계, 및
    (f) 상기 구속층을 상기 적층체로부터 제거하는 단계
    를 포함하는 제조 방법.
  14. 제13항에 있어서,
    상기 기판용 그린 시트가 상기 주성분 100질량부당, Bi2O3 환산으로 0.1~10질량부의 Bi, Na2O 환산으로 0.1~5질량부의 Na, K2O 환산으로 0.1~5질량부의 K, 및 CoO 환산으로 0.1~5질량부의 Co로 이루어지는 군 중에서 선택된 적어도 1종과, CuO 환산으로 0.01~5질량부의 Cu, MnO2 환산으로 0.01~5질량부의 Mn, 및 0.01~5질량부의 Ag로 이루어지는 군 중에서 선택된 적어도 1종을 함유하는 부성분을 함유하는 것을 특징으로 하는 제조 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 무기 입자의 평균 입경은 0.3㎛ 이상이고, 상기 세라믹 재료의 하소체의 미분의 평균 입경의 0.3-4배인 것을 특징으로 하는 제조 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 구속층으로서, 무기 입자 및 유기바인더를 함유하는 구속용 그린 시트를 캐리어 필름상에 형성하고, 상기 구속용 그린 시트의 캐리어 필름 접촉면을 상기 미소결 다층 세라믹 기판의 외부 전극을 포함하는 상면 및/또는 하면에 밀착시키는 것을 특징으로 하는 제조 방법.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 구속층을 50㎛ 이상의 두께로 형성하는 것을 특징으로 하는 제조 방법.
  18. 제13항 내지 제16항 중 어느 한 항에 있어서,
    도포에 의해 두께 10㎛ 이상의 제1 구속층을 형성하고, 그 위에 상기 구속용 그린 시트를 중첩시켜 제2의 구속층으로 하여, 합계 50㎛ 이상의 구속층을 형성하는 것을 특징으로 하는 제조 방법.
  19. 제13항 내지 제18항 중 어느 한 항에 있어서,
    상기 미소결 다층 세라믹 기판을 분할홈에 의해 복수의 기판칩으로 분할할 수 있는 집합 기판의 상태로 제조하고, 상기 집합 기판의 외부 전극을 포함하는 상면 및/또는 하면에 상기 구속층을 설치하는 것을 특징으로 하는 제조 방법.
  20. 제1항 내지 제7항 중 어느 한 항에 기재된 다층 세라믹 기판을 회로 기판에 표면 실장한 전자 기기.
  21. 제8항 내지 제19항 중 어느 한 항에 기재된 방법에 의해 얻어진 다층 세라믹 기판을 회로 기판에 표면 실장한 전자 기기.
KR1020057014721A 2003-10-17 2004-10-15 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기 KR20060112591A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00358007 2003-10-17
JP2003358007 2003-10-17
JP2003364781 2003-10-24
JPJP-P-2003-00364781 2003-10-24

Publications (1)

Publication Number Publication Date
KR20060112591A true KR20060112591A (ko) 2006-11-01

Family

ID=34467776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014721A KR20060112591A (ko) 2003-10-17 2004-10-15 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기

Country Status (6)

Country Link
US (1) US20060234021A1 (ko)
EP (1) EP1675446A4 (ko)
JP (1) JPWO2005039263A1 (ko)
KR (1) KR20060112591A (ko)
TW (1) TWI345938B (ko)
WO (1) WO2005039263A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935973B1 (ko) * 2007-12-18 2010-01-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101341808B (zh) * 2006-05-29 2010-06-23 株式会社村田制作所 陶瓷多层基板的制造方法
JP2009540608A (ja) * 2006-06-16 2009-11-19 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 表面回路パターンを備えた低温同時焼成セラミックの無加圧拘束焼結のための改善プロセス
WO2008018227A1 (fr) * 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
KR100771783B1 (ko) 2006-09-28 2007-10-30 삼성전기주식회사 무수축 세라믹 기판의 제조방법
WO2009002355A1 (en) * 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
CN101402514B (zh) * 2007-10-03 2011-09-07 日立金属株式会社 氧化物接合用焊料合金和使用了它的氧化物接合体
KR100872263B1 (ko) * 2007-10-29 2008-12-05 삼성전기주식회사 구속용 그린시트 및 이를 이용한 다층 세라믹 기판의 제조방법
KR100882101B1 (ko) * 2007-11-07 2009-02-06 삼성전기주식회사 무수축 세라믹 기판의 제조방법
KR100887127B1 (ko) * 2007-11-23 2009-03-04 삼성전기주식회사 적층 세라믹 기판의 제조방법
JP4475365B2 (ja) * 2008-03-03 2010-06-09 株式会社村田製作所 セラミック基板の製造方法およびセラミック基板
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US8609256B2 (en) * 2008-10-02 2013-12-17 E I Du Pont De Nemours And Company Nickel-gold plateable thick film silver paste
KR101046006B1 (ko) * 2008-10-23 2011-07-01 삼성전기주식회사 무수축 다층 세라믹 기판의 제조방법
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
KR102427144B1 (ko) 2014-05-07 2022-07-28 모간 어드밴스드 세라믹스, 인코포레이티드 대형 동시소성 물품의 개선된 제조방법
WO2015186560A1 (ja) * 2014-06-06 2015-12-10 日本碍子株式会社 ムライト焼結体、その製法及び複合基板
SG10201913445WA (en) * 2015-09-07 2020-02-27 Hitachi Chemical Co Ltd Assembly and semiconductor device
US10312174B2 (en) * 2016-08-29 2019-06-04 Apple Inc. Thermal management system
JP2021138575A (ja) * 2020-03-06 2021-09-16 日本電気硝子株式会社 連結基板及びそれを用いた素子基板の製造方法
DE102020205043B4 (de) 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
CN114315377B (zh) * 2022-01-12 2022-11-08 东莞富瑟尔科技有限公司 一种多层结构复合型功能陶瓷的快速量产方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3531303A (en) * 1967-05-22 1970-09-29 Corning Glass Works Alkaline earth aluminosilicate glass-ceramic articles
US4110260A (en) * 1975-09-25 1978-08-29 Tokyo Denki Kagaku Kogyo Kabushiki Kaisha (Tdk Electronics Co., Ltd.) Electroconductive composite ceramics
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JP3003413B2 (ja) * 1992-09-21 2000-01-31 松下電器産業株式会社 多層セラミック基板の製造方法
JPH08258016A (ja) * 1995-03-17 1996-10-08 Matsushita Electric Ind Co Ltd セラミック基板の製造方法
JP3240271B2 (ja) * 1996-02-29 2001-12-17 ティーディーケイ株式会社 セラミック基板
JP3780386B2 (ja) 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6329715B1 (en) * 1996-09-20 2001-12-11 Tdk Corporation Passive electronic parts, IC parts, and wafer
JPH11354924A (ja) 1998-06-05 1999-12-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2000159577A (ja) * 1998-09-22 2000-06-13 Tdk Corp セラミック基板の製造方法
JP4392633B2 (ja) * 1999-01-20 2010-01-06 日立金属株式会社 マイクロ波用誘電体磁器組成物およびその製造方法ならびにマイクロ波用誘電体磁器組成物を用いたマイクロ波用電子部品
JP3771099B2 (ja) * 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP3335970B2 (ja) 1999-11-29 2002-10-21 京セラ株式会社 ガラスセラミック基板の製造方法
JP4370663B2 (ja) * 2000-03-22 2009-11-25 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3826685B2 (ja) * 2000-06-26 2006-09-27 株式会社村田製作所 ガラスセラミック回路基板の製造方法
JP4557417B2 (ja) * 2000-12-26 2010-10-06 京セラ株式会社 低温焼成セラミック配線基板の製造方法
JP4610114B2 (ja) * 2001-03-28 2011-01-12 京セラ株式会社 セラミック配線基板の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3898489B2 (ja) * 2001-11-19 2007-03-28 京セラ株式会社 多層配線基板の製造方法
TW587067B (en) * 2002-03-07 2004-05-11 Yageo Corp Method for reducing shrinkage during sintering low-temperature ceramic and constrain layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935973B1 (ko) * 2007-12-18 2010-01-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법

Also Published As

Publication number Publication date
TWI345938B (en) 2011-07-21
US20060234021A1 (en) 2006-10-19
TW200520661A (en) 2005-06-16
EP1675446A1 (en) 2006-06-28
JPWO2005039263A1 (ja) 2007-02-15
EP1675446A4 (en) 2009-12-02
WO2005039263A1 (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
KR20060112591A (ko) 다층 세라믹 기판 및 그 제조 방법 및 이것을 이용한 전자기기
JP5645136B2 (ja) 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法
WO2014191421A1 (en) Multilayer wiring substrate
WO2007083811A1 (ja) 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
US11420905B2 (en) Ceramic substrate and production method for same
US20020050316A1 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic device
CN100556244C (zh) 多层陶瓷基板以及使用了它的电子机器
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4703207B2 (ja) 配線基板
JP2007318173A (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP4623433B2 (ja) 多層セラミック基板の製造方法及びそれによる多層セラミック基板
JP4081771B2 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP2006156499A (ja) 複数個取り基板およびガラスセラミック基板
JP4645962B2 (ja) 多層セラミック基板
JP2005123460A (ja) 多層セラミック基板の製造方法
KR101101489B1 (ko) 세라믹 적층체 및 세라믹 소결체의 제조방법
JP2005136303A (ja) 多層セラミック基板の製造方法
JP2008235526A (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid