TWI345938B - Multi-layered ceramic substrate and its production method, and electronic device comprising same - Google Patents

Multi-layered ceramic substrate and its production method, and electronic device comprising same Download PDF

Info

Publication number
TWI345938B
TWI345938B TW093131354A TW93131354A TWI345938B TW I345938 B TWI345938 B TW I345938B TW 093131354 A TW093131354 A TW 093131354A TW 93131354 A TW93131354 A TW 93131354A TW I345938 B TWI345938 B TW I345938B
Authority
TW
Taiwan
Prior art keywords
ceramic substrate
multilayer ceramic
mass
substrate
terms
Prior art date
Application number
TW093131354A
Other languages
English (en)
Other versions
TW200520661A (en
Inventor
Hirayoshi Tanei
Itaru Ueda
Koji Ichikawa
Hiroyuki Tsunematsu
Hatsuo Ikeda
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of TW200520661A publication Critical patent/TW200520661A/zh
Application granted granted Critical
Publication of TWI345938B publication Critical patent/TWI345938B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1345938 九、發明說明: 【發明所屬之技術領域】 本發明係關於藉能低溫燒結且無收縮之製程製造之多 層陶瓷基板及其製造方法,以及配備此多層陶瓷基板之行 動電話,和資訊末端裝置用之電子機器。 【先前技術】 目前,多層陶瓷基板,在行動電話等移動體通信末端 機器之領域等上,廣泛地用於構成天線切換模組(antenna switch module)的 PA模組基板、濾波器、晶片天線(chip antenna)、各種封裝(package)部品等之種種電子部品。 多層陶瓷基板係積層多數之陶瓷層,內部具有形成在 各陶瓷層上之內部電極和貫穿陶瓷層俾連接內部電極之導 通孔電極(via hole electrode),另外在外部表面上有形成外 部電極。多層陶瓷基板上通常裝載有半導體元件,和其它 之晶片部品,且係構裝在母盤基板之表面。因多功能化、 高密度化及高性能化之故,配線電極及外部電極係作高密 度配置。 不過,製成多層陶瓷基板用之燒結製程會使陶瓷收縮 約10〜25 %程度。這樣大之燒結收縮在多層陶瓷基板整體 上無法均勻地產生,導致彎曲和歪曲。這種彎曲和歪曲不 僅傷害多層陶瓷基板之特性,而且對構裝作業也造成妨礙 ,進而阻礙電極之高密度化。因此,業者不斷硏究探求如 何將燒結所造成之陶瓷收縮率降低到1 %以下,同時減少收 縮之不均一,藉此期抑制每50mm長之彎曲在30μιη以下。 -5- 1345938 另外’最近因採用低電阻之Ag系電極糊(paste)材,故 多層陶瓷基板之燒結能在800〜1,000°C程度之低溫下進行 。因此,採用一種所謂「無收縮製程J ,其係使用在l,〇〇〇t 以下之溫度能燒結之LTCC低溫共燒陶瓷(Low Temperature Co-fired Ceramics)之生胚薄片,特別是由玻璃粉末,和氧 化鋁(alumina)、模來石(mullite)、高就來石等之陶瓷粉末 ,和有機結合劑及可塑劑所形成之玻璃陶瓷生胚薄片,將 生胚薄片多數積層後一體地燒結,而能在多層陶瓷基板之 X-Y面上不會產生實質之收縮。 例如,日本專利第2554415號及第2617643號(對應美. 國專利第5254191號及第5085720號)揭示一種首先製作由 分散在有機結合劑內之陶瓷粉末和燒結性無機結合劑(玻 璃成份)之混合物作成之基板用生胚薄片,和由分散在有機 結合劑中在基板用之生胚薄片之燒結溫度'下不燒結之無機 粒子(氧鋁等)之混合物作成之拘束用之生胚薄片,接著積 層多張基板用生胚薄片,藉此形成未燒結之多層陶瓷基板 ,然後在其上面及下面密著拘束用生胚薄片後進行燒結之 方法。依此方法,含在基板用生胚薄片中之燒結性無機結 合劑會滲透到拘束用生胚薄片層50μιη以下,藉此雖結合 兩生胚薄片,但由無機粒子作成之拘束用生胚薄片實質上 因不燒結而無收縮,進而抑制與其密接之基板用生胚薄片 之X、Υ面的收縮。 曰本專利第3335970號揭示爲3使基板用生胚薄片和 拘束用生胚薄片之結合力能提昇成高於日本專利第25 544 1 5 號所揭示者,而提議在拘束用生胚薄片內含有玻璃成份。 -6 - 1345938 日本專利公開公報特開平9-266363號掲示不將藉從基 板用生胚薄片滲透之玻璃成份之作用固著在基板表面上之 拘束用生胚薄片部分剝離,而可就那樣作爲基板之表面使用。 曰本專利公開公報特開平1 1 -354924號提議藉將燒結 後之多層陶瓷基板和拘束用之生胚薄片的熱膨脹係數的差 設定在既定範圍內,進而利用熱應力將拘束用生胚薄片從 多層陶瓷基板剝離。 依上述無收縮製程,藉拘束用生胚薄片拘束基板用生 胚薄片,基板用生胚薄片在厚度方向收縮,但抑制X-Y面 之收縮》不過,如日本專利第3 3 3 5 970號上所記載那樣, 迄目前止所有硏究皆專注在如何提昇基板用生胚薄片和拘 束用生胚薄片之結合力。依上述之以往技術,燒結後之拘 束用生胚薄片因係成爲有機結合劑蒸散後之多孔質之粉體 狀薄片,較能簡單地去除,但實際上完全無法去除者多。 因此之故,有必要使多層陶瓷基板表面之性狀安定。例如 ,有必要考慮對多層陶瓷基板之上下面之外部電極之影響 ,和對燒結後形成於外部電極上之Ni和Au之金屬化(metalized) 膜之影響等。 這裡將觀察含於基板用生胚薄片內之玻璃成份之行爲 。玻璃成份隨著燒結之進行而軟化,進而溶出於基板用生 胚薄片之表面。相反地,在拘束用生胚薄片上,於揮發之 有機結合劑之遺跡上出現空孔。因此,液狀化之玻璃藉毛 細管現象等滲透到拘束用生胚薄片之空孔。滲透之深度係 依各種條件而異,但典型可推定爲50 μιη程度。藉玻璃之 1345938 滲透,兩種生胚薄片牢牢地結合在一起。不過,與此同時 ,基板用生胚薄片表面之外部電極則成爲浮在溶出於基板 用生胚薄片之表面上之溶融玻璃上之狀態,因此不易確保 其精確度及品質。又在滲透過程上玻璃成份會有附著在外 部電極表面之情形,成爲接觸不良及電鍍不良之原因。 另外,也發現在燒結時屬於拘束用生胚薄片之主原料 之氧化鋁粒子侵入基板用生胚薄片之現象。要將深埋之氧 化鋁粒子從多層陶瓷基板去除,.雖只要進行噴砂(sand blast),和硏磨即可,但也會因此將表面之外部電極也一起 去除,故需要再形成外部電極之所謂附加製程。 如上述,以往之無收縮製程不適宜應用在形成外部電 極之未燒結多層陶瓷基板》因此之故,自來係多層陶瓷基 板燒結後去除掉拘束層,然後印刷外部電極後再行燒成。 【發明內容】 (發明欲解決之課題) 因此,本發明之目的係提供一種電鍍性良好之多層陶 瓷基板,其係爲無收縮地燒結在表面上形成外部電極之未 燒結多層陶瓷基板而成之多層陶瓷基板,其X-Y面內之收 縮受到抑制、彎曲和變形少,外部電極上無焊錫附著。 本發明之另一個目的係提供一種在製造多層陶瓷基板 之際,除了發揮充份之拘束力之外,另抑制對外部電極表 面之不良影響之方法,其係藉在表面上形成有外部電極之 未燒結多層陶瓷基板之包含外部電極之上面及下面形成拘 束層並燒結而達成。 1345938 之 板 基 瓷 陶 層 多 種 這 用 使 供 提 係 的 巨 外 另 再 之 明。 發器 本機 子 電 法 方 之 題 Βκ 課 決 解 料 材 瓷 陶 有 含 層 積 在 爲 係 板 基 瓷 陶 層 多 1 第 之 明 發 本 基 之 結 燒 溫 低 匕匕 之 成 形 面 上 少 至 之 板 基板 瓷基 陶瓷 層陶 多層 結多 燒結 未燒 之未 成在 而以 片將 薄’ 胚極 生電 用部 板外 著面 密下 層或 束S:/ 拘及 ^面 之上 份 ^極 主電 爲部 子外 粒含 機包 無之 之板 結基 燒瓷 會陶 不層 下多 度結 溫燒 結未 燒該 之在 而製成一體之積層體燒結後除去該拘束層而成多層陶瓷基 板,其特徵爲面內收縮率係在1%以內(參差率在0.1 %以內) ,殘留在該外部電極上之該無機粒子,就構成該無機粒子 之金屬對構成該外部電極之金屬和構成該無機粒子之金屬 之合計的比例而言,爲20質量%以下。 該陶瓷材料良好地係爲主成份含有分別以ai2o3換算 時爲10〜60質量%之A1、以Si02換算時爲25〜60質量% 之8〖、以31〇換算時爲7.5〜50質量%之81'、及以1'丨〇2換 算時爲0〜20質量%之Ti之氧化物(其中,Al2〇3、Si02、 S r Ο及T i Ο 2之合計係爲1 0 0質量%),以7 0 0 °C〜8 5 0 °C之溫 度煅燒後粉碎而成之粉末狀。該陶瓷材料良好地係爲對該 主成份每100質量份,含有以Bi203換算時爲0.1〜10質量 份之Bi之副成份。該陶瓷材料良好地另含有可塑劑及溶劑 〇 該副成份係良好地爲對主成份每100質量份,含有從 以Bi2〇3換算時爲0.1〜10質量份之Bi、以Na20換算時爲 1345938 0.1〜5質量份之Na、以Κ2 0換算時爲0.1〜5質量份之Κ 、及以CoO換算時爲0.1〜5質量份之Co所形成之群中選 出之至少一種,和從由以CuO換算時爲0.01〜5質量份之 Cu、以Μη02換算時爲〇.〇1〜5質量份之Μη、及0.01〜5 質量份之Ag所形成之群中選出之至少一種。副成份也可另 含有以Zr02換算時爲〇.〇1〜2質量份之Zr。 本發明之第二多層陶瓷基板係爲在積層含有陶瓷材料 之能低溫燒結之基板用生胚薄片而成之未燒結多層陶瓷基 板之至少上面形成外部電極,將以在未燒結多層陶瓷基板 之燒結溫度下不會燒結之無機粒子爲主成份之拘束層密著 在該未燒結多層陶瓷基板之包含外部電極之上面及/或下 面而形成一體之積層體,在燒結該積層體後除去該拘束層 而成之多層陶瓷基板,其特徵爲該基板具有包含以緦長石 (strontium feldspar)爲主成份之長石族結晶和氧化鋁結晶 之組織。 緦(strontium)長石一般具有SrAl2Si2〇8之組成。緦長石 之結晶至少一部分係良好地爲六方晶(hexagonal lattice)。 此多層陶瓷基板,面內收縮率也是在1 %以內(參差率 在0.1 %以內),殘留在該外部電極上之該無機粒子,就構成 該無機粒子之金屬對構成外部電極之金屬和構成該無機粒 子之金屬之合計的比例而言,較佳爲爲20質量%以下。 本發明之多層陶瓷基板之第一製造方法,其特徵爲包 括(1)使用含有陶瓷材料之粉末及有機結合劑之漿料製作 能低溫燒結之基板用生胚薄片,(2)在該基板用生胚薄片上 1345938 形成電極後積層基板用生胚薄片以製作未燒結多層陶瓷基 板,(3)將含有在未燒結多層陶瓷基板之燒結溫度下不會燒 結之無機粒子和有機結合劑之拘束層密著在該未燒結多層 陶瓷基板之包含外部電極之上面及/或下面而作成一體之 積層體’(4)燒結該積層體,及(5)自燒結後之該積層體之表 面除去該拘束層等步驟,該無機粒子之平均粒徑係爲0.3 μιη 以上,爲該陶瓷材料粉末之平均粒徑之0.3〜4倍。 本發明之多層陶瓷基板之第二製造方法,其特徵爲包 括(1)將主成份含有以Α12〇3換算時爲10〜60質量%之Α1、 φ 以Si02換算時爲25〜60質量%之Si、以SrO換算時爲7.5 〜50質量%之Sr、及以Ti02換算時爲0〜20質量%之Ti 之陶瓷材料以700 °C〜8 50°C之溫度煅燒後行微粉碎,(2) 使用含有得出之煅燒體微粉和有機結合劑之漿料製作能低 溫燒結之基板用生胚薄片,(3)在該基板用生胚薄片上形成 電極後積層這些生胚薄片以製成未燒結多層陶瓷基板,(4) 將含有在未燒結之多層陶瓷基板之燒結溫度下不會燒結之 無機粒子和有機結合劑之拘束層密著在該未燒結多層陶瓷 ® 基板之包含外部電極之上面及/或下面以製成一體之積層 體,(5)以800〜1,000°C溫度燒結該積層體,及(6)自該積 層體之除該拘束層,等步驟。 該基板用生胚薄片對該主成份每100質量份係良好地 含有從由以Bi2〇3換算時爲0.1〜10質量份之Bi、以Na20 換算時爲0.1〜5質量份之Na、以K20換算時爲0.1〜5質 量份之Κ、及以CoO換算時爲0. 1〜5質量份之Co所形成 -11- 1345938 之群中選出之至少一種,和從由以CuO換算時爲0.01〜5 質量份之Cu、以Mn〇2換算時爲0.01〜5質量份之Μη、及 0.01〜5質量份之Ag所形成之群中選出之至少一種之副成 份。基板用生胚薄片也可另含有以Zr02換算時爲0.01〜2 質量份之Zr。 第二方法也是良好地該無機粒子之平均粒徑爲〇.3pm 以上,係爲該陶瓷材料之煅燒體之微粉之平均粒徑之0.3 〜4倍。 不管是何種方法,該拘束層皆係良好地在載體薄膜 φ (carrier film)上形成含有無機粒子及有機結合劑之拘束用 之生胚薄片,將該拘束用生胚薄片之載體薄膜接觸面密著 在該未燒結多層陶瓷基板之包含外部電極之上面及/或下 面。 該拘束層係良好地形成爲5 Ομιη以上之厚度。又,良 好地藉塗佈形成厚度10 μιη以上之第一拘束層,然後在其 上疊合該拘束用生胚薄片以作爲第二拘束層,合計形成厚 度爲50μιη以上之拘束層。 φ 良好地將該未燒結多層陶瓷基板製作成藉分割槽可分 割成多數之基板晶片之集合基板之狀態,在該集合基板之 包含外部電極之上面及/或下面形成該拘束層。 本發明之電子機器係藉將上述多層陶瓷基板對電路基 板執行表面構裝而製成。 (發明之效果) 依本發明,拘束層之無機粒子對具有外部電極之未燒 -12- 1345938 結多層陶瓷基板能發揮適度之拘束力,能將面內收縮率抑 制在1 %以內(參差率在±ο·ι%以內)。在外部電極上無機粒 子殘留之程度不會對電鍍性有實質之不良影響,進而改善 了電極之抗焊錫吸附性,和強度。 【實施方式】 (實施發明之最佳形態) (1)多層陶瓷基板 本發明之多層陶瓷基板係爲在積層含有陶瓷材料能低 溫燒結之基板吊生胚薄片之未燒結多層陶瓷基板之至少上 馨 面形成外部電極,將以在未燒結多層陶瓷基板之燒結溫度 下不會燒結之無機粒子作爲主成份之拘束層密著在該未燒 結多層陶瓷基板之包含外部電極之上面及/或下面而作成 一體之積層體,將該積層體燒結後去除該拘束層,藉此而 製成者。依這樣的製作,本發明之多層陶瓷基板之面內收 縮率係在〗%以內(參差率在0 . i %以內),殘留在外部電極上 之無機粒子,就構成該無機粒子之金屬對構成該外部電極 之金屬和構成該無機粒子之金屬之合計的比例而言,爲20 · 質量%以下。 能低溫燒結之陶瓷材料(以下稱爲「低溫燒結陶瓷材料 J ) 1藉煅燒,能使Al2〇3及Ti〇2以外之成份玻璃化。若干 之Al2〇3和Ti〇2能滲入玻璃。欲使以Si〇2爲主成份之材料 進行均一之玻璃化,須以1,3 0 0 °c以上之燒成溫度使組成物 溶融。以700°C〜85 0°C得出之煅燒體殘留有Si02相,玻璃 相係不均一。由陶瓷粒子和玻璃相形成之煅燒體之微粉碎 -13- 1345938 粉具有陶瓷粒子部分或全部被玻璃包覆之組織。相較於由 藉溶融法製造之玻璃粒子和陶瓷粒子之混合物作成之以往 之低溫燒結陶瓷材料,本發明使用之煅燒體粉中之玻璃因 玻璃化不充份而處在不易流動之狀態。使用這樣之煅燒體 粉,在進行實際之燒結時玻璃成份之反應性低,在未燒結 多層陶瓷基板和拘束層之界面處玻璃成份係處在不活性且 高黏性之狀態。亦即,相較於由玻璃粒子之混合物作成之 未燒結多層陶瓷基板之燒結行爲,由煅燒體之微粉碎粉作 成之未燒結多層陶瓷基板,其玻璃成份之流動性係受到抑 制,處在不易滲出於表面之狀態。因此,玻璃成份不附著 於多層陶瓷基板之外部電極上。又因玻璃成份之流動性低 ,故也可防止氧化鋁等之無機粒子埋設在未燒結多層陶瓷 基板。 由玻璃粉末和陶瓷粉末之混合物作成之玻璃陶瓷生胚 薄片(glass ceramic green sheet),玻璃粉末之間具有相互 分離而不密緻化之傾向,但是煅燒體之微粉碎粉,陶瓷粒 子係部分或整體地被玻璃被覆,因此玻璃之間係緊密接觸 ,縱使在僅造成軟化、流動性之燒結溫度下也能密緻化。 本發明之第二製造方法使用之低溫燒結陶瓷材料係與 不含Pb及B無關,能藉低溫燒結而密緻化。在副成份中, Bi、Na、K及Co之作用係作爲燒結助劑,會g以更低溫進行 燒結和得出Q値高之介電係數。Cu、Μη及Ag具有促進結 晶化之作用,能低溫燒結。藉更低溫之燒結,能抑制玻璃 成份之溶融。 14- 1345938 燒結後之多層陶瓷基板之組織含有鈣長石(anorthite) 結晶之Ca被Sr置換之緦長石(3“123丨208)。已知以緦長石 爲主成份,具有A1203結晶呈島狀存在之組織之陶瓷基板 具有優異之機械強度。又緦長石若係爲六方晶時則更能提 昇基板強度。這樣的組織可推定係爲使用上述低溫燒結陶 瓷材料所致。在無收縮製程上藉以約850 °C以上進行燒結 也能從構成生胚薄片之煅燒體之玻璃相析出緦長石之結晶 。藉此,玻璃相之表觀黏度(apparent viscosity)變高,進而 抑制玻璃成份之流動。 Φ 構成拘束層之無機粒子之平均粒徑係良好地爲〇.3μπι 以上,且係爲低溫燒結陶瓷材料粉末之平均粒徑之0.3〜4 倍。例如,基板用生胚薄片用粉末之平均粒徑若作成爲1 〜3μιη時無機粒子之平均粒徑則作成0.3〜4μηι。藉此,容 易去除殘留在外部電極表面上之氧化鋁等之無機粒子。少 許殘留之無機粒子對電鍍性無實質影響,無寧表示對焊鍚 之吸附和電場強度之改善有效果。 陶瓷材料粉末之平均粒徑未滿Ιμπι,特別是未滿0.6μιη · 時不易形成基板用生胚薄片,又超過3μπι時則難於製作 20μιη以下之薄基板用生胚薄片。又,使用將低溫燒結陶瓷 材料燒結並粉碎後之微粉之情形,上述之關係也成立。煅 燒體粉碎之粉的平均粒徑係1〜3μιη較佳,1〜1·5μηι爲最 佳。 拘束層用之無機粒子之平均粒徑未滿0.3 μιη時印刷時 爲獲得必要之黏度,結合劑量會過多(無機粒子之充塡率過 -15- 1345938 小),基板用生胚薄片之平坦部及分割槽雙方無法發揮均等 之拘束力。相反地,無機粒子之平均粒徑若超過4卩m以上 時特別是在分割槽處之拘束力會變弱。無機粒子之較佳平 均粒徑係爲0.5〜2μιη。 拘束層之厚度若是50μηι以上時則良好地在基板用生 胚薄片之Χ-Υ面處之燒結收縮能抑制在1%以下。拘束層 之厚度若未滿50μιη時則拘束力不足’不易抑制基板用生 胚薄片之Χ-Υ面之燒結收縮。印刷之情形,若拘束層之厚 度超過500μιη時則會產生龜裂。同時,若是藉印刷而形成 拘束層之情形時拘束層之良好厚度係爲50μηι〜5 00μιη。相 反地,若是使用生胚薄片狀之拘束層之情形時拘束層之厚 度之上限則不特別限定。 在氧化鋁等之無機粒子內含有有機結合劑,然後對此 無機粒子添加可塑劑和分散劑及溶劑以作成無機組成物, 藉此製作拘束層之情形,係良好地在載體薄片上形成既定 厚度之拘束用生胚薄片,拘束用生胚薄片之載體薄膜之接 觸面係緊密地疊合於未燒結多層陶瓷基板之包含外部電極 之上面及/或下面。這種情形,爲了使無機粒子適切地固著 於基板用生胚薄片,燒結後拘束層係被充份地去除β 拘束層拘束用生胚薄片之力係能藉拘束層之厚度,構 成拘束層之無機粒子之材質、粒徑、粒度分佈及含有量, 及拘束層之表面狀態等予以控制。 本發明使用之低溫燒結陶瓷材料,Si02、SrO及副成 份係行玻璃化。ai2o3和Ti02能若干浸入玻璃。但是,在 1345938 700〜850 °C之煅燒溫度下,上述玻璃成份不會完全溶融, 因此,煅燒體係處在不完全之玻璃相和陶瓷成份混合在一 起之狀態。另外,煅燒溫度未滿700°C時則不會充份地玻 璃化,又超過850 °C時煅燒體則不易微粉碎成微粉。這樣 之煅燒體微粉碎粉以800〜1,000°C燒結時玻璃成份則作爲 燒結促進劑而作用,除了密緻化基板用生胚薄片外,另與 A1203反應,析出SrAl2Si203結晶,賦與基板用生胚薄片 高Q(1/tan 5)之介電特性。亦即,燒結基板具有自玻璃成 份析出之SrAl2Si203結晶,作爲原料而投入之氧化鋁結晶 之殘留部分及玻璃成份之殘留部分所形成之組織,玻璃成 份幾無浸透到拘束層。 第1圖所示之未燒結多層陶瓷基板10係將具有藉以 Ag爲主體之糊印刷成內部電極之基板用生胚薄片8積層多 張而成。各層之內部電極2係藉設在生胚薄片8上之貫通 孔內充塡之導體之導通電極3而連接。基板10之上面及下 面(及依需要也可在側面)形成有外部電極4。雖也有設置側 面電極以連接裝載之部品和電路基板,但最近係流行將導 通電極(Via electrode) 3在基板10之下面延引及用球焊錫 連接之BGA、和LGA之接法。不管如何,在基板1〇之下 面須形成外部電極4俾作爲連接接地電極和電路基板用之 輸出入端子。而在基板10之上面,如第4圖所示,則形成 有作爲與晶片電容器7a、PIN二極體7b、半導體元件7c 等之晶片部品與內部電極2作電氣連接用之接端面(land) 電極之外部電極,或作爲與其它元件連接用之配線之外部 -17- 1345938 電極4 β 外部電極4係在未燒結多層陶瓷基板1〇之階段,使用 Ag導體糊藉印刷法而形成。燒結後,在Ag電極上鍍Ni 膜及Au膜’以作成接端面電極。隨著多層陶瓷基板中之電 極之高密度化,將外部電極4組合配置在內部已成爲必要 ,因此,外部電極4之位置稍有偏移,裝載之部品即不能 連接。又在外部電極4上若附著雜質等時Ni膜及Au膜則 不易形成,進而成爲連接不良之原因。這樣的外部電極4 之存在對基板10之平面度也有影響。 多層陶瓷基板1頂多爲數mm見方之大小,因此,通 常形成具有將多數之多層陶瓷基板作成100〜200mm見方程 度之晶片之大型集合基板,在最終之製程上將其等分割成 各個小片基板。因此,本說明書上提到「多層陶瓷基板」 之情形,不僅是指各個之多層陶瓷基板,也包含分割前之 集合基板。 未燒結多層陶瓷基板10係如第3圖所示那樣,在上面 及/或下面形成拘束層6, 6後進行燒結,然後除去拘束層。 接著,在多層陶瓷基板上面裝載PIN二極體7b和晶片電容 器7a等之晶片部品,在構成模組基板1後即沿著分割槽5 分割成各個之多層陶瓷基板。模組基板1係與其它之電子 部品一起構裝在電路電極上,然後用此電路電極以構成行 動電話等之電子機器。 第5圖表示具有凹處20之多層陶瓷基板21。基板21 也有積層多張之生胚薄片28,但在上部形成有裝載半導體 -18- 1345938 元件7C用之凹處20。在各張生胚薄片28上藉印刷形成有 內部電極22,這些電極22係經導通電極23而連接。另在 基板21之上面及下面形成有晶片部品裝載用之外部電極 24’和作爲輸出入端子之外部電極25。外部電極24,25之 周圍適宜地形成防止焊錫流動用之被覆層(over coat layer)3 1。在凹處20內形成有半導體元件裝載用之電極26 ’其上藉焊錫糊32裝載半導體元件7c。在此半導體元件 7c之輸出入電極和端子電極25之間係藉結合線(bonding 線)27而連接。在凹處20之底部表面上形成沿著基板之裏 面側延伸之熱導通(thermal via)3 5而與基板之裏面端子36 連接。裏面端孔36係爲用於將基板21本身構裝於其它更 大規模之構裝基板,例如構裝於以攜帶型末端等之內部爲 主構成之PCB基板等,時用於電氣連之連接端子,配置成 約呈格柵狀。另外,在形成於積層基板21之表面及裏面上 之外部電極係最後被鍍Ni ' Au等。 (2)多層陶瓷基板之製造方法 (A)基板用生胚薄片之材料 構成基板用生胚薄片之低溫燒結陶瓷材料之組成,例 如主成份係含有以Al2〇3換算時爲10〜60質量%之A1、以 31〇2換算時爲25〜60質量%之3丨、以31"〇換算時爲7.5〜 50質量%之Sr、及以Ti02換算時爲〇〜20質量%之Ti之 氧化物(其中,Al2〇3、Si02、SrO及Ti02之合計爲100質 量%)。低溫燒結陶瓷材料對主成份每1〇〇質量份,可含有 以Bi2 03換算時爲0.1〜10質量份之Bi之副成份。若是僅 1345938 由主成份作成之組成之情形時基板用生胚薄片係用l,〇〇〇°C 以下之溫度燒結。又若是含有副成份之組成之情形時基板 用生胚薄片即使用90 0 °c以下之溫度也能燒結。藉此,用 銀、銅及金那樣之高導電率之金屬作爲電極用、導體,能 一體地燒結基板用生胚薄片和電極。 副成份係良好地至少含有從主成份每1 〇 0質量份以 Bi2〇3換算時爲0.1〜10質量份之Bi、以Na2〇換算時爲0.1 〜5質量份之Na、以K20換算時爲0.1〜5質量份之K、及 以CoO換算時爲0.1〜5質量份之Co所形成之群中選出之 至少一種。這些副成份具有降低藉煅燒得出之玻璃之軟化 點之作用,能得出以更低溫度燒結之陶瓷材料。又,作成 能得出以l,〇〇〇°C以下之溫度燒結之高Q値之介電特性。 副成份另良好地至少含有主成份每1〇〇質量份從由以 CuO換算時爲0.01〜5質量份之Cu、以1^11〇2換算時爲0.01 〜5質量份之Μη、及0.01〜5質量份之Ag所形成之群中 選出之至少一種。這些副成份主要在燒結過程上具有促進 結晶化之作用,因此,係爲了達成溫度燒結而添加者。 (1) A1: 10〜60重量% (以Al2〇3換算) A1以Al2〇3換算,若比60質量%多時在1,000°C以下 溫度燒結,密度因不會充份地提昇,故基板變成多孔質, 因吸濕等而無法得出良好之特性。又.A1以Al2〇3換算,係 未達1 〇質量%之情形時基板則不具有良好之高強度。AI之 較佳之含有量係爲40〜55質量% (以Al2〇3換算)。 (2) Si: 25〜60A12〇3、(以 Si02 換算) 1345938
Si以Si02換算,若未達25質量%或超過60質量%時 在1,00(TC以下之低溫燒結,燒結密度因不會充份地提昇, 故陶瓷基板變成多孔質。Si之較佳含有量係爲31〜45質量 %(以Si02換算)。 (3) Sr: 7.5〜50質量% (以SrO換算)
Sr以Sr〇換算,若未達7.5質量%或超過50質量%之 情形時在1,〇〇〇°C以下之低溫燒結,燒結密度不會充份地提 昇,故陶瓷基板變成多孔質。Sr之較佳含有量係爲7.5〜 17.5質量%(以SrO換算)。 φ (4) Ti : 0〜20質量%(以Ti02換算)
Ti以Ti02換算,若比20質量%多時在1,000°C以下之 低溫燒結,燒結密度因會不充份地提昇,故基板變成多孔 質。又陶瓷之共振頻率之溫度係數係隨著Ti之含量量增加 而增大,故無法獲得良好之特性。不含Ti之陶瓷,其共振 頻率之溫度係數r f係爲-20〜-40PPm/°C,相對於此,Ti 之配合量愈多,rf則愈大。因此,依Ti之配合量將rf 調整爲〇ppm/°C係爲容易,Ti之較佳含有量係爲0〜10質 ♦ 量%(以Ti02換算)。 (5) Bi: 0.1〜10質量份
Bi具有藉煅燒過程以降低產生之玻璃的軟化點,進而 降低燒結溫度之作用。Bi另能在1,000°C以下之燒結溫度 得出高Q値之介電特性。不過,以Bi203換算,主成份每 1 0 0質量份,B i比1 〇質量份多時Q値則降低。因此之故,
Bi最好在10質量份以下,而5質量份以下更佳。相反地 -21- 1345938 ,Bi若少於0.1質量份時則實質上無低溫燒結化之效果。 因此,Bi最好大於0.1質量份,而大於0.2質量份更佳。 (6) Na、K及Co : 0.1〜5質量份 主成份每1〇〇質量份,各換算成Na20、K20及CoO之 Na、K及Co都未達0.1質量份之情形時貝丨J降低玻璃之軟化 點之效果不充份》相反地,各個若皆超過5質量份時介電 損失則變成過大。因此之故,Na、K及Co皆最好係爲〇-1 〜5質量份。 (7) Cu及Μη: 0.01〜5質量份
Cu及Μη在燒結過程上具有促進多層介電體之結晶化 ,達成低溫燒結之作用。Cu及Μη若是皆未達〇.〇1質量份 (CuO及Μη02換算)之情形時添加效果因不充份,故在900°C 以下之燒結無法獲得Q値高之基板。又若超過5質量份時 則失去低溫燒結性。因此,Cu及Μη最好皆爲〇.〇1〜5質 量份。 (8) Ag : 0.01〜5質量份
Ag具有降低玻璃之軟化點,另促進結晶化之作用,進 而能達成低溫燒結。但是,Ag若是爲0.0 1質量份時則不 具充份之添加效果。相反地,若大於5質量份時則介電損 失變成過大。因此之後,Ag最好係爲0.01〜5質量份,而 2質量份以下則更佳。 (9) Zr : 0.01〜2質量份 另外,以Zr02換算,若含有0.01〜2質量份之Zr時 基板之機械強度則會提昇》 -22- 1345938
(10)Pb 及 B 本發明使用之低溫燒結陶瓷材料不含以往材料內含有 之Pb及B«PbO係爲有害物質,因此含有PbO之廢棄物之 處理費用大,又於製程中也要注意PbO之處理,另外,b203 在製程中溶解於水及醇中,乾燥時會偏析,燒結時會與電 極材料產生反應,與有機結合劑產生反應而降低結合劑之 性能等,有這些問題。本發明使用之低溫燒結陶瓷材料因 不含有這種有害之元素,故對環境保護方面係爲有利。
(B)基板用生胚薄片之製作 I 將上述主成份及副成份之粉末在球磨粉機(ball mill) 內行濕式混合。得出之漿料經加熱乾燥以使水份蒸發,接 著搗碎後在700〜8 5 0°C溫度下進行煅燒。烟燒時間最好爲 1〜3小時。然後將煅燒體投入球磨粉機內,經1 0〜40小 時濕式粉碎後得出平均粒徑爲0.6〜2μπι之微粉。煅燒體微 粉碎粉係爲陶瓷粒子部分地或整體地被玻璃被覆之粒子。 有機結合劑係爲了調整生胚薄片之強度、開孔性、壓 φ 接性、尺寸安定性等而被適宜地選定。良好之有機結合劑 例如係爲聚乙燦醇縮丁醒(poly vinyl butyral)樹脂及聚甲 基丙嫌(poly methacryl)樹脂。有機結合劑之添加量係爲生 胚薄片整體之5質量%以上,最好係爲10〜20質量%。 良好地添加鄰苯二乙醇丁酯酸丁酯(butyl phthalyl glucol acid butyl (BPBG)),兩個 +n-鄰苯二甲酸丁酯 (di-n-butyl phthaly licacid)等作爲可塑劑,又良好地添加 -23- 1345938 乙醇(ethand)、丁醇(butanal)、甲苯(toluene)、異丙基醋 (isopropyl alcohol)等作爲溶媒。藉將這些原料在球磨粉機 內混合以製成煅燒體微粉碎粉之漿料(slurry)。爲了提高漿 料之均一性,視需要添加分散劑也是有效果的。 在減壓下使漿料脫泡,另使溶劑一部分蒸發以調整黏 度後,依刮刀(doctor blade)法在載體薄膜(carrier film)上 形成薄片狀。考慮機械強度、表面平滑性等而良好地使用 聚乙嫌四鄰苯二甲酸(polyethylene tele-phthalylic acid) (PET)之薄膜作爲載體薄膜。得出之基板用生胚薄片依每個 載體薄膜切斷成既定之大小。 (C)未燒結多層陶瓷基板之製作 將上述基板用生胚薄片充份地乾燥後形成導通孔(via hole)3,用以Ag爲主體之導體糊充塡導通孔3,另外用以 Ag爲主體之導體糊,藉印刷形成內部電極圖樣(pattern)〗 。位在各個上面及下面之基板用生胚薄片上分別形成外部 電極4之圖樣。將這些基板用生胚薄片積層後進行加熱壓 接。生胚薄片積層體之厚度雖是依最終製作之模組而定, 但一般最好係爲1.0〜2.0mm。 熱壓接條件最好係爲50〜95°C之溫度及50〜200kg/cm2 (4.9〜19.6MPa)之壓力。外部電極4之圖樣也可在熱壓接 後才形成。然後,如第2圖所示,形成尺寸係等於基板晶 片1 A〜4A、1B〜4B、1 A〜4C(全部皆未示出符號)之分割 槽5。形成分割槽5後拘束層之無機糊也滲入槽內,進而 增大拘束力。 -24- 1345938 (D)拘束用糊之製作 拘束層6係由在藉低溫燒結陶瓷材料作之未燒結多層 陶瓷基板之燒結溫度下不會燒結之無機粒子所形成。無機 粒子係良好地使用氧化鋁粉末或者二氧化鉻(Zirconia)粉 末等。爲了控制拘束力,無機粒子之平均粒徑最好係爲0.3 〜4μπΐ。無機粒子之平均粒徑若未達0.3μπι時則爲了獲得 印刷所需之黏度需要多量之結合劑(無機粒子之充塡率變 小),導玫無法發揮充份之拘束力。而無機粒子之平均粒徑 若大於4μηι時在分割槽5上之拘束力則變弱。無機粒子之 平均粒徑最好係爲1〜4μιη。 無機粒子之平均粒徑Dc最好係調整爲構成基板用生 胚薄片之陶瓷材料之粉末,或煅燒體微粉,之平均粒徑Ds 之0.3〜4倍》特別是,爲了防止在未燒結多層陶瓷基板之 外部電極上殘留無機粒子,無機粒子之平均粒徑Dc最好係 大於陶瓷粉末或煅燒體微粉,之平均粒徑Ds。具體言之, Dc/Ds最好係爲1〜4,而1.5〜4更佳。 拘束層之有機結合劑之選擇條件不比基板用生胚薄片 之情形嚴格,又其之添加量也可減少。有機結合劑最好係爲 熱分解性佳之纖維素(cellulose)系樹脂,和聚甲基丙烯 (polymethacryl)樹脂。又可塑劑最好係爲鄰苯二乙醇丁酯酸 丁酯(BPBG)、兩個-η-鄰苯二甲酸丁酯等。溶劑最好係爲乙 醇、丁醛、異丙基酯、及萜品醇(terpineol)那樣之醇類。若 是藉印刷形成拘束層之情形時爲了確保印刷所需之黏度和 糊中之粉末間之密著性及對基板之密著性,有機結合劑之 -25- 1345938 添加量最好係爲1 · 5〜4質量%。 (E) 拘束用生胚薄片之製作 使用生胚薄片爲拘束層6之情形時係將對無機粒子 100重量部添加8〜15重量部之有機結合劑和溶劑之無機 組成物之薄片依刮刀法形成在載體薄膜上。也可添加4〜8 重量部之可塑劑及少量之分散劑。無機粒子、有機結合劑 、可塑劑及溶劑藉球磨粉機混合,進而製作拘束用漿料。 藉減壓使漿料脫泡,使溶劑一部分蒸發以調整黏度後 ,藉刮刀法在載體薄膜上形成薄片狀。得出之拘束用薄片 φ 依每個載體薄膜切割成既定之大小。 (F) 對未燒結多層陶瓷基板形成拘束層 要在未燒結多層陶瓷基板1〇之上面及/或下面形成拘 束層6時(1)將上述無機組成物糊在未燒結多層陶瓷基板上 印刷(視需要重複印刷和乾燥)成所要之厚度,或(2)從無機 組成物預先製成所要厚度之拘束用生胚薄片,然後疊合在 未燒結多層陶瓷基板上,或(3)將拘束用生胚薄片疊合在印 刷後之拘束層上,或(4)這些方式之組合。 Φί 拘束層之厚度在未燒結多層陶瓷基板之單面上係爲 5 Ομιη以上。拘束層之厚度若是未達5 0 μιη之情形時拘束力 係不充份,進而無法充份地抑制未燒結多層陶瓷基板之 Χ-Υ面內之燒結收縮。拘束層若是大於5 Ομιη之情形時則能 將未燒結多層陶瓷基板之Χ-Υ面之燒結收縮抑制在1%以 下。使用生胚薄片作爲拘束層之情形,厚度之上限無特別 之限制,但若是印刷拘束層之情形時超過5 00 μιη厚度之印 -26- 1345938 刷層則會產生龜裂。因此,藉印刷形成拘束層之情形,適 當之厚度係爲50μιη〜5 00 μιη。
使用拘束用生胚薄片之情形,係將生胚薄片積層壓接 於未燒結多層陶瓷基板之包含外部電極之上面及/或下面 俾與載體薄膜接觸之面係密著於未燒結多層陶瓷基板之表 面。使與載體薄膜接觸之面密著於未燒結多層陶瓷基板上 時燒結後極易去除拘束層。其理由推測係如下述。亦即, 與載體薄膜接觸之面,拘束用生胚薄片中之結合劑被濃縮 。因此之故,與載體薄膜接觸之面對未燒結多層陶瓷基板 之拘束力大,且緩和(緩衝作用)無機粒子固著於未燒結多 層陶瓷基板。因此,使拘束用=與載體薄膜接觸之面密著 於未燒結多層陶瓷基板之表面時能保持充份之拘束力外, 另在燒結後容易去除無機粒子。
拘束用生胚薄片之厚度理論上雖無限制,但欲藉印刷 製作厚拘束層時實用上需要進行之印刷、乾燥作業多。但 是,印刷法上使用之高流動性之糊因會進入未燒結多層陶 瓷基板之分割槽等之凹部,從而能得出高拘束效果。因此 ,可藉印刷法形成某程度厚度之第一拘束層,然後在其上 積層具有所要厚度之生胚薄片作爲第二拘束層。這種情形 ,可藉印刷形成厚度ΙΟμιη以上之第一拘束層,然後在其 上疊合拘束用生胚薄片以形成第二拘束層,藉此,作成合 計厚度爲50μιη以上之拘束層》 將拘束用生胚薄片墊壓接於未燒結多層陶瓷基板。拘 束用生胚薄片對未燒結多層陶瓷基板之熱壓接之條件係爲 -27- 1345938 50 〜95°C 之溫度及 50 〜200kg/cm2(4.9 〜1 (G) 配置拘束層之未燒結多層陶瓷基板之 保持於400〜650 °C 2〜10小時以去p 800〜l,〇〇〇°C下保持1〜4小時,藉此,進 度未達800 °C時即便增長燒結時間也不易 化,又,若超過l,〇〇〇°C時Ag係電極材不 獲得具有良好介電特性之多層陶瓷基板。 (H) 拘束層之去除 燒結後去除附著於多層陶瓷基板(特5 表面上之氧化鋁粒子。這是將燒結之多層 音波洗淨槽之水中後施加超音波以行之。 去除幾乎全部之氧化鋁粒子,但外部電捏 上之氧化鋁粒子係無法用超音波洗淨完全 ,依需要藉控制在不對外部電極造成損傷 行噴砂處理以去除氧化鋁粒子。砂材料能 璃、锆(zircon)、樹脂粒子等。另外,瞭解 使殘留若於氧化鋁,但電鍍性較佳。明白 子適度殘留時可提昇由Ag作成之外部電 性。 (I) 部品之裝載及集合基板之分割 在去除氧化鋁之Ag焊墊上藉無電解 及鍍Au等。在鍍Ni及Au而金屬化後之 目印刷形成焊錫圖樣,接著,裝載半導體 然後藉平坦化熱處理(re-flow)以行連接。 9.6MPa)之壓力。 燒結。 良結合劑後,另在 行燒結。燒結溫 達成基板之密緻 易形成,且無法 U是外部電極)之 陶瓷基板放入超 藉超音波洗淨雖 (例如Ag焊墊) 去除。因此之故 程度之衝擊下進 使用氧化鋁、玻 超音波洗淨後即 特別是氧化鋁粒 極之抗焊錫吸附 電鏟法形成鍍Ni .外部電極上藉網 元件等之部品, 若是線結合用半 -28- 1345938 導體元件之情形時係在平坦化熱處理後行線結合連接。最 後沿著分割槽切斷集合基板,進而得出各個多層陶瓷基板。 第6(a)圖係表示藉在未燒結多層陶瓷基板上印刷無機 粒子糊以形成拘束層之情形之多層陶瓷基板之製程,第6(b) 圖係表示將拘束用生胚薄片積層在未燒結多層陶瓷基板上 以形成拘束層之情形之多層陶瓷基板之製程,第6(c)圖係 表示在未燒結多層陶瓷基板上印刷無機粒子糊以形成第一 拘束層後藉在未燒結多層陶瓷基板上積層拘束用生胚薄片 以形成第二拘束層之情形之多層陶瓷基板之製程。 本發明將藉下述實施例更進步詳細說明,但本發明並 不限定於這些實施例。 實施例1 使用純度爲99·9°/〇及平均粒徑爲0.5μιη之Al2〇3粉末 、純度爲99.9°/。以上及平均粒徑爲0.5卜!11以下之3丨〇2粉末 、純度爲99.9°/。及平均粒徑爲〇.50111之31:(:〇3粉末、純度 爲99·9%及平均粒徑爲0.5μm之TiO2粉末、純度各爲99.9% 及平均粒徑各爲0.5〜5μιη之Bi203粉末、Na2C03粉末、 K2C03粉末、CuO粉末、Ag粉末、Μη02粉末及(:〇3〇4粉 末,製成第1表所示之組成的低溫燒結陶瓷材料。試料號 碼上未註記*者係爲本發明之範圍內之試料,有*註記者係 爲本發明之範圍外之試料(以下相同)。 (B)基板用生胚薄片之製作 將具有第1表所示之組成之混合粉末投入聚乙烯製之 球磨粉機內,另投入氧化銘(zirconium oxide)製之媒介球 1345938 (media ball)和純水,進行20小時濕式混合。將得出之漿 料加熱乾燥後用擂碎機予以搗碎,然後放入氧化鋁製之坩 堝,在800°C下進行2小時之煅燒。將得出之煅燒體投入 上述之球磨粉機,經17小時之濕式粉碎後乾燥得出平均粒 徑爲1 μ m之微粉。 對煅燒體微粉每100重量部添加15重量部作爲有機結 合劑之聚乙烯醇縮丁醛樹脂、7.5重量部作爲可塑劑之鄰苯 二乙醇丁酯酸丁酯(BPBG)及作爲溶媒之乙醇,然後在球磨 粉機內混合以製作漿料。需一提者未添加分散劑。 藉減壓使漿料脫泡,同時使一部分之乙醇蒸發,從而 調整黏度成爲約Pa· s。藉刮刀法在PET裝載體薄膜上形 成薄片狀,然後乾燥以得出厚度爲0.15mm之基板用生胚 薄片。最後,依每個載體薄膜將基板用生胚薄片切斷成 1 8 0mm見方。 將基板用生胚薄片充份地乾燥後藉以Ag爲主體之導 體糊形成內部電極圖樣及外部電極圖樣。將形成電極之基 板用生胚薄片,逐張以60°C之溫度及30kg/cm2(2.9MPa)之 壓力暫行壓接,接著以85°C之溫度及110kg/cm2(10.8MPa) 之壓力進行熱壓接。如此得出之未燒結多層陶瓷基板(集合 基板)之厚度係爲1.3mm。 將刀刃抵住未燒結多層陶瓷基板(集合基板)形成 lOmmx 15 mm間隔具有〇.15mm寬及0.1mm深之二等邊三角 形之斷面形狀之分割槽5。 對平均粒徑爲0.5 μιη之氧化鋁粉末每100重量部,添 加10.2重量部作爲有機結合劑之聚乙烯醇縮丁醛樹脂、6.2 -30- 1345938 重量部作爲可塑劑之BPBG、及乙醇,藉球磨粉機混合,以 製作未添加分散劑之漿料。接著,在減壓下使漿料脫泡, 同時使部分溶劑蒸發後調整黏度爲約5 Pa· s。接著,藉刮 刀法將此漿料在PET製載體薄膜上形成薄片,乾燥後得出 厚度爲0.15mm之拘束用生胚薄片。然後依每張載體薄膜 將拘束用生胚薄片切斷成18 0mm見方。 使載體薄膜接觸面密著於集合基板之表面那樣將拘束 用生胚薄片疊合於集合基板之上面及下面,然後用85 °C之 溫度及ll〇kg/Cm2(10.8MPa)之壓力行熱壓接,藉此作成一 體之積層體。 在大氣雰圍氣之分批式爐(batch type furnace)內,於 50(TC下放置積層體4小時以去除結合劑,然後以/分之 速度昇溫到900 °C,在該溫度下另放置2小時藉以行燒結 ,然後使爐內自然冷卻。 藉超音波洗淨自燒結之積層體除去氧化鋁粒子。對得 出之集合基板依下述方法評估X-Y面內之收縮率及其參差 率、密緻密、高頻特性及外部電極之狀態。評估之結果列 於第1表。 (1) X-Y面內之收縮率 在形成拘束層前之集合基板之中,選出位在四角及四 邊之中央合計爲8個之晶片部’用三維座標測定器測定各 個晶片部之兩條對角線之X軸方向及Y軸方向之距離,以 求出X-Y座標値Xd、Yq。同樣地,對燒結後之集合基板測 定個晶片部之兩條對角線之X軸方向及Y軸方向之距離以 求出X-Y座標値Xn、Yn。將Xn/X〇之比及Yn/Y。之比爲9 個晶片部(η=1〜8)平均’以作爲形成拘束層後燒結之集合 1345938 基板之燒結收縮率。又,這些比之參差率係作爲收縮率之 參差率。 (2) 密緻性 從相對於形成拘束層前之集合基板之厚度(Z軸方向) D〇之燒結後之集合基板之厚度Di求出Z軸方向之燒結收 縮率(D!/D〇),依下述基準評估密緻性。 D 1 / D 〇爲6 0 %以下:良 D^Do爲60%以上:不良 (3) 高頻特性 用2GHz測定燒結後之集合基板之介電正切tan <5,依 鲁 下述基準評估高頻特性。 tan <5爲0.0 1以下:良 tan <5 .爲0.01以上:不良 (4) 外部電極之狀態(電鏟性) 對燒結後藉超音波洗淨除去拘束層之各試料,使用市 售之無電解Ni電鍍液及Cu電鍍液,施予平均膜厚爲5μιη 之鍍Ni及平均膜厚爲〇.4μιη之鍍Cu。然後,藉SEM觀察 電鑛後之外部電極,自附著於外部電極上之電鍍之面積率 __ ’依下述基準評估外部電極之狀態。 電鍍面積率爲100% :優 電鑛面積率未達100%但在90%以上:良 電鍍面積率未達90% :不良 -32- 1345938 第1表 試料 No. Al2〇3 Si02 SrO Ti〇2 Bi2〇3 Na2〇 K2〇 CoO CuO Mn〇2 Ag *1 10 50 40 2 1 5 50 35 - 2 1 0.5 - 0.3 - 0.5 3 20 50 30 - 2 1 0.5 - 0.3 - 0.5 4 25 35 40 3 0.1 - - - - - 5 25 35 40 - 1 - - 0.5 - - - *6 25 35 40 - 0.2 - - 6 - - - 7 5 1.5 31 17.5 - 2 1 0.5 - 0.3 - 0.5 *8 5 1.5 3 1 17.5 - 12 1 0.5 - 0.3 - 0.5 9 51.5 31 17.5 - 3 1 0.5 - 0.3 - - 10 5 1.5 3 1 17.5 - 3 1.5 0.5 - 0.3 - - * 1 1 5 1.5 3 1 17.5 - 3 7 0.5 - 0.3 - 0.5 12 51.5 3 1 17.5 - 3 1 1 - 0.3 - 0.5 *13 5 1.5 31 17.5 - 3 1 7 - 0.3 - 0.5 14 51.5 31 17.5 - 3 1 0.5 - 0.5 - 0.5 * 15 51.5 31 17.5 - 3 1 0.5 - 7 - 0.5 16 55 32.5 12.5 - 2 1 0.5 - 0.3 - 0.5 17 30 45 15 10 3 1.5 0.5 - 0.5 - 0.5 18 30 45 15 10 2 1 0.5 - 0.3 - 0.5 19 30 45 15 10 3 1 0.5 - 0.5 - - *20 35 50 5 10 3 1.5 0.5 - 0.5 - - 21 40 35 15 10 2 1 0.5 - 0.3 - 0.5 22 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 - - 23 43.27 38.46 14.42 3.85 2 2 0.5 0.2 0.3 - - 24 43.27 38.46 14.42 3.85 2 2 0.5 0.4 0.3 - - 25 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 0.2 - 26 43.27 38.46 14.42 3.85 2 2 0.5 - 0.3 0.4 - 27 43.27 38.46 12.02 3.85 2 2 0.5 - 0.3 - - 28 46 38 12 4 2.5 2 0.5 - 0.3 - - 29 48 38 10 4 2.5 2 0.5 - 0.3 0.5 - 30 50 36 10 4 2.5 2 0.5 - 0.3 0.5 - 3 1 50.5 38 7.5 4 2.5 2 0.5 - 0.3 0.5 - 32 48 36 12 4 2.5 2 0.5 0.3 - 0.5 33 48 36 12 4 2.5 2 0.5 - 0.3 0.5 - 34 50 32.5 12.5 5 2 1 0.5 - 0.3 - 0.5 -33- 1345938 第1表(連續) 試料No. 燒成溫度 (°C) X-Y 面內 密緻性 高頻特性 外部電極 之狀態 收縮率 (%) 參差率 (±%)(1) *1 1000 - - 不良 不良 - 2 950 0.8 0.07 良 良 優 3 875 0.7 0.06 良 良 優 4 875 0.7 0.06 良 良 優 5 875 0.8 0.07 良 良 優 *6 950 - - 不良 不良 - 7 900 0.6 0.05 良 良 優 *8 900 - - 不良 不良 - 9 900 0.6 0.05 良 良 優 10 900 0.6 0.05 良 良 優 *11 950 - - 不良 不良 - 12 900 0.6 0.05 良 良 優 *13 950 - - 不良 不良 - 14 900 0.6 0.05 良 良 優 *15 950 - - 不良 不良 - 16 900 0.7 0.06 良 良 優 17 925 0.7 0.06 良 良 優 18 950 0.7 0.06 良 良 優 19 950 0.7 0.06 良 良 優 *20 950 - - 不良 不良 - 21 950 0.5 0.05 良 良 優 22 925 0.5 0.05 良 良 優 23 925 0.5 0.05 良 良 優 24 925 0.5 0.05 良 良 優 25 925 0.5 0.05 良 良 優 26 925 0.5 0.05 良 良 優 27 900 0.5 0.05 良 良 優 28 900 0.5 0.05 良 良 優 29 900 0.4 0.05 良 良 優 30 900 0.4 0.05 良 良 優 31 900 0.5 0.05 良 良 優 32 900 0.5 0.05 良 良 優 33 900 0.5 0.05 良 良 優 34 950 0.4 0.05 良 良 優 註:(1)用絕對値表示。 -34- 1345938 從第1表明白本發明之多層陶瓷基板在χ-γ面內之燒 結收縮率係爲1%以下,燒結收縮率之參差率係爲±0·07%以 內。另外,有關密緻性、高頻特性及外部電極之狀態’本 發明之多層陶瓷基板皆良好6 實施例2 使用純度爲99.9%及平均粒徑爲〇.54111之八1203粉末 、純度爲9 9.9%以上及平均粒徑爲〇.50111以下之3丨〇2粉末 、純度爲99.9%及平均粒徑爲0.5 4111之31'(:〇3粉末、及純度 及平均粒徑各爲99.9%及0.5〜5&111之以2〇3粉末、化2(:〇3 φ 粉末、K2C03粉末、CuO粉末及Μη〇2粉末’製作含有下述 那樣由A1、Si、Sr及Ti作成之主成份’及由Bi、Na、κ 、Cu及Μη作成之副成份之低溫燒結陶瓷材料(相當於第1 表之試料No.29)。 主成份 A1 : 48質量%(換算爲Al2〇3)
Si : 38質量%(換算爲Si02)
Sr : 10質量%(換算爲SrO)
Ti : 4質量%(換算爲Ti02) 副成份(對主成份1〇〇質量份)
Bi : 2.5質量份(換算爲Bi203) Na : 2質量份(換算爲Na20) K : 0.5質量份(換算爲K20)
Cu : 0.3質量份(換算爲CuO) Μη: 0.5質量份(換算爲Μη02) -35- 1345938 與實施例1相同地,對此低溫燒結陶瓷材料執行煅燒 ,將得出之煅燒體微粉碎成各約爲Ιμιη及3 μιη之平均粒徑 ,然後製作基板用生胚薄片。 使用平均粒徑爲0.2〜5 μιη之氧化鋁粒子,藉印刷法及 /或生胚薄片法,形成合計爲30〜550μιη厚之拘束層。除掉 Νο.44試料外,其它試料上皆有形成分割槽。由設置拘束 層之未燒結多層陶瓷基板作成之積層體皆以與實施例1者 相同之條件執行燒結。藉超音波洗淨從燒結之積層體去除 拘束層之氧化鋁粒子,如此得出集合基板。對各集合基板 φ ,與實施例1者同樣地評估Χ-Υ面內之收縮率及其參差率 ,及電鍍性,另外,依下述方法評估外部電極上之氧化鋁 粒子之殘留量及粒徑,基板之彎曲及外部電極之焊錫吸附 狀態。評估結果係列於第2表。 (1) 外部電極上之氧化鋁殘留量 藉FE-SEM(日立S-4500,加速電壓15kV),對外部電 極表面之Ag· Κα及ΑΙ.Κα:進行EDX分析(氧等之不純 物除外),接著藉非標準(standard-less)法自Ag及Α1之峰 H 値強度求出Ag和A1之質量%。A1之質量%係與電極表面 上之氧化鋁之殘留量成比例,因此用A1之質量%[A1/(A1 + Ag)xl00(%)]表示氧化鋁之殘留量。 (2) 氧化鋁粒子數 在外部電極表面之FE-SEM相片(3000〜5000倍)中氧 化鋁存在之領域上任意地引出相當於長度爲20 μιη之4條 直線’取交差之氧化鋁粒子(限定爲具有與用於拘束層之氧 -36- 1345938 化鋁粒子之粒徑相當之粒徑)數多之直線兩條,求出與此兩 條直線之交叉之氧化鋁粒子數之平均。另外,將碳(carbone) 蒸著於各試料,並藉15 kV之加速電壓執行EDX分析。 (3) 彎曲 在測定收縮率之際求出藉三維座標測定器測定之任意 —個晶片之對角線間之高低差(Z軸方向),以作爲彎曲値。 彎曲之容許値係爲40 μιη程度。 (4) 焊錫吸附狀態 將藉超音波除去拘束層之各試料放入保持 245 eC之 Sn3.5Ag之焊錫槽內浸漬1分鐘後,藉光學顯微鏡觀察外部 電極。從外部電極上之金屬(A g +附著之焊錫)之面積率,依 下述基準評估各試料之焊錫吸附狀態。 外部電極之金屬之面積率爲9 5 %以上:優 外部電極之金屬之面積率未達95%但在85%以上:良 外部電極之金屬之面積率未達8 5% :不良
-37- 第2表 試料 N〇. 陶瓷粒 子(1)之 平均粒 徑(μπι) 拘束層 氧化鋁 之平均 粒徑 (um) 印刷膜 Μ (μπι) 生胚薄 片之膜 厚 密著面(2) 拘束層 之合計 厚度 (μπι) 分割槽 1 0.3 30 300 PET 面(3) 330 有 1 0.4 30 300 PET面 330 有 1 0.5 10 40 PET面 50 有 1 0.5 10 100 PET面 1 10 有 1 0.5 0 300 PET面 300 有 1 0.5 10 300 PET面 310 有 — 1 0.5 10 500 PET面 510 有 1 0.5 30 100 PET面 130 有 1 0.5 30 300 PET面 330 有 — 1 0.5 30 300 PET面 330 無 1 0.5 50 0 - 50 有 — 1 0.5 50 40 PET面 90 有 1 0.5 50 100 PET面 150 有 1 0.5 50 300 PET面 350 有 1 0.5 50 500 PET面 350 有 _____50 1 1 30 300 PET面 330 有 51 —-- 1 1.5 30 300 PET面 330 有 52 1 2 30 300 PET面 330 有 1 3 30 300 PET面 330 有 —li_ 1 4 30 300 PET面 330 有 1 0.5 0 300 自由面 300 有 56 1 0.5 30 300 自由面 330 有 57 一 3 0.9 0 300 PET面 300 有 58 3 0.9 30 300 PET面 330 有 59 3 0.9 0 300 自由面 300 有 60 3 0.9 30 300 自由面 330 有 *61 1 0.2 30 300 PET面 330 有 *62 1 0.2 30 0 30 有 *63 1 5 30 300 PET面 330 有 *64 0.5 500 0 - 500 有 註:(1)基板用生胚薄片中之陶瓷粒子。 (2) 密著於未燒結多層陶瓷基板之表面拘束層之面。 (3) 與拘束用生胚薄片之PET膜接觸之面密著於未燒
結多層陶瓷基板。 -38- 1345938 續 連 /•V 表 2 第 試料 No. 外部電極上之氧/ ί匕鋁粒子 Χ-Υ面 內之收 縮率 (%) 參差率 (土 %) 彎曲 焊錫吸 附 電鍍性 A1 (質量%) 粒徑 (μιη) 每 20μιη 之數 35 10 0.3 4.5 0.7 0.05 20 優 良 36 8 0.4 3.5 0.7 0.05 19 優 良 37 6 0.5 2.5 1 0.07 25 優 優 38 6 0.5 2.5 0.7 0.05 19 優 優 39 6 0.5 2.5 0.5 0.05 16 優 優 40 6 0.5 2.5 0.4 0.04 15 優 優 41 6 0.5 2.5 0.3 0.03 13 優 優 42 6 0.5 2.5 0.6 0.05 17 優 優 43 6 0.5 2.5 0.4 0.03 13 優 優 44 6 0.5 2.5 0.3 0.02 10 優 優 45 6 0.5 2.5 1 0.07 25 優 優 46 6 0.5 2.5 0.8 0.06 23 優 優 47 6 0.5 2.5 0.7 0.05 17 優 優 48 6 0.5 2.5 0.4 0.03 12 優 優 49 6 0.5 2.5 0.3 0.02 11 優 優 50 5 1 2 0.5 0.04 16 優 優 5 1 3 1.5 1 0.5 0.04 12 優 優 52 3 2 1 0.5 0.04 15 優 優 53 2 3 0.5 0.7 0.05 18 優 優 54 2 4 0.2 1 0.07 25 優 優 55 12 0.5 5 0.5 0.04 15 優 良 56 6 0.5 2.5 0.4 0.03 13 優 優 57 5 0.9 2 0.5 0.05 16 優 優 58 5 0.9 2 0.4 0.03 13 優 優 59 10 0.9 4 0.5 0.04 15 優 良 60 6 0.9 2.5 0.4 0.03 13 優 優 *61 23 0.2 16 1 0.11 26 - - *62(2) - - - - - - - - *63(3) 2 5 0 1.2 0.13 45 優 優 *64(3) - - - - - - - - 裂 龜 生 產 後 燥 。乾 示刷 表印。 値層弱 對束力 絕拘束 用在拘 \—/ \»7 12 3 /IV /V /|\ 註 -39- 1345938 實施例3 基板用之生胚薄片使用玻璃粉末和陶瓷粉末之混合粉 。亦即,將在與實施例2者相同組成之低溫燒結陶瓷材料 用之原料粉末中除掉ai2o3粉末以外之陶瓷粉末(氧化物或 碳酸鹽)之混合物放置於氧化鋁坩堝內,藉電氣爐在1400 它下進行兩小時之熱處理,得出透明之玻璃塊。用切片機 切割此玻璃塊後藉破碎機及球磨粉機將其等粉碎成各爲 Ιμπι及3μπι之平均粒徑之玻璃粉末。接著,藉球磨粉機將 平均粒徑約Ιμηι之氧化鋁粉末48質量%、有機結合劑、可 φ 塑劑及溶劑與平均粒徑爲1 μιη之玻璃粉末52質量%之混合 ,從得出之漿料製成基板用生胚薄片。同樣地對平均粒徑 約3μιη之玻璃粉末混合平均粒徑約3μιη之氧化鋁粉末、有 機結合劑、可塑劑及溶劑以形成漿料然後自此漿料製成基 板用生胚薄片。然後,與實施例1者相同地,積層基板用 生胚薄片及熱壓接,並依需要形成分割槽。 使用平均粒徑爲0.2〜5 μιη之氧化鋁粒子,藉印刷法及 /或生胚薄片法形成合計30〜550 μιη厚之拘束層。將得出之 · 各積層體燒結後藉超音波洗淨去除拘束層之氧化鋁粒子。 另外,除了上述條件外餘皆與實施例1者相同。 對得出之各個多層陶瓷基板係用與實施例1及2者相 同之條件評估Χ-Υ面內之收縮率及參差率,基板之彎曲、 外部電極之焊錫吸附狀態及電鍍性、及外部電極上之氧化 鋁之殘留形態。評估結果係列於第3表。 -40- 1345938 第3表 試料No. 拘束層 氧化鋁之 平均粒徑 (μιη) 印刷膜厚 (μιη) 生薄片之 膜厚(μιη) 密著面 拘束層之 合計厚度 (μιη) 65 0.5 0 300 PET 面. 300 66 0.5 30 300 PET面 3 3 0 67 0.5 30 300 PET面 330 68 1 0 300 PET面 300 69 2 0 300 PET面 300 70 3 0 300 PET面 300 7 1 4 0 300 PET面 300 72 0.5 0 3 00 自由面 300 7 3, 0.5 30 300 自由面 330 74 1 0 300 自由面 300 75 2 0 3 00 自由面 3 00 76 3 0 300 自由面 300 77 4 0 300 自由面 300 78 0.9 0 300 PET面 300 79 0.9 30 300 PET面 3 3 0 80 2 0 3 00 PET面 300 8 1 3 0 300 PET面 300 82 4 0 3 00 PET面 3 00 83 0.9 0 3 00 自由面 3 00 84 0.9 30 300 自由面 3 3 0 85 2 0 300 自由面 300 86 3 0 300 自由面 300 87 4 0 300 自由面 300 * 8 8 0.2 30 0 - 3 0 * 89 5 30 3 00 PET面 330 *90 0.5 500 0 - 500 *9 1 3 0 30 自由面 30 92 3 0 50 自由面 50 93 3 0 50 自由面 90 註:(1)密著於未燒結多層陶瓷基板表面之拘束層之面。 (2)與拘束用生胚薄片之PET膜接觸之面密著於未燒 結多層陶瓷基板。 -41- 1345938 第3表(連續) 試料No . 陶瓷粒子(1) 之平均粒徑 (μπ〇 分割槽 外部電桓 1上之氧化鋁粒子 A1 (質量%) 粒徑 (μιη) 每 2 0 μιη 之數 65 1 有 13 0.5 5.5 66 1 有 10 0.5 4.5 67 1 /frrr IIM /|>\ 10 0.5 5 68 1 有 10 1 4 69 1 有 7 2 2 70 1 有 6 3 1 7 1 1 有 6 4 0.5 72 1 有 20 0.5 8.5 73 1 有 10 0.5 4.5 74 1 有 18 1 7 75 1 有 16 2 4.5 76 1 有 14 3 2.5 77 1 有 10 4 1 78 3 有 12 0.9 4.5 79 3 有 9 0.9 3.5 80 3 有 9 2 2.5 8 1 3 有 6 3 1 82 3 有 5 4 0.5 83 3 有 18 0.9 7 84 3 有 10 0.9 4 85 3 有 14 2 4 86 3 有 8 3 1 .5 87 3 有 7 4 1 * 88 1 有 * 89 1 有 3 5 0 * 90 1 有 - - - *9 1 3 有 8 3 1.5 92 3 有 9 3 2 93 3 有 8 3 1 . 5
註:(1)基板用生胚薄片中之陶瓷粒子。 -42- 1345938 第3表(連續) 試料No . X-Y面內 之收縮率 (%) 參差率(1) (±) 彎曲 (μιη) 焊錫 吸附性 電鍍性 65 0.6 0.05 17 優 良 66 0.5 0.05 16 優 良 67 0.6 0.05 20 優 良 68 0.5 0.05 16 優 良 69 0.5 0.05 16 優 優 70 0.7 0.05 18 優 優 7 1 1 0.0 7 23 優 優 72 06. 0.04 17 優 良 73 0.5 0.05 16 優 良 74 0.5 0.04 16 優 良 75 0.5 0.05 16 優 良 76 0.6 0.05 16 優 良 77 0.8 0.06 19 優 良 78 0.6 0.05 17 優 良 79 0.5 0.05 16 優 良 80 0.5 0.04 14 優 良 8 1 0.5 0.05 16 優 優 82 0.5 0.05 16 優 優 83 0.6 0.04 14 優 良 84 0.5 0.05 16 優 良 85 0.5 0.03 13 優 良 86 0.5 0.04 15 優 優 87 0.5 0.04 15 優 優 * 88(2) - - *89(3) 16 0.34 30 優 優 *9〇(2) - - - - ** *91(3) 14 0.29 3 5 優 優 92 1 0.09 22 優 優 93 0.6 0.08 20 優 優 註:(1)用絕對値表示。 (2)拘束層印刷乾燥後產生龜裂。 (3 )拘束力弱。 -43- 1345938 從第2及第3表明白,構成拘束層之氧化鋁粒子之平 均粒徑爲〇.3μπι以上,且在基板用生胚薄片之陶瓷粒子之 平均粒徑之0.3〜4倍之範圍之試料,燒結後之多層陶瓷基 板之Χ-Υ面內之收縮率係在1%以內(參差率在±0.1%以內) ,爲在容許範圍內。相對於此,使用上述範圍外之平均粒 徑之氧化鋁粒子之情形,則得不到充份之拘束力,無法抑 制燒結收縮,觀察到在多層陶瓷基板上產生龜裂》 另外,本發明之範圍內之試料之情形,殘留在外部電 極表面之氧化鋁粒子係在20質量%(Α1基準)以下,尤其是 在12質量%以下,不產生焊錫吸附、電鍍性也良好。有關 殘存之氧化鋁之數,本發明之範圍內之試料皆在10個以內 。比較由煅燒體粉碎粉作成之基板用生胚薄片與由煅燒體 粉碎粉+玻璃粉碎粉之混合物作成之基板用生胚薄片,總體 言之,前者氧化鋁殘留量少。
印刷之拘束層之情形,明白其厚度在50μιη以下或大 於5 ΟΟμιη時則會產生龜裂。相對於此,基板用生胚薄片形 成拘束層之情形,能充份地確保厚度,因此,在減少收縮 率及彎曲方面效果佳。也明白這時若將拘束用生胚薄片之 PET面側用作爲拘束面時在電極上氧化鋁之殘留量更少。 無分割槽之情形雖有利於減少收縮率及彎曲,但本發明之 方法即便有分割槽之情形,對降低收縮率之參差率及彎曲 皆良好。另外,所有之試料皆未看到有焊錫吸附。 有關電鍍性,試料No.35、36、55及59雖稍爲不良 (在電極之角隅部上有若干電鑛不良部分),但電極表面之 -44- 1345938 9 0%以上形成電鍍,實質上無問題。 使用氧化鎂(magnesia)粒子、二氧化錶粒子、二氧化鈦 (titania)粒子及模來石(mullite)粒子中之至少一種也能得 出相同之結束。將衝擊力(例如0.4 Μ P a之投射壓)控制到不 會損傷外部電極之程度那樣對外部電極進行噴砂處理,也 能得出相同之結果。 實施例4 藉X射線衍射法(diffraction X-ray method)分析實施 例2上使用之低溫燒結陶瓷材料之結晶相。用Cu作爲靶 φ (target),其之Κ α線則用作爲X射線衍射源。混合粉、煅 燒粉及燒結體之粉末之X射線衍射圖樣係示於第7圖。在 混合粉上看到原料之結晶相。在煅燒粉上,從Α1203、Ti02 及Si02之結晶相及自20°到30°之範圍中之哈羅圖樣確認 破璃相之存在。另外,在燒結體上確認新析出 SrAl2Si2〇8(strontium長石)。從這樣之組織能想像可降低 對電極之影響並適用於無收縮之製程。 上述煅燒體和其之粉碎物之掃瞄電子顯微相片係示於 · 第8圖。第8(a)圖所示之煨燒中,白粒子係爲Al2〇3、黑色 部分係爲氣孔、連續相係爲玻璃相。像這樣子,锻燒體上 ,Al2〇3粒子係部分地或全部地被玻璃相包覆。第8(b)圖所 示之煅燒體之粉碎粉ai2o3粒子也是部分地或整體地被玻 璃相包覆。
另外,爲了嘗試低溫之燒結,對由以ai2o3換算時爲 49質量%之A1、以Si02換算時爲34質量%之Si、以SrO -45- 1345938
換算時爲8.2質量%之Sr、以Ti02換算時爲3質量%之Ti 所形成之主成份100質量份,副成份含有以Bi203換算時 爲2.5質量份之Bi、以Na20換算時爲2質量份之Na、以 K20換算時爲0.5質量份之K、以CuO換算時爲0.3質量 份之Cu、以Μη3 04換算時爲0.5質量份之Μη之組成物以 800 °C進行煅燒,藉與上述者相同之方法製作試料。本實施 例在8 5 0 °C、86 0°C、8 7 5 °C下分別進行兩小時之燒結。針 對這些試料,執行從Cu-K α射線所進行之X射線衍射測定 。第9(a)〜(c)圖係分別表示以850°C、860°C、及875°C燒結 之試料之X射線衍射強度圖樣。圖中,白圓點係表示A1203 結晶、黑三角係表示六方晶SrAl2Si2〇3結晶、白四角形係 表示單斜晶SrAl2Si203。
從第9(a)及第9(b)圖確認六方晶SrAl2Si208結晶也與 ai2o3結晶、Ti02結晶及Si02結晶一同析出。隨著燒成溫 度之提昇,析出單斜晶SrAl2Si208結晶,衍射強度也增加 。而對這些試料進行三點彎曲試驗之際,抗折強度係依 SrAl2Si208結晶析出多之(b)、(a)、(c)之順序增大。自強度 之觀點看,可明白析出六方晶SrAl2Si208結晶固然好但還 是抑制單斜晶SrAl2Si208結晶之析出爲佳。 眚施例5 將純度爲99.9%及平均粒徑爲〇.5 0111之八12〇3粉末、 純度爲99.9%以上及平均粒徑爲0·5μηι以下之Si02粉末、 純度爲99.9%及平均粒徑爲0.54111之31'(:〇3粉末、純度爲 99.9%及平均粒徑爲0.54!11之1丨〇2粉末、及純度和平均粒 -46- 1345938 徑分別爲99·9%及0.5~5μm之Bi2O3粉末、Na2CO3粉末、 K2C03粉末、CuO粉末及Μη02粉末混合成爲對由以Al2〇3 換算時爲48質量%之A1、以Si02換算時爲38質量%之Si 、以SrO換算時爲10質量%之Sr、及以Ti02換算時爲4 質量%之Ti形成之主成份100質量份,副成份含有以Bi203 換算時爲2.5質量份之Bi、以Na20換算時爲2質量份之 Na、以K20換算時爲0.5質量份之K、以CuO換算時爲0.3 質量份之Cu、及以Μπ02換算時爲0.5質量份之Μη,那樣 之組成(相當於第1表之試料No.29)。使用得出之陶瓷混合 物,藉與實施例1者相同之方法,製成厚度分別爲15μιη、 50μηι、ΙΟΟμπι、及200μιη之基板用生胚薄片。燒結條件係 爲800°Cx2小時,煅燒體粉碎粉之平均粒徑係約ΐμιη。 將各基板用生胚薄片切成各約爲180mm之正方形,在 既定厚度之各薄片上形成微通孔(via hole),同時印刷濾波 器、天線開關及分波器用之高頻電路圖示。電路方塊圖係 示第10圖。將9張印刷有電路圖案後之既定厚度之薄片積 層壓接,然後印刷外部電極,在上下面上形成分割槽,藉 此製成能分割成多數之多層陶瓷基板晶片之一體集合基板 。各個多層陶瓷基板晶片係呈約爲8mmx8mm之四角形, 燒成前之厚度係約爲1.3mm,在約180mmxl80mm之集合 基板上,4〇〇個多層陶瓷基板晶片以分割槽爲界成格子狀 配置。 自實施例2選出試料No.51,在上下兩面印刷氧化鋁 拘束層’接著與實施例2者相同地進行燒結,然後去除拘 -47- 1345938 束層,進行電鍍處理,及洗淨後乾燥。 然後’使用金屬罩,在集合基板上面之既定部分印刷 不含Pb之焊錫糊、裝載晶片,在藉平坦熱處理爐(re_ fi〇w furnace)內進行軟焊(焊錫鍍佈)工程。接著裝載半導體部品 ,連接及密封。最後沿著分割槽將集合基板分割成各個多 層陶瓷基板。各個180mm之約正方形之集合基板之面內收 縮率係在0.5%以內(參差率在±0.05 %以內),厚度方向(Z軸 方向)之高低差也小到50μιηβ因此之故,在對400個多層 陶瓷基板晶片進行焊錫糊印刷,和部品裝載工程上皆無產 φ 生不良之情況。相對於此,以往的方法,因燒結收縮而降 低基板尺寸之精確度,因此在軟焊和部品裝載上能獲得良 好之多層陶瓷基板晶片數目則僅有250個程度。 如第11圖所示,將具有製成之高頻減波器和天線開關 功能之多層陶瓷基板11,11’裝載在行動電話之印刷基板 13上。另外,也將具有其它之信號處理功能、電路功能之 副基扳(sub-substrate)、模組、部品 '半導體部品12等裝 載在印刷基板1 3上,然後施予必要之連接。本發明之多層 陶瓷基板尺寸精確度高,品質也安定’故使用多層陶瓷基 板爲主之行動電話之印刷基板能具有高品質且製造生產性 良好。 【圖式簡單說明】 第1圖係爲表示形成拘束層前之集合基板狀之未燒結 多層陶瓷基板之斷面圖。 第2圖係爲表示第1圖之未燒結多層陶瓷基板之上面 -48- 1345938 之斜視圖。 胃3 ffl#爲表示形成拘束層後之未燒結多層陶瓷基板 之斷面圖。 第4圖係爲表示在本發明之多層陶瓷基板上裝載半導 體兀件等之晶片部品之模組之斷面圖。 第5圖係爲表示設有凹處之多層陶瓷基板之一例之斷 面Η。 第6(a)圖係爲表示本發明之多層陶瓷基板之製造工程 之一例之流程圖。 第6(b)圖係爲表示本發明之多層陶瓷基板之製造工程 之另外例之流程圖。 第6(c)圖係爲表示本發明之多層陶瓷基板之製造工程 之再另外例之流程圖。 第7圖係爲表示低溫燒結陶瓷材料之混合粉、煅燒粉 及已燒結體之狀態之粉末X射線衍射圖樣之曲線圖。 第8(a)圖係爲低溫燒結陶瓷材料之煅燒體之掃瞄型電 子顯微鏡相片。 第8(b)圖係爲粉碎低溫燒結陶瓷材料之煅燒體得出之 粉末之掃瞄型電子顯微鏡相片。 第9(a)圖係爲表示以85 0°C燒結之多層陶瓷基板之X 射線衍射圖樣之曲線圖。 第9(b)圖係爲表示以860°C燒結之多層陶瓷基板之X 射線衍射圖樣之曲線圖。
第9(c)圖係爲表示以875°C燒結之多層陶瓷基板之X 1345938 射線衍射圖樣之曲線圖。 第10圖係爲表示使用本發明之多層陶瓷基板之高頻 部品之用途之一例之方塊圖。 第11圖係爲表示裝載使用本發明之多層陶瓷基板之 高頻部品之行動電話之主印刷基板之槪略斜視圖。 【主要元件符號說明】 1 模 組 基 板 2 內 部 電 極 3 導 通 電 極 4 外 部 電 極 5 分 割 槽 6 拘 束 層 7a 晶 片 電 容 器 7b PIN 二 極 體 7c 半 導 體 元 件 8 生 胚 薄 片 10 未 燒 結 多 層陶瓷基板 20 凹 處 27 結 合 線
-50-

Claims (1)

1345938
有汝正 V -> 第93 1313 54號「多層陶瓷基板,其製造方法及包含此種基板 的電子裝置」專利案 (2010年9月2日修正) 十、申請專利範圍: 1. 一種多層陶瓷基板,係在積層含有陶瓷材料之能低溫燒 結之基板用生胚薄片之未燒結多層陶瓷基板之至少上面 形成外部電極,將以在未燒結多層陶瓷基板之燒結溫度 下不會燒結之無機粒子作爲主成份之拘束層密著於該未 燒結多層陶瓷基板之包含外部電極之上面及/或下面般 地設置而作成一體的積層體,在燒結該積層體後即除去 該拘束層而構成之多層陶瓷基板,其特徵爲面內收縮率 爲1 %以內(參差率在0.1 %以內),殘留在該外部電極上之 該無機粒子,就構成該無機粒子之金屬對構成該外部電 極之金屬和構成該無機粒子之金屬之合計的比例而言, 爲2 0質量%以下。 2. 如申請專利範圍第1項之多層陶瓷基板,其中該陶瓷材 料,在個別氧化物狀態下含有:以Al2〇3換算時爲10〜 60質量%之A1、以Si02換算時爲25〜60質量%之Si、 以8]*〇換算時爲7.5〜50質量%之31:、及以1'丨〇2換算時 爲 〇 〜20 質量% 之 Ti(其中,A1203、Si02、SrO 及 Ti02 之合計爲100質量%)作爲主成份,以100質量份之該主 成份計,含有:選自由以Bi203換算時爲0.1〜10質量份 之Bi、以Na20換算時爲0.1〜5質量份之Na、以K20 換算時爲0.1〜5質量份之Κ、及以Co〇換算時爲0.1〜5 1345938 質量份之Co所構成之群之至少一種,和選自由以CuO 換算時爲0.01〜5質量份之Cu、以MnO2換算時爲0.01 〜5質量份之Μη、及0.01〜5質量.份之Ag所構成之群 之至少一種。 3. 如申請專利範圍第1項之多層陶瓷基板,其中該陶瓷基 板係格子狀地形成有分割槽,在每個由該分割槽所劃分 的基板上形成有外部電極。 4. 如申請專利範圍第3項之多層陶瓷基板,其中該陶瓷材 料係以700°C〜8 5 0 °C煅燒後粉碎而成之粉末狀。 φ 5. —種多層陶瓷基板,係在積層含有陶瓷材料之能低溫燒 結之基板用生胚薄片而成之未燒結多層陶瓷基板之至少 上面形成外部電極,將以在未燒結多層陶瓷基板之燒結 溫度下不會燒結之無機粒子作爲主成份之拘束層密著於 該未燒結多層陶瓷基板之包含外部電極之上面及/或下 面般地設置而形成一體的積層體,在燒結該積層體後即 除去該拘束層而構成之多層陶瓷基板,其特徵爲具有包 含以緦長石爲主成份之長石族結晶和氧化鋁結晶之組織。 # 6·如申請專利範圍第5項之多層陶瓷基板,其中該緦長石 之至少一部分係六方晶。 7.如申請專利範圍第5或6項之多層陶瓷基板,其中面內 收縮率係在1%以內(參差率在0.1 %以內),殘留在該外部 電極上之該無機粒子,就構成該無機粒子之金屬對構成 該外部電極之金屬和構成該無機粒子之金屬之合計的比 例而言,爲2 0質量%以下。 -2- Γ345938 8. —種如申請專利範圍第3項之多層陶瓷基板之製造方法 ’其特徵爲包括:(1)使用包含陶瓷材料之粉末及有機結 合劑(binder )之槳料(Slurry )製作能低溫燒結之基板 用生胚薄片,(2)在該基板用生胚薄片上形成電極後,進 行積層而將未燒結多層陶瓷基板製作爲能藉分割槽分 割成複數個基板晶片之集合基板之狀態,(3)將含有在未 燒結多層陶瓷基板之燒結溫度下不會燒結之無機粒子 和有機結合劑之拘束層,密著在該未燒結多層陶瓷基板 之包含外部電極之上面及/或下面般地設置而作成一體 的積層體,(4)燒結該積層體,(5)自已燒結之該積層 體之表面除去該拘束層等步驟;該無機粒子的平均粒 徑係0.3μιη以上,爲該陶瓷材料之粉末之平均粒徑之 0 · 3〜4倍。 9. 如申請專利範圍第8項之多層陶瓷基板之製造方法,其 中該拘束層係在載體薄膜上形成含有無機粒子及有機結 合劑之拘束用生胚薄片,使該拘束用生胚薄片之載體薄 膜接觸面密著於該未燒結多層陶瓷基板之包含外部電極 之上面及/或下面.。 10. 如申請專利範圍第8或9項之多層陶瓷基板之製造方法 ,其中將該拘束層形成爲50 μιη以上之厚度。 11. 如申請專利範圍第8或9項之多層陶瓷基板之製造方法 ,其中藉塗佈形成厚度爲10 μιη以上之第一拘束層,在其 上另疊合該拘束用生胚薄片以作爲第二拘束層,形成合 計爲50μιη以上之拘束層。 12. 如申請專利範圍第8或9項之多層陶瓷基板之製造方法 1345938 ’其中該陶瓷材料係使用在以700°C〜850°C煅燒後加以 粉碎而成之粉末狀者。 13. —種多層陶瓷基板之製造方法,其特徵爲包括(1)將陶 瓷材料以7〇〇°C〜8 5 0 °C煅燒後予以微粉碎,其中該陶瓷 材料係將以Al2〇3換算時爲10〜60質量%之A1、以Si〇2 換算時爲25〜60質量%之Si、以SrO換算時爲7.5〜50 質量%之Sr、及以Ti02換算時爲〇〜20質量%之Ti作爲 主成份(Al2〇3、Si02、SrO及Ti02合計爲100質量%), 且含有副成份,該副成份係以1 0 0質量份之該主成份計 ’含有:選自由以Bi203換算時爲0.1〜1〇質量份之Bi 、以Na20換算時爲0.1〜5質量份之Na、以K20換算時 爲0.1〜5質量份之Κ、及以CoO換算時爲0.1〜5質量 份之Co所構成之群之至少一種,和選自由以CuO換算 時爲0.01〜5質量份之Cu、以Μη02換算時爲0.01〜5 質量份之Μη、及0.01〜5質量份之Ag所構成之群之至 少一種,(2)使用含有製得之煅燒體微粉和有機結合劑之 漿料,製作能低溫燒結之基板用生胚薄片,(3)在該基板 用生胚薄片形成電極後,進行積層以製作未燒結多層陶 瓷基板,(4)將含有在未燒結之多層陶瓷基板之燒結溫度 下不會燒結之無機粒子、和有機結合劑之拘束層密著於 該未燒結多層陶瓷基板之包含外部電極之上面及/或下 面般地設置而製作一體的積層體,(5)以800°C〜l,〇〇〇t: 燒結該積層體,及(6)從該積層體除去該拘束層。 如申請專利範圍第I3項之多層陶瓷基板之製造方法,其 中該無機粒子之平均粒徑係爲0.3 μηα以上,爲該陶瓷材料 -4- 134-5938 之煅燒體之微粉之平均粒徑之0.3〜4倍。 15. 如申請專利範圍第13項之多層陶瓷基板之製造方法,其 中該拘束層係將含有無機粒子及有機結合劑之拘束用生 胚薄片形成在載體薄膜上,使該拘束用生胚薄片之載體 薄膜接觸面密著於該未燒結多層陶瓷基板之包含外部電 極之上面及/或下面。 16. 如申請專利範圍第13項之多層陶瓷基板之製造方法,其 中該拘束層係形成爲50 μιη以上之厚度。 17. 如申請專利範圍第13項之多層陶瓷基板之製造方法,其 中藉塗佈形成厚度爲10 μιη以上之第一拘束層,然後將該 拘束用生胚薄片疊合在其上作爲第二拘束層,形成合計 爲50μιη以上之拘束層。 18. 如申請專利範圍第13項之多層陶瓷基板之製造方法,其 中將該未燒結多層陶瓷基板製作爲能藉分割槽分割成複 數個基板晶片之集合基板之狀態,將該拘束層設置在該 集合基板之包含外部電極之上面及/或下面。 19. —種電子機器,其特徵爲將如申請專利範圍第丨至7項 中任一項之多層陶瓷基板於電路基板上進行表面構裝。 20. —種電子機器,其特徵爲將利用如申請專利範圍第8至 18項中任一項方法所製得之多層陶瓷基板於電路基板上 進行表面構裝。 1345938 第6(a)圖 (2010年9月2日修正)
1345938 第6(b)圖
1345938 第6(c)圖
1345938 圖 7 第 ®}諒要)鲥缌
1345938 七、指定代表圖: (一) 本案指定代表圖為:第(3 )圖。 (二) 本代表圖之元件符號簡單說明: 2 內 部 電 極 3 導 通 電 極 4 外 部 電 極 5 分 割 槽 6 拘 束 層 8 生 胚 薄 片 10 未 燒 結 多層陶瓷基板 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW093131354A 2003-10-17 2004-10-15 Multi-layered ceramic substrate and its production method, and electronic device comprising same TWI345938B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003358007 2003-10-17
JP2003364781 2003-10-24

Publications (2)

Publication Number Publication Date
TW200520661A TW200520661A (en) 2005-06-16
TWI345938B true TWI345938B (en) 2011-07-21

Family

ID=34467776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131354A TWI345938B (en) 2003-10-17 2004-10-15 Multi-layered ceramic substrate and its production method, and electronic device comprising same

Country Status (6)

Country Link
US (1) US20060234021A1 (zh)
EP (1) EP1675446A4 (zh)
JP (1) JPWO2005039263A1 (zh)
KR (1) KR20060112591A (zh)
TW (1) TWI345938B (zh)
WO (1) WO2005039263A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080314502A1 (en) * 2007-06-25 2008-12-25 Jerry Ok Method for providing hermetic electrical feedthrough
EP2023701B1 (en) * 2006-05-29 2010-12-08 Murata Manufacturing Co. Ltd. Method for manufacturing ceramic multilayer substrate
WO2007149298A2 (en) * 2006-06-16 2007-12-27 E. I. Du Pont De Nemours And Company Improved process for pressureless constrained sintering of low temperature co-fired ceramic with surface circuit patterns
JP5090185B2 (ja) * 2006-08-07 2012-12-05 株式会社村田製作所 セラミック多層基板の製造方法
KR100771783B1 (ko) 2006-09-28 2007-10-30 삼성전기주식회사 무수축 세라믹 기판의 제조방법
CN101402514B (zh) * 2007-10-03 2011-09-07 日立金属株式会社 氧化物接合用焊料合金和使用了它的氧化物接合体
KR100872263B1 (ko) * 2007-10-29 2008-12-05 삼성전기주식회사 구속용 그린시트 및 이를 이용한 다층 세라믹 기판의 제조방법
KR100882101B1 (ko) * 2007-11-07 2009-02-06 삼성전기주식회사 무수축 세라믹 기판의 제조방법
KR100887127B1 (ko) * 2007-11-23 2009-03-04 삼성전기주식회사 적층 세라믹 기판의 제조방법
KR100935973B1 (ko) * 2007-12-18 2010-01-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법
DE112009000006T5 (de) * 2008-03-03 2010-01-21 Murata Manufacturing Co. Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramiksubstrats und Keramiksubstrat
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US8609256B2 (en) * 2008-10-02 2013-12-17 E I Du Pont De Nemours And Company Nickel-gold plateable thick film silver paste
KR101046006B1 (ko) * 2008-10-23 2011-07-01 삼성전기주식회사 무수축 다층 세라믹 기판의 제조방법
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
EP3140119A2 (en) * 2014-05-07 2017-03-15 Morgan Advanced Ceramics, Inc. Improved method for manufacturing large co-fired articles
WO2015186560A1 (ja) 2014-06-06 2015-12-10 日本碍子株式会社 ムライト焼結体、その製法及び複合基板
SG11201801845WA (en) * 2015-09-07 2018-04-27 Hitachi Chemical Co Ltd Assembly and semiconductor device
US10312174B2 (en) * 2016-08-29 2019-06-04 Apple Inc. Thermal management system
JP2021138575A (ja) * 2020-03-06 2021-09-16 日本電気硝子株式会社 連結基板及びそれを用いた素子基板の製造方法
DE102020205043B4 (de) 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
CN114315377B (zh) * 2022-01-12 2022-11-08 东莞富瑟尔科技有限公司 一种多层结构复合型功能陶瓷的快速量产方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3531303A (en) * 1967-05-22 1970-09-29 Corning Glass Works Alkaline earth aluminosilicate glass-ceramic articles
US4110260A (en) * 1975-09-25 1978-08-29 Tokyo Denki Kagaku Kogyo Kabushiki Kaisha (Tdk Electronics Co., Ltd.) Electroconductive composite ceramics
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JP3003413B2 (ja) * 1992-09-21 2000-01-31 松下電器産業株式会社 多層セラミック基板の製造方法
JPH08258016A (ja) * 1995-03-17 1996-10-08 Matsushita Electric Ind Co Ltd セラミック基板の製造方法
JP3240271B2 (ja) * 1996-02-29 2001-12-17 ティーディーケイ株式会社 セラミック基板
JP3780386B2 (ja) 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
EP1014443A4 (en) * 1996-09-20 2001-02-07 Tdk Corp PASSIVE ELECTRONIC COMPONENTS, INTEGRATED CIRCUIT ELEMENTS, AND DISC
JPH11354924A (ja) 1998-06-05 1999-12-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2000159577A (ja) * 1998-09-22 2000-06-13 Tdk Corp セラミック基板の製造方法
JP4392633B2 (ja) * 1999-01-20 2010-01-06 日立金属株式会社 マイクロ波用誘電体磁器組成物およびその製造方法ならびにマイクロ波用誘電体磁器組成物を用いたマイクロ波用電子部品
JP3771099B2 (ja) * 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP3335970B2 (ja) 1999-11-29 2002-10-21 京セラ株式会社 ガラスセラミック基板の製造方法
JP4370663B2 (ja) * 2000-03-22 2009-11-25 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3826685B2 (ja) * 2000-06-26 2006-09-27 株式会社村田製作所 ガラスセラミック回路基板の製造方法
JP4557417B2 (ja) * 2000-12-26 2010-10-06 京セラ株式会社 低温焼成セラミック配線基板の製造方法
JP4610114B2 (ja) * 2001-03-28 2011-01-12 京セラ株式会社 セラミック配線基板の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3898489B2 (ja) * 2001-11-19 2007-03-28 京セラ株式会社 多層配線基板の製造方法
TW587067B (en) * 2002-03-07 2004-05-11 Yageo Corp Method for reducing shrinkage during sintering low-temperature ceramic and constrain layer

Also Published As

Publication number Publication date
EP1675446A4 (en) 2009-12-02
JPWO2005039263A1 (ja) 2007-02-15
TW200520661A (en) 2005-06-16
EP1675446A1 (en) 2006-06-28
KR20060112591A (ko) 2006-11-01
WO2005039263A1 (ja) 2005-04-28
US20060234021A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
TWI345938B (en) Multi-layered ceramic substrate and its production method, and electronic device comprising same
JP6214930B2 (ja) 多層配線基板
WO2010079696A1 (ja) 低温焼結セラミック材料およびセラミック基板
JP2003040668A (ja) 低温焼成セラミック焼結体およびその製造方法、並びに配線基板
JP2002111210A (ja) 配線基板およびその製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4703207B2 (ja) 配線基板
JP2001185824A (ja) セラミック配線基板及びその製造方法
JP2007318173A (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP2006137618A (ja) 誘電体セラミック基板
JP4081771B2 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP4623433B2 (ja) 多層セラミック基板の製造方法及びそれによる多層セラミック基板
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
JP2010034176A (ja) 多層配線基板およびその製造方法
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP3872282B2 (ja) ガラスセラミック基板の製造方法
JP2008186908A (ja) 多層回路基板の製造方法
JP3748400B2 (ja) ガラスセラミック基板の製造方法
JP2005123460A (ja) 多層セラミック基板の製造方法
JP2001308527A (ja) ガラスセラミック基板の製造方法
JP3872325B2 (ja) ガラスセラミック基板の製造方法
JP2001233677A (ja) ガラスセラミック基板の製造方法