KR101046006B1 - 무수축 다층 세라믹 기판의 제조방법 - Google Patents

무수축 다층 세라믹 기판의 제조방법 Download PDF

Info

Publication number
KR101046006B1
KR101046006B1 KR1020080104467A KR20080104467A KR101046006B1 KR 101046006 B1 KR101046006 B1 KR 101046006B1 KR 1020080104467 A KR1020080104467 A KR 1020080104467A KR 20080104467 A KR20080104467 A KR 20080104467A KR 101046006 B1 KR101046006 B1 KR 101046006B1
Authority
KR
South Korea
Prior art keywords
shrinkage
via hole
thin film
shrinkage inhibiting
ceramic substrate
Prior art date
Application number
KR1020080104467A
Other languages
English (en)
Other versions
KR20100045334A (ko
Inventor
조범준
박은태
김형호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080104467A priority Critical patent/KR101046006B1/ko
Priority to US12/476,216 priority patent/US8753462B2/en
Priority to JP2009134442A priority patent/JP4881975B2/ja
Publication of KR20100045334A publication Critical patent/KR20100045334A/ko
Application granted granted Critical
Publication of KR101046006B1 publication Critical patent/KR101046006B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1366—Spraying coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets

Abstract

본 발명은 무수축 다층 세라믹 기판의 제조 방법에 관한 것으로, 복수의 세라믹 그린 시트 중 일부 세라믹 그린시트에 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계; 상기 세라믹 그린 시트들을 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체의 일면 또는 양면 중 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역에 에어로졸 증착법을 이용하여 난소결성 분말로 이루어진 수축억제용 박막을 선택적으로 형성하는 단계; 상기 수축억제용 박막이 형성된 세라믹 적층체의 상면 및 하면 중 적어도 일면에 상기 세라믹 적층체의 수축을 억제하기 위한 수축억제용 그린 시트를 배치시켜 미소결 다층 세라믹 기판을 형성하는 단계; 및 상기 미소결 다층 세라믹 기판을 소성하는 단계;를 포함함으로써, 무수축 공정으로 저온동시소성 기판을 제조시 층간 회로를 연결하는 비아 전극의 돌출을 방지하고 비아 홀 주변의 기공 형성을 억제할 수 있다.
무수축, 에어로졸 증착법, LTCC

Description

무수축 다층 세라믹 기판의 제조방법{Manufacturing method of non-shrinking multi-layer ceramic substrate}
본 발명은 무수축 다층 세라믹 기판의 제조 방법에 관한 것으로, 더욱 상세하게는, 무수축 공정으로 다층 세라믹 기판을 제조시 층간 회로를 연결하는 비아전극의 돌출을 방지하고 비아 홀 주변의 기공 형성을 억제할 수 있는 무수축 다층 세라믹 기판의 제조 방법에 관한 것이다.
일반적으로, 유리-세라믹을 이용한 다층 세라믹 기판은 3차원 구조의 층간 회로 구현이 가능하므로, 높은 설계 유연성을 가지고 있다. 최근 소형화, 고기능화 되는 고주파 부품 시장에서 다층 세라믹 기판의 활용도는 점차 높아지고 있다. 이러한 요구에 따라 다층 세라믹 기판의 구조가 복합화, 정밀화되면서 내부 패턴 및 비아 구조의 설계 마진이 점차 감소함에 따라, 다층 세라믹 기판의 횡방향 수축을 억제하는 무수축 소성 공정이 요구되었다.
이를 위해서, 미소결 세라믹 적층체의 일면 또는 양면에 세라믹 기판 재료의 소성 온도에서는 소성되지 않는 난소결성 소재의 가용성 그린 시트를 접합하여 x-y 방향 수축을 억제하는 방법이 주로 사용되고 있다.
그러나, 이러한 무수축 공정 방법에 있어서, 복수 매의 세라믹 그린 시트(ceramic green sheet)를 적층하여 제조되는 다층 세라믹 기판에서는 각 층간 회로의 전기적 연결을 위해 다수의 비아 홀을 형성하고, 그 내부를 도전성 전극 물질로 충전하고 있다.
이때 비아 전극은 도전성 금속 분말, 유기 바인더 및 용매로 구성되기 때문에 소성 과정에서 그 부피가 수축하게 된다. 도전성 금속 분말은 세라믹에 비해 부피 수축이 크기 때문에 소성 전 상태에서 비아 홀에 도전성 전극 물질이 부피 상 100% 채워졌다고 해도, 소성 수축율 차이로 인해 비아 홀과 비아 전극이 분리되어 비아 홀 내부에 거대한 기공이 발생하게 된다.
특히, 무수축 소성에서는 미소결 세라믹 적층체에 대한 수축억제용 그린 시트의 수축 억제 효과가 낮아 주면 방향으로 수축하게 되고 그만큼 두께 방향의 수축은 덜 되게 된다. 그 결과, 소성 후 비아 전극의 높이가 비아 홀보다 높아져 외부로 돌출되면서 동시에 비아 홀 주변에 기공이 발생하게 된다.
이처럼 소성 후 발생되는 비아홀 주변의 기공을 방지하기 위해 그린 상태의 비아 홀의 부피를 넘는 과도한 양의 도전성 전극 물질로 비아 홀을 채우게 되면 적층 과정 또는 가압 과정 중에 비아 홀에 충전되지 못한 도전성 전극 물질이 비아 홀 입구 주변으로 번지게 되고, 이로 인해 기판의 층간 쇼트가 발생되거나 층의 박리현상 등의 불량을 야기하여 제품의 수율이 떨어지게 된다.
도 1은 종래 방식에 따른 무수축 다층 세라믹 기판 제조시, 무수축 소성 후 발생하는 비아 전극의 결함 유형을 나타낸 단면도이다. 여기서, 미소결 다층 세라믹 기판은, 세라믹 그린 시트에 펀칭 등을 이용해 비아 홀을 형성하고 스크린 인쇄 등의 방법으로 도전성 전극 페이스트를 채워 넣은 후, 이러한 세라믹 그린 시트를 복수 개 적층한 후 열압착하여 제작될 수 있다. 이때 미소결 다층 세라믹 기판의 양면에 난소결성 분말로 이루어진 수축억제용 그린 시트를 접합하여 무수축 소성함으로써 다층 세라믹 기판이 제작된다.
여기서, 무수축 소성시, 세라믹 그린 시트에 비아 홀이 형성된 부분은 세라믹 그린 시트의 연속성이 끊어지고 수축억제용 그린 시트와 맞닿는 물질이 저온동시소성 세라믹 재료가 아닌, 도전성 전극 페이스트로 채워진 비아 전극이므로, 수축억제용 그린시트에 의한 구속력은 세라믹 그린 시트와 맞닿은 쪽보다 비아 전극이 채워진 비아 홀 및 그 주변에서 더 약해진다. 그 결과, 소성 후에는 주면 방향 수축 거동의 차이에 의해서 비아 홀 주변에 결함이 발생하게 된다.
따라서, 도 1의 (a)에 도시한 바와 같이, 비아 홀 내의 비아 전극이 수축억제용 그린시트에 의한 구속력을 강하게 받지 못하여 주면 방향으로 수축하기 때문에 비아 홀 내에 기공(A)이 발생하게 된다. 동시에, 비아 전극이 주변 방향으로 수축한 만큼 두께 방향으로의 수축이 덜 되기 때문에 소성 후에 상대적으로 다층 세라믹 기판보다 두께가 두꺼워져서 기판 위로 비아 전극이 돌출(B)되는 불량이 발생한다.
그리고, 다른 유형으로는, 도 1의 (b)에 도시한 바와 같이, 비아 홀 내에 비아 전극의 수축을 억제하는 난소결성 분말을 첨가하여 비아 전극의 부피 수축 자체 를 억제함으로써 비아 전극의 수축에 의한 기공의 발생을 방지할 수 있으나, 난소결성 분말에 의해 비아 전극의 수축이 억제되기 때문에 도전성 전극 페이스트에 첨가된 유기 바인더 및 용매에 의해 비아 전극 자체가 치밀하지 못한 단점(C)이 있다.
상기한 종래 기술 문제를 해결하기 위해서, 본 발명의 목적은, 무수축 소성을 통한 다층 세라믹 기판의 제조시, 고밀도의 박막을 형성할 수 있는 에어로졸 증착법을 이용하여 비아 홀 주변에 강하게 밀착된 수축억제용 박막을 형성함으로써 비아 홀 주변의 수축구속력을 강화하여 물리적으로 비아 홀의 돌출을 방지하고 비아 홀 주변의 기공 형성을 억제할 수 있는 무수축 다층 세라믹 기판의 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일측면에 따른 무수축 다층 세라믹 기판의 제조 방법은, 복수의 세라믹 그린 시트 중 일부 세라믹 그린시트에 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계; 상기 세라믹 그린 시트들을 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체의 일면 또는 양면 중 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역에 에어로졸 증착법을 이용하여 난소결성 분말로 이루어진 수축억제용 박막을 선택적으로 형성하는 단계; 상기 수축억제용 박막이 형성된 세라믹 적층체의 상면 및 하면 중 적어도 일면에 상기 세라믹 적층체의 수축을 억제하기 위한 수축억제용 그린 시트를 배치시켜 미소결 다층 세라믹 기판을 형성하는 단계; 및 상기 미소결 다층 세라믹 기판을 소성하는 단계;를 포함한다.
이때, 상기 미소결 다층 세라믹 기판을 형성하는 단계는, 상기 수축억제용 박막이 형성된 세라믹 적층체의 양면에 수축억제용 그린 시트를 배치시키는 단계이며, 상기 소성하는 단계 후에, 상기 소성된 다층 세라믹 기판으로부터 상기 수축억제용 박막 및 상기 수축억제용 그린 시트들을 제거하는 단계;를 더 포함하며, 상기 소성하는 단계 후에, 상기 소성된 다층 세라믹 기판으로부터 상기 수축억제용 박막 및 상기 수축억제용 그린 시트들을 제거하는 단계는, 래핑, 샌드 블러스팅, 수세 및 고압 분무 중 어느 하나에 의해 수행되는 것이 바람직하다.
또한, 상기 세라믹 적층체를 형성하는 단계는, 상기 비아 홀 및 전극 패턴이 형성된 세라믹 그린 시트들을 적층한 후, 30 ~ 50 MPa의 압력으로 열압착하는 단계;를 더 포함한다.
또한, 상기 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계는, 펀치에 의한 펀칭 가공, 레이저빔에 의한 레이저 가공 및 드릴에 의한 드릴링 가공 중 어느 하나에 의하여 상기 비아 홀을 형성하는 것이 바람직하다.
또한, 상기 난소결성 분말은 알루미나(Al2O3), 이산화세륨(CeO2), 아연화(ZnO2), 지르코니아(ZrO2), 마그네시아(MgO) 및 질화붕소(BN) 중 어느 하나인 것이 바람직하며, 상기 난소결성 분말의 평균 입경은 0.3 ~ 1 ㎛ 인 것이 바람직하다.
또한, 상기 수축억제용 박막을 선택적으로 형성하는 단계는, 상기 세라믹 적층체의 일면 또는 양면상에 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역이 개방되도록 패턴 마스크를 배치하고, 상기 세라믹 적층체의 일면 또는 양면 중 상기 패턴 마스크에 의해 개방된 영역에만 수축억제용 박막을 증착하는 단계이며, 상기 개방된 영역은 적어도 상기 비아 홀을 포함한 영역인 것이 바람직하다.
또한, 상기 수축억제용 박막을 선택적으로 형성하는 단계는, 상기 세라믹 적층체의 일면 또는 양면의 전체면에 수축억제용 박막을 증착하는 단계이며, 상기 수축억제용 박막의 직경은 100 ~ 500 ㎛ 이며, 상기 수축억제용 박막의 두께는 3 ~ 20 ㎛인 것이 바람직하다.
또한, 상기 난소결성 분말 및 상기 수축억제용 그린 시트들은 상기 미소결 다층 세라믹 기판의 소결 온도보다 높은 소결 온도를 갖는 것이 바람직하다.
본 발명에 따르면, 무수축 소성시 구속력이 약화되는 비아 홀 및 비아 홀 주변에 에어로졸 증착법으로 난소결성 고상 분말을 강하게 부착시킴으로써, 비아 홀 및 비아 홀 주변의 수축 억제력을 강화하여 비아 전극의 주면 방향의 수축으로 인한 비아홀 내의 기공 발생과 비아 전극 돌출 불량을 방지할 수 있고, 이로 인해 비아 홀 충진에서 야기되는 층간 쇼트 혹은 오픈 불량을 방지하는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이 하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 발명에 이용되는 에어로졸 증착법은 미세한 고상 분말을 기판에 분사하여 고상 분말과 기판 간의 충돌 에너지에 의해 기판 상에 치밀한 고밀도의 박막을 형성하는 방법이다.
구체적인 에어로졸 증착법을 설명하면, 운송 가스가 고상 분말이 담긴 에어로졸 챔버로 유입되고 에어로졸 챔버 내에 부유하는 미세한 고상 분말을 운송 가스에 실어서 진공 상태의 증착실 내에 있는 기판으로 노즐을 통하여 분사한다. 분사된 미세한 고상 분말과 기판 간의 충돌 에너지에 의해 기판 상에 고밀도의 막이 형성된다.
이때, 에어로졸 증착법에 의하면, 막 형성 속도가 기존 박막 프로세스보다 월등히 빠른 분당 수 ㎛ 에 달하므로 서브 마이크론 두께에서 수십 마이크론 두께까지 막 형성 두께를 용이하게 조절할 수 있다. 특히, 분사된 입자의 속도가 초당 수백 미터에 이르는 고속으로서, 미세한 고상 분말이 그에 해당하는 운동에너지를 가지고 기판과 충돌하게 되므로 기판과 막의 접점에서 매우 강한 결합을 형성할 수 있으며, 기판의 형태와 성막 위치에 구애받지 않고 원하는 위치에 고르게 막을 형성할 수 있다. 즉, 에어로졸 증착법에 의해 성막된 박막은 세라믹 기판과 강하게 결합할 수 있어 수축억제용 그린 시트로써 사용될 수 있다.
따라서 본 발명은 에어로졸 증착법을 이용하여 비아 홀 주변에 한정하여 얇으면서도 강한 수축억제용 박막을 형성함으로써 무수축 소성 후에 발생되는 비아 홀의 결함을 방지하고자 한다.
도 2는 본 발명의 일실시 형태에 따른 무수축 다층 세라믹 기판의 제조공정 중 수축억제용 그린 시트 및 박막이 적층된 상태의 미소결 다층 세라믹 기판을 나타낸 단면도이다.
도 2에 도시한 바와 같이, 본 발명의 미소결 다층 세라믹 기판은 비아 홀(203) 및 전극 패턴(205)이 형성된 세라믹 그린 시트가 복수 매 적층되어 형성된 세라믹 적층체(210)와, 비아 홀(203) 및 비아 홀(203) 주변의 구속력을 강화하기 위한 수축억제용 박막(230) 및 세라믹 적층체(210)의 무수축 소성을 위한 수축억제용 그린시트(240)로 구성된다.
수축억제용 박막(230)은 비아 홀(203) 및 비아 홀(203) 주변에 도포되어 구속력을 가져야 하므로 그 도포 면적이 비아 홀(203) 지름보다 커야하며, 적어도 100 내지 500 ㎛ 정도의 지름을 가진다. 또한, 수축억제용 박막(230)의 두께는 구속력을 부여할 수 있을 만큼 두껍고 최외곽 수축억제층의 접합을 방해하지 않을 정도로 얇아야 하므로, 3 내지 20 ㎛ 정도의 두께를 가지는 것이 바람직하다.
이러한 수축억제용 박막(230)은 세라믹 적층체(210)의 일면 또는 양면에 에어로졸 증착법을 이용한 난소결성 분말의 분사에 의해 증착된다. 이와같이, 수축억 제용 박막(230)은 소성전에 이미 기공이 거의 없이 치밀화된 상태로 증착되며, 세라믹 적층체(210)의 표면과 강한 결합력을 가지므로 소성과정에서 돌출되는 비아 전극을 물리적으로 막아주게 된다.
본 발명의 일측면에 따른 무수숙 다층 세라믹 기판의 제조 방법은, 복수의 세라믹 그린 시트 중 일부 세라믹 그린시트에 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계; 상기 세라믹 그린 시트들을 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체의 일면 또는 양면 중 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역에 에어로졸 증착법을 이용하여 난소결성 분말로 이루어진 수축억제용 박막을 선택적으로 형성하는 단계; 상기 수축억제용 박막이 형성된 세라믹 적층체의 상면 및 하면 중 적어도 일면에 상기 세라믹 적층체의 수축을 억제하기 위한 수축억제용 그린 시트를 배치시켜 미소결 다층 세라믹 기판을 형성하는 단계; 및 상기 미소결 다층 세라믹 기판을 소성하는 단계;를 포함한다.
이때, 상기 수축억제용 박막을 선택적으로 형성하는 단계는, 상기 세라믹 적층체의 일면 또는 양면상에 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역이 개방되도록 패턴 마스크를 배치하고, 상기 세라믹 적층체의 일면 또는 양면 중 상기 패턴 마스크에 의해 개방된 영역에만 수축억제용 박막을 증착하는 단계이며, 상기 개방된 영역은 적어도 상기 비아 홀을 포함한 영역인 것이 바람직하다.
도 3 내지 도 8은 본 발명의 일 실시 형태에 따른 무수축 다층 세라믹 기판 의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 3에 도시한 바와 같이, 복수 매의 세라믹 그린 시트 중 일부 세라믹 그린 시트(201)에 비아 홀(203) 및/또는 전극 패턴(205)을 형성한다. 여기서, 세라믹 그린 시트(201)는 아래와 같은 제조 과정을 거쳐 제조된다. 먼저, 유리-세라믹 분말에 소정의 수지, 분산제 및 혼합용매를 첨가한다. 분산제를 소정량 첨가함으로써 유리-세라믹 분말을 분산시킬 수 있다. 그리고, 수지로는 아크릴계 수지가 사용될 수 있으며, 혼합용매로는 톨루엔과 에탄올이 사용될 수 있다.
이러한 혼합액은 볼밀을 이용한 분산, 슬러리화, 여과 및 탈포 공정 등을 거치고, 닥터 블레이드법을 이용해 원하는 두께의 세라믹 그린 시트로 성형된다. 세라믹 그린 시트를 일정 크기로 재단하고, 원하는 비아 홀 및 전극 패턴과 같은 인쇄회로패턴을 형성한다. 즉, 각 세라믹 그린 시트에 비아 홀을 형성한 후 스크린 인쇄법 등을 통해 비아 홀 내부를 도전성 페이스트로 채운다.
도 4에 도시한 바와 같이, 비아 홀(203) 및/또는 전극 패턴(205)이 형성된 세라믹 그린 시트(201)를 복수 매 적층한 후 가열 압착하여 세라믹 적층체(210)를 형성한다.
그런 다음, 도 5에 도시한 바와 같이, 세라믹 적층체(201)의 일면에 에어로졸 증착법을 이용하여 수축억제용 박막을 형성한다. 즉, 세라믹 적층체(210)의 필요한 부분(221)에만 수축억제용 박막이 증착될 수 있도록, 즉, 적어도 비아 홀(203) 및 비아 홀(203) 주변을 포함하는 영역이 개방되도록 패턴 마스크(220)를 장착한 다음, 비아 홀(203) 및 비아 홀(203) 주변에 난소결성 분말(223)을 에어로 졸 증착법으로 증착한다. 이때, 난소결성 분말(223)로는 통상적인 저온동시소성 세라믹(LTCC)의 소성 온도인 900 ℃ 이하에서 소결되지 않는 분말이며, 알루미나(Al2O3), 이산화세륨(CeO2), 아연화(ZnO2), 지르코니아(ZrO2), 마그네시아(MgO) 및 질화붕소(BN) 등을 포함하는 분말 중 하나 일 수 있으며, 특히, 모재와 동일한 금속 분말인 알루미나를 사용하는 것이 바람직하다. 또한, 난소결성 분말(223)의 평균입경은 0.3 내지 1 ㎛ 사이가 바람직하다.
한편, 난소결성 분말(223)과 직접 충돌하는 세라믹 적층체(210)의 표면을 단단하게 하기 위해서 미리 50 MPa 이상의 압력으로 세라믹 적층체(210)를 압착한 다음, 난소결성 분말(223)의 증착을 실시하는 것이 바람직하다. 이는, 난소결성 분말(223)과 세라믹 적층체(210)의 충돌시, 난소결성 분말(223)의 운동 에너지에 의해 세라믹 적층체(210)의 표면이 손상되는 것을 방지하기 위한 것이다.
따라서, 도 6에 도시한 바와 같이, 상술한 조건에 부합하는 난소결성 분말(223)을 에어로졸 증착법을 이용하여, 세라믹 적층체(210)의 일면 또는 양면 중 적어도 비아 홀(203)을 포함하는 영역에 수축억제용 박막(230)을 형성한다. 그러나, 본 발명의 수축억제용 박막(230)은 이에 한정되는 것은 아니며, 세라믹 적층체(210)의 일면 또는 양면의 전체면에 형성될 수 도 있다.
그런 다음에, 도 7에 도시한 바와 같이, 수축억제용 박막(230)을 형성한 세라믹 적층체(210)의 일면 또는 양면에 주면 방향으로의 수축을 억제하기 위한 수축억제용 그린 시트(240)를 접합한다. 수축억제용 그린 시트(240)는 수축억제용 박 막(230)과 마찬가지로, 통상적인 LTCC 의 소성 온도인 900 ℃ 이하에서 소결되지 않는 난소결성 분말을 포함한 수축억제용 세라믹 그린 시트이다.
세라믹 적층체(210)의 일면 및/또는 양면에 수축억제용 박막(230) 및 수축억제용 그린 시트(240)가 형성된 미소결 다층 세라믹 기판을 870 ℃의 소성 온도에서 한 시간 동안 소결한다. 이때, 수축억제용 그린시트(240)에 의해 세라믹 적층체(210)의 상부와 하부가 전체적으로 구속되고, 세라믹 적층체(210) 내의 비아 홀(203) 및 비아 홀(203) 주변은 치밀하게 형성된 수축억제용 박막(230)에 의해 비아 전극의 수축이 억제된다.
또한 에어로졸 증착에 의해 형성된 수축억제용 박막(230)은 소성전에 이미 기공이 거의 없이 치밀화된 상태이므로 비아 전극의 돌출을 물리적으로 막게 된다.
따라서 도 8에 도시한 바와 같이, 비아 홀 및 비아 홀 주변에 수축억제용 박막을 형성함으로써 소성 후의 세라믹 소결체(250)와 비아 홀(260)의 계면에 기공이 발생하지 않을 뿐만 아니라 비아 전극이 돌출되지 않은 다층 세라믹 기판(200)이 완성된다.
아래와 같이, 본 발명의 조건에 해당하는 에어로졸 증착법에 의한 수축억제용 박막을 세라믹 적층체의 양면에 증착하고, 소성공정을 실시하여 무수축 다층 세라믹 기판을 제조하였다.
[세라믹 적층체의 제조]
먼저 세라믹 적층체를 구성하는 저유전율 세라믹 그린 시트의 제조를 위해, 유리-세라믹 분말 100%에 대하여 아크릴계 바인더를 15 wt%, 분산제를 0.5 wt% 첨가하고 톨루엔과 에탄올의 혼합용매를 첨가한 후 볼밀을 이용하여 분산시켰다.
이렇게 얻은 슬러리를 필터로 거른 후 탈포하고, 닥터 블레이드법을 이용하여 100 ㎛ 두께의 세라믹 그린시트를 성형하였다. 그런 다음, 세라믹 그린시트를 일정 크기로 재단한 후, 펀칭하여 지름 120 ㎛ 인 비아 홀을 형성하였다. 비아 홀이 형성된 세라믹 그린 시트에 스크린 인쇄 방법으로 도전성 전극 페이스트를 채워 비아 홀 및 전극 패턴을 형성하였다. 그런 다음으로, 비아 홀 및 전극 패턴이 형성된 그린 시트를 복수 개 적층한 후 가열 압착하여 일체화된 세라믹 적층체를 제조하였다.
[수축억제용 박막의 증착]
그리고 나서, 세라믹 적층체의 양면의 표면 중 필요한 부분에만 수축억제용 박막이 증착될 수 있도록 패턴 마스크를 장착한 다음, 비아 홀 및 비아 홀 주변에 난소결성 분말인 알루미나를 에어로졸 증착법으로 분사하여 수축억제용 박막을 형성하였다. 이때, 알루미나의 평균입경은 0.3 내지 1 ㎛ 사이이며, 알루미나 분말과 직접 충돌하는 세라믹 적층체의 표면을 단단하게 하기 위해서 미리 50 MPa 이상의 압력으로 기판을 압착하였다.
[세라믹 적층체와 수축억제용 그린 시트의 접합]
비아 홀 및 비아 홀 주변에 알루미나 분말로 이루어진 수축억제용 박막의 증착이 끝난 세라믹 적층체의 양면에, 세라믹 적층체와 동일한 면적으로 재단한 200 ㎛ 두께의 수축억제용 그린 시트를 접합하였다. 그런 다음, 열압착하여 일체화된 미소결 다층 세라믹 기판을 제조하였다. 이 수축억제용 그린 시트는 세라믹 적층체의 양면에 접합되며 소성 과정에서 세라믹 적층체가 주면 방향으로 수축하는 것을 억제한다.
[소결]
세라믹 적층체에 수축억제용 그린시트의 접합이 완료된 미소결 다층 세라믹 기판을 870 ℃의 소성 온도에서 한 시간 동안 소결하였다. 이와 같이 얻어진 소결체로부터 수축억제용 그린 시트의 결과물을 제거하였다. 즉, 미소결 다층 세라믹 기판을 소결한 후 소결체 양면의 수축억제용 그린 시트와 비아 홀 및 비아 홀 주변의 수축억제용 박막은 소결되지 않은 상태로 남아있다. 따라서, 이를 수세, 초음파 세척, 샌드 블러스팅 및 고압 분무 등의 방법 중 하나를 이용해 소결체 표면으로부터 제거하였다.
결과적으로, 본 발명에서 의도한 바와 같이, 수축억제용 그린시트에 의해 세라믹 적층체의 상부와 하부가 전체적으로 구속되고, 세라믹 적층체 내의 비아홀 및 비아 홀 주변은 치밀하게 형성된 수축억제용 박막에 의해 수축이 억제된다. 또한 에어로졸 증착법에 의해 형성된 수축억제용 박막은 소성전에 이미 기공이 거의 없이 치밀화된 상태이므로 비아 전극의 돌출을 물리적으로 막아주게 된다. 따라서 소성 후 비아홀 내부에 기공이 발생하지 않고 비아 전극이 돌출되지 않은 다층 세라믹 기판이 완성될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 방식에 따른 무수축 다층 세라믹 기판 제조시 발생하는 비아의 결함 유형을 나타낸 단면도,
도 2는 본 발명의 일실시 형태에 따른 무수축 다층 세라믹 기판의 제조공정 중 수축억제용 그린 시트 및 박막이 적층된 상태의 미소결 다층 세라믹 기판을 나타낸 단면도, 그리고,
도 3 내지 도 8은 본 발명의 일 실시 형태에 따른 무수축 다층 세라믹 기판의 제조 방법을 설명하기 위한 공정별 단면도이다.

Claims (14)

  1. 복수의 세라믹 그린 시트 중 일부 세라믹 그린시트에 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계;
    상기 세라믹 그린 시트들을 적층하여 세라믹 적층체를 형성하는 단계;
    상기 세라믹 적층체의 일면 또는 양면 중 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역에 에어로졸 증착법을 이용하여 난소결성 분말로 이루어지며 상기 비아 홀 및 비아 홀 주변에 강한 수축 구속력을 가할 수 있는 수축억제용 박막을 선택적으로 형성하는 단계;
    상기 수축억제용 박막이 형성된 세라믹 적층체의 상면 및 하면 중 적어도 일면에 상기 세라믹 적층체의 수축을 억제하기 위한 수축억제용 그린 시트를 배치시켜 미소결 다층 세라믹 기판을 형성하는 단계; 및
    상기 미소결 다층 세라믹 기판을 소성하는 단계;를 포함하는 무수축 다층 세라믹 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 미소결 다층 세라믹 기판을 형성하는 단계는, 상기 수축억제용 박막이 형성된 세라믹 적층체의 양면에 수축억제용 그린 시트를 배치시키는 단계인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 소성하는 단계 후에, 상기 소성된 다층 세라믹 기판으로부터 상기 수축억제용 박막 및 상기 수축억제용 그린 시트들을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 소성하는 단계 후에, 상기 소성된 다층 세라믹 기판으로부터 상기 수축억제용 박막 및 상기 수축억제용 그린 시트들을 제거하는 단계는, 래핑, 샌드 블러스팅, 수세 및 고압 분무 중 어느 하나에 의해 수행되는 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 세라믹 적층체를 형성하는 단계는, 상기 비아 홀 및 전극 패턴이 형성된 세라믹 그린 시트들을 적층한 후, 30 ~ 50 MPa의 압력으로 열압착하는 단계;를 더 포함하는 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 적어도 하나 이상의 비아 홀 및 전극 패턴을 형성하는 단계는, 펀치에 의한 펀칭 가공, 레이저빔에 의한 레이저 가공 및 드릴에 의한 드릴링 가공 중 어느 하나에 의하여 상기 비아 홀을 형성하는 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 난소결성 분말은 알루미나(Al2O3), 이산화세륨(CeO2), 아연화(ZnO2), 지르코니아(ZrO2), 마그네시아(MgO) 및 질화붕소(BN) 중 어느 하나인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 난소결성 분말의 평균 입경은 0.3 ~ 1 ㎛ 인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 수축억제용 박막을 선택적으로 형성하는 단계는, 상기 세라믹 적층체의 일면 또는 양면상에 상기 비아 홀 및 상기 비아 홀 주변을 포함하는 영역이 개방되도록 패턴 마스크를 배치하고, 상기 세라믹 적층체의 일면 또는 양면 중 상기 패턴 마스크에 의해 개방된 영역에만 수축억제용 박막을 증착하는 단계인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 개방된 영역은 적어도 상기 비아 홀을 포함한 영역인 것을 특징으로 하 는 무수축 다층 세라믹 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 수축억제용 박막을 선택적으로 형성하는 단계는, 상기 세라믹 적층체의 일면 또는 양면의 전체면에 수축억제용 박막을 증착하는 단계인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  12. 제1항에 있어서,
    상기 수축억제용 박막의 직경은 100 ~ 500 ㎛ 인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  13. 제1항에 있어서,
    상기 수축억제용 박막의 두께는 3 ~ 20 ㎛인 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
  14. 제1항에 있어서,
    상기 난소결성 분말 및 상기 수축억제용 그린 시트들은 상기 미소결 다층 세라믹 기판의 소결 온도보다 높은 소결 온도를 갖는 것을 특징으로 하는 무수축 다층 세라믹 기판의 제조 방법.
KR1020080104467A 2008-10-23 2008-10-23 무수축 다층 세라믹 기판의 제조방법 KR101046006B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080104467A KR101046006B1 (ko) 2008-10-23 2008-10-23 무수축 다층 세라믹 기판의 제조방법
US12/476,216 US8753462B2 (en) 2008-10-23 2009-06-01 Method of manufacturing non-shrinking multilayer ceramic substrate
JP2009134442A JP4881975B2 (ja) 2008-10-23 2009-06-03 無収縮多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080104467A KR101046006B1 (ko) 2008-10-23 2008-10-23 무수축 다층 세라믹 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100045334A KR20100045334A (ko) 2010-05-03
KR101046006B1 true KR101046006B1 (ko) 2011-07-01

Family

ID=42116338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080104467A KR101046006B1 (ko) 2008-10-23 2008-10-23 무수축 다층 세라믹 기판의 제조방법

Country Status (3)

Country Link
US (1) US8753462B2 (ko)
JP (1) JP4881975B2 (ko)
KR (1) KR101046006B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081447A (ja) * 2009-10-02 2011-04-21 Seiko Instruments Inc 情報処理方法及び情報処理装置
KR101292040B1 (ko) * 2011-10-04 2013-08-01 한국세라믹기술원 저온동시소성세라믹스 기판의 제조방법
JP2013089942A (ja) * 2011-10-13 2013-05-13 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板及びその製造方法
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP6030373B2 (ja) * 2012-08-01 2016-11-24 日本特殊陶業株式会社 多層セラミック基板及びその製造方法
CN104253884A (zh) * 2013-06-28 2014-12-31 深圳富泰宏精密工业有限公司 外壳及其制造方法
JP2017109895A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 セラミック焼成体の製造方法
JP6597268B2 (ja) * 2015-12-15 2019-10-30 株式会社村田製作所 セラミック焼成体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174958A (ja) 2003-12-05 2005-06-30 Ngk Spark Plug Co Ltd セラミック回路基板の製造方法およびセラミック回路基板
JP2008004733A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd セラミック基板の製造方法
JP2008098599A (ja) 2006-09-13 2008-04-24 Fujitsu Ltd コアレス多層配線基板および半導体装置、その製造方法
JP2008205111A (ja) 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662755A (en) * 1993-10-15 1997-09-02 Matsushita Electric Industrial Co., Ltd. Method of making multi-layered ceramic substrates
US5538582A (en) * 1994-09-14 1996-07-23 International Business Machines Corporation Method for forming cavities without using an insert
JP3422233B2 (ja) 1997-09-26 2003-06-30 株式会社村田製作所 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
US6194053B1 (en) * 1998-02-26 2001-02-27 International Business Machines Corporation Apparatus and method fabricating buried and flat metal features
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP2001233677A (ja) * 2000-02-25 2001-08-28 Kyocera Corp ガラスセラミック基板の製造方法
JP2001284811A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6835260B2 (en) * 2002-10-04 2004-12-28 International Business Machines Corporation Method to produce pedestal features in constrained sintered substrates
TWI345938B (en) * 2003-10-17 2011-07-21 Hitachi Metals Ltd Multi-layered ceramic substrate and its production method, and electronic device comprising same
US7332851B2 (en) * 2004-09-29 2008-02-19 Ngk Insulators, Ltd. Piezoelectric/electrostrictive film type device and method of manufacturing the same
JP4683269B2 (ja) 2005-03-23 2011-05-18 Ｔｄｋ株式会社 多層セラミック基板の製造方法
CN101129103B (zh) * 2005-11-25 2011-04-06 株式会社村田制作所 多层陶瓷基板的制造方法
KR100762006B1 (ko) * 2006-06-13 2007-09-28 삼성전기주식회사 무수축 세라믹 기판의 제조방법
KR100872263B1 (ko) * 2007-10-29 2008-12-05 삼성전기주식회사 구속용 그린시트 및 이를 이용한 다층 세라믹 기판의 제조방법
KR20090066862A (ko) * 2007-12-20 2009-06-24 삼성전기주식회사 다층 세라믹 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174958A (ja) 2003-12-05 2005-06-30 Ngk Spark Plug Co Ltd セラミック回路基板の製造方法およびセラミック回路基板
JP2008004733A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd セラミック基板の製造方法
JP2008098599A (ja) 2006-09-13 2008-04-24 Fujitsu Ltd コアレス多層配線基板および半導体装置、その製造方法
JP2008205111A (ja) 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法

Also Published As

Publication number Publication date
KR20100045334A (ko) 2010-05-03
JP2010103474A (ja) 2010-05-06
US20100101701A1 (en) 2010-04-29
JP4881975B2 (ja) 2012-02-22
US8753462B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
KR101046006B1 (ko) 무수축 다층 세라믹 기판의 제조방법
KR100875625B1 (ko) 복합 배선 기판 및 그 제조 방법
KR100978664B1 (ko) 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법
JP3511982B2 (ja) 多層配線基板の製造方法
KR20000049183A (ko) 지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법
US6258192B1 (en) Multi-thickness, multi-layer green sheet processing
US7887905B2 (en) Constraining green sheet and manufacturing method of multi-layer ceramic substrate using the same
US20120199270A1 (en) Method of manufacturing a multi-layer ceramic substrate using a constraining green sheet
JP2011114175A (ja) 多層配線基板の製造方法および多層配線基板
KR20090127440A (ko) 적층형 세라믹 전자부품의 제조방법
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4388308B2 (ja) 樹脂シートおよびそれを用いたセラミック多層配線基板の製造方法
KR101025937B1 (ko) 무수축 다층 세라믹 기판의 제조 방법
KR101108823B1 (ko) 세라믹 기판 제조 방법
JP4089356B2 (ja) 多層セラミック基板の製造方法
KR101025973B1 (ko) 캐패시터 내장형 저온동시소성 세라믹 기판 및 그 제조 방법
KR100862443B1 (ko) 무수축 다층 세라믹 기판 제조방법
JP4610274B2 (ja) 電子部品の製造方法
JP2005056977A (ja) 積層セラミック基板の製造方法および誘電体積層デバイス
JP4638169B2 (ja) 電子部品の製造方法
KR101214691B1 (ko) 다층 세라믹 기판 및 이의 제조 방법
JP2005268392A (ja) 電子部品の製造方法
JP2005038916A (ja) セラミック多層基板およびその製造方法
JP2008186907A (ja) 多層回路基板の製造方法
JP2006135195A (ja) セラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee