JP2008205111A - 配線基板および半導体装置、配線基板の製造方法 - Google Patents
配線基板および半導体装置、配線基板の製造方法 Download PDFInfo
- Publication number
- JP2008205111A JP2008205111A JP2007038199A JP2007038199A JP2008205111A JP 2008205111 A JP2008205111 A JP 2008205111A JP 2007038199 A JP2007038199 A JP 2007038199A JP 2007038199 A JP2007038199 A JP 2007038199A JP 2008205111 A JP2008205111 A JP 2008205111A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resin
- via hole
- metal particles
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 239000011347 resin Substances 0.000 claims abstract description 68
- 239000000443 aerosol Substances 0.000 claims abstract description 39
- 238000005137 deposition process Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 239000002923 metal particle Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000002245 particle Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000013528 metallic particle Substances 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 74
- 239000010410 layer Substances 0.000 description 46
- 239000000919 ceramic Substances 0.000 description 26
- 238000000151 deposition Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 15
- 230000008021 deposition Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000002994 raw material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910052878 cordierite Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052661 anorthite Inorganic materials 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- GWWPLLOVYSCJIO-UHFFFAOYSA-N dialuminum;calcium;disilicate Chemical compound [Al+3].[Al+3].[Ca+2].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] GWWPLLOVYSCJIO-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052634 enstatite Inorganic materials 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- BBCCCLINBSELLX-UHFFFAOYSA-N magnesium;dihydroxy(oxo)silane Chemical compound [Mg+2].O[Si](O)=O BBCCCLINBSELLX-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052882 wollastonite Inorganic materials 0.000 description 1
- 239000010456 wollastonite Substances 0.000 description 1
- 229910001720 Åkermanite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0242—Shape of an individual particle
- H05K2201/0245—Flakes, flat particles or lamellar particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1344—Spraying small metal particles or droplets of molten metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】低抵抗ビアプラグを有する多層配線基板を、効率良く低いコストで製造できる方法を提供する。
【解決手段】配線基板の製造方法は、樹脂プリプレグ中にビアホールを形成する工程と、
前記ビアホール中に導電性ビアプラグを、金属粒子のエアロゾルデポジションプロセスにより形成する工程と、を含むことを特徴とする。
【選択図】図２Ｅ
【解決手段】配線基板の製造方法は、樹脂プリプレグ中にビアホールを形成する工程と、
前記ビアホール中に導電性ビアプラグを、金属粒子のエアロゾルデポジションプロセスにより形成する工程と、を含むことを特徴とする。
【選択図】図２Ｅ
Description
本発明は一般に電子装置に係り、特に多層配線基板、およびかかる多層配線基板を使った電子装置に関する。
今日の高性能半導体装置あるいは電子装置では、半導体チップを担持する実装基板として樹脂多層基板が使われている。かかる実装基板は実装分野の根幹をなし、そのコストや性能は、半導体装置あるいは電子装置の全体に大きな影響を及ぼす。
ビルドアップ法により形成された樹脂多層基板は、一般に微細配線の形成が可能である好ましい特徴を有しており、ビルドアップ法は今日では実装基板の製造方法として広く使われている。一方、このような樹脂ビルドアップ基板においても、さらなるコストの削減および性能向上が要求されている。
特許第２６０１１２８号
樹脂ビルドアップ基板では、層間接続がスルーホールあるいはビアホールによりなされる。特にビアホールによる層間接続では、所望の層間接続を任意の面内位置に形成することができ、高密度配線を容易に実現することが可能となる。
従来、かかるビアホールを有する樹脂ビルドアップ基板の形成手法として、特許文献１より、ビルドアップ基板を構成する各樹脂層にビアホールをレーザ加工などにより形成し、前記ビアホールを導電性ペーストで充填した後、このようにしてビアホールに導電性ペーストが充填された樹脂層を多数積層し、加圧しながら加熱することにより所望の多層ビルドアップ基板を形成する、いわゆるＡＬＩＶＨ技術が知られている。
一方、かかるＡＬＩＶＨ技術では、ビアホール中に形成されるビアプラグが導電性樹脂よりなるため、電気抵抗が高い問題点があり、また導電性樹脂のビアホール中への充填が印刷技術によりなされるため、微細なビアホールでは導電性樹脂の充填が困難になる問題が生じていた。
このようなビアホールを、樹脂を含まない導電体で充填するには、例えばスパッタ法やメッキ法などの成膜技術を使うことが考えられるが、スパッタ法ではスループットが非常に低く、実際的でない。またメッキ法では製造工程が複雑になり、スループットも低く、やはりプロセス時間が増加してしまう。
一の側面によれば本発明は、一又は複数の樹脂層を含む配線基板であって、前記各々の樹脂層中には、その上面から下面まで貫通するビアホールが形成されており、前記ビアホール中には、金属粒子よりなるビアプラグが形成されており、前記金属粒子の各々は、前記樹脂層の面に略平行に、扁平な形状を有することを特徴とする配線基板を提供する。
他の側面によれば本発明は、配線基板と、前記配線基板上に実装された半導体チップとよりなる半導体装置であって、前記配線基板は、一又は複数の樹脂層を含み、前記各々の樹脂層中には、その上面から下面まで貫通するビアホールが形成されており、前記ビアホール中には、金属粒子よりなるビアプラグが形成されており、前記金属粒子の各々は、前記樹脂層の面に略平行に、扁平な形状を有することを特徴とする半導体装置を提供する。
他の側面によれば本発明は、樹脂プリプレグ中にビアホールを形成する工程と、前記ビアホール中に導電性ビアプラグを、金属粒子のエアロゾルデポジションプロセスにより形成する工程と、を含むことを特徴とする配線基板の製造方法を提供する。
本発明によれば、配線基板を構成する樹脂プリプレグ中へのビアプラグの形成を、金属粒子のエアロゾルデポジションにより実行することにより、樹脂の耐熱温度以下の温度で、しかもビアプラグが微細化されている場合でも、安価に効率良く実行することが可能となり、微細な配線を担持する高性能配線基板を安価に得ることが可能となる。
［第１の実施形態］
図１は、本発明で使われるエアロゾルデポジション装置６０の概略的構成を示す
図１を参照するに、前記エアロゾルデポジション装置６０はメカニカルブースタポンプ６２および真空ポンプ６２Ａにより真空排気される処理容器６１を備えており、前記処理容器６１中には、ステージ６１Ａ上に被処理基板Ｗが、Ｘ−Ｙステージ駆動機構６１ａおよびＺステージ駆動機構６１ｂによりＸ−Ｙ−Ｚ―θ方向に駆動自在に保持される。
図１を参照するに、前記エアロゾルデポジション装置６０はメカニカルブースタポンプ６２および真空ポンプ６２Ａにより真空排気される処理容器６１を備えており、前記処理容器６１中には、ステージ６１Ａ上に被処理基板Ｗが、Ｘ−Ｙステージ駆動機構６１ａおよびＺステージ駆動機構６１ｂによりＸ−Ｙ−Ｚ―θ方向に駆動自在に保持される。
前記処理容器６１中には、前記ステージ６１Ａ上の被処理基板Ｗに対向してノズル６１Ｂが設けられており、前記ノズル６１Ｂは金属やセラミック材料のエアロゾルを乾燥キャリアガスとともに供給され、これを前記被処理基板Ｗの表面に、ジェット６１ｃとして吹き付ける。すなわちジェット６１ｃは溶媒などの液体は含まない。
このようにして吹き付けられたエアロゾルを構成する金属やセラミック粒子は、１０〜１００，０００ｎｍ程度の粒径を有しており、前記被処理基板Ｗの表面で衝撃固化し、塑性変形の結果生じる扁平な粒子の堆積を特徴とする緻密な金属膜あるいはセラミック膜を形成する。
前記ノズル６１Ｂに前記エアロゾルを供給するため、図１のエアロゾルデポジション装置６０は粒径が好ましくは０．５μｍ以下の金属あるいはセラミック粉末原料を保持した原料容器６３が設けられており、前記原料容器６３には不活性ガスや高純度酸素などのキャリアガスが、高圧ガス源６４から、質量流量コントローラ６４Ａを介して供給される。また前記原料容器６３は、エアロゾルの発生を促進するため振動台６３Ａ上に保持されており、エアロゾル発生に先立ってバルブ６３Ｂを開くことにより、原料中の水分がポンプ６２および６２Ａにより除去される。
図２Ａ〜図２Ｇは、本発明の第１の実施形態による多層配線基板の製造工程を示す。
図２Ａを参照するに、プリント基板１１の上面には配線パターン１１Ａ〜１１Ｃが、また下面には配線パターン１１Ｄ〜１１Ｆが、電解メッキ法により形成されており、さらに図２Ｂの工程で前記プリント基板１１上に樹脂プリプレグ１２が積層される。前記樹脂プリプレグ１２としては、エポキシ樹脂やアラミドエポキシ樹脂などの、空孔率が１０〜６０％で厚さが５〜３００μmの樹脂シートを使うことができる。
次に図２Ｃの工程において前記プリプレグ１２上にＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）よりなる保護膜１３が形成され、図２Ｄの工程において前記保護膜１３を介して前記プリプレグ１２中にレーザビーム照射がなされ、前記配線パターン１１Ａ〜１１Ｃに対応してビアホール１２Ａ〜１２Ｃが形成される。
次に図２Ｅの工程において前記図２Ｄの構造は前記図１のエアロゾルデポジション装置６０の処理容器６１中に被処理基板Ｗとして導入され、前記ビアホール１２Ａ〜１２Ｃ中にＣｕなどの金属ビアプラグ１４Ａ〜１４Ｃが形成される。
より具体的には、前記原料容器６３中に平均粒径が１．５μｍのＣｕ粉末を格納して８０℃の温度に保持し、容器６３全体に超音波振動を、前記振動台６３Ａを駆動することにより与え、さらに前記バルブ６３Ｂを開くと共に真空ポンプ６２，６３を駆動し、前記Ｃｕ粉末原料から水分を除去した。
さらに前記原料容器６３に前記振動台６３Ａから超音波振動を与えながら前記高圧ガス源６４から高純度酸素ガスを前記原料容器６３中に、前記質量流量コントローラ６４Ａを介して０．５〜８．０ｋｇ／ｃｍ2の圧力下、４ｌ／ｍｉｎの流量、好ましくは２ｋｇ／ｃｍ2の圧力下、４ｌ／ｍｉｎの流量で供給し、Ｃｕ粉末のエアロゾルを形成する。このようにして形成されたエアロゾルは、水分などの液体や溶媒は含んでいない。
このようにして形成されたＣｕ粉末のエアロゾルは前記ノズル６１Ｂに供給され、予め１０Ｐａ以下の圧力に減圧された前記処理容器６１中において前記被処理基板Ｗ上に、エアロゾルのジェット６１ｃとして噴射され、図２Ｅに示すように前記ノズル６１Ｂを走査することにより、前記ビアホール１２Ａ〜１２Ｃ中に、図２Ｆに示すようにＣｕビアプラグ１４Ａ〜１４Ｃがそれぞれ形成される。成膜開始後は、前記処理容器６１内部の圧力は２００Ｐａに維持された。
図３は、このようにして形成されたＣｕビアプラグ１４Ａの典型的な微構造を概略的に示す。なお同様な微構造はＣｕビアプラグ１４Ｂ，１４Ｃにも存在するが、その説明は省略する。
図３を参照するに、Ｃｕビアプラグ１４Ａは、Ｃｕエアロゾル粒子の衝撃活性化に伴う塑性変形の効果を反映した、面内粒径が０．１〜３０μｍ、高さが０．０５〜１０μｍ程度の、プリプレグ１２の面に平行な扁平なＣｕ粒子の堆積より形成されており、空隙のない緻密な構造を有している。
このようなエアロゾルデポジションによるビアホール１２Ａ〜１２Ｃへのプラグ１４Ａ〜１４Ｃの形成は、１０ｃｍ×１０ｃｍのサイズの基板の場合、１８０秒間以下の時間で十分で、ビアプラグを高いスループットで形成することが可能である。またビアホール１２Ａ〜１２Ｃの径が５０μｍ以下であっても、ビアプラグ容易に形成することができる。
このようにして形成されたＣｕビアプラグ１４Ａ〜１４Ｃは、２μΩｃｍの抵抗率を有していることが確認された。この抵抗率の値は、Ｃｕの固有抵抗率（１．６８μΩｃｍ）の約１．２倍であることに注意すべきである。
さらに図２Ｆの工程の後、前記図２Ｆの構造上に前記図２Ａ〜２Ｅの工程を繰り返し、加熱および圧縮することにより、前記プリント基板１１上に図２Ｇに示す、プリント基板１１上にビルドアップ樹脂層１２，２２，３２を積層した多層配線基板が得られる。ただし図２Ｇの構造では、前記ビルドアップ樹脂層２２中にＣｕビアプラグ２４Ａ，２４ＣがＣｕ配線パターン２１Ａ，２１Ｃとともに形成され、前記ビルドアップ樹脂層３２中にＣｕビアプラグ３４Ａ，３４ＣがＣｕ配線パターン３２Ａ，３２Ｃと共に形成されている。また前記ビルドアップ樹脂層３２上にはＣｕ配線パターン４４Ａ，４４Ｃが形成されている。
本実施形態において前記エアロゾルデポジション法で形成されるビアプラグはＣｕに限定されるものではなく、Ａｕ，Ａｇ，Ｐｔ，Ａｌなどの金属、あるいはこれらを主成分とする合金であってもよい。
以上の説明では、エアロゾルデポジション法により各々の樹脂プリプレグ中にビアホールを形成する場合を説明したが、複数のかかるビアホールによりスルービアを形成できることは明らかである。
［第２の実施形態］
［第２の実施形態］
図４Ａ〜４Ｈは、本発明の第２の実施形態による多層配線基板の製造工程を示す。
図４Ａを参照するに、例えばＣｕ，Ｓｉ，Ａｌなどよりなる基体７１上に、先の実施形態における樹脂プリプレグ１２と同様な樹脂プリプレグ７２が、前記保護膜１３と同様なＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）よりなる保護膜７３Ａ，７３Ｂにより挟持された状態で形成される。
次に図４Ｂの工程において前記保護膜７３Ａを介して前記プリプレグ７２中にレーザビーム照射がなされ、前記プリプレグ７２中に所定のビアホール７２Ａ〜７２Ｃが形成される。
次に図４Ｃの工程において前記図４Ｂの構造は前記図１のエアロゾルデポジション装置６０の処理容器６１中に被処理基板Ｗとして導入され、前記ビアホール７２Ａ〜７２Ｃ中にＣｕなどの金属ビアプラグ７４Ａ〜７４Ｃが、前記図２Ｅの工程と同様にして形成され、図４Ｄの構造が得られる。このようにして形成されたＣｕビアプラグ７４Ａ〜７４Ｃは、１．９μΩｃｍの抵抗率を有していることが確認された。
さらに図４Ｅの工程で、前記樹脂プリプレグ７２から保護膜７３Ａ，７３Ｂが除去され、これにより前記樹脂プリプレグ７２はその下の基体７１から分離する。
さらにこのように分離されたプリプレグ７２は、図４Ｆの工程において、上面にＣｕ配線パターン１０１Ａ〜１０１Ｃを、下面にＣｕ配線パターン１０１Ｄ〜１０１Ｆを担持するプリント基板１０１上に積層され、図４Ｇに示す構造が得られる。
さらに前記図４Ｇの構造上にＣｕ配線パターン８２Ａ，８２Ｃを形成し、前記図４Ｅのプリプレグと同様なプリプレグ８２を積層し、さらに同様にして次のプリプレグ９２を積層することにより、図４Ｈに示す多層配線基板が得られる。ただし図４Ｈの構造では、前記ビルドアップ樹脂層８２中にはＣｕビアプラグ８４Ａ，８４Ｃが、Ｃｕ配線パターン８２Ａ，８２Ｃと共に形成され、前記ビルドアップ樹脂層９２中にＣｕビアプラグ９４Ａ，９４ＣがＣｕ配線パターン９２Ａ，９２Ｃと共に形成されている。また前記ビルドアップ樹脂層９２上にはＣｕビアプラグ１０１Ｇ，１０１Ｈが形成されている。
以下の表１は、上記第１および第２の実施形態において１層のプリプレグ中のビアホールにＣｕビアプラグを形成しさらにＣｕ配線パターンを形成した場合に得られるビアプラグの抵抗率と、ビアプラグ形成に要する時間とを、同じビアプラグおよびＣｕ配線パターンの形成を、それぞれ導電性ペーストの充填およびＣｕ箔の貼り付けにより行った場合（比較例１）、同じビアプラグの形成を導電性ペーストの充填により、また同じＣｕ配線パターンの形成を無電解メッキ処理および電解メッキ処理により行った場合（比較例２）、さらに同じビアプラグの形成およびＣｕ配線パターンの形成をすべて無電解メッキ処理と電解メッキ処理により行った場合について比較して示したものである。ただしビア形成プロセス時間は、従来例１の場合を基準とした相対値で示してある。
またＣｕビアプラグ形成を無電解メッキおよび電解メッキで行った場合にはビアホールおよび配線パターンの形成に従来例１の場合の５倍の時間がかかるのに対し、本発明の実施形態１，２のプロセスでは１．５倍の時間で十分であるのがわかる。
このように、本願発明によれば、比較的短いプロセス時間で低抵抗のビアホールを有する多層配線基板を製造することが可能となる。
［第３の実施形態］
［第３の実施形態］
図５Ａ〜５Ｇは、本発明の第３の実施形態による多層配線基板の製造工程を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図５Ａを参照するに、本実施形態では前記基体上に樹脂プリプレグ７２が、Ｃｕ箔７３Ｃを介して積層され、さらに前記樹脂プリプレグ７２上に保護膜７３Ａが形成される。
次に図５Ｂの工程において前記樹脂プリプレグ７２中にレーザ加工によりビアホールが、前記図４Ｂの工程と同様にして形成され、さらに形成されたビアホールにエアロゾルデポジション法によりＣｕビアプラグ７４Ａ〜７４Ｃが形成される。
さらに図５Ｃの工程で前記基体７１が分離されまた保護膜７３Ａが除去され、図５Ｄの工程において、前記図５Ｃに示す、Ｃｕ箔７３Ｃを底面に有する樹脂プリプレグ７２が上下反転した状態で、前記Ｃｕ配線パターン１０１Ａ〜１０１Ｆを担持するプリント基板１０１上に、図５Ｅに示すように積層される。
さらに図５Ｆの工程において前記Ｃｕ箔７３ＣをレジストプロセスによりパターニングしてＣｕ配線パターン７３Ａ，７３Ｂを形成し、さらに同様な樹脂プリプレグ８２，９２をその上に、同様な工程により順次積層する。
図５Ｇの構造では、樹脂プリプレグ８２の上面にＣｕ配線パターン８３Ａ，８３Ｂが、前記図５Ｆの工程と同様なＣｕ箔のパターニングにより形成されており、また樹脂プリプレグ９２の上面にＣｕ配線パターン９３Ａ，９３Ｃが、前記図５Ｆの工程と同様なＣｕ箔のパターニングにより形成されている。
［第４の実施形態］
［第４の実施形態］
図６は、本発明の第４の実施形態による半導体装置１４０の構成を示す図である。
図６を参照するに、前記半導体装置１４０は、コアレス多層配線基板１２０と、前記コアレス多層配線基板１２０上にフリップチップ実装された半導体チップ１３０とよりなり、前記コアレス多層配線基板１２０は、ビルドアップ絶縁膜１２１，１２２，１２３を積層した樹脂積層体１２０Ｒより構成されている。
ここで前記ビルドアップ絶縁膜１２１はその下面にＣｕ配線パターン１２０ａを、また上面Ｃｕ配線パターン１２１ａを担持し、さらに前記Ｃｕ配線パターン１２１ａと前記Ｃｕ配線パターン１２０ａを電気的に接続するＣｕビアプラグ１２１ｂが、先の実施形態で説明したエアロゾルデポジション法により形成されている。
また前記ビルドアップ絶縁膜１２２はその下面に前記Ｃｕ配線パターン１２１ａを、また上面にＣｕ配線パターン１２２ａを担持し、さらに前記Ｃｕ配線パターン１２２ａと前記Ｃｕ配線パターン１２１ａを電気的に接続するＣｕビアプラグ１２２ｂが、先の実施形態で説明したエアロゾルデポジション法により形成されている。
さらに前記ビルドアップ絶縁膜１２３はその下面に前記Ｃｕ配線パターン１２２ａを、また上面にＣｕ配線パターン１２３ａを担持し、さらに前記Ｃｕ配線パターン１２３ａと前記Ｃｕ配線パターン１２２ａを電気的に接続するＣｕビアプラグ１２３ｂが、先に説明したエアロゾルデポジション法により形成されている。
図示の例では、前記Ｃｕビアプラグ１２１ｂ，１２２ｂ，１２３ｂは４０μｍの径を有し、またＣｕ配線パターン１２１ａ，１２２ａ，１２３ａは３０μｍ／３０μｍのラインアンドスペースパターンを形成する。
本実施形態の半導体装置１４０では、前記樹脂積層体１２０Ｒはその下面に、１００〜２００ＧＰａ、例えば１５０ＧＰａの弾性率を有し厚さが１０〜５０μｍのセラミック層１２０Ａを、またその上面に同様なセラミック層１２０Ｂを担持しており、その結果、前記樹脂積層体１２０Ｒはコア層を含まないにもかかわらず、その全面にわたり上下から補強され、前記コアレス多層配線基板１２０は、各々のビルドアップ層はせいぜい２〜２０ＧＰａ程度の弾性率しか有さないにもかかわらず、優れた機械強度、すなわち弾性率を示す。
前記セラミック層１２０Ａには前記Ｃｕ配線パターン１２０ａの一部を露出する開口部１２０Ａｈが形成され、前記開口部１２０Ａｈにより露出されたＣｕ配線パターン１２０ａはパッド電極を形成する。同様に前記セラミック層１２０Ｂには前記Ｃｕ配線パターン１２３ａの一部を露出する開口部１２０Ｂｈが形成され、前記開口部１２０Ｂｈにより露出された前記Ｃｕ配線パターン１２３ａはパッド電極を形成する。
ここで前記セラミック層１２０Ａ，１２０Ｂとしては、高弾性率材料として通常使われている材料を使うことができるが、このような材料としては、例えばアルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライト，チタニア，石英，フォレステライト，ウォラストナイト，アノーサイト，エンスタタイト，ジオプサイト，アケルマナイト，ゲーレナイト，スピネル，ガーネットなど、さらにはチタン酸マグネシウム，チタン酸カルシウム，チタン酸ストロンチウム，チタン酸バリウムなどのチタン酸塩などを挙げることができる。特に、絶縁性および強度の観点から、アルミナ，ジルコニア，窒化アルミニウム，コーディエライト，ムライトなどを使うのが好ましい。
またこのようなセラミック層１２０Ａ，１２０Ｂは、従来のソルダレジスト膜と同様に、はんだブリッジの発生防止、はんだピックアップ量の値源、はんだポットの汚染防止、アセンブリ時における基板保護、銅配線パターンの酸化や腐食の防止、さらにエレクトロマイグレーションの防止などの機能を果たすことができる。
さらに図６の半導体装置では、前記コアレス多層配線基板１２０上に半導体チップ１３０がフリップチップ実装され、前記半導体チップ１３０上のパッド電極（図示せず）が、バンプ電極１３１を介して前記セラミック層１２０Ｂ中に形成された開口部１２０Ｂｈにおいて露出されたパッド電極１２３ａに接合される。さらに前記コアレス多層基板１２０と前記半導体チップ１３０の間には、アンダーフィル樹脂層１３２が形成される。
また図６の半導体装置１４０では、前記樹脂積層体１２０Ｒの下面において、前記セラミック層１２０Ａ上に電極１２０Ｃが、前記ビルドアップ層１２１上で接地パターンを形成する配線パターン１２０ａの一部（配線パターン１２０ａＧ）に接続されて形成されており、前記電極１２０Ｃは、前記セラミック層１２０Ａおよびその上の電極パターン１２０ａと共に、セラミックキャパシタＣ3を形成する。
同様に前記図６の半導体装置１４０では、前記樹脂積層体１２０Ｒ上の前記セラミック層１２０Ｂ上に電極１２０Ｄ，１２０Ｅが、前記ビルドアップ層１２３上で接地パターンを形成する配線パターン１２３ａの一部（配線パターン１２３ａＧ）に接続してそれぞれ形成されており、前記電極１２０Ｄは、前記セラミック層１２０Ｂおよびその下の電極パターン１２３ａと共に、セラミックキャパシタＣ2を形成する。また前記電極１２０Ｅは、前記セラミック層１２０Ｂおよびその下の別の電極パターン１２３ａと共に、セラミックキャパシタＣ1を形成する。
例えば比誘電率が１０のアルミナをセラミック層１２０Ａ，１２０Ｂとして使い、電極１２０Ｃあるいは１２０Ｄ，１２０Ｅの有効電極面積が０．００１５μｍ2、また前記セラミック層１２０Ａ，１２０Ｂの厚さが１０μｍの場合、キャパシタＣ1，Ｃ2，Ｃ3として約０．１３ｎＦのキャパシタンスを実現することができる。
図６の半導体装置４０では、前記ビアプラグ１２１ｂ，１２２ｂ，１２３ｂが先に説明したように前記図１のエアロゾルデポジション装置６０を使って形成されるが、また前記樹脂積層体１２０Ｒ上へのセラミック層１２０Ａ，１２０Ｂの形成も、同様な、ただし金属粒子の代りにセラミック粒子を使ったエアロゾルデポジション法により実行される。
図７（Ａ）を参照するに、最初にＣｕあるいはＣｕ合金よりなる基体１７０上にＣｕ配線パターン１２０ａが形成され、さらに前記Ｃｕ配線パターン１２０ａを覆うように第１層目のビルドアップ絶縁膜１２１が、真空ラミネーション法により形成される。例えば前記ビルドアップ絶縁膜１２１として、巴川製紙株式会社より商品名ＴＬＦ−３０として市販されている樹脂絶縁膜を使うことができる。
さらに前記ビルドアップ絶縁膜１２１中にＣＯ2レーザにより、前記プラグ１２１ｂに対応したビアホールが形成され、さらに前記ビアホール中に先に説明したエアロゾルデポジション法によりＣｕビアプラグ２１ｂが、例えば日立化成株式会社より商品名フォテックＲＹ−３２２９として市販のレジスト膜（図示せず）をマスクとして形成される。
さらに前記ビルドアップ絶縁膜１２１上に新たなレジスト膜を形成し、これを所望の配線パターンに従ってパターニングし、電解メッキを行うことにより、前記配線パターン１２１ａが形成される。
さらに同様な工程を繰り返すことにより、前記基体１７０上に、前記図６で説明した樹脂積層体１２０Ｒが形成される。
次に図７（Ｂ）の工程において、前記樹脂積層体１２０Ｒ上の電極パッド形成領域をメタルマスクなどのスクリーンマスクＭにより覆い、前記図１のエアロゾルデポジション装置６０中においてセラミック層１２０Ｂを形成することにより、図８（Ｃ）に示すように、前記配線パターン１２３ａのうち、パッド電極を構成する部分が前記セラミック層１２０Ｂ中の開口部１２０Ｂｈを介して露出された構造が得られる。
図８（Ｃ）の工程では、さらに前記セラミック層１２０Ｂ上に電極１２０Ｄ，１２０Ｅが、前記ビルドアップ層１２３上のＣｕ接地パターン１２３ａＧに接続されて形成されている。また図８（Ｃ）の工程では、前記Ｃｕ基体１７０がウェットエッチングにより除去される。
次に図８（Ｄ）の工程において、前記ビルドアップ絶縁膜１２１の下面において、所定の電極パッド形成領域に同様なマスクパターンＭが形成され、図１のエアロゾルデポジション装置６０中においてセラミック層１２０Ａが前記ビルドアップ層１２１の下面を覆うように形成される。
さらに図９（Ｅ）の工程において前記マスクパターンＭを除去することにより、前記配線パターン１２０ａのうち、パッド電極を構成する部分が前記セラミック層１２０Ａ中の開口部１２０Ａｈを介して露出された構造が得られる。
さらに図９（Ｆ）の工程において、前記セラミック層１２０Ａ上にＣｕ電極１２０Ｃが、前記ビルドアップ層１２１下面に形成されたＣｕ接地パターン１２０ａＧに接続されて形成され、これにより前記コアレス多層配線基板１２０が形成される。
さらに図９（Ｆ）のコアレス多層配線基板１２０上に半導体チップ１３０をフリップチップ実装することにより、先に説明した図６の半導体装置１４０が得られる。
先にも説明したように、本実施形態において前記エアロゾルデポジション法で形成されるビアプラグはＣｕに限定されるものではなく、Ａｕ，Ａｇ，Ｐｔ，Ａｌなどの金属、あるいはこれらを主成分とする合金であってもよい。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
１１，１０１ プリント基板
１１Ａ〜１１Ｆ，２２Ａ，２２Ｃ，３２Ａ，３２Ｃ，４４Ａ，４４Ｃ，８２Ａ，８２Ｂ，９２Ａ，９２Ｂ，１０１Ａ〜１０１Ｆ，１０１Ｇ，１０１Ｈ，１２０ａ，１２１ａ，１２２ａ，１２３ａ Ｃｕ配線パターン
１２，７２，８２，９２ 樹脂プリプレグ（ビルドアップ層）
１２Ａ〜１２Ｃ，７２Ａ〜７２Ｃ ビアホール
１３，７３Ａ，７３Ｂ 保護膜
１４Ａ〜１４Ｃ、７４Ａ〜７４Ｃ，８４Ａ，８４Ｃ，９４Ａ，９４Ｃ，１２１ｂ，１２２ｂ，１２３ｂ Ｃｕビアプラグ
６０ エアロゾルデポジション装置
６１ 処理容器
６１Ａ ステージ
６１Ｂ ノズル
６１ａ Ｘ−Ｙステージ駆動機構
６１ｂ Ｚステージ駆動機構
６１ｃ ジェット
６２ メカニカルブースタポンプ
６３ 原料容器
６３Ａ 振動台
６４ 高圧ガス源
７１ 基体
１２０ コアレス多層配線基板
１２０Ａ，１２０Ｂ セラミック層
１２０Ａｈ，１２０Ｂｈ 開口部
１２０Ｄ，１２０Ｅ 電極
１２０Ｒ 樹脂積層体
１３０ 半導体チップ
１３１ バンプ
１４０ 半導体装置
１１Ａ〜１１Ｆ，２２Ａ，２２Ｃ，３２Ａ，３２Ｃ，４４Ａ，４４Ｃ，８２Ａ，８２Ｂ，９２Ａ，９２Ｂ，１０１Ａ〜１０１Ｆ，１０１Ｇ，１０１Ｈ，１２０ａ，１２１ａ，１２２ａ，１２３ａ Ｃｕ配線パターン
１２，７２，８２，９２ 樹脂プリプレグ（ビルドアップ層）
１２Ａ〜１２Ｃ，７２Ａ〜７２Ｃ ビアホール
１３，７３Ａ，７３Ｂ 保護膜
１４Ａ〜１４Ｃ、７４Ａ〜７４Ｃ，８４Ａ，８４Ｃ，９４Ａ，９４Ｃ，１２１ｂ，１２２ｂ，１２３ｂ Ｃｕビアプラグ
６０ エアロゾルデポジション装置
６１ 処理容器
６１Ａ ステージ
６１Ｂ ノズル
６１ａ Ｘ−Ｙステージ駆動機構
６１ｂ Ｚステージ駆動機構
６１ｃ ジェット
６２ メカニカルブースタポンプ
６３ 原料容器
６３Ａ 振動台
６４ 高圧ガス源
７１ 基体
１２０ コアレス多層配線基板
１２０Ａ，１２０Ｂ セラミック層
１２０Ａｈ，１２０Ｂｈ 開口部
１２０Ｄ，１２０Ｅ 電極
１２０Ｒ 樹脂積層体
１３０ 半導体チップ
１３１ バンプ
１４０ 半導体装置
Claims (9)
- 一又は複数の樹脂層を含む配線基板であって、
前記各々の樹脂層中には、その上面から下面まで貫通するビアホールが形成されており、
前記ビアホール中には、金属粒子よりなるビアプラグが形成されており、
前記金属粒子の各々は、前記樹脂層の面に略平行に、扁平な形状を有することを特徴とする配線基板。 - 前記金属粒子は、１０〜１００，０００ｎｍの範囲の粒径を有することを特徴とする請求項１記載の配線基板。
- 前記金属粒子は、Ａｕ，Ａｇ，Ｃｕ，Ｐｔ，Ａｌ、あるいはこれらの元素を含む合金よりなることを特徴とする請求項１または２記載の配線基板。
- 前記各々の樹脂層は、その上面および／または下面に、前記ビアプラグに電気的に接続された配線パターンを担持することを特徴とする請求項１〜３のうち、いずれか一項記載の配線基板。
- 配線基板と、
前記配線基板上に実装された半導体チップとよりなる半導体装置であって、
前記配線基板は、一又は複数の樹脂層を含み、
前記各々の樹脂層中には、その上面から下面まで貫通するビアホールが形成されており、
前記ビアホール中には、金属粒子よりなるビアプラグが形成されており、
前記金属粒子の各々は、前記樹脂層の面に略平行に、扁平な形状を有することを特徴とする半導体装置。 - 樹脂プリプレグ中にビアホールを形成する工程と、
前記ビアホール中に導電性ビアプラグを、金属粒子のエアロゾルデポジションプロセスにより形成する工程と、
を含むことを特徴とする配線基板の製造方法。 - 前記エアロゾルデポジションプロセスは、前記金属粒子のエアロゾルを乾燥雰囲気中において発生させる工程と、前記金属粒子のエアロゾルを前記ビアホール中に、前記乾燥キャリアガスのジェットとして噴射し、前記ビアホール中において前記金属粒子に衝撃活性化を誘起する工程とよりなることを特徴とする請求項６記載の配線基板の製造方法。
- 前記ビアホールを形成する工程は、前記プリプレグ上に保護膜を形成する工程と、前記プリプレグ中にレーザビームを、前記保護膜を介して照射し、前記ビアホールを、前記保護膜および前記プリプレグを貫通して形成する工程を含み、前記金属粒子のエアロゾルデポジションプロセスは、前記保護膜をマスクに実行されることを特徴とする付記６または７記載の配線基板の製造方法。
- さらに前記導電性ビアプラグを形成された樹脂プリプレグを、導電性ビアプラグを形成された他の樹脂プリプレグ上に積層して樹脂積層体を形成する工程と、前記樹脂積層体を圧縮および加熱して硬化させる工程を含むことを特徴とする請求項６〜８のうち、いずれか一項記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038199A JP2008205111A (ja) | 2007-02-19 | 2007-02-19 | 配線基板および半導体装置、配線基板の製造方法 |
| US11/968,341 US8080875B2 (en) | 2007-02-19 | 2008-01-02 | Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038199A JP2008205111A (ja) | 2007-02-19 | 2007-02-19 | 配線基板および半導体装置、配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205111A true JP2008205111A (ja) | 2008-09-04 |
Family
ID=39705948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038199A Pending JP2008205111A (ja) | 2007-02-19 | 2007-02-19 | 配線基板および半導体装置、配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8080875B2 (ja) |
| JP (1) | JP2008205111A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302253A (ja) * | 2008-06-12 | 2009-12-24 | Fujitsu Ltd | 成膜方法 |
| KR100978664B1 (ko) | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법 |
| KR101046006B1 (ko) | 2008-10-23 | 2011-07-01 | 삼성전기주식회사 | 무수축 다층 세라믹 기판의 제조방법 |
| JP4778114B2 (ja) * | 2009-03-12 | 2011-09-21 | タツタ電線株式会社 | 多層配線基板の製造方法及びそれにより得られる多層配線基板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9049807B2 (en) * | 2008-06-24 | 2015-06-02 | Intel Corporation | Processes of making pad-less interconnect for electrical coreless substrate |
| US20100073894A1 (en) * | 2008-09-22 | 2010-03-25 | Russell Mortensen | Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same |
| US8841209B2 (en) * | 2011-08-18 | 2014-09-23 | International Business Machines Corporation | Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method |
| CN103140033A (zh) * | 2011-11-23 | 2013-06-05 | 北大方正集团有限公司 | 用于印刷电路板的盲孔制作方法 |
| CN103420330B (zh) * | 2013-09-09 | 2015-09-02 | 厦门大学 | 一种应用于微器件圆片级封装通孔金属互联的制作方法 |
| KR101823194B1 (ko) | 2014-10-16 | 2018-01-29 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101672641B1 (ko) * | 2015-07-01 | 2016-11-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| KR102467033B1 (ko) * | 2015-10-29 | 2022-11-14 | 삼성전자주식회사 | 적층형 반도체 소자 |
| DE102016006813B4 (de) * | 2016-06-03 | 2021-04-08 | Ksg Austria Gmbh | Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen sowie Mehrlagenleiterplatte |
| WO2019098011A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
| KR20190114368A (ko) * | 2018-03-30 | 2019-10-10 | (주)포인트엔지니어링 | 마이크로 led 반제품 모듈 |
| CN108521714A (zh) * | 2018-04-19 | 2018-09-11 | 昆山苏杭电路板有限公司 | 以石墨烯材料作为塞孔油墨的线路板塞孔工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115268A (ja) * | 1993-10-20 | 1995-05-02 | Matsushita Electric Ind Co Ltd | プリント配線板及びその製造方法 |
| JP2003347453A (ja) * | 2002-05-24 | 2003-12-05 | Canon Inc | 貫通孔内配線形成方法 |
| JP2004153000A (ja) * | 2002-10-30 | 2004-05-27 | Denso Corp | プリント基板の製造方法およびそれにより製造されるプリント基板 |
| JP2005045150A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 |
| JP2006147734A (ja) * | 2004-11-18 | 2006-06-08 | Hitachi Via Mechanics Ltd | 層間接続装置および層間接続方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
| JP3587884B2 (ja) * | 1994-07-21 | 2004-11-10 | 富士通株式会社 | 多層回路基板の製造方法 |
| US6395582B1 (en) * | 1997-07-14 | 2002-05-28 | Signetics | Methods for forming ground vias in semiconductor packages |
| JP2001237512A (ja) * | 1999-12-14 | 2001-08-31 | Nitto Denko Corp | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 |
| JP4623244B2 (ja) * | 2000-04-11 | 2011-02-02 | 信越化学工業株式会社 | 電磁波吸収性熱伝導性シリコーンゴム組成物 |
| JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
| JP4167933B2 (ja) * | 2003-04-25 | 2008-10-22 | 新光電気工業株式会社 | 半導体装置用基板 |
| JP4478401B2 (ja) | 2003-05-15 | 2010-06-09 | 富士通株式会社 | 回路基板、電子装置、及び回路基板の製造方法 |
| JP4190358B2 (ja) | 2003-06-16 | 2008-12-03 | 富士通株式会社 | 回路基板、受動部品、電子装置、及び回路基板の製造方法 |
| US7579251B2 (en) * | 2003-05-15 | 2009-08-25 | Fujitsu Limited | Aerosol deposition process |
| JP4088199B2 (ja) | 2003-05-15 | 2008-05-21 | 富士通株式会社 | 膜状形成体を含む構造体の形成方法 |
-
2007
- 2007-02-19 JP JP2007038199A patent/JP2008205111A/ja active Pending
-
2008
- 2008-01-02 US US11/968,341 patent/US8080875B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115268A (ja) * | 1993-10-20 | 1995-05-02 | Matsushita Electric Ind Co Ltd | プリント配線板及びその製造方法 |
| JP2003347453A (ja) * | 2002-05-24 | 2003-12-05 | Canon Inc | 貫通孔内配線形成方法 |
| JP2004153000A (ja) * | 2002-10-30 | 2004-05-27 | Denso Corp | プリント基板の製造方法およびそれにより製造されるプリント基板 |
| JP2005045150A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 |
| JP2006147734A (ja) * | 2004-11-18 | 2006-06-08 | Hitachi Via Mechanics Ltd | 層間接続装置および層間接続方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302253A (ja) * | 2008-06-12 | 2009-12-24 | Fujitsu Ltd | 成膜方法 |
| KR100978664B1 (ko) | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법 |
| KR101046006B1 (ko) | 2008-10-23 | 2011-07-01 | 삼성전기주식회사 | 무수축 다층 세라믹 기판의 제조방법 |
| JP4778114B2 (ja) * | 2009-03-12 | 2011-09-21 | タツタ電線株式会社 | 多層配線基板の製造方法及びそれにより得られる多層配線基板 |
| KR101114058B1 (ko) * | 2009-03-12 | 2012-03-13 | 다츠다 덴센 가부시키가이샤 | 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8080875B2 (en) | 2011-12-20 |
| US20080197501A1 (en) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008205111A (ja) | 配線基板および半導体装置、配線基板の製造方法 | |
| JP3744383B2 (ja) | 複合配線基板及びその製造方法 | |
| US7994431B2 (en) | Substrate with built-in electronic component and method for manufacturing the same | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
| KR20080059081A (ko) | 전자 부품의 실장 방법, 전자 부품 내장 기판의 제조 방법,및 전자 부품 내장 기판 | |
| US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11600430B2 (en) | Inductor including high-rigidity insulating layers | |
| JP4904891B2 (ja) | 回路基板および電子装置、回路基板の製造方法 | |
| JP4832369B2 (ja) | 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法 | |
| JP5164403B2 (ja) | コアレス多層配線基板および半導体装置、その製造方法 | |
| JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| JP2008288388A (ja) | 電子部品の実装方法および電子部品内蔵基板の製造方法 | |
| JP4973226B2 (ja) | 配線基板の製造方法 | |
| JP3623639B2 (ja) | 多層配線基板の製造方法 | |
| JP5197942B2 (ja) | コアレス多層配線基板および半導体装置、その製造方法 | |
| JPH10107445A (ja) | 多層配線基板およびその製造方法 | |
| JP4983288B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2004266133A (ja) | 積層配線基板及びその製造方法、半導体装置並びに電子機器 | |
| JP2005191549A (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| JP2007067189A (ja) | 配線基板及びその製造方法 | |
| WO2009151006A1 (ja) | セラミック成形体の製造方法 | |
| JP2008288387A (ja) | 配線構造及び基板 | |
| JP3641986B2 (ja) | 金属張り積層板用金属箔及び金属張り積層板用金属箔の製造方法並びにそれを用いた印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121228 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130308 |