DE102016006813B4

DE102016006813B4 - Verfahren zur Herstellung einer Mehrlagenleiterplatte mit Kontaktierung von Innenlagen sowie Mehrlagenleiterplatte

Info

Publication number: DE102016006813B4
Application number: DE102016006813.2A
Authority: DE
Inventors: Norbert Redl; Gernot Fuchs; Rudolf Janesch
Original assignee: Ksg Austria GmbH
Current assignee: Ksg Austria At GmbH
Priority date: 2016-06-03
Filing date: 2016-06-03
Publication date: 2021-04-08
Anticipated expiration: 2036-06-04
Also published as: WO2017207078A1; DE102016006813A1

Abstract

Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) mit elektrischer Anbindung von Innenlagen (4) zur Außenseite der Mehrlagenleiterplatte mittels zumindest einem Sackloch (2), wobei zur elektrisch leitfähigen Kontaktierung der Innenlage (4) folgende Prozessschritte ausgeführt werden:a. Herstellung des zumindest einen Sacklochs (2) mit kleinem Durchmesser und einer Bohrtiefe, derart dass der Bohrungsgrund (10) die zu kontaktierende Innenlage (4) anschneidet oder durchsetzt,b. Füllen des zumindest einen Sacklochs (2) mit einem elektrisch leitfähigem Material (9), das dadurch in elektrisch leitfähigen Kontakt mit der Innenlage (4) im Bereich eines Innenlagenrings (14) kommt,c. Galvanische Kupferabscheidung auf der Leiterplatte (1) mit Überdeckung und damit Kontaktierung des das zumindest eine Sackloch (2) ausfüllenden elektrisch leitfähigen Materials (9) mit galvanischem Kupfer unter Ausbildung einer Leitschicht (8) bei gleichzeitiger Kupfergalvanisierung von durch die Mehrlagenleiterplatte (1) durchgehenden Durchsteigelöchern (3), dadurch gekennzeichnet, dass als Befüllvorgang des zumindest einen Sacklochs (2) ein sogenannter Mikro-Kaltgasspritzvorgang angewendet wird und derart feine Kupfer- oder Kupferlegierungspartikel mit hoher Geschwindigkeit in das zumindest eine Sackloch (2) geschleudert werden und derart das zumindest eine Sackloch (2) mit elektrisch leitfähigen Teilchen mit geringer Porosität gefüllt wird und eine Porosität größer 98% erreicht wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Mehrlagenleiterplatte (ML-LP bzw. Multilayer-PCB Printed Circuit Board) mit zumindest einem mit elektrisch leitfähigem Material gefüllten kleinen Sackloch (Blind-Micro-Via B-M-V) mit hohem Aspektverhältnis und mit Durchkontaktierungen (Via's) und mit einer anschließenden Kupfer-Galvanisierung zur Herstellung der elektrischen Durchkontaktierung und der Oberflächenmetallisierung, und eine Mehrlagenleiterplatte hergestellt nach dem Verfahren.
Leiterplatten, auch Printed Circuit Boards (PCBs) oder auch Printed Wiring Boards (PWBs) oder Leiterkarte oder Platine oder gedruckte Schaltung genannt, werden zur Verdrahtung bzw. elektrischen Verbindung und zur mechanischen Befestigung von elektrischen bzw. elektronischen Komponenten (el. Komponenten bzw. el. Bauteile) verwendet, wobei diese el. Bauteile radial in Löchern der Leiterplatte mechanisch befestigt und elektrisch kontaktiert werden können oder auf der Oberfläche montiert werden können (surface mount technology SMT bzw. surface mount devices SMD) oder in Innenlagen vergraben werden können burried components).
Durchkontaktierungen (Via's) werden bei Mehrlagenleiterplatten zur Anbindung von Innenlagen verwendet. Dabei werden Löcher mittels mechanischer Bohrer oder mittels Laser durch die Mehrlagenleiterplatte hergestellt und anschließend wird üblicherweise eine stromlose chemische bzw. eine elektrochemische Abscheidung galvanische Abscheidung; copper plating) von Kupfer angewendet, wobei das Kupfer nach speziellen Prozeßschritten der Innenlochwandung eine elektrisch gut leitfähige Kupferhülse bzw. die sogenannte Durchkontaktierung ergibt.
Derartige Durchkontaktierungen können galvanotechnisch mit einem hohen Aspekt-Verhältnis, also Lochdurchmesser zu Lochtiefe, von einigen 1:10 bis über 1:20 gefertigt werden, da ein durchgehendes Loch gegeben ist.
In modernen Mehrlagenleiterplatten werden zusätzlich zu derartigen Durchkontaktierungen Teildurchkontaktierungen benötigt. Derartige Teildurchkontaktierungen können wie üblich durch die Herstellung von Durchkontaktierungen realisiert werden, wobei die nicht benötigten Durchkontaktierungsteile, die sogenannten Stubs, durch einen sogenannten Backdrill-Vorgang entfernt werden. Stubs sind also jene nicht benötigten Fortsätze von Durchkontaktierungen, die über die letzte angebundene Innenlage hinausgehen.
Derartige Stubs können kapazitive oder induktive Störungen bzw. Impedanz-Störungen bewirken und werden deshalb durch einen Backdrill Vorgang entfernt.
In der US 9179546 B2 wird ein Leiterplattenherstellverfahren auf Basis von Sacklöchern in einer ersten Leiterplatte und deren Verbindung zu einer zweiten Leiterplatte zur Herstellung einer sogenannten Pressverbindung Press-fitconnector) genannt. Allerdings werden keine Sacklöcher zur Anbindung von Innenlagen ohne einen chemischen bzw. elektrochemischen Prozess verwendet.
In der EP 651602 B1 wird eine leitfähige Paste zum Füllen von Durchsteigelöchern auf Basis einer speziellen Zusammensetzung und einer Viskosität von 2000 pa.s oder weniger und 2,0 Gew.-% oder weniger flüchtige Komponenten genannt. In dieser Druckschrift sind zwar alle Arten von Durchsteigelöchern und deren Befüllung genannt, aber es sind grundsätzlich keine Sacklöcher und demzufolge kein Verfahren zur Herstellung von Sacklöchern zur Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US 7736544 B2 wird eine elektrisch leitfähige Komposition zur Füllung von Durchsteigelöchern via-holes) in einem elektronischen Schaltungs-Substrat genannt, wobei das elektrisch leitfähige Metall 63 Vol.-% bis 70 Vol.-% beträgt und zusätzlich ein sogenanntes „plastic fluid“, also einem nicht-newtonschem Fluid bzw. einem Fluid-Vehikel vorhanden ist, dessen Fließzustand durch einen externen Druck erhöht wird.
Zusätzlich ist ein Glaspulver mit 0,2 bis 5 Gew.-% enthalten und darüber hinaus ein anorganisches Oxid, das nicht bei einer Temperatur von 900°C oder darunter schmilzt. Das Fluid-Vehikel ist ein Bindemittel-Harz, das aus der Gruppe bestehend aus Ethylcellulose Harz und Rosin Kolophonium) modifiziertem Harz gewählt ist. Die Füllung und Behandlung von Sacklöchern ist aus dieser Druckschrift nicht zu entnehmen.
In der CN 103648242 A wird eine Vakuum basierte vergrabene Sackloch-Füllmethode mit Klebstoff (glue) genannt. Es werden Leiterplatten mit vollständig mit Klebstoff gefüllten, vergrabenen Sacklöchern zur Vermeidung von Rissen oder Lufteinschlüssen beschrieben. In dieser Druckschrift wird das Füllen von vergrabenen Sacklöchern mit Klebstoff genannt, aber grundsätzlich wird kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US 5565033 A wird eine druckbeaufschlagte Injektions-Düse für das Auftragen von Lötpasten oder leitfähigen Klebern auf Chip-Oberflächen mit Kavitäten bzw. Sacklöchern genannt. Es wird jedoch wird kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US 6337037 B1 wird eine elektrisch leitfähige Komposition zum Füllen von Durchsteigelöchern via holes) in einer Leiterplatte genannt, wobei unterschiedliche Zusammensetzungen aus Silber, Harz, Lösemittel und weiteren Bestandteilen fest gelegt sind. Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der W02004/067647 A2 wird eine leitfähige Tinten-Komposition zur Abscheidung auf einem Substrat, bestehend aus einem reaktiven organischen Medium, einem Metallpulver und einem Mittel zur Reduktion der Aushärtetemperatur genannt. Weiters werden als Applikationsmethoden diverse Arten von Drucktechnologien genannt, wie Siebdruck oder InkJet-Duck und dergleichen offenbart. Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der WO 2006/089255 A2 wird eine Methode zur Herstellung von Durchkontaktierungen PTH (plated through hole) mit hohem Aspektverhältnis in Mehrlagenleiterplatten genannt, wobei in allen Fällen ein chemisches bzw. elektrochemisches/galvanisches Durchkontaktierungsverfahren genannt wird. Es werden auch Sacklöcher mit einem Aspektverhältnis von über 1:8 auf Basis der elektrochemischen (plating) Behandlung beschrieben, bei denen gegebenenfalls im Anschluss ein Füllen mit leitfähigem polymeren Material-Kompound durchgeführt wird.
Es wird jedoch kein Verfahren zur Herstellung von Sacklöchern ohne Verwendung eines chemischen bzw. elektrochemischen/galvanischen plating Verfahrens zur Anbindung von Innenlagen in Mehrlagenleiterplatten offenbart.
In der US 2008/0070011 A1 wird eine Methode zur Herstellung einer Mehrlagenleiterplatte genannt, wobei die Verdrahtung auf der Leiterplatte mittels InkJet Druck hergestellt wird und eine isolierende Lage mittels duroplastischem Polymer-Kompound hergestellt wird. Es werden mittels Laser Durchsteigelöcher (via holes) in dieser isolierenden Lage hergestellt und diese Durchsteigelöcher werden mit einer Metall-Nanoteilchen-Paste und einer Vakuum-Druck-Methode gefüllt. Gemäß dem dortigen Anspruch 8 wird eine Desmearing-Behandlung (Rückätzen bzw. Entfernung von Harzverschmierungen im Bohrloch) nach dem Laserbohren durchgeführt. Es wird jedoch wird kein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten genannt.
In der WO 2011/065396 A1 wird eine elektrisch leitfähige Paste mit einer speziellen Zusammensetzung zur Herstellung einer Leiterplatte genannt, wobei lediglich einzelne Lagen durchkontaktiert werden. Ein Verfahren zur Herstellung von Sacklöchern zur elektrischen Anbindung von Innenlagen in Mehrlagenleiterplatten ist aus dieser Druckschrift nicht zu entnehmen.
Die CN 102869206 A offenbart ein Verfahren zur Herstellung einer Mehrlagenleiterplatte nach dem Oberbegriff des Patentanspruchs 1. Die Sacklöcher werden mit elektrisch leitfähigem Klebstoff aufgefüllt.
Die US 2008/0313887 A1 zeigt ein Verfahren zur Herstellung einer Leiterplatte, bei dem ein Sackloch vor der Verfüllung gereinigt wird.
US 2010/0154211 A1 offenbart ein Verfahren zur Herstellung einer Leiterplatte, bei dem die Füllung eines Sacklochs mittels Ultraschall verdichtet wird.
US 2016/0095227 A1 offenbart ein Verfahren zur Herstellung einer mehrlagigen Leiterplatte, bei dem Durchkontaktierungen mit einer leitfähigen Paste unter Vakuum gefüllt werden.
Aufgabe der vorliegenden Erfindung ist es nunmehr, eine kostengünstige und technisch hochwertige Lösung zur elektrischen Anbindung von Innenlagen zu ermöglichen.
Zur Lösung der gestellten Aufgabe ist die Erfindung durch die technische Lehre des Patentanspruchs 1 gekennzeichnet.
Vorteil der Erfindung ist, dass nunmehr durch eine Herstellung von Sacklöchern eine elektrische Anbindung von Innenlagen gegeben ist, ohne dass ein kostenaufwändiger Backdrill-Vorgang benötigt wird und lediglich ein einfacher Galvanikprozess benötigt wird.
Die Erfindung schlägt anstatt der mit Nachteilen behafteten Durchkontaktierungen nunmehr die Anbringung von Sacklöchern vor, die bei geeigneter Befüllung erstmalig eine Kontaktierung von Innenlagen einer Mehrlagenleiterplatte ermöglichen.
Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen dargelegt.
Der Erfindungsgegenstand der vorliegenden Erfindung ergibt sich nicht nur aus dem Gegenstand der einzelnen Patentansprüche, sondern auch aus der Kombination der einzelnen Patentansprüche untereinander.
Soweit einzelne Gegenstände als „erfindungswesentlich“ oder „wichtig“ bezeichnet sind, bedeutet dies nicht, dass diese Gegenstände notwendigerweise den Gegenstand eines unabhängigen Anspruches bilden müssen. Dies wird allein durch die jeweils geltende Fassung des unabhängigen Patentanspruches bestimmt.
Alle in den Unterlagen, einschließlich der Zusammenfassung offenbarten Angaben und Merkmale, insbesondere die in den Zeichnungen dargestellte räumliche Ausbildung, werden als erfindungswesentlich beansprucht, soweit sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind.
Im Folgenden wird die Erfindung anhand von mehrere Ausführungswege darstellenden Zeichnungen näher erläutert. Hierbei gehen aus den Zeichnungen und ihrer Beschreibung weitere Merkmale und Vorteile der Erfindung hervor.
Es zeigen:

1: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 mit Sacklöchern 2 und Durchsteigelöchern 3 und einer galvanischen Beschichtung 8 nach Vollendung aller Prozessschritte,
2: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im ersten Prozessschritt mit gebohrten Sacklöchern 2,
2a: Draufsicht auf ein Sackloch nach dem ersten Prozessschritt in 2
3: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im zweiten Prozessschritt mit leitfähigem Material gefüllten Sacklöchern 2,
3a: Draufsicht auf das Sackloch 2 im zweiten Prozessschritt in 3
4: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im dritten Prozessschritt mit gebohrten Durchsteigelöchern 3,
5: einen schematischen Querschnitt durch eine Mehrlagenleiterplatte 1 im vierten Prozessschritt mit der galvanischen Beschichtung 8 der Durchsteigelöcher 3 und der Oberflächen der Außenlagen 5,
6: Schematisierter Schnitt durch das fertig ausgefüllte Sackloch nach 5

In 1 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 mit Sacklöchern 2 und Durchsteigelöchern 3 und einer galvanischen Beschichtung 8 dargestellt.
Die mit einem elektrisch leitfähigen Material gefüllten Sacklöcher 2 ermöglichen dabei die elektrische Anbindung an gewünschte Innenlagen 4. Je nach Tiefe der Sacklochbohrungen 2 und je nach der Strukturierung der einzelnen Innenlage 4 wird dabei eine elektrische Anbindung erreicht.
Es ist dargestellt, dass die leitfähig gefüllten Sacklöcher 2 wie Leitpfropfen wirken, die in der Lage sind, die tiefere Innenlage 4a oder 4b zu kontaktieren, sodass deren elektrisches Potential an der Außenseite der Leiterplatte erfasst werden kann.
Die als Leitpfropfen ausgebildeten Sacklöcher 2 vermögen nach 1 auch verschiedenartige Innenlagen 4d und 4e miteinander leitfähig zu verbinden und/oder diese auch mit den tieferen Innenlagen 4a und 4b zu kontaktieren.
Die Innenlagen 4 und die diversen Dielektrika 6 und die Außenlagen 5 werden nach dem Stand der Technik bei der Herstellung einer Mehrlagenleiterplatte 1 mittels Laminiertechnik verbunden.
Die galvanische Beschichtung 8 zur Metallisierung der Durchsteigelöcher 3 und zur Metallisierung der Oberflächen der beiden Außenlagen 5 erfolgt ebenfalls nach dem Stand der Technik.
Üblicherweise werden Sacklöcher 2 als Durchsteigelöcher 3 hergestellt und es wird der nicht benötigte Durchkontaktierungsanteil, die sogenannten Stubs, mit einem kostenaufwändigen Backdrill-Vorgang entfernt, da derartige Stubs ohne Entfernung nachteilige Auswirkungen auf elektrische Parameter haben können.
In der erfindungsgemäßen Ausbildung können Sacklöcher 2 von beiden Seiten der Leiterplatten vorgesehen werden und sie können in der jeweils gewünschten Tiefe ausgebildet werden. Somit ist eine elektrische Anbindung an Innenlagen in jeder gewünschten Tiefe möglich.
Die Herstellung der Sacklöcher kann mittels mechanischen Bohrens oder mittels Lasertechnologie durchgeführt werden und es werden Lochdurchmesser von 0,1 mm bis etwa 0,25 mm verwendet. Die Lochform kann zylindrisch oder konisch gewählt werden. Es werden dabei Aspektverhältnisse von größer 1:5, insbesondere größer 1:10 und ganz besonders größer 1:20 erreicht. Sacklöcher mit derart hohen Aspektverhältnissen können nicht oder nur mit sehr hohem Aufwand und Spezialanlagen chemisch bzw. elektrochemisch/galvanisch mit Kupfer beschichtet werden. Durchsteigelöcher mit hohem Aspektverhältnis sind wesentlich einfacher in Galvanikanlagen mit Kupfer durchzukontaktieren, da eine Durchspülung möglich ist.
Die Bohrungstiefe des Sacklochs 2 ist so gewählt, dass der Bohrungsgrund 10 gerade bis auf die elektrisch zu kontaktierende Innenlage 4 reicht und diese mindestens anschneidet. Es bildet sich somit um den Bohrungsgrund 10 ein elektrisch leitfähiger Innenlagenring 4, der nun erfindungsgemäß mit dem Sackloch elektrisch leitfähig verbunden werden soll. In 2a ist dargestellt, dass der Bohrungsdurchmesser des Sackloches 2 geringer als die Strukturbreite der zu kontaktierenden Innenlage 4 ist. Darauf ist die Erfindung nicht beschränkt. Es kann vorgesehen sein, dass der Bohrungsdurchmesser wesentlich kleiner als die Breite oder gleich der Strukturbreite der zu kontaktierenden Innenlage 4 ist.
Es kann jedoch auch vorgesehen sein, dass der Bohrungsdurchmesser des Sacklochs 2 größer als die Strukturbreite der Innenlage 4 ist. In diesem Fall wird die Innenlage 4 vollständig vom Sackloch 2 durchtrennt und später wieder mit diesem leitfähig verbunden, wie es anhand der weiteren Prozessschritte erläutert werden wird.
Demgemäß bestehen erheblich Probleme bei der leitfähigen Auskleidung von Sacklöchern mit einem hohen Aspektverhältnis im Bereich zwischen 1:10 bis 1:20.
Die Erfindung löst dieses Problem, in dem die Sacklöcher 2 mit einem leitfähigen Material gefüllt werden.
Die Füllung der Sacklöcher 2 mit einem elektrisch leitfähigen Material 9 kann mit einer elektrisch leitfähigen Tinte oder Paste erfolgen. Dieses Verfahren ist nicht Gegenstand der Erfindung und dient lediglich zum besseren Verständnis der Erfindung. Dabei muss auf eine vollständige Füllung des Sacklochs 2 bis zum Bohrungsgrund 10 geachtet werden. Es werden daher besondere Anforderungen an die Fließfähigkeit der elektrisch leitfähigen Tinte oder Paste gestellt. Diese muss eine leitfähige Bedeckung des Bohrungsgrundes 10 sicherstellen und der Innenlagenringe 4 allfälliger weiterer Innenlagen, beispielsweise der Innenlagen 4e und 4d und weiters muss der Befüllvorgang derart ausgeführt werden, dass eine vollständige Befüllung mit einer ebenen Oberfläche gegeben ist.
Erfindungsgemäß erfolgt die Auskleidung der Wandung des Sacklochs 2 und des Bohrungsgrundes 10 mittels Kaltgasspritztechnik und Kupfer- bzw. Kupferleg ieru ngsteilchen.
Vor dem Füllvorgang wird bevorzugt jedoch nicht zwingendermaßen eine Lochreinigung (desmearing bzw. eine Desoxidation) in Richtung auf die Anbindung des Bohrungsgrundes 10 und der Bohrungswand des Sacklochs 2 an die elektrisch leitfähigen Innenlagen 4 durchgeführt.
Diese Lochreinigung erfolgt nach verschiedenen bekannten Verfahren. Es wird jedoch bevorzugt, wenn ein Mikroplasmastrahl verwendet wird, wobei dieser bei einer beidseitigen Anordnung der Sacklöcher 2 auch beidseitig angewendet werden muss. Mikroplasmastrahlanlagen arbeiten in der Form eines atmosphärischen Plasmaprozessors und können für hohe Aspekt-Verhältnisse von Sacklochdurchmesser und Sacklochtiefe in einer Spezialausführung ausgebildet sein.
Sie können auch unter einer speziellen Gasatmosphäre betrieben werden, wobei die Mehrlagenleiterplatte 1 bewegt wird und/oder die Mikroplasmastrahldüse bewegt wird und/oder die Mehrlagenleiterplatte 1 in x-Richtung und die Mikroplasmastrahlanlage in y-Richtung bzw. umgekehrt.
Beim Befüllen von Mikro-Sacklöchern 2 wird darauf geachtet, das bevorzugt ein elektrischer Kontakt mit der Lochwandung bzw. den Innenlagenringen 14 und dem Bohrungsgrund 10 hergestellt wird. Unter einem elektrischen Kontakt wird auch ein Kontakt eines hochfrequenten Signals im größeren Mega-HerzBereich und darüber verstanden. Die Ausbildung eines Skin-Effekts bei den Kontaktübergängen bzw. der Kontaktanbindung im Innenlagenring 14 muss bei Hochfrequenz-Anwendungen berücksichtigt werden.
Das Befüllen der Sacklöcher 2 kann mit einer elektrisch leitfähigen Tinte bzw. Paste mit handelsüblichen Materialien wie beispielsweise der Siebdruckpaste CB100 oder CB102 von DuPont für das Füllen von Durchsteigelöchern mittels Siebdruckprozeß oder Rakelprozeß erfolgen, wobei aufgrund des Sacklochcharakters die Füllmethode modifiziert werden muß und ein mehrschrittiger Prozeß zur vollständigen Befüllung des Sacklochs ohne Lunker bzw. ohne Einfallstellen durchzuführen ist.
Bei dem Befüllvorgang der Sacklöcher 2 kann es von Vorteil sein, die Mehrlagenleiterplatte 1 in Schwingungen, insbesondere in Ultraschallschwingungen zu versetzen und es kann so die vollständige und lunkerfreie Befüllung mit geringer Porosität erreicht werden.
Zur Entfernung von auf dem Bohrungsgrund 10 anhaftenden Luftblasen kann auch eine Entlüftung mit einem Kapillarröhrchen erfolgen, das während der Befüllung bis auf den Bohrungsgrund 10 reicht und die noch dort vorhandene Luft ins Freie leitet.
Das Befüllen der Sacklöcher 2 kann positionsgenau mit einer elektrisch leitfähigen InkJet-Tinte bzw. einer Valve-Jet Tinte bzw. einer Dispenser-Paste bzw. einer AerosolJet-Tinte erfolgen, wobei der Befüllvorgang phasenweise durchgeführt wird und phasenweise Trocknungsprozessschritte durchgeführt werden.
Die Befüllung erfolgt also stufenweise, beginnend vom Bohrungsgrund 10 bis zur Bohrungsmündung, fortschreitend.
Als Trocknungsprozeßschritt kann ein lokaler Laserstrahl oder eine fokussierte LED-Bestrahlung im Wellenlängenbereich von UV bis IR, insbesondere und bevorzugt im NIR Bereich von etwa 700 nm bis 1.100 nm Wellenlänge erfolgen.
Weitere mögliche Trocknungsprozessschritte umfassen einen zumindest einmal durchzuführenden Vakuumprozessschritt, wobei die Mehrlagenleiterplatte in Schwingungen während der Befüllung in der Vakuumkammer versetzt wird.
Es wird die Anwendung von Ultraschallschwingungen bevorzugt.
Die Befüllung im Vakuumprozess in Verbindung mit einer Ultraschall-Erregung der Leiterplatte kann auch mehrfach phasenweise in Abfolge mit jeweils einem Befüllvorgang ausgeführt werden.
Eine weitere mögliche Verbesserung des Trocknungsprozesses und des Befüllvorgangs kann durch eine Überdruckbehandlung der Sacklöcher 2 erreicht werden. Dabei kann der Überdruck auf die gesamte Oberfläche der Leiterplatte 1 oder gezielt auf die Sacklöcher 2 mittels örtlicher lokaler Düsen positionsgenau oder mit einer Breitschlitzdüse im Durchlauf erreicht werden und es kann der Druck des Gases von zumindest 6 bar auf größer 12 bar bis 24 bar erhöht werden und die Temperatur des Gases kann bis 200°C und darüber bis etwa 260°C erhöht werden. Als Gas kann Luft oder Stickstoff oder Argon bzw. ein inertes Gas verwendet werden. Dabei ist darauf zu achten, dass der Trocknungsprozess nicht zu schnell oberflächig erfolgt, sondern eine Kompression des Füllmaterials im Sackloch 2 erfolgt.
Elektrisch leitfähige Inkjet- bzw. ValveJet- Tinten sind besonders geeignet und bei der Applikation mit den entsprechenden Applikationsanlagen ist auf eine permanente Tintenkreislaufführung inklusive Filterung und Temperierung zu achten. Die Bildung von Aggregaten oder Agglomeraten bzw. dem Absetzen der elektrisch leitfähigen Teilchen ist zu vermeiden.
Alternativ zur Verwendung von elektrisch leitfähigen Tinten bzw. Pasten zum Befüllen der Sacklöcher 2 kann erfindungsgemäß ein sogenannter Kaltgasspritzvorgang, insbesondere eine Mikro-Kaltgasspritzvorgang bzw. ein kinetisches Spritzen bzw. ein CDGS-Verfahren Cold Gas Dynamic Spraying verwendet werden.
Das Kaltgasspritzen ist ein Auftragsverfahren, bei dem der Beschichtungswerkstoff in Pulverform mit sehr hoher Geschwindigkeit in das Sackloch 2 eingebracht wird. Dazu wird ein nicht erwärmtes oder auf wenige hundert Grad aufgeheiztes Prozessgas durch Expansion in einer Lavaldüse auf nahe Schallgeschwindigkeit bis auf eine Überschallgeschwindigkeit bzw. eine mehrfache Überschallgeschwindigkeit beschleunigt und anschließend die Pulverpartikel in den Gasstrahl injiziert. Die injizierten Spritzpartikel auf Basis Kupfer bzw. Kupferlegierungen werden dabei auf eine so hohe Geschwindigkeit beschleunigt, dass sie im Gegensatz zu anderen Spritzverfahren auch ohne vorangehendes An- oder Aufschmelzen beim Aufprall auf das Substrat eine dichte und fest haftende leitfähige Schicht bilden. Die kinetische Energie zum Zeitpunkt des Aufpralls reicht für ein vollständiges Aufschmelzen der Partikel i.A. nicht aus, es wird jedoch eine hochdichte metallische Schicht mit geringer Porosität erreicht.
Dabei werden bevorzugt Kupfer- bzw. Kupferlegierungsteilchen mit einer Größenverteilung bezgl. d50 von einigen Mikrometern bzw. Submikrometern bis nanoskaligen Abmessungen aufweisen und eine sphärische Form, eine plättchenförmige oder stabförmige oder konusförmige Form aufweisen und optional eine nanoskalige Silberbeschichtung aufweisen.
Bevorzugt wird eine multimodale, insbesondere bimodale Teilchenverteilung verwendet. Der mittlere Durchmesser der Teilchen d50 wird im Verhältnis 1:2 bis 1:20 verwendet.
Es können zu den Kupfer- bzw. Kupferlegierungsteilchen nanoskalige Kupfer- und/oder Silber- und/oder Palladium-Teilchen im Bereich von 0,1 bis 3,0% Gew.% hinzugefügt werden. Bei der Kaltgasspritztechnik wird ein inertes Gas wie Stickstoff oder Argon verwendet und der gesamte Kaltgasspritzprozess findet in einer Inertgasatmosphäre statt, wobei die Mehrlagenleiterplatte bis etwa 180°C erwärmt wird und der Gasstrom der Kaltgasspritzanlage bis 260°C erwärmt wird und die gasgetragenen Kupfer- bzw. Kupferlegierungsteilchen erwärmt dem Gasstrom zugeführt werden.
Die Verfahren zur Verdichtung bzw. zur möglichst vollständigen Befüllung des Sacklochs 2 mit möglichst geringer Porosität auf Basis von Überdruck oder Vakuum gilt auch in diesem Fall wie bereits genannt und beschrieben. Die phasenweise Vorgangsweise des Befüllvorgangs mit einer abwechselnden Überdruckbehandlung kann auch in dieser Ausführungsvariante von Vorteil sein.
In 2 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im ersten Prozessschritt mit gebohrten Sachlöchern 2 dargestellt. Die Sacklöcher 2 können dabei mit mechanischen Bohrern oder mittels Laser im Bereich von 0,1 mm bis 0,25 mm Durchmesser zylindrisch oder konisch mit dem gewünschten Durchmesser im Bereich von 0,1 mm bis etwa 0,25 mm und der gewünschten Tiefe hergestellt werden, wobei Aspekt-Verhältnisse von größer 1:5, insbesondere größer 1:10 und ganz besonders größer 1:20 zu nennen sind. Die Bohrtiefe ist so gewählt, dass der Bohrungsgrund 10 bis in den Bereich der leitfähigen Innenlage 4 reicht und diese anschneidet. Dies ist in Bezug auf die Innenlagen 4a und 4b in 1 gezeigt.
Die Bohrlöcher können jedoch auch die höheren Innenlagen 4d und 4e durchsetzen und die unteren Innenlagen 4a und 4b anschneiden oder ebenfalls durchsetzen.
Durch die gewählte Tiefe und die Struktur der Innenlagen 4 kann in einem nachfolgenden Prozessschritt die elektrische Anbindung an das Sackloch 2 erreicht werden.
Die 2a zeigt die Draufsicht auf das gebohrte Sackloch 2 mit dem Bohrungsgrund 10, der die Innenlage 4 anschneidet.
In 3 ist ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im zweiten Prozessschritt bei mit leitfähigem Material gefüllten Sacklöchern 2 dargestellt.
Die unterschiedlichen Befüllvorgangsmöglichkeiten und Vorbehandlungs- und Nachbehandlungsmöglichkeiten der Sacklöcher 2 mit einem elektrisch leitfähigen Material wurden bereits in der Beschreibung der 1 ausgeführt.
Ganz wesentlich ist die komplette Befüllung der Sacklöcher 2, sodass in dem vierten Prozessschritt nach 5 eine vollständige und deckende Galvanisierung 8 der Außenlagen 5 erfolgen kann und derart die befüllten Sacklöcher 2 überdeckt und die Herstellung von Pads 7 ermöglichen. Diese Pads 7 werden allgemein als Via-in-Pad VIP genannt.
In 4 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im dritten Prozessschritt mit gebohrten Durchsteigelöchern 3 dargestellt. Dabei werden Durchsteigelöcher 3 mit mechanischen Bohrern oder mittels Laser hergestellt. Grundsätzlich kann dieser Prozessschritt 3 auch gleichzeitig mit dem Prozessschritt 1, also dem Bohren der Sacklöcher 2, erfolgen, wobei bei der Ausbildung von beidseitigen Sacklöchern 2 auf jeden Fall ein zusätzlicher Prozessschritt erforderlich ist.
In 5 wird ein schematischer Querschnitt durch eine Mehrlagenleiterplatte 1 im vierten Prozessschritt mit der galvanischen Beschichtung 8 der Durchsteigelöcher 3 und der Oberflächen der Außenlagen 5 inklusive der Herstellung der Via-in-Pads 7 dargestellt.
Die 6 zeigt schematisiert den Schnitt durch ein mit einer aufgalvanisierten Leitschicht überdeckten Sackloch 2 und einem mit der aufgalvanisierten Schicht 8 ausgekleideten Durchsteigeloch 3.Das Sackloch 2 weist eine zylindrische Mantelfläche 11 von der oberen oder unteren Oberseite der Mehrlagenleiterplatte 1 bis zum Bohrungsgrund 10 auf.
Somit erfolgt die Herstellung eines nur schematisch angedeuteten elektrischen Verbindungspfades 13 von den Innenlagenringen 14 der Innenlagen 4 bis zur oberen galvanischen Beschichtung 8. Der Bohrungsgrund 10 des Sacklochs 2 ist in dieser Ausführung vollständig durch die unterste Innenlage 4 geführt dargestellt und derart erfolgt die elektrische Anbindung nur über den unteren Innenlagenring 14. Grundsätzlich kann jedoch das Sackloch 2 die unterste Innenlage 4 nur teilweise anschneiden und derart kann der Bohrungsgrund 10 elektrisch angebunden werden. Das Sackloch 2 kann ebenso die unterste Innenlage 4 komplett durchdringen.
Der chemische bzw. elektrochemische bzw. galvanotechnische Prozessschritt zur galvanischen Beschichtung erfolgt in einer Leiterplatten-Galvanikanlage.
In einer anderen Ausgestaltung kann es vorgesehen sein, die vorher beschrieben Beschichtungsverfahren, mit denen eine leitfähige Beschichtung der Leiterplatte hergestellt werden können, anzuwenden. Diese Beschichtungsverfahren betreffen alle in Verbindung mit der Befüllung des Sacklochs mit elektrischen Materialien beschriebene Verfahren.
Das Sackloch ist demnach vollflächig mit dem elektrisch leitfähigen Material 9 ausgefüllt.
Bezugszeichenliste

1: Mehrlagenleiterplatte bzw. ML-LP bzw. Multilayer-PCB Printed Circuit Board
2: Sackloch bzw. Mikro-Sackloch bzw. Blind-Micro-Via (B-M-V)
3: Durchsteigeloch bzw. Durchkontaktierung bzw. via-hole
4: Innenlage (strukturierte geätzte Kupferfolie)
5: Außenlage (strukturierte geätzte Kupferfolie)
6: Dielektrikum i.a. FR-4 und dergleichen elektrisch gut isolierende Systeme
7: Via-in-Pad VIP
8: Galvanische Kupferbeschichtung der Durchsteigelöcher und der Außenlagen (chemische bzw. elektrochemische/galvanische Kupferabscheidung)
9: Elektrisch leitfähiges Material (el. leitfähige Tinte oder Paste oder Kupfer- bzw. Kupferlegierungsteilchen)
10: Bohrungsgrund
11: Mantelfläche von 9
12: -
13: Verbindungspfad elektr. leitfähig
14: Innenlagenring

Claims

Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) mit elektrischer Anbindung von Innenlagen (4) zur Außenseite der Mehrlagenleiterplatte mittels zumindest einem Sackloch (2), wobei zur elektrisch leitfähigen Kontaktierung der Innenlage (4) folgende Prozessschritte ausgeführt werden: a. Herstellung des zumindest einen Sacklochs (2) mit kleinem Durchmesser und einer Bohrtiefe, derart dass der Bohrungsgrund (10) die zu kontaktierende Innenlage (4) anschneidet oder durchsetzt, b. Füllen des zumindest einen Sacklochs (2) mit einem elektrisch leitfähigem Material (9), das dadurch in elektrisch leitfähigen Kontakt mit der Innenlage (4) im Bereich eines Innenlagenrings (14) kommt, c. Galvanische Kupferabscheidung auf der Leiterplatte (1) mit Überdeckung und damit Kontaktierung des das zumindest eine Sackloch (2) ausfüllenden elektrisch leitfähigen Materials (9) mit galvanischem Kupfer unter Ausbildung einer Leitschicht (8) bei gleichzeitiger Kupfergalvanisierung von durch die Mehrlagenleiterplatte (1) durchgehenden Durchsteigelöchern (3), dadurch gekennzeichnet, dass als Befüllvorgang des zumindest einen Sacklochs (2) ein sogenannter Mikro-Kaltgasspritzvorgang angewendet wird und derart feine Kupfer- oder Kupferlegierungspartikel mit hoher Geschwindigkeit in das zumindest eine Sackloch (2) geschleudert werden und derart das zumindest eine Sackloch (2) mit elektrisch leitfähigen Teilchen mit geringer Porosität gefüllt wird und eine Porosität größer 98% erreicht wird.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Sacklöcher (2) mit mechanischen Bohrern oder mittels Laser im Bereich von 0,1 mm bis 0,25 mm Durchmesser zylindrisch oder konisch hergestellt werden und mit einem elektrisch leitfähigen Material (9) gefüllt werden und ein Aspektverhältnis von größer 1:5 oder größer 1:10 oder größer 1:20 aufweisen.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Sacklöcher (2) einer Lochreinigung und/oder Desoxidation der Innenlagenanbindungsringe (14) unterzogen werden und/oder mit einem Mikroplasmastrahl behandelt werden und derart die Innenlochwandung gereinigt und/oder die Lagenanbindungsstellen desoxidiert werden.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Mehrlagenleiterplatte (1) in Schwingungen versetzt wird und derart das elektrisch leitfähige Material (9) ohne Lunkerbildung das Sackloch (2) mit geringster Porosität füllt.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass durch den galvanischen Kupferbeschichtungsprozess im Anschluss an den Befüllvorgang des zumindest einen Sacklochs (2) die Oberfläche dieses befüllten und getrockneten Sacklochs galvanotechnisch mit Kupfer (8) beschichtet wird und derart ein Pad (7) hergestellt wird (Via-in-Pad VIP).
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass während des Befüllvorgangs des zumindest einen Sacklochs (2) ein Vakuumprozeß derart angewendet wird, dass allfällige Gaseinschlüsse (Lunker) entfernt werden bzw. die Porosität auf über 98% Materialanteil erhöht wird.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass beim Mikro-Kaltgasspritzvorgang eine erhöhte Gastemperatur und/oder eine erhöhte Temperatur der leitfähigen Partikel verwendet wird, und dass als Gas Luft oder Stickstoff oder Argon oder allgemein ein Inertgas verwendet wird, und dass der Mikro-Kaltgasspritzvorgang in einer Inertgasatmosphäre oder in einem leichten Vakuum stattfindet.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass beim Mikro-Kaltgasspritzvorgang monomodale, bimodale oder multimodale d-50 Abmessungen der elektrisch leitfähigen Partikel verwendet werden und/oder dass neben Mikrometer-großen Partikeln auch sub-Mikrometer-große Partikel und nanoskalige Partikel und Partikel mit nicht sphärischer Form verwendet werden.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass beim Mikro-Kaltgasspritzvorgang die Kupfer- oder Kupferlegierungspartikel mit Silber oder Nickel-Gold beschichtet sind.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem Anspruch 1 bis 9, dadurch gekennzeichnet, dass vor dem Galvanikprozess ein zusätzlicher thermischer Prozess durchgeführt wird und derart die elektrische Leitfähigkeit des mit elektrisch leitfähigen Partikeln gefüllten zumindest einen Sacklochs (2) verbessert wird und derart die elektrische Anbindung der Innenlagen (4) verbessert wird.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem Ansprüche 1 bis 10, dadurch gekennzeichnet, dass vor dem Galvanikprozess ein zusätzlicher thermischer Prozess auf Basis einer Überdruckbehandlung stattfindet mit einer heißen und örtlichen Druckgasbeaufschlagung von zumindest 6 bar und einer Temperatur von 200°C bis 260°C und als Druckgas Luft, Stickstoff, Argon oder ein inertes Gas verwendet wird.
Verfahren zur Herstellung einer Mehrlagenleiterplatte (1) nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass der thermische Prozess auf Basis einer Überdruckbehandlung mehrfach zwischen dem Befüllvorgang mit elektrisch leitfähigen Partikeln stattfindet und örtlich positionsgenau mittels Mikro-Heißgasdruckdüsen erfolgt oder mit einer Breitschlitzdüse im Durchlauf.
Mehrlagenleiterplatte (1) mit Sacklöchern (2) zur elektrischen Anbindung von Innenlagen (4) auf Basis der Verfahrensschritte hergestellt nach mindestens einem oder mehreren der Ansprüche 1 bis 12.