DE2739494B2 - Verfahren zum Herstellen elektrischer Leiterplatten - Google Patents

Verfahren zum Herstellen elektrischer Leiterplatten

Info

Publication number
DE2739494B2
DE2739494B2 DE2739494A DE2739494A DE2739494B2 DE 2739494 B2 DE2739494 B2 DE 2739494B2 DE 2739494 A DE2739494 A DE 2739494A DE 2739494 A DE2739494 A DE 2739494A DE 2739494 B2 DE2739494 B2 DE 2739494B2
Authority
DE
Germany
Prior art keywords
copper
layer
metal
holes
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2739494A
Other languages
English (en)
Other versions
DE2739494A1 (de
Inventor
Theodor 3211 Burgstemmen Passlick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuba Hans Kolbe & Co 3202 Bad Salzuflen
Original Assignee
Fuba Hans Kolbe & Co 3202 Bad Salzuflen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuba Hans Kolbe & Co 3202 Bad Salzuflen filed Critical Fuba Hans Kolbe & Co 3202 Bad Salzuflen
Priority to DE2739494A priority Critical patent/DE2739494B2/de
Priority to AT0579978A priority patent/AT377884B/de
Priority to SE7808954A priority patent/SE7808954L/xx
Priority to NL7808763A priority patent/NL7808763A/xx
Priority to CH900978A priority patent/CH631587A5/de
Priority to GB7834948A priority patent/GB2007152B/en
Priority to JP10741178A priority patent/JPS5456173A/ja
Publication of DE2739494A1 publication Critical patent/DE2739494A1/de
Publication of DE2739494B2 publication Critical patent/DE2739494B2/de
Priority to US06/264,857 priority patent/US4336100A/en
Ceased legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/14Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/18Layered products comprising a layer of metal comprising iron or steel
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • B32B2309/022Temperature vs pressure profiles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • B32B2309/025Temperature vs time profiles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektrischer Leiterplatten nach dem Oberbegriff des Anspruchs 1 und auf die Verwendung von Basismaterial in diesem Verfahren.
Ein vergleichbares bekanntes Verfahren (DE-OS 24 53 788) geht im wesentlichen von zwei Verfahrensschritten aus, nämlich
1. Herstellen der Lochungen in einer hierfür vorgesehenen Metallplatte, vorzugsweise aus Aluminium; und
2. Ausfüllen der Locher mit sogenanntem »losen Material«, beispielsweise einem thermoplastischen, speziell einem wärmehärtenden Kunststoffmaterial. Hierfür wird die Platte auf eine lösbare Basis gesetzt, die Löcher werden mit thermoplastischem Material gefüllt und eine Zweitplatte wird in geeigneter Weise auf die Löcher aufgesetzt, wenn die Löcher ausgefüllt werden.
Daran anschließend folgt dann eine Verfestigungsbehandlung bei einer Temperatur von 177° C, nach deren Beendigung sich in den Löchern Bolzen befinden, die dauerhaft fest sind. Erst anschließend wird nunmehr auf die Oberfläche der Metallplatte eine Isolierstoffschicht aufgebracht und auf dieser nachfolgend nach bekannten Verfahren die Schaltung aufgebracht Dieses bekannte Verfahren zur Herstellung von Leiterplatten mit Metallkern ist jedoch durch die genannten Verfahrensschritte nicht gerade besonders einfach oder kostensparend und zumindest bei hohen und für gleichbleibende Qualitätsansprüche nicht absolut zuverlässig.
Leiterplatten mit einem Träger aus Metall, deren Leiterzüge nach Art gedruckter Schaltungen in bekannter Weise durch subtraktive oder additive Verfahren oder Kombinationsverfahren ausgebildet werden, und bei denen die Lochwandungen im Wirbelsinterverfahren mit einer Isolierschicht beaufschlagt werden, weisen gleichfalls beträchtliche Nachteile auf. Zunächst bedarf es zum Aufbringen der Wirbelsinterschicht einer aufwendigen Einrichtung und einer komplizierten Verfahrensweise, die sich grundsätzlich von den üblichen Leiterplatten-Herstellverfahren unterscheidet. Weiterhin führt das Aufbringen der Isolierschicht im Wirbelsinterverfahren zu einer sogenannten sanduhrartigen Form der Lochwandungen. Dieser Effekt tritt übrigens auch bei einem für das hier vorliegende Verfahren weniger interessierenden bekannten Verfahren zur Herstellung elektriscner Leiteranordnungen auf emaillierten Platten auf (DE-OS 22 34 408).
Um brauchbare Isolierschichtdicken an den Lochkanten zu erreichen, ist es erforderlich, relativ sehr dicke Isolierschichten auf der Oberfläche und in der Lochmitte in Kauf zu nehmen. Weiterhin ergibt sich aus der Eigenart des Isolierschichtaufbaues die Notwendigkeit, von relativ großen Lochdurchmessern im Metall· träger auszugehen. Die dadurch bedingte geringe Flächenausnutzung steht dem Aufbau von Leiterplatten
mit hoher Leiterzugdichte entgegen. Die Verwendung moderner elektronischer Bestückungsbauteile fuhrt jedoch zur Notwendigkeit, Leiterplatten mit hoher Leiterzugdichte zu verwenden.
Für bekannte Leiterplatten, bei welchen das Leiterzugmaterial aus vorgeformtem, mit einer Isolierschicht versehenem, drahtförmigem Material besteht, wird zunächst das drahtförmige Leiterzugmaterial aufgebracht, um anschließend die entsprechenden Leiterzüge durchgreifende Bohrungen anzubringen, die in bzw. durch das Trägermaterial geführt werden.
Vorgelochte, mit einer Wirbelsinterisolierschicht oder in anderer Weise mit Löchern, deren Loch wandungen mit einer isolierschicht ausgestattet sind, versehene Trägerplatte eignen sich daher grundsätzlich nicht für das Herstellen derartiger Leiterplatten. Andererseits besteht ein technisches Bedürfnis nach derartigen Leiterplatten, zum einen wegen der damit erreichbaren hohen Festigkeit, zum anderen aber hrben die neueren Halbleiterbauelemente eine außerordentliche Verkleinerung elektronischer Geräte ermöglicht, deren Grenze nur noch durch ausreichende Wärmeabfuhr gesetzt wird. Leiterplatten auf Preßstoffbasis und dergleichen zeichnen sich durch relativ schlechte Wärmeleitfähigkeit und damit Wärmeableitung aus im Gegensatz zu der Verwendung von Metallträgern.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung elektrischer Leiterplatten mit Metallträger zu schaffen, das frei von den aufgeführten Unzulänglichkeiten sich auch für Leiterplatten eignet, deren Leiterzüge aus vorgeformten, drahtförmigem Material bestehen.
Die Lösung dieser Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale erreicht
Vorteilhafte Ausgestaltungen dieses Verfahrens sowie Merkmale bezüglich der Verwendung von Basismaterial in einer solchen Verfahrensweise ergeben sich aus den Unteransprüchen.
Es hat sich als zweckmäßig erwiesen, die Isolierschicht aus einer bzw. mehreren Lagen von »Prepregs« aufzubauen, beispielsweise solchen mit hohem Fließgrad. Grundsätzlich eignen sich jedoch auch nicht oder nur schwach fließfähige »Prepregs«, wobei jedoch die Verpreßbedingungen entsprechend angepaßt werden müssen. Werden Prepregs benutzt, deren Harzgehalt 60% beträgt und die ein Fließvermögen von 40% besitzen, und wird beispielsweise der Lochdurchmesser im Metallträger um 0,2 bis 1 mm, und vorzugsweise um 0,4 bis 0,8 mm Dicke größer gewählt als jener in der fertigen Leiterplatte, und wird der Preßvorgang bei einer Temperatur von beispielsweise 150—2000C und einem Druck von 10 bis 25 bar für eine Zeitspanne von 15 bis 140 Minuten ausgeführt, dann ergibt sich die besonders feste Verbindung zwischen Isolierschicht und Metallträger, wobei die vorstehend erwähnten Lochungen mit Isolierstoffe vollständig oder fast vollständig ausgefüllt sind, die Lochwandungen also mit einer vollkommen adäquaten Isolierstoffaulfalge bedeckt werden.
Es ist besonders vorteilhaft, daß erst in einem nachfolgenden Verfahrensschritt in den mit Isolierstoff gefüllten Lochungen ein Bohr- bzw. Stanzloch hergestellt wird, das in seiner Form allen Ansprüchen von Lochwandungen in Leiterplatten mit Metallbeschichtung voll entspricht. Damit liegt ein Verfahren vor, welches es in überraschender Weise, auf einfache und wirtschaftliche Art ermöglicht, Leiterplatten mit Metallträgern herzustellen, deren Lochwandungen mit einem Metallbelag versehen sind, der allen hochqualitativen Anforderungen unter Vermeidung der Nachteile der bisher bekannten Leiterplatten dieser Gattung gerecht v.ird.
Für den FaIL daß als Oberflächenabschluß eine Kupferfolie dient, ist es noch vorteilhaft, die mit der Harzschicht zu verbindende Seite de*- Kupferfolie etwa durch Oxydieren vorzubehandeln. ίο Die vorliegende Erfindung soll nachfolgend an einigen Beispielen, die nur einige vorteilhafte Ausführungsformen wiedergeben, weiter erläutert werden:
Beispiel I
a) Ein plattenförmiger Materialkern als Aluminium von 0,4 mm Dicke wird zugeschnitten und anschließend mit Löchern versehen, deren Durchmesser um 0,7 mm größer gewählt ist als der für die fertiggestellte Leiterplatte erwünschte Durchmes ser.
b) Die Oberfläche wird entgratet, gebürstet und anschließend für drei Minuten in Methylenchlorid gereinigt
c) Nunmehr wird ein Schichtaufbau hergestellt, der sich wie folgt zusammensetzt:
1. einer Kupferfolie von 35 μπι Dicke, die einseitig durch Oxydation haftverbessert wurde;
2. einer Lage eines 0,078 mm dicken Prepregs, vorzugsweise mit einem Harzgehalt von 60% und einem Fließwert von 40%;
3. dem Aluminiumkern;
4. einer weiteren Lage Prepreg wie zuvor; und
5. einer zweiten Kupferfolie wie zuvor.
d) Der so gebildeten Schichtkörper wird für 40 Minuten bei 172° C bei einem Druck zwischen 12 und 18 bar, vorzugsweise zwischen 14 und 16 bar, verpreßt
e) Anschließend wird das positive Leiterzugmuster für die erste Leiterzugebene mittels entfernbarer Siebdruckfarbe aufgebracht und nachfolgend das freiliegende Kupfer mit Kupferchlorid weggeätzt, und die Maskenschicht bei 45° C mit 5%iger Natronlauge entfernt.
f) Nach dem Spülen und Neutralisieren in verdünnter Schwefelsäure mit nachfolgend nochmaligem Spülen wird getrocknet.
g) Nach dem Trocknen wird eine Haftvermittlerschicht aus vorgeformtem Material bei 150° C fünf Minuten lang bei einem Druck von 12 bis 16 bar, vorzugsweise 14 bar, mit der Oberfläche verpreßt, h) Hierauf wird das Leiterzugmuster aus vorgeformtem, mit einer Isolierschicht versehenem Draht aufgebracht und der Vorgang gegebenenfalls auf der zweiten Seite wiederholt
i) Jetzt wird ein Schichtaufbau gebildet der ausgehend von der mit dem Drahtleiterzug versehenen Oberfläche aus einer Lage eines Prepregs mit niedrigem Fließvermögen, vorzugsweise mit einem solchen mit einem Harzgehalt von 60% und einem Fließgrad von 10%, und aus zwei Lagen von Prepregs mit hohem Fließvermögen, sowie aus einer einseitig für die Haftvermittlung vorbereiteten, 35 μπι starken Kupferfolie besteht, j) Der gebildete Schichtaufbau wird über 45 Minuten bei 172° C und Druckbeaufschlagung 12 bis 16 bar,
vorzugsweise 14 bis 15 bar, verpreßt, k) Anschließend wird in den Gebieten der mit Isolierstoff ausgefüllten Lochungen das Leiterzug-
lochmuster hergestellt, und zwar mit einem Durchmesser, der um etwa 0,15 mm größer als der Enddurchmesser ist.
Es hat sich als vorteilhaft erwiesen, diese Locher durch Bohren mit hoher Bohrerumdrehungszahl von beispielsweise 32 000 U/Min, und einer Vorschubgeschwindigkeit von 50μπι/Μίη. anzufertigen.
I) Nach dem Entgraten und Säubern der Oberfläche, beispielsweise mit feinem Schmirgelpapier, werden alle Reste lurch Spülen mit einem Wasserstrahl von 20 bar Überdruck entfernt.
m) Anschließend wird das Zwischenprodukt für 30 Minuten bei 60°C mit einer Kaliumpermanganat-Lösung behandelt und nach dem Neutralisieren und Spülen in heißem Wasser für fünf Minuten bei 20° C in eine Hydrazinhydrat-Lösung gegeben.
n) Nach dem Spülen in fließendem Wasser wird mit Wasser von 20 bar Druck gereinigt und die Oberfläche mit Natriumpersulfat chemisch behandelt und nochmals gespült.
o) Es folgt eine Behandlung in verdünnter Salzsäure für fünf Minuten und mit einer Palladium(ll)Zinn(ll)Chlorid-Lösung wird katalysiert und durch stromlose Metallabscheidung der Metallbelag aufgebaut.
p) Nach erneutem Spülen und Trocknen wird die Leiterplatte auf einwandfreie Beschaffenheit kontrolliert.
Anschließend wird gegebenenfalls das Negativ des gewünschten Leiterbildes auf der Oberfläche aufgedruckt oder die Oberfläche insgesamt, gegebcnenfall«· unter Aussparung von Lötaugen, abgedeckt.
Nach dem stromlosen und/oder galvanischen Aufbringen einer Kupferschicht von beispielsweise 25 μίτι Dicke und gegebenenfalls einer ätzresistenten Metallschicht, die beispielsweise aus Zinn/Blei besteht und eine Dicke von 15μΐη aufweist, wird die Abdeckschicht entfernt und das nunmehr freiliegende Kupfer in üblicher Weis« abgeätzt.
Die Übergröße des Lochdurchmessers kann in weiten Grenzen frei gewählt werden und liegt im Beispiel zwischen 0,05 und 0,1 mm.
Beispiel Il
Zum Herstellen einer Leiterplatte mit Metallträger wird hier wie folgt verfahren:
a) Zuschneiden des plattenförmigen Metallträgers, beispielsweise eines Aluminiumbleches von 0,8 mm Dicke;
b) Bohren des Lochmusters mit einem gegenüber dem gewünschten Enddurchmesser um 0,6 mm vergrößerten Lochdurchmessers;
c) Entgraten;
d) Anätzen der Oberfläche in 10%iger Salzsäure für zwei Minuten;
e) fünf Minuten Spülen in fließendem Wasser;
f) 30 Minuten Trocknen bei 800C;
g) beidseitig Verpressen mit je einer Lage 0,078 mm dicken Prepregs mit einem Harzgehalt von 60%
Γι
und einem Fließgrad von 40% und einer Lage 0,2 mm dicken kupferkaschierten Epoxydharzglasgewebes bei 122°C und einem Druck von 12 bar für 45 Minuten;
h) Bohren des Lochmusters mit einem um 0,15 mm gegenüber dem gewünschten Enddurchmesser vergrößerten Durchmesser, vorzugsweise mit einer Bohrerdrehzahl von 32 000 U/Min und einem Bohrervorschub von 50 μηι/Μίη;
i) Entgraten und Reinigen;
j) Aufbringen einer stromlos hergestellten Kupferschicht unter vorherigem Ansätzen in Chromschwefelsäure bei 50°C für 10 Minuten;
k) Aufdrucken einer Negativmaske vermittels Sieboder Photodruck;
1) galvanische oder stromlose Metallisierung der freiliegenden Gebiete;
m) Entfernen der Maskenschicht und Abätzen des nunmehr freiliegenden Kupferbelages;
n) mechanische Endbearbeitung;
ο) Tempern bei 1500C für 60 Minuten; und
p) Endkontrolle.
Beispiel III
Hier wird in Abwandlung zu Beispiel II anstelle eines Metailträgers aus Aluminiumblech ein solcher aus Stahlblech von beispielsweise 0,4 mm Dicke benutzt und statt des kupferkaschierten Epoxydglasgewebes eine Schicht aus einem Haftvermittlereigenschaften aufweisenden Harzgemisch. Nach Herstellung des Lochmusters werden sodann die Leiterzüge in bekannter Weise additiv aufgebaut und die fertiggestellte Leiterplatte bei 1500C für 60 Minuten getempert.
Beispiel IV
In Abänderung zu Beispiel I bis III wird als Basismaterial ein durchweg für die stromlose Metallabscheidung katalysiertes benutzt und eine Haftvermittlerschicht verwendet, die gleichfalls durchgehend für die stromlose Metallisierung katalysiert ist.
In einer Weiterbildung wird das Trägermaterial aus Metall mit einer die Zahl der späterhin in der fertiggestellten Leiterplatte übersteigenden Anzahl von Lochungen, etwa als Rasteranordnung, versehen, die vollständig mit Isolierstoff ausgefüllt werden. Im Zuge der Herstellung der Leiterplatte werden sodann lediglich jene Lochfüllungen aus Isolierstoff durch Stanzen, Bohren oder dergleichen mit Löchern, deren Wandung aus Isolierstoff besteht, versehen, die dem Lochmuster der fertigen Leiterplatte entsprechen, während die Isolierstoff-Füllung in anderen vorhandenen, aber nicht benötigter Lochungen im Trägermaterial belassen wird.
Bei der Herstellung von Leiterplatten, deren Lochmuster im Raster angeordnet ist, wird es beispielsweise für Leiterplatten im Anwendungsbereich der Digitalelektronik mit einer Mehrzahl von integrierten Schaltkreisen möglich, von einem einheitlich in Serienfertigung hergestellten Basismaterial auszugehen, was zu einer besonders wirtschaftlichen Fertigung führt

Claims (14)

Patentansprüche:
1. Verfahren zum Herstellen elektrischer Leiterplatten, bei denen las Trägermaterial für die Leiterzüge aus Metall besteht oder einen Metallkern aufweist, und das Leiterzugmaterial aus vorgeformtem Drahlt oder drahtförmigem Material beliebigen Querschnitts bzw. aus einer Metallfolie bzw. einem Metallfihn besteht, der vermittels Metallabbau- oder -aufbaumethoden oder einer Kombination beider Verfahren ausgebildet wird, dadurch gekennzeichnet, daß der Metallträger bzw. das mit einem Metallkern versehene Trägermaterial zunächst mit Lochungen versehen wird, deren Durchmesser um 0,25 bis 1 mm größer gewählt wird als der für die fertige Leiterplatte gewünschte Lochdurchmesser, daß nach dem Säubern und Entgraten des Trägers ein Schichtaufbau hergestellt wird, der aus einer oder mehreren Schichten oder Lagen aus wärmefließfähigem Material besteht und dessen außenliegende Oberfläche entweder mit einem Kupferbelag versehen oder aus kupferkaschiertem Isolierstoff, etwa einem kupferkaschierten Epoxydharzglasgewebe besteht, und daß der gebildete Schichtaufbau unter Wärme- und Druckeinwirkung verpreßt wird, wobei gleichzeitig mit dem Verpressen des Schichtaufbaus die im Träger angebrachten Lochungen vollständig oder weitgehend mit dem Isoliermaterial ausgefüllt werden, so Jo daß in diesen bei einem nachfolgenden Bohrvorgang einwandfrei isolierende zylindrische Löcher entstehen, die vermittels nachfolgender Lochwandmetallisierung die Verbinder zwischen den Schaltungen in verschiedenen Ebenen bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem späteren Verfahrensschritt der Leiterplatten-Herstellung die mit Isolierstoff vollständig oder weitgehend ausgefüllten Lochungen mit Löchern gewünschten Durchmessers verse- hen werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Löcher gebohrt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Metallträger nach *5 dem Lochen und Entgraten in Methylenchlorid gereinigt wird, und daß der Schichtaufbau jeweils aus einem Prepreg mit einem Harzgehalt von 60% und einem Fließvermögen von 40% und einem kupferkaschierten Epoxydglasgewebe bzw. einer so einseitig zur Verbindung mit dem Harzgemisch in bekannter Weise vorbehandelten Kupferfolie besteht, und daß der gebildete Schichtaufbau durch Wärme und Druck unter Ausfüllen der Lochungen in einen Schichtpreßstoff verwandelt wird und daß anschließend in an sich bekannter Weise durch Aufbringen einer Maske und Abätzen des nicht maskierten Kupfers ein erstes Leiterzugmuster geschaffen wird, und daß nach dem Entfernen der Abdeckmaske die Oberfläche gereinigt und mit einer μ Träger- und Haftvermittlerschicht verbunden wird und daß auf dieser ein zweites Leiterzugmuster nach einem der bekannten Verfahren hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der gelochte und « gereinigte Metallträger mit einem Prepreg von 0,05 bis 0,1 mm Dicke und dessen Oberfläche mit einer KuDferschicht von 10 bis 70 um Dicke versehen wird, und daß der Schichtaufbau bei 150 bis 200° C und einem Druck von 10 bis 25 bar für eine Zeitspanne von 15 bis 140 Minuten verpreßt wird, und daß sodann die Kupferoberfläche mit einer Maskenschicht versehen wird, die die den Leiterzügen des ersten Leiterzugmusters entsprechenden Oberflächenbezirke bedeckt, und daß anschließend die freiliegende Kupferfläche in bekannter Weise durch Ätzen in Kupferchloridlösung, entfernt und die Maskenschicht abgelöst wird, und daß sodann die Oberfläche sorgfältig gespült und neutralisiert wird, und daß nach dem Trocknen eine Schicht aus Isolierstoff, die gleichzeitig Haftvermittlereigenschaften für das darauf aufzubringende Leiterzugmuster aus vorgeformtem, drahtförmigem Material aufweist, aufgebracht wird, und daß sodann das Muster aus vorgeformten Leiterzügen aus drahtförmigem Material in an sich bekannter Weise aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der gelochte und gereinigte Metallträger mit einem Prepreg von 0,078 mm Dicke und dessen Oberfläche mit einer Kupferschicht von 10 bis 70μπι Dicke versehen wird, und daß der Schichtaufbau bei 172° C und einem Druck von 15 bis 18 bar für eine Zeitspanne von 40 Minuten verpreßt wird, und daß sodann die Kupferoberfläche mit einer Maskenschicht aus durch Alkali-Einwirkung entfernbarer Farbe versehen wird, die die den Leiterzügen des ersten Leiterzugmusters entsprechenden Oberflächenbezirke bedeckt, und daß anschließend die freiliegende Kupferfläche in bekannter Weise durch Ätzen in Kupferchloridlösung entfernt und die Maskenschicht abgelöst wird, und daß sodann die Oberfläche sorgfältig gespült und neutralisiert wird, und daß nach dem Trocknen eine Schicht aus Isolierstoff, die gleichzeitig Haftvermittlereigenschaften für das darauf aufzubringende Leiterzugmuster aus vorgeformtem, drahtförmigem Material aufweist, bei 15 bar und 150°C während 5 Minuten auflamiert wird und daß sodann das Muster aus vorgeformten Leiterzügen aus drahtförmigem Material in an sich bekannter Weise aufgebracht wird.
7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß nach dem Aufbringen 4er drahtförmigen Leiterzüge die Oberfläche auf einer oder beiden Seiten mit einem Schichtaufbau versehen wird, der beginnend mit einer Lage aus einem Prepreg niederen Fließgrades sowie einer oder mehreren Lagen aus Prepreg hohen Fließgrades und aus kupferkaschiertem Epoxyharzträgermaterial bzw. einer einseitig zum Erzielen einer haftfesten Verbindung vorbehandelten Kupferfolie besteht, und daß der Schichtaufbau unter Druck- und Hitzeeinwirkung verpreßt wird, und daß hierauf die Löcher, deren Wandungen zu metallisieren sind, hergestellt werden, und daß nach dem Reinigen der Oberfläche diese und die Löcher einer Behandlung mit KMnO« mit nachfolgender Neutralisation ausgesetzt und nach sorgfältigem Spülen in bekannter Weise für die stromlose Metallabscheidung katalytisch sensibilisiert werden, und daß sodann die Lochwandverkupferung einschließlich von Leiterzügen eines dritten Leiterzugmusters auf der Oberfläche vermittels stromloser Metallabscheidung aufgebaut wird.
8. Verfahren nach einem der Ansprüche 5 oder 6,
dadurch gekennzeichnet, daß nach dem Aufbringen der drahtförmigen Leiterzüge die Oberfläche auf einer oder beiden Seiten mit einem Schichtaufbau versehen wird, der beginnend mit einer Lage aus einem Prepreg mit 60% Harzgehalt und einem Fließgrad von 10% sowie zwei Lagen eines Prepregs hohen Fließgrades und aus kupferkaschiertem Epoxydharzträgermaterial bzw. einer einseitig zum Erzielen einer haftfesten Verbindung vorbehandelten Kupferfolie besteht, und daß der Schichtauf- bau unter Druck- und Hitzeeinwirkung für etwa 45 Minuten bei einem Druck von etwa 15 bar und einer Temperatur von etwa 172° C verpreßt wird, und daß hierauf die Löcher, deren Wandungen zu metallisieren sind, hergestellt werden, und zwar mit einem '5 gegen dem Enddurchmesser um etwa 0,15 mm vergrößerten Durchmesser und bei einer Bohrer-Umdrehungszahl von ca. 32 000 U/Min, und einem Bohrvorschub von ca. 50 μΐη/U, und daß nach dem Reinigen der Oberfläche diese und die Löcher einer Behandlung mit KMnO« mit nachfolgender Neutralisation in Hydrazinhydrat ausgesetzt und nach sorgfältigem Spülen in bekannter Weise für die stromlose Metallabscheidung katalytisch sensibilisiert werden, und daß sodann die Lochwandverkup- ferung einschließlich von Leiterzügen eines dritten Leiterzugmusters auf der Oberfläche vermittels stromloser Metallabscheidung, gefolgt von galvanischer Metallabscheidung und einem Ätzvorgang, aufgebaut wird. ->o
9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß die Reinigung vor dem Katalysieren eine Behandlung mit Chromschwefelsäure einschließt
10. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß die Oberfläche des Schichtstoffes aus einer Haftvermittlerschicht besteht, und daß diese vorzugsweise nach dem Herstellen der Lochungen in bekannter Weise für die stromlose Metallabscheidung katalysiert und sodann im ganzen oder in den dem Leiterzugmuster entsprechenden Bezirken vermittels stromloser Metallabscheidung allein oder im Verein mit galvanischer Abscheidung mit einem Metallbelag versehen wird.
11. Verwendung von Basismaterial in einem Verfahren nach einem der Ansprüche 1 bis 10 zum Herstellen von elektrischen Leiterplatten, bei denen das Trägermaterial aus Metall besteht oder einen Metallkern aufweist und mit einer Schicht aus Isolierstoff versehen ist, dadurch gekennzeichnet, daß das Trägermaterial aus Metall zunächst mit einem einer vorgegebenen Anordnung entsprechenden Lochmuster versehen wird und anschließend die Oberfläche mit einer Schicht aus Isoliermaterial überzogen und die Lochungen mit Isoliermaterial ausgefüllt werden.
12. Verwendung von Basismaterial nach Anspruch
11, dadurch gekennzeichnet, daß die Lochungen in einem Rasterfeld angeordnet sind.
13. Verwendung von Basismaterial nach Anspruch
12, dadurch gekennzeichnet, daß alle Rasterschnittpunkte mit Lochungen versehen sind.
14. Verwendung von Basismaterial nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß das Trägermaterial aus Metall mit einer die Zahl der späterhin in der fer iggestellten Leiterplatte übersteigenden Zahl an Lochungen versehen ist, die sämtlich mit Isolierstoff ausgefüllt sind, und daß lediglich die dem Lochmuster der fertiggestellten Leiterplatte entsprechenden Lochungen mit einer öffnung versehen sind, die im Isolierstoffmaterial angeordnet ist und einen Isolierstoffwandbelag gewünschter Dicke aufweist
DE2739494A 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten Ceased DE2739494B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2739494A DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten
AT0579978A AT377884B (de) 1977-08-30 1978-08-09 Verfahren zum herstellen elektrischer leiterplatten
SE7808954A SE7808954L (sv) 1977-08-30 1978-08-24 Forfarande och material for framstellning av tryckta kretsar
NL7808763A NL7808763A (nl) 1977-08-30 1978-08-24 Werkwijze voor het vervaardigen van electrische gelei- derplaten en basismateriaal daarvoor.
CH900978A CH631587A5 (de) 1977-08-30 1978-08-25 Verfahren zum herstellen von elektrischen leiterplatten und basismaterial zur ausfuehrung des verfahrens.
GB7834948A GB2007152B (en) 1977-08-30 1978-08-30 Method of production of electrically contuctive panels and insulating base materials
JP10741178A JPS5456173A (en) 1977-08-30 1978-08-30 Preparation of conductive panel and insulating base material
US06/264,857 US4336100A (en) 1977-08-30 1981-05-18 Method of production of electrically conductive panels and insulating base materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2739494A DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten

Publications (2)

Publication Number Publication Date
DE2739494A1 DE2739494A1 (de) 1979-03-08
DE2739494B2 true DE2739494B2 (de) 1980-10-16

Family

ID=6017911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2739494A Ceased DE2739494B2 (de) 1977-08-30 1977-08-30 Verfahren zum Herstellen elektrischer Leiterplatten

Country Status (8)

Country Link
US (1) US4336100A (de)
JP (1) JPS5456173A (de)
AT (1) AT377884B (de)
CH (1) CH631587A5 (de)
DE (1) DE2739494B2 (de)
GB (1) GB2007152B (de)
NL (1) NL7808763A (de)
SE (1) SE7808954L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631426A1 (de) * 1986-09-16 1988-03-24 Ruwel Werke Gmbh Einen plattenfoermigen metallkern aufweisende leiterplatten und verfahren zu deren herstellung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027336A1 (de) * 1980-07-18 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zur bohrungsisolierung bei metallkernleiterplatten
JPS5797970U (de) * 1980-12-08 1982-06-16
DE3408630A1 (de) * 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
US4767672A (en) * 1984-09-17 1988-08-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
US4679122A (en) * 1984-10-09 1987-07-07 General Electric Company Metal core printed circuit board
JPS61230933A (ja) * 1985-04-06 1986-10-15 日本製箔株式会社 プリント配線基板の製造方法
GB8512916D0 (en) * 1985-05-22 1985-06-26 Horgan M F Probe cards
JPS62130597A (ja) * 1985-12-02 1987-06-12 オ−ケ−プリント配線株式会社 プリント配線基板の製造方法
JPS61285788A (ja) * 1985-06-13 1986-12-16 オ−ケ−プリント配線株式会社 プリント配線基板の製造方法
DE3536883A1 (de) * 1985-10-16 1987-04-16 Isola Werke Ag Basismaterial fuer gedruckte schaltungen
DE3790062T (de) * 1986-02-06 1988-01-28
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
JPS632396A (ja) * 1986-06-23 1988-01-07 オ−ケ−プリント配線株式会社 プリント配線基板
DE3623504A1 (de) * 1986-07-09 1988-01-21 Schering Ag Kupferaetzloesungen
DE3626232A1 (de) * 1986-08-02 1988-03-10 Akyuerek Susanne Verfahren zur herstellung einer leiterplatte
DE3708000A1 (de) * 1987-03-12 1988-09-22 Isola Werke Ag Verfahren zur herstellung von metallkerne enthaltenden elektrischen leiterplatten und basismaterial dafuer
JPS63241991A (ja) * 1987-03-30 1988-10-07 株式会社 コサク メタルベ−スプリント基板の製造方法
DE3826522A1 (de) * 1988-08-04 1990-02-08 Teldix Gmbh Leiterplatte
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
DE69023382T2 (de) * 1989-04-17 1996-06-20 Ibm Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung.
US5120384A (en) * 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
JPH0621595A (ja) * 1992-07-03 1994-01-28 Cmk Corp プリント配線板用素材
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
JP3565069B2 (ja) * 1998-12-28 2004-09-15 ソニーケミカル株式会社 両面フレキシブルプリント基板の製造方法
EP1870491B1 (de) * 2006-06-22 2015-05-27 Enthone, Inc. Verbessertes Verfahren zur Direktmetallisierung von elektrisch nicht leitfähigen Substratoberflächen, insbesondere Polyimidoberflächen
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
KR101100708B1 (ko) 2010-05-13 2011-12-30 엘에스산전 주식회사 진공 차단기
WO2015200008A1 (en) * 2014-06-23 2015-12-30 3M Innovative Properties Company Method of patterning a metal on a transparent conductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3334395A (en) * 1962-11-26 1967-08-08 Northrop Corp Method of making a metal printed circuit board
US3435127A (en) * 1965-05-03 1969-03-25 Burroughs Corp Conductive adhesive articles and manufacture
JPS49348B1 (de) * 1970-12-25 1974-01-07
US3969816A (en) * 1972-12-11 1976-07-20 Amp Incorporated Bonded wire interconnection system
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631426A1 (de) * 1986-09-16 1988-03-24 Ruwel Werke Gmbh Einen plattenfoermigen metallkern aufweisende leiterplatten und verfahren zu deren herstellung

Also Published As

Publication number Publication date
JPS5456173A (en) 1979-05-04
GB2007152A (en) 1979-05-16
DE2739494A1 (de) 1979-03-08
US4336100A (en) 1982-06-22
ATA579978A (de) 1984-09-15
SE7808954L (sv) 1979-03-01
GB2007152B (en) 1982-05-26
CH631587A5 (de) 1982-08-13
NL7808763A (nl) 1979-03-02
AT377884B (de) 1985-05-10

Similar Documents

Publication Publication Date Title
DE2739494B2 (de) Verfahren zum Herstellen elektrischer Leiterplatten
DE2541282A1 (de) Verfahren zur herstellung von durchgangsloechern in einem laminat
DE3341431A1 (de) Verfahren zum reinigen von loechern in gedruckten schaltungsplatten mit permanganathaltigen und basischen loesungen
DE1521436A1 (de) Verfahren zum Herstellen von metallisierten Wandungen von Durchbruechen in elektrisch isolierenden Materialien
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE2105845A1 (de) Verfahren zur additiven Herstellung von gedruckten Leiterplatten
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE3047287C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
DE1640083A1 (de) Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE19607323A1 (de) Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE3217983A1 (de) Verfahren und vorrichtung zum herstellen von leiterplatten
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1665374B1 (de) Basismaterial aus isolierstoff zum herstellen gedruckter leiterplatten
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE2014104C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE1496984A1 (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE2515706A1 (de) Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8263 Opposition against grant of a patent
8235 Patent refused
8235 Patent refused